CN113937165A - 半导体结构及其形成方法 - Google Patents

半导体结构及其形成方法 Download PDF

Info

Publication number
CN113937165A
CN113937165A CN202010675773.5A CN202010675773A CN113937165A CN 113937165 A CN113937165 A CN 113937165A CN 202010675773 A CN202010675773 A CN 202010675773A CN 113937165 A CN113937165 A CN 113937165A
Authority
CN
China
Prior art keywords
layer
interface layer
forming
polarization
interface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010675773.5A
Other languages
English (en)
Inventor
亚伯拉罕·庾
金吉松
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Semiconductor Manufacturing International Beijing Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp, Semiconductor Manufacturing International Beijing Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN202010675773.5A priority Critical patent/CN113937165A/zh
Publication of CN113937165A publication Critical patent/CN113937165A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/28008—Making conductor-insulator-semiconductor electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H01L29/105—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure with vertical doping variation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66787—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel
    • H01L29/66795—Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a gate at the side of the channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H01L29/7856—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET with an non-uniform gate, e.g. varying doping structure, shape or composition on different sides of the fin, or different gate insulator thickness or composition on opposing fin sides

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

一种半导体结构及其形成方法，其中结构包括：基底，所述基底上具有鳍部，所述鳍部包括第一区以及位于第一区上的第二区；位于第一区鳍部表面的第一界面层，所述第一界面层内掺杂有第一极化原子；位于第二区鳍部表面的第二界面层，所述第二界面层内掺杂有第一极化原子和第二极化原子，且所述第一界面层的导电类型和第二界面层的导电类型相同。所述第一界面层调整阈值电压的效果大于第二界面层调整阈值电压的效果，从而平衡由于鳍部顶角处导致的栅极结构的阈值电压的差异，使得最终形成的栅极结构的位于鳍部顶部部分与位于鳍部侧壁部分的阈值电压的差异缩小，从而提高形成的半导体结构的性能。

Description

半导体结构及其形成方法
技术领域
本发明涉及半导体制造技术领域，尤其涉及一种半导体结构及其形成方法。
背景技术
随着集成电路向超大规模集成电路发展，集成电路内部的电路密度越来越大，所包含的元器件数量也越来越多，元器件的尺寸也随之减小。随着半导体结构尺寸的减小，半导体结构中器件的沟道随之缩短。由于沟道缩短，缓变沟道近似不再成立，而凸显出各种不利的物理效应(特别是短沟道效应)，这使得器件性能和可靠性发生退化，限制了器件尺寸的进一步缩小。
为了克服器件的短沟道效应，抑制漏电流，现有技术提出了鳍式场效应晶体管(Fin FET)，鳍式场效应晶体管是一种常见的多栅器件，鳍式场效应晶体管的结构包括：位于半导体衬底表面的鳍部和隔离层，所述隔离层覆盖部分所述鳍部的侧壁，且隔离层表面低于鳍部顶部；位于隔离层表面，以及鳍部的顶部和侧壁表面的栅极结构；位于所述栅极结构两侧的鳍部内的源区和漏区。
然而，现有的鳍式场效应晶体管的性能仍有待提高，尤其是鳍部表面的Vt均匀性的问题。通常情况下鳍部顶角处的Vt相比于鳍部侧壁处的Vt低，这导致器件在关闭状态时，顶角处的漏电占到总漏电相当一部分。
发明内容
本发明解决的技术问题是提供一种半导体结构及其形成方法，依靠偶极子调节Vt的方法，调节鳍部顶角处的Vt与鳍部侧壁处相当，以提高形成的半导体结构的性能。
本发明技术方案提供一种半导体结构，包括：基底，所述基底上具有鳍部，所述鳍部包括第一区以及位于第一区上的第二区；位于第一区鳍部表面的第一界面层，所述第一界面层内掺杂有第一极化原子；位于第二区鳍部表面的第二界面层，所述第二界面层内掺杂有第一极化原子和第二极化原子，且所述第一界面层的导电类型和第二界面层的导电类型相同。
可选的，所述第一区和第二区的比例关系范围为10:1至3:1。
可选的，所述第一界面层包括第一栅极界面层；所述第二界面层包括第二栅极界面层。
可选的，所述第一栅极界面层的材料包括：氧化硅或氮氧化硅中的一种或者两种组合；所述第二栅极界面层的材料包括：氧化硅或氮氧化硅中的一种或者两种组合。
可选的，所述第一界面层包括：第一栅极界面层和位于第一栅极界面层表面的第一栅极介质层；所述第二界面层包括第二栅极界面层和位于所述第二栅极界面层表面的第二栅极介质层。
可选的，所述第一栅极界面层的材料包括：氧化硅或氮氧化硅中的一种或者两种组合，所述第一栅极介质层的材料包括：高K介质材料；所述第二栅极界面层的材料包括：氧化硅或氮氧化硅中的一种或者两种组合，所述第二栅极介质层的材料包括：高K介质材料。
可选的，所述第一极化原子包括N型或P型，所述N型包括：镧、钆、钇、钛酸锶、镁或者钡；所述P型包括：铝或者铌。
可选的，所述第二极化原子包括：N型或P型，所述N型包括：镧、钆、钇、钛酸锶、镁或者钡；所述P型包括：铝或者铌。
可选的，所述鳍部还包括：位于第一区底部的第三区；所述半导体结构还包括：位于基底上的隔离结构，所述隔离结构覆盖所述第三区鳍部的部分侧壁表面，且所述隔离结构的顶部表面低于所述鳍部的顶部表面。
相应的，本发明技术方案还提供一种半导体结构的形成方法，包括：提供基底，所述基底上具有鳍部，所述鳍部包括第一区以及位于第一区上的第二区；在所述第一区鳍部上形成第一界面层，所述第一界面层内掺杂有第一极化原子；在所述第二区鳍部上形成第二界面层，所述第二界面层内掺杂有第一极化原子和第二极化原子，且所述第一界面层的导电类型和第二界面层的导电类型相同。
可选的，所述第一界面层的形成方法包括：在所述第一区和第二区鳍部表面形成初始界面层；在所述初始界面层表面形成第一极化层，所述第一极化层内具有第一极化原子；对所述第一极化层进行第一处理，使第一极化层内的极化原子扩散进入初始界面层，在所述第一区的鳍部表面形成第一界面层，在所述第二区的鳍部表面形成初始掺杂界面层；形成所述第一界面层和初始掺杂界面层之后，去除所述第一极化层。
可选的，所述第二界面层的形成方法包括：在所述初始掺杂界面层表面形成第二极化层，所述第二极化层内具有第二极化原子；对所述第二极化层进行第二处理，使第二极化层内的第二极化原子进入初始掺杂界面层，使初始掺杂界面层形成第二界面层，且所述第二界面层位于第二区的鳍部表面；形成所述第二界面层之后，去除所述第二极化层。
可选的，相邻鳍部之间具有开口；所述半导体结构的形成方法还包括：形成所述第一界面层和初始掺杂界面层之后，进行第二处理之前，在所述开口内形成牺牲层，所述牺牲层覆盖所述第一界面层的侧壁表面，且所述牺牲层表面低于鳍部顶部表面。
可选的，所述第二极化层还位于所述牺牲层表面。
可选的，所述牺牲层的形成方法包括：在所述开口内和鳍部上形成牺牲材料膜；回刻蚀所述牺牲材料膜，形成牺牲层，所述牺牲层暴露出初始掺杂界面层表面。
可选的，所述牺牲层的材料包括：底部抗反射材料、旋涂氧化硅、介电材料、介电材料、无定形硅或者多晶硅。
可选的，还包括：形成第一极化层之后，进行第一处理之前，在所述第一极化层表面形成第一保护层。
可选的，所述第一保护层的材料包括：氮化钛、氧化铝和氮化钽中的一种或者多种组合。
可选的，还包括：形成第二极化层之后，进行第二处理之前，在所述第二极化层表面形成第二保护层。
可选的，第二保护层的材料包括：氮化钛、氧化铝和氮化钽中的一种或者多种组合。
可选的，所述第一界面层为N型，所述第一极化层的材料包括：氧化镧、氧化钆、氧化钇、钛酸锶、氧化镁或者氧化钡；所述第一界面层为P型，所述第一极化层的材料包括：氧化铝或者氧化铌。
可选的，所述第二界面层为N型，所述第二极化层的材料包括：氧化镧、氧化钆、氧化钇、钛酸锶、氧化镁或者氧化钡；所述第二界面层为P型，所述第二极化层的材料包括：氧化铝或者氧化铌。
可选的，所述初始界面层包括：栅极界面材料膜，所述第一界面层包括：第一栅极界面层，所述第二界面层包括：第二栅极界面层；所述半导体结构的形成方法还包括：在所述第一界面层表面形成第一栅极介质层，在所述第二界面层表面形成第二栅极介质层。
可选的，所述初始界面层包括：栅极界面材料膜和位于栅极界面材料膜表面的栅极介质材料膜，所述第一界面层包括：第一栅极界面层和位于第一栅极界面层表面的第一栅极介质层，所述第二界面层包括：第一栅极界面层和位于第二栅极界面层表面的第二栅极介质层。
可选的，所述鳍部还包括：位于第一区底部的第三区；所述半导体结构的形成方法还包括：形成第一界面层和第二界面层之前，在所述基底上形成隔离结构，所述隔离结构覆盖所述第三区鳍部的部分侧壁表面，且所述隔离结构的顶部表面低于所述鳍部的顶部表面。
与现有技术相比，本发明的技术方案具有以下有益效果：
本发明技术方案提供的半导体结构中，由于极化原子能够调整阈值电压，所述第一区鳍部表面的第一界面层内掺杂有第一极化原子，所述第二区鳍部表面的第二界面层不仅掺杂有第一极化原子，而且掺杂有第二极化原子，且所述第一界面层的导电类型和第二界面层的导电类型相同，对于同一类型极化原子，所述第二界面层中极化原子的浓度大于第一界面层中极化原子的浓度，使得所述第二界面层调整阈值电压的效果大于第一界面层调整阈值电压的效果。并且，第二区位于第一区上，位于第一区的第一界面层和位于第二区的第二界面层，能够平衡由于鳍部顶角处导致的栅极结构的阈值电压的差异，使得最终形成的栅极结构的位于鳍部顶部部分与位于鳍部侧壁部分的阈值电压的差异缩小，从而提高形成的半导体结构的性能。
进一步，所述第一界面层为多层结构，包括：第一栅极界面层和位于第一栅极界面层表面的第一栅极介质层，所述第二界面层为多层结构，包括：第二栅极界面层和位于第二栅极界面层表面的第二栅极介质层。所述第一栅极界面层和第一栅极介质层内均掺杂有极化原子，从而共同用于调整阈值电压，同理，第二栅极界面层和第二栅极介质层内均掺杂有极化原子，从而共同用于调整阈值电压。并且，对于同一类型极化原子，所述第二界面层中极化原子的浓度大于第一界面层中极化原子的浓度，使得第二栅极界面层和第二栅极介质层调整阈值电压的效果，充分大于所述第一栅极界面层和第一栅极介质层调整阈值电压的效果，从而能够充分平衡由于鳍部顶角处导致的栅极结构的阈值电压的差异，使得最终形成的栅极结构的位于鳍部顶部部分与位于鳍部侧壁部分的阈值电压的差异缩小，从而提高形成的半导体结构的性能。
本发明技术方案提供的半导体结构的形成方法中，通过在所述第一区鳍部上形成第一界面层，所述第一界面层内掺杂有第一极化原子；在所述第二区鳍部上形成第二界面层，所述第二界面层内掺杂有第一极化原子和第二极化原子，且所述第一界面层的导电类型和第二界面层的导电类型相同。由于极化原子能够调整阈值电压，使得所述第一界面层和第二界面层调整阈值电压的效果不同。并且，第二区位于第一区上，位于第一区的第一界面层和位于第二区的第二界面层，能够平衡由于鳍部顶角处导致的栅极结构的阈值电压的差异，使得最终形成的栅极结构的位于鳍部顶部部分与位于鳍部侧壁部分的阈值电压的差异缩小，从而提高形成的半导体结构的性能。
进一步，形成的第一界面层和第二界面层为多层结构，所述第一界面层包括：第一栅极界面层和位于第一栅极界面层表面的第一栅极介质层，所述第二界面层包括：第二栅极界面层和位于第二栅极界面层表面的第二栅极介质层。并且，对于同一类型极化原子，所述第二界面层中极化原子的浓度大于第一界面层中极化原子的浓度，使得第二栅极界面层和第二栅极介质层调整阈值电压的效果，充分大于所述第一栅极界面层和第一栅极介质层调整阈值电压的效果，从而能够充分平衡由于鳍部顶角处导致的栅极结构的阈值电压的差异，使得最终形成的栅极结构的位于鳍部顶部部分与位于鳍部侧壁部分的阈值电压的差异缩小，从而提高形成的半导体结构的性能。
进一步，在第一区的鳍部表面形成第一界面层和在第二区的鳍部表面形成初始掺杂界面层之后，在第二区的鳍部表面形成第二界面层。由于所述牺牲层覆盖鳍部的第一区，使得沉积形成的第二极化层位于初始掺杂界面层，。进行第二处理的过程中，所述第二极化层内的第二极化原子仅扩散进入鳍部上的初始掺杂界面层，从而形成的第一界面层内没有掺杂第二极化原子，形成的第二界面层内掺杂有第二极化原子，从而实现第二界面层调整阈值电压的效果大于第一界面层调整阈值电压的效果。
附图说明
图1是一种半导体结构的结构示意图；
图2至图10是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图；
图11至图16是本发明另一实施例中的半导体结构的形成方法各步骤的结构示意图。
具体实施方式
首先，对现有半导体结构的性能较差的原因结合附图进行详细说明，图1是一种半导体结构的结构示意图。
请参考图1，半导体结构包括：基底100，所述基底100上具有鳍部110，所述鳍部110包括相邻的第一区I和第二区II，且所述第二区II位于所述第一区I上；位于所述基底100上的隔离层101，所述隔离层101覆盖所述鳍部110部分侧壁表面；位于隔离层101上横跨所述鳍部110表面的栅极结构120，所述栅极结构120覆盖部分鳍部110的顶部表面和侧壁表面。
上述结构中，所述栅极结构120能够控制沟道的开启，当施加于栅极结构120上的电压大于器件的阈值电压时，与栅极结构120底部相接触的鳍部110内的沟道开启，产生电流。
然而，由于受到鳍部110顶部和侧壁的顶角处的影响，导致栅极结构120的第二区II和栅极结构120的第一区I的等效电场强度不同，使得第一区I的栅极结构120的开启特性和第二区II的栅极结构120的开启特性不同，即，位于鳍部110顶部的栅极结构120和位于鳍部110侧壁的栅极结构120开启特性不同，容易导致在顶角处a产生寄生电流。
为了解决所述技术问题，本发明实施例提供一种半导体结构的形成方法，包括：通过在所述第一区鳍部上形成第一界面层，所述第一界面层内掺杂有第一极化原子；在所述第二区鳍部上形成第二界面层，所述第二界面层内掺杂有第一极化原子和第二极化原子，且所述第一界面层的导电类型和第二界面层的导电类型相同，所述第一界面层调整阈值电压的效果大于第二界面层调整阈值电压的效果，从而平衡由于鳍部顶角处导致的栅极结构的阈值电压的差异，使得最终形成的栅极结构的位于鳍部顶部部分与位于鳍部侧壁部分的阈值电压的差异缩小，从而提高形成的半导体结构的性能。
为使本发明的上述目的、特征和有益效果能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。
图2至图10是本发明一实施例中的半导体结构的形成方法各步骤的结构示意图。
请参考图2，提供基底200，所述基底200上具有鳍部210，所述鳍部210包括第一区I以及位于第一区I上的第二区II。
在本实施例中，所述鳍部210还包括：位于第二区I底部的第三区III。
所述鳍部210的形成方法包括：在所述基底200上形成鳍部材料膜(图中未示出)；在所述鳍部材料膜表面形成图形化层(图中未示出)；以所述图形化层为掩膜，刻蚀所述鳍部材料膜，形成鳍部210。
在本实施例中，所述基底200的材料为硅；在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
在本实施例中，所述鳍部210的材料为硅；在其他实施例中，所述衬底的材料还可以为锗、锗化硅、碳化硅、砷化镓或镓化铟。
在本实施例中，相邻鳍部210之间具有开口211。
需要说明的是，所述鳍部210的顶角处b为虚线圈出。
请参考图3，在所述基底200上形成隔离结构212，所述隔离结构212覆盖所述第三区III鳍部210的部分侧壁表面，且所述隔离结构211的顶部表面低于所述鳍部210的顶部表面。
隔离结构212用于实现不同半导体器件之间的电绝缘。
所述隔离结构212的形成方法包括：在所述基底200上形成初始隔离结构(未图示)，所述初始隔离结构覆盖所述鳍部210；对所述初始隔离结构进行平坦化处理，直至暴露出所述鳍部210的顶部表面为止；在所述平坦化处理之后，去除部分所述初始隔离结构，形成所述隔离结构211。
所述隔离结构212的材料采用绝缘材料，所述绝缘材料包括氧化硅或氮氧化硅；在本实施例中，所述隔离层202的材料采用氧化硅。
接着，在所述第一区I鳍部210上形成第一界面层，所述第一界面层内掺杂有第一极化原子，具体形成所述第一界面层的过程请参考图4至图6。
请参考图4，在所述第一区I和第二区II鳍部210表面形成初始界面层220。
所述初始界面层220为后续形成第一界面层和第二界面层提供材料。
在本实施例中，所述初始界面层220为单层结构，所述初始界面层220包括：栅极界面材料膜，
在本实施例中，所述栅极界面材料膜的材料为氧化硅，所述栅极界面材料膜的形成工艺为热氧化工艺。在其他实施例中，所述栅极界面材料膜的材料为氮氧化硅或者氧化硅和氮氧化硅两种组合。
请参考图5，在所述初始界面层220表面形成第一极化层230，所述第一极化层230内具有第一极化原子。
在本实施例中，所述第一极化层230还位于所述隔离结构212顶部表面。
所述第一极化层230的形成工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
当后续所要形成的第一界面层为N型时，所述第一极化层230的材料包括：氧化镧、氧化钆、氧化钇、钛酸锶(STO)、氧化镁或者氧化钡。
在本实施例中，所述第一极化层230的材料为氧化镧。
当后续所要形成的第一界面层为P型时，所述第一极化层230的材料包括：氧化铝或者氧化铌。
在本实施例中，所述半导体结构的形成方法还包括：在所述第一极化层230表面形成第一保护层240。
所述第一保护层240的作用在于，在后续第一处理的过程中，保护所述第一极化层230表面，避免所述第一极化层230受到外界环境的影响。
在本实施例中，所述第一保护层240为单层结构。在其他实施例中，所述第一保护层为多层结构。
所述第一保护层240的材料包括：氮化钛、氧化铝和氮化钽中的一种或者多种组合。
在本实施例中，所述第一保护层240的材料为氮化钛。
在其他实施例中，还可以不在所述第一极化层表面形成第一保护层。
请参考图6，对所述第一极化层230进行第一处理，使第一极化层230内的极化原子扩散进入初始界面层220，在所述第一区I的鳍部210表面形成第一界面层250，在所述第二区II的鳍部210表面形成初始掺杂界面层261。
通过所述第一处理，使得所述第一界面层250内掺杂有第一极化原子，同时，使所述初始掺杂界面层261内掺杂有第一极化原子。
所述第一处理包括：退火处理；所述退火处理的参数包括：退火温度范围为500摄氏度至1500摄氏度。
选择所述退火温度的意义在于，若所述退火温度大于1500摄氏度，则容易对半导体结构内的功能器件造成高温损伤；若所述退火温度小于500摄氏度，则无法充分驱动第一极化原子进入初始界面层220内。
所述半导体结构的形成方法还包括：形成所述第一界面层250和初始掺杂界面层262之后，去除所述第一极化层230。
具体的，在本实施例中，所述半导体结构的形成方法还包括：去除所述第一极化层230和位于第一极化层230表面的第一保护层240。
接着，在所述第二区II鳍部上形成第二界面层，所述第二界面层内掺杂有第一极化原子和第二极化原子，且所述第一界面层250的导电类型和第二界面层的导电类型相同，具体形成所述第二界面层的过程请参考图7至图9。
请参考图7，在所述开口211内形成牺牲层270，所述牺牲层270覆盖所述第一界面层250的侧壁表面，且所述牺牲层270表面低于鳍部210顶部表面。
所述牺牲层270覆盖所述第一界面层250，暴露出初始掺杂界面层261表面，使得后续进行第二处理的过程中，第二极化层内的第二极化子扩散进入初始掺杂界面层261内，不容易扩散进入所述第一界面层250内。
所述牺牲层270的形成方法包括：在所述开口211内和鳍部210上形成牺牲材料膜(图中未示出)；回刻蚀所述牺牲材料膜，形成牺牲层270，所述牺牲层270暴露出初始掺杂界面层261表面。
所述牺牲层270的材料包括：底部抗反射材料、旋涂氧化硅、介电材料、无定形硅或者多晶硅。
在本实施例中，所述牺牲层270的材料为底部抗反射材料，采用旋涂工艺形成所述牺牲层270，有利于所述牺牲层270填充满所述开口211。
请参考图8，在所述初始掺杂界面层261表面形成第二极化层280，所述第二极化层280内具有第二极化原子。
所述第二极化层280还位于所述牺牲层270表面。
由于所述牺牲层270覆盖鳍部210的第一区I，使得沉积形成的第二极化层280位于初始掺杂界面层261表面。后续进行第二处理的过程中，所述第二极化层280内的第二极化原子仅扩散进入鳍部210上的初始掺杂界面层261，从而形成的第一界面层250内没有掺杂第二极化原子，形成的第二界面层内掺杂262有第二极化原子，从而实现第二界面层262调整阈值电压的效果大于第一界面层250调整阈值电压的效果。
在本实施例中，所述半导体结构的形成方法还包括：在所述第二极化层280表面形成第二保护层281。
所述第二保护层281的作用在于，在后续第二处理的过程中，保护所述第二极化层282表面，避免所述第一极化层280受到外界环境的影响。
在本实施例中，所述第二保护层281为单层结构。在其他实施例中，所述第二保护层为多层结构。
所述第二保护层281的材料包括：氮化钛、氧化铝和氮化钽中的一种或者多种组合。
在本实施例中，所述第二保护层281的材料为氮化钛。
在其他实施例中，还可以不在所述第二极化层表面形成第二保护层。
当后续所要形成的第二界面层为N型，所述第二极化层280的材料包括：氧化镧、氧化钆、氧化钇、钛酸锶(STO)、氧化镁或者氧化钡。
当后续所要形成的第二界面层为P型，所述第二极化层280的材料包括：氧化铝或者氧化铌。
请参考图9，对所述第二极化层280进行第二处理，使第二极化层280内的第二极化原子进入初始掺杂界面层261，使初始掺杂界面层261形成第二界面层262，且所述第二界面层262位于第二区II的鳍部210表面。
由于所述初始掺杂界面层261内掺杂有第一极化原子，通过所述第二处理，使得所述第二界面层261内掺杂有第一极化原子和第二极化原子。
通过在所述第一区I鳍部210上形成第一界面层250，所述第一界面层250内掺杂有第一极化原子；在所述第二区II鳍部210上形成第二界面层262，所述第二界面层262内掺杂有第一极化原子和第二极化原子，且所述第一界面层250的导电类型和第二界面层262的导电类型相同。由于极化原子能够调整阈值电压，使得所述第一界面层250和第二界面层262调整阈值电压的效果不同。并且，第二区II位于第一上，位于第一区I的第一界面层250和位于第二区II的第二界面层262，能够平衡由于鳍部210顶角处导致的栅极结构的阈值电压的差异，使得最终形成的栅极结构的位于鳍部210顶部部分与位于鳍部210侧壁部分的阈值电压的差异缩小，从而提高形成的半导体结构的性能。
第二处理包括：退火处理；所述退火处理的参数包括：退火温度范围为500摄氏度至1500摄氏度。
选择所述温度范围的意义在于，选择所述退火温度的意义在于，若所述退火温度大于1500摄氏度，则容易对半导体结构内的功能器件造成高温损伤；若所述退火温度小于500摄氏度，则无法充分驱动第二极化原子进入所述初始掺杂界面层261内。
请参考图10，形成所述第二界面层262之后，去除所述第二极化层280。
具体的，在本实施例中，形成所述第二界面层262之后，去除所述第二极化层280和第二保护层281、以及牺牲层270。
在本实施例中，所述第一界面层250包括：第一栅极界面层，所述第二界面层262包括：第二栅极界面层，所述半导体结构的形成方法还包括：在所述第一界面层250表面形成第一栅极介质层(图中未示出)，在所述第二界面层262表面形成第二栅极介质层(图中未示出)。
具体的，所述第一栅极介质层还位于隔离结构212，所述第二栅极介质层还位于隔离结构212表面。
在本实施例中，所述半导体结构的形成方法还包括：形成所述第一栅极介质层和第二栅极介质层之后，在所述第一栅极介质层和第二栅极介质层表面形成功函数层；在所述功函数层表面形成栅极层。
所述第一界面层、第二界面层、第一栅极介质层、第二栅极介质层、功函数层以及栅极层构成栅极结构。
相应的，本发明实施例还提供一种采用上述方法形成的半导体结构，请继续参考图10，包括：基底200，所述基底200上具有鳍部210，所述鳍部210包括第一区I以及位于第一区I上的第二区II；位于第一区I鳍部210表面的第一界面层250，所述第一界面层250内掺杂有第一极化原子；位于第二区II鳍部210表面的第二界面层262，所述第二界面层262内掺杂有第一极化原子和第二极化原子，且所述第一界面层250的导电类型和第二界面层262的导电类型相同。
在本实施例中，所述鳍部210还包括：位于第一区I底部的第三区III；所述半导体结构还包括：位于基底200上的隔离结构212，所述隔离结构212覆盖所述第三区III鳍部210的部分侧壁表面，且所述隔离结构212的顶部表面低于所述鳍部210的顶部表面。
在本实施例中，所述第一界面层250位于所述隔离结构212表面。
所述第一区I和第二区II的比例关系10:1至3:1。
在本实施例中，所述第一界面层250包括第一栅极界面层；所述第二界面层262包括第二栅极界面层。
所述第一栅极界面层的材料包括：氧化硅或氮氧化硅中的一种或者两种组合；所述第二栅极界面层的材料包括：氧化硅或氮氧化硅中的一种或者两种组合。
所述第一极化原子包括N型或P型，所述N型包括：镧、钆、钇、钛酸锶、镁或者钡；所述P型包括：铝或者铌。
所述第二极化原子包括：N型或P型，所述N型包括：镧、钆、钇、钛酸锶、镁或者钡；所述P型包括：铝或者铌。
由于极化原子能够调整阈值电压，所述第一区I鳍部210表面的第一界面层250内掺杂有第一极化原子，所述第二区II鳍部表面的第二界面层262不仅掺杂有第一极化原子，而且掺杂有第二极化原子，且所述第一界面层250的导电类型和第二界面层262的导电类型相同，对于同一类型极化原子，所述第二界面层262中极化原子的浓度大于第一界面层250中极化原子的浓度，使得所述第二界面层262调整阈值电压的效果大于第一界面层250调整阈值电压的效果。并且，第二区II位于第一区I上，位于第一区I的第一界面层250和位于第二区II的第二界面层262，能够平衡由于鳍部210顶角处导致的栅极结构的阈值电压的差异，使得最终形成的栅极结构的位于鳍部顶部部分与位于鳍部侧壁部分的阈值电压的差异缩小，从而提高形成的半导体结构的性能。
图11至图16是本发明另一实施例的半导体结构的形成过程的结构示意图。本实施例和上述实施例的不同点在于初始界面层的结构不同，因此本实施例在上述实施例的基础上继续对半导体结构的形成过程进行说明。请在图3的基础上继续参考图11。
请参考图11，在所述第一区I和第二区II鳍部210表面形成初始界面层。
所述初始界面层为后续形成第一界面层和第二界面层提供材料。
在本实施例中，所述初始界面层包括：栅极界面材料膜321和位于栅极界面材料膜321表面的栅极介质材料膜322，所述初始界面层为多层结构。
具体的，所述栅极界面材料膜321位于所述第一区I和第二区II鳍部210的表面，所述栅极介质材料膜322位于所述栅极界面材料膜321和隔离结构212顶部表面。
在本实施例中，所述栅极界面材料膜321的材料为氧化硅，形成所述栅极界面材料膜321的工艺包括：热氧化工艺。
在本实施例中，所述栅极介质材料膜322的材料为高K介质材料，所述高K介质材料包括：氧化铪、氧化锆、氧化铪硅、氧化镧、氧化锆硅、氧化钛、氧化钽、氧化钡锶钛、氧化钡钛、氧化锶钛或氧化铝；形成所述栅极介质材料膜322的工艺包括：化学气相沉积工艺、物理气相沉积工艺或者原子层沉积工艺。
请参考图12，在所述初始界面层表面形成第一极化层330，所述第一极化层330内具有第一极化原子。
具体的，所述第一极化层330位于初始界面层中的栅极介质材料膜322表面。
所述第一极化层330的材料和形成工艺以及作用和上述实施例中的第一极化层230的材料和形成工艺以及作用相同，在此不再赘述。
在本实施例中，所述半导体结构的形成方法还包括：在所述第一极化层330表面形成第一保护层340。
所述第一保护层340的材料和形成工艺以及作用和上述实施例中的第一保护层240的材料和形成工艺以及作用相同，在此不再赘述。
请参考图13，对所述第一极化层330进行第一处理，使第一极化层330内的极化原子扩散进入初始界面层，在所述第一区I的鳍部210表面形成第一界面层，在所述第二区II的鳍部210表面形成初始掺杂界面层。
通过所述第一处理，使得所述第一界面层内掺杂有第一极化原子，同时，使所述初始掺杂界面层内掺杂有第一极化原子。
所述第一界面层包括：第一栅极界面层351和位于第一栅极界面层351表面的第一栅极介质层352。
所述初始掺杂界面层包括：初始第二栅极界面层361和位于所述初始第二栅极界面层361表面的初始第二栅极介质层362。
所述第一处理和上述实施例中的第一处理的工艺参数相同，在此不再赘述。
所述半导体结构的形成方法还包括：形成所述第一界面层和初始掺杂界面层之后，去除所述第一极化层330。
具体的，所述半导体结构的形成方法还包括：去除所述第一极化层330和位于第一极化层330表面的第一保护层340。
在本实施例中，述所述半导体结构的形成方法还包括：去除位于所述隔离结构212顶部表面的第一栅极介质层351。
在其他实施例中，还可以不去除位于隔离结构顶部表面的第一栅极介质层。
接着，在所述第二区II鳍部上形成第二界面层，所述第二界面层内掺杂有第一极化原子和第二极化原子，且所述第一界面层的导电类型和第二界面层的导电类型相同，具体形成所述第二界面层的过程请参考图14至图16。
请参考图14，在所述开口211内形成牺牲层370，所述牺牲层370覆盖所述第一界面层的侧壁表面，且所述牺牲层370表面低于鳍部210顶部表面。
所述牺牲层370的材料、形成方法和作用和上述实施例中的牺牲层270的材料、形成方法和作用相同，在此不再赘述。
请参考图15，在所述初始掺杂界面层表面形成第二极化层380，所述第二极化层380内具有第二极化原子。
所述第二极化层380还位于所述牺牲层370表面。
所述第二极化层380的材料和形成工艺以及作用和上述实施例中的第二极化层280的材料和形成工艺以及作用相同，在此不再赘述。
由于所述牺牲层370覆盖鳍部210的第一区I，使得沉积形成的第二极化层380位于初始掺杂界面层表面。后续进行第二处理的过程中，所述第二极化层380内的第二极化原子仅扩散进入鳍部210上的初始掺杂界面层，从而形成的第一界面层内没有掺杂第二极化原子，形成的第二界面层内掺杂有第二极化原子，从而实现第二界面层调整阈值电压的效果大于第一界面层调整阈值电压的效果。
在本实施例中，所述半导体结构的形成方法还包括：在所述第二极化层380表面形成第二保护层381。
所述第二保护层381的材料和形成工艺以及作用和上述实施例中的第二保护层281的材料和形成工艺以及作用相同，在此不再赘述。
请参考图16，对所述第二极化层380进行第二处理，使第二极化层380内的第二极化原子进入初始掺杂界面层，使初始掺杂界面层形成第二界面层，且所述第二界面层位于第二区II的鳍部210表面。
所述第二处理和上述实施例中的第二处理的工艺参数相同，在此不再赘述。
在本实施例中，所述初始掺杂界面层为多层结构，相应的，形成的第二界面层为多层结构，包括：第二栅极界面层363和位于所述第二栅极界面层363表面的第二栅极介质层364。
由于所述初始掺杂界面层内掺杂有第一极化原子，通过所述第二处理，使得所述第二界面层内掺杂有第一极化原子和第二极化原子。
所述第一栅极界面层351和第一栅极介质层352内均掺杂有极化原子，共同用于调整阈值电压，同理，第二栅极界面层363和第二栅极介质层363内均掺杂有极化原子，共同用于调整阈值电压。并且，对于同一类型极化原子，所述第二界面层中极化原子的浓度大于第一界面层中极化原子的浓度，使得第二栅极界面层363和第二栅极介质层364调整阈值电压的效果，充分大于所述第一栅极介质层351和第一栅极介质层352调整阈值电压的效果，从而能够充分平衡由于鳍部210顶角处导致的栅极结构的阈值电压的差异，使得最终形成的栅极结构的位于鳍部顶部部分与位于鳍部侧壁部分的阈值电压的差异缩小，从而提高形成的半导体结构的性能。
请参考图16，形成所述第二界面层之后，去除所述第二极化层380。
具体的，在本实施例中，形成所述第二界面层之后，去除所述第二极化层380和第二保护层381、以及牺牲层370。
在本实施例中，所述半导体结构的形成方法还包括：在所述第一界面层表面和第二界面层表面形成功函数层；在所述功函数层表面形成栅极层。
所述第一界面层、第二界面层、功函数层以及栅极层构成栅极结构。
相应的，本发明实施例还提供一种采用上述方法形成的半导体结构，请继续参考图16，包括：基底200，所述基底200上具有鳍部210，所述鳍部210包括第一区I以及位于第一区I上的第二区II；位于第一区I鳍部210表面的第一界面层，所述第一界面层内掺杂有第一极化原子；位于第二区II鳍部210表面的第二界面层，所述第二界面层内掺杂有第一极化原子和第二极化原子，且所述第一界面层的导电类型和第二界面层的导电类型相同。
所述第一区I和第二区II的比例关系10:1至3:1。
所述鳍部210还包括：位于第一区I底部的第三区III；所述半导体结构还包括：位于基底210上的隔离结构212，所述隔离结构212覆盖所述第三区III鳍部210的部分侧壁表面，且所述隔离结构212的顶部表面低于所述鳍部210的顶部表面。
在本实施例中，所述第一界面层包括：第一栅极界面层351和位于第一栅极界面层351表面的第一栅极介质层352；所述第二界面层包括第二栅极界面层363和位于所述第二栅极界面层363表面的第二栅极介质层364。
所述第一界面层为多层结构，包括：第一栅极界面层351和位于第一栅极界面层351表面的第一栅极介质层352，所述第二界面层为多层结构，包括：第二栅极界面层363和位于第二栅极界面层363表面的第二栅极介质层364。所述第一栅极界面层351和第一栅极介质层351内均掺杂有极化原子，共同用于调整阈值电压，同理，第二栅极界面层363和第二栅极介质层364内均掺杂有极化原子，共同用于调整阈值电压。并且，对于同一类型极化原子，所述第二界面层中极化原子的浓度大于第一界面层中极化原子的浓度，使得第二栅极界面层363和第二栅极介质层364调整阈值电压的效果，充分大于所述第一栅极界面层351和第一栅极介质层352调整阈值电压的效果，从而能够充分平衡由于鳍部210顶角b处导致的栅极结构的阈值电压的差异，使得最终形成的栅极结构的位于鳍部顶部部分与位于鳍部侧壁部分的阈值电压的差异缩小，从而提高形成的半导体结构的性能。
所述第一栅极界面层351的材料包括：氧化硅和氮氧化硅中的一种或者两种组合，所述第一栅极介质层352的材料包括：高K介质材料；所述第二栅极界面层363的材料包括：氧化硅和氮氧化硅中的一种或者两种组合，所述第二栅极介质层364的材料包括：高K介质材料。
所述第一极化原子包括N型或P型，所述N型包括：镧、钆、钇、钛酸锶(STO)、镁或者钡；所述P型包括：铝或者铌。
所述第二极化原子包括：N型或P型，所述N型包括：镧、钆、钇、钛酸锶(STO)、镁或者钡；所述P型包括：铝或者铌。
虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (25)

1.一种半导体结构，其特征在于，包括：
基底，所述基底上具有鳍部，所述鳍部包括第一区以及位于第一区上的第二区；
位于第一区鳍部表面的第一界面层，所述第一界面层内掺杂有第一极化原子；
位于第二区鳍部表面的第二界面层，所述第二界面层内掺杂有第一极化原子和第二极化原子，且所述第一界面层的导电类型和第二界面层的导电类型相同。
2.如权利要求1所述的半导体结构，其特征在于，所述第一区和第二区的比例关系范围为10:1至3:1。
3.如权利要求1所述的半导体结构，其特征在于，所述第一界面层包括第一栅极界面层；所述第二界面层包括第二栅极界面层。
4.如权利要求3所述的半导体结构，其特征在于，所述第一栅极界面层的材料包括：氧化硅或氮氧化硅中的一种或者两种组合；所述第二栅极界面层的材料包括：氧化硅或氮氧化硅中的一种或者两种组合。
5.如权利要求1所述的半导体结构，其特征在于，所述第一界面层包括：第一栅极界面层和位于第一栅极界面层表面的第一栅极介质层；所述第二界面层包括第二栅极界面层和位于所述第二栅极界面层表面的第二栅极介质层。
6.如权利要求5所述的半导体结构，其特征在于，所述第一栅极界面层的材料包括：氧化硅或氮氧化硅中的一种或者两种组合，所述第一栅极介质层的材料包括：高K介质材料；所述第二栅极界面层的材料包括：氧化硅或氮氧化硅中的一种或者两种组合，所述第二栅极介质层的材料包括：高K介质材料。
7.如权利要求1所述的半导体结构，其特征在于，所述第一极化原子包括N型或P型，所述N型包括：镧、钆、钇、钛酸锶、镁或者钡；所述P型包括：铝或者铌。
8.如权利要求1所述的半导体结构，其特征在于，所述第二极化原子包括：N型或P型，所述N型包括：镧、钆、钇、钛酸锶、镁或者钡；所述P型包括：铝或者铌。
9.如权利要求1所述的半导体结构，其特征在于，所述鳍部还包括：位于第一区底部的第三区；所述半导体结构还包括：位于基底上的隔离结构，所述隔离结构覆盖所述第三区鳍部的部分侧壁表面，且所述隔离结构的顶部表面低于所述鳍部的顶部表面。
10.一种半导体结构的形成方法，其特征在于，包括：
提供基底，所述基底上具有鳍部，所述鳍部包括第一区以及位于第一区上的第二区；
在所述第一区鳍部上形成第一界面层，所述第一界面层内掺杂有第一极化原子；
在所述第二区鳍部上形成第二界面层，所述第二界面层内掺杂有第一极化原子和第二极化原子，且所述第一界面层的导电类型和第二界面层的导电类型相同。
11.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第一界面层的形成方法包括：在所述第一区和第二区鳍部表面形成初始界面层；在所述初始界面层表面形成第一极化层，所述第一极化层内具有第一极化原子；对所述第一极化层进行第一处理，使第一极化层内的极化原子扩散进入初始界面层，在所述第一区的鳍部表面形成第一界面层，在所述第二区的鳍部表面形成初始掺杂界面层；形成所述第一界面层和初始掺杂界面层之后，去除所述第一极化层。
12.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第二界面层的形成方法包括：在所述初始掺杂界面层表面形成第二极化层，所述第二极化层内具有第二极化原子；对所述第二极化层进行第二处理，使第二极化层内的第二极化原子进入初始掺杂界面层，使初始掺杂界面层形成第二界面层，且所述第二界面层位于第二区的鳍部表面；形成所述第二界面层之后，去除所述第二极化层。
13.如权利要求12述的半导体结构的形成方法，其特征在于，相邻鳍部之间具有开口；所述半导体结构的形成方法还包括：形成所述第一界面层和初始掺杂界面层之后，进行第二处理之前，在所述开口内形成牺牲层，所述牺牲层覆盖所述第一界面层的侧壁表面，且所述牺牲层表面低于鳍部顶部表面。
14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述第二极化层还位于所述牺牲层表面。
15.如权利要求13所述的半导体结构的形成方法，其特征在于，所述牺牲层的形成方法包括：在所述开口内和鳍部上形成牺牲材料膜；回刻蚀所述牺牲材料膜，形成牺牲层，所述牺牲层暴露出初始掺杂界面层表面。
16.如权利要求13所述的半导体结构的形成方法，其特征在于，所述牺牲层的材料包括：底部抗反射材料、旋涂氧化硅、介电材料、无定形硅或者多晶硅。
17.如权利要求11所述的半导体结构的形成方法，其特征在于，还包括：形成第一极化层之后，进行第一处理之前，在所述第一极化层表面形成第一保护层。
18.如权利要求17所述的半导体结构的形成方法，其特征在于，所述第一保护层的材料包括：氮化钛、氧化铝和氮化钽中的一种或者多种组合。
19.如权利要求12所述的半导体结构的形成方法，其特征在于，还包括：形成第二极化层之后，进行第二处理之前，在所述第二极化层表面形成第二保护层。
20.如权利要求19所述的半导体结构的形成方法，其特征在于，第二保护层的材料包括：氮化钛、氧化铝和氮化钽中的一种或者多种组合。
21.如权利要求11所述的半导体结构的形成方法，其特征在于，所述第一界面层为N型，所述第一极化层的材料包括：氧化镧、氧化钆、氧化钇、钛酸锶、氧化镁或者氧化钡；所述第一界面层为P型，所述第一极化层的材料包括：氧化铝或者氧化铌。
22.如权利要求12所述的半导体结构的形成方法，其特征在于，所述第二界面层为N型，所述第二极化层的材料包括：氧化镧、氧化钆、氧化钇、钛酸锶、氧化镁或者氧化钡；所述第二界面层为P型，所述第二极化层的材料包括：氧化铝或者氧化铌。
23.如权利要求11所述的半导体结构的形成方法，其特征在于，所述初始界面层包括：栅极界面材料膜，所述第一界面层包括：第一栅极界面层，所述第二界面层包括：第二栅极界面层；所述半导体结构的形成方法还包括：在所述第一界面层表面形成第一栅极介质层，在所述第二界面层表面形成第二栅极介质层。
24.如权利要求11所述的半导体结构的形成方法，其特征在于，所述初始界面层包括：栅极界面材料膜和位于栅极界面材料膜表面的栅极介质材料膜，所述第一界面层包括：第一栅极界面层和位于第一栅极界面层表面的第一栅极介质层，所述第二界面层包括：第一栅极界面层和位于第二栅极界面层表面的第二栅极介质层。
25.如权利要求10所述的半导体结构的形成方法，其特征在于，所述鳍部还包括：位于第一区底部的第三区；所述半导体结构的形成方法还包括：形成第一界面层和第二界面层之前，在所述基底上形成隔离结构，所述隔离结构覆盖所述第三区鳍部的部分侧壁表面，且所述隔离结构的顶部表面低于所述鳍部的顶部表面。
CN202010675773.5A 2020-07-14 2020-07-14 半导体结构及其形成方法 Pending CN113937165A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010675773.5A CN113937165A (zh) 2020-07-14 2020-07-14 半导体结构及其形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010675773.5A CN113937165A (zh) 2020-07-14 2020-07-14 半导体结构及其形成方法

Publications (1)

Publication Number Publication Date
CN113937165A true CN113937165A (zh) 2022-01-14

Family

ID=79273864

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010675773.5A Pending CN113937165A (zh) 2020-07-14 2020-07-14 半导体结构及其形成方法

Country Status (1)

Country Link
CN (1) CN113937165A (zh)

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150021699A1 (en) * 2013-07-18 2015-01-22 International Business Machines Corporation FIN Field Effect Transistors Having Multiple Threshold Voltages
US20160359044A1 (en) * 2015-06-04 2016-12-08 International Business Machines Corporation FORMATION OF DISLOCATION-FREE SiGe FINFET USING POROUS SILICON
DE102017126937A1 (de) * 2016-12-15 2018-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur Ausbildung von Source und Drain für Fin-Feldeffekttransistoren
US20200035676A1 (en) * 2018-07-26 2020-01-30 Semiconductor Manufacturing International (Beijing) Corporation Semiconductor structure and method for forming same
US20200051979A1 (en) * 2018-08-13 2020-02-13 International Business Machines Corporation Multi-threshold vertical fets with common gates
US10573723B1 (en) * 2018-08-23 2020-02-25 International Business Machines Corporation Vertical transport FETs with asymmetric channel profiles using dipole layers
KR20200036707A (ko) * 2018-09-27 2020-04-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 핀 기반의 전계 효과 트랜지스터

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150021699A1 (en) * 2013-07-18 2015-01-22 International Business Machines Corporation FIN Field Effect Transistors Having Multiple Threshold Voltages
US20160359044A1 (en) * 2015-06-04 2016-12-08 International Business Machines Corporation FORMATION OF DISLOCATION-FREE SiGe FINFET USING POROUS SILICON
DE102017126937A1 (de) * 2016-12-15 2018-06-21 Taiwan Semiconductor Manufacturing Co., Ltd. Verfahren zur Ausbildung von Source und Drain für Fin-Feldeffekttransistoren
US20200035676A1 (en) * 2018-07-26 2020-01-30 Semiconductor Manufacturing International (Beijing) Corporation Semiconductor structure and method for forming same
US20200051979A1 (en) * 2018-08-13 2020-02-13 International Business Machines Corporation Multi-threshold vertical fets with common gates
US10573723B1 (en) * 2018-08-23 2020-02-25 International Business Machines Corporation Vertical transport FETs with asymmetric channel profiles using dipole layers
KR20200036707A (ko) * 2018-09-27 2020-04-07 타이완 세미콘덕터 매뉴팩쳐링 컴퍼니 리미티드 핀 기반의 전계 효과 트랜지스터

Similar Documents

Publication Publication Date Title
JP4971559B2 (ja) 半導体装置の製造方法
US8980706B2 (en) Double treatment on hard mask for gate N/P patterning
US9196725B2 (en) Semiconductor structure having common gate and fabrication method thereof
US10665699B2 (en) Semiconductor structure and fabrication method thereof
TWI764045B (zh) 電晶體及其製造方法
US20180315661A1 (en) Semiconductor device and fabrication method therefor
CN112635401A (zh) 晶体管的形成方法
TWI667698B (zh) 半導體元件及其形成方法
CN103779224A (zh) Mosfet的制造方法
CN109801960B (zh) 半导体器件及其制造方法及包括该器件的电子设备
CN103779222A (zh) Mosfet的制造方法
CN107591370B (zh) 半导体器件及其形成方法
WO2014131239A1 (zh) 半导体器件及其制造方法
CN110391285B (zh) 半导体结构及其形成方法
WO2022041896A1 (zh) 一种半导体结构及其制备方法
CN106409765B (zh) 半导体结构及其形成方法
US9490349B1 (en) Method of manufacturing a semiconductor device
CN110120418B (zh) 垂直纳米线晶体管及其形成方法
CN113937165A (zh) 半导体结构及其形成方法
US10283618B1 (en) Semiconductor device and manufacturing method thereof
CN113937166A (zh) 半导体结构及其形成方法
TW201909418A (zh) 穿隧場效電晶體及其製作方法
CN113097137B (zh) 半导体结构及其形成方法
US11456304B2 (en) Semiconductor structure and forming method thereof
US20240170578A1 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination