CN113922798A - 电路装置和实时时钟装置 - Google Patents
电路装置和实时时钟装置 Download PDFInfo
- Publication number
- CN113922798A CN113922798A CN202110768153.0A CN202110768153A CN113922798A CN 113922798 A CN113922798 A CN 113922798A CN 202110768153 A CN202110768153 A CN 202110768153A CN 113922798 A CN113922798 A CN 113922798A
- Authority
- CN
- China
- Prior art keywords
- power supply
- circuit
- supply voltage
- voltage
- node
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/08—Clock generators with changeable or programmable clock frequency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
- G06F1/14—Time supervision arrangements, e.g. real time clock
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/22—Modifications for ensuring a predetermined initial state when the supply voltage has been applied
- H03K17/223—Modifications for ensuring a predetermined initial state when the supply voltage has been applied in field-effect transistor switches
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
- G06F1/24—Resetting means
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/02—Details
- H03B5/04—Modifications of generator to compensate for variations in physical values, e.g. power supply, load, temperature
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03C—MODULATION
- H03C3/00—Angle modulation
- H03C3/02—Details
- H03C3/09—Modifications of modulator for regulating the mean frequency
- H03C3/0908—Modifications of modulator for regulating the mean frequency using a phase locked loop
- H03C3/0966—Modifications of modulator for regulating the mean frequency using a phase locked loop modulating the reference clock
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Electronic Switches (AREA)
Abstract
提供电路装置和实时时钟装置,上电复位电路能够以希望的电压解除复位。电路装置包含比较器、基准电压生成电路和连接控制电路。比较器对根据电源电压生成的监视对象电压和基准电压进行比较,由此输出上电复位信号。基准电压生成电路生成基准电压。连接控制电路连接在电源电压节点与基准电压节点之间。连接控制电路在接通电源电压后的规定期间,将基准电压节点和电源电压节点连接。
Description
技术领域
本发明涉及电路装置和实时时钟装置等。
背景技术
已知有在电路接通电源时或电源电压下降时,产生电路的内部复位信号的上电复位电路。在专利文献1中,公开了在具有非接触接口和接触接口的组合型IC卡中,根据从外部供给的外部复位信号使内部复位信号的阈值变化的上电复位电路。
专利文献1:日本特开2009-123168号公报
专利文献1中记载的上电复位电路通过比较将电源电压分压后的电压和由调节器生成的基准电压,生成内部复位信号。
在初始电源接通时,存在例如基准电压的上升沿不追随电源电压等、生成基准电压的调节器的性能不稳定的情况。起因于这样的调节器的不稳定的性能,上电复位电路有可能以不希望的电压解除了复位。
发明内容
本公开的一个方式涉及一种电路装置,其包含:比较器,其对根据电源电压生成的监视对象电压和基准电压进行比较,由此输出上电复位信号;基准电压生成电路,其生成所述基准电压,并将所述基准电压输出到基准电压节点;以及连接控制电路,其连接在被供给所述电源电压的电源电压节点与所述基准电压节点之间,所述连接控制电路在接通所述电源电压后的规定期间,将所述基准电压节点和所述电源电压节点连接。
另外,本发明的另一方式涉及一种实时时钟装置,其包含:以上记载的电路装置;以及振子,所述电路装置包含:调节器,其在将所述电源电压设为第一电源电压时,根据所述第一电源电压生成作为所述监视对象电压的第二电源电压;处理电路,其根据所述第二电源电压进行动作,通过所述上电复位信号进行复位和复位解除;以及振荡电路,其使所述振子进行振荡,由此生成时钟信号,所述处理电路包含计时电路,该计时电路根据所述时钟信号进行计时处理。
附图说明
图1是上电复位电路和电路装置的基本结构例。
图2是说明基本结构例中的上电复位电路的第一动作的波形图。
图3是说明基本结构例中的上电复位电路的第二动作的波形图。
图4是上电复位电路和电路装置的结构例。
图5是CR电路的详细结构例。
图6是说明CR电路和开关的动作的波形图。
图7是说明上电复位电路的动作的波形图。
图8是实时时钟装置的结构例、以及实时时钟装置所包含的电路装置的结构例。
图9是电源电路的详细结构例。
标号说明
10:振子;100:电路装置;110:电源电路;114:开关控制电路;115:第一检测电路;116:第二检测电路;120:处理电路;121:计时电路;122:温度补偿电路;130:上电复位电路;131:偏置电路;132:基准电压生成电路;133:比较器;135:连接控制电路;136:CR电路;150:振荡电路;151~153:调节器;160:温度检测电路;170:接口电路;200:实时时钟装置;CE:电容器;CRQ:控制信号;IE1:第一反相器;IE2:第二反相器;NVDD:电源电压节点;NVREF:基准电压节点;NVSS:地节点;PORQ:上电复位信号;SWPU:开关;TB1:耗尽型的N型晶体管;TB2:增强型的N型晶体管;TE1:第一P型晶体管;TE2:第二P型晶体管;TE3:N型晶体管;VBAT:电池电压;VDD:电源电压;VLOG:电源电压;VREF:基准电压;VSS:地电压;Vof:偏移电压。
具体实施方式
下面,对本公开的优选实施方式进行详细说明。另外,以下说明的本实施方式并非对权利要求书中记载的内容进行不当的限定,在本实施方式中说明的结构不一定全部是必需结构要件。
1.基本结构例
首先,说明上电复位电路130的基本结构例及其课题,然后,在图4以后说明本实施方式的上电复位电路130的结构例。但是,基本结构例具有与图4的结构例相同的结构要素,关于该结构要素,起到与图4的结构例同样的作用效果。关于这一点,在图4以后进行说明。
图1是上电复位电路130和电路装置100的基本结构例。电路装置100包含上电复位电路130和调节器153。上电复位电路130包含偏置电路131、基准电压生成电路132和比较器133。
电源电压VDD被提供给偏置电路131。偏置电路131基于电源电压VDD生成偏置电压VNA,并将该偏置电压VNA输出到基准电压生成电路132和比较器133。从电路装置100的外部供给电源电压VDD。
电源电压VLOG被提供给基准电压生成电路132。基准电压生成电路132基于电源电压VLOG生成基准电压VREF,并将基准电压VREF输出到比较器133。电源电压VLOG是电路装置100的内部电源电压,调节器153根据电源电压VDD生成电源电压VLOG。
电源电压VLOG被提供给比较器133。比较器133比较作为监视对象电压的电源电压VLOG和基准电压VREF,并将其结果作为上电复位信号PORQ输出。监视对象电压是指上电复位电路130为了判断复位和复位解除的切换而作为监视对象的电压。比较器133在电源电压VLOG比判定电压VREF+Vof低时,输出表示复位的上电复位信号PORQ,在监视对象电压比判定电压VREF+Vof高时,输出表示复位解除的上电复位信号PORQ。Vof是比较器133的输入偏移。即,Vof是输入监视对象电压和基准电压VREF的差动对的偏移电压。另外以下,设表示复位的上电复位信号PORQ为低电平,表示复位解除的上电复位信号PORQ为高电平。
图2是说明图1的上电复位电路130的第一动作的波形图。在图2中,假设电源电压VDD以比较缓慢的时间变化上升的情况。
Vtlg是被输入上电复位信号PORQ的逻辑电路的逻辑阈值电压。即,当比较器133的电源电压VLOG比逻辑阈值电压Vtlg低时,对逻辑电路而言,上电复位信号PORQ的逻辑电平是不确定的。在电源电压VLOG为逻辑阈值电压Vtlg以上时,对于逻辑电路而言,上电复位信号PORQ的逻辑电平确定为低电平或高电平。
设定基准电压VREF和偏移电压Vof,使得基准电压VREF收敛到规定电压后的判定电压VREF+Vof比阈值电压Vtlg高。
在电路装置100被接通电源电压VDD后,调节器153生成的电源电压VLOG追随电源电压VDD而上升。在电源电压VDD以相对缓和的时间变化上升的情况下,基准电压VREF追随电源电压VLOG而上升。因此,电源电压VLOG和基准电压VREF成为大致相同的电压并上升,在电源电压VLOG比判定电压VREF+Vof低的状态下超过逻辑阈值电压Vtlg。设该时刻为T1,在时刻T1之前,上电复位信号PORQ的逻辑电平不确定,在时刻T1,上电复位信号PORQ的逻辑电平确定为低电平。另外,在图2中用“X”表示不确定。
基准电压VREF收敛到规定电压,然后电源电压VLOG超过判定电压VREF+Vof。设该时刻为T2,在时刻T2,上电复位信号PORQ的电压从地电压VSS变化为电源电压VLOG,其逻辑电平从低电平变化为高电平。即,在时刻T2,上电复位电路130输出表示复位解除的上电复位信号PORQ。
在以上的第一动作中,在从时刻T1到T2的期间,输出表示复位的上电复位信号PORQ后,在时刻T2输出表示复位解除的上电复位信号PORQ。由此,被输入上电复位信号PORQ的电路被正常地被复位和解除复位。
图3是说明图1的上电复位电路130的第二动作的波形图。在图3中,假设电源电压VDD以比较急剧的时间变化上升的情况。
在电路装置100被接通电源电压VDD后,调节器153生成的电源电压VLOG追随电源电压VDD而上升。在电源电压VDD以比较急剧的时间变化上升的情况下,基准电压VREF不追随电源电压VLOG。基准电压VREF上升的速度由流过基准电压生成电路132的电流等决定。当电源电压VDD的上升速度比基准电压VREF的上升速度快时,基准电压VREF不追随电源电压VLOG。例如,当减小流向基准电压生成电路132的电流以降低功耗时,容易产生基准电压VREF不追随电源电压VLOG的状态。
由于电源电压VLOG追随电源电压VDD,而基准电压VREF不追随电源电压VDD,所以在电源电压VLOG超过逻辑阈值电压Vtlg之前,电源电压VLOG超过判定电压VREF+Vof。在电源电压VLOG超过逻辑阈值电压Vtlg的时刻T1,上电复位信号PORQ的逻辑电平确定,但在之前的时刻T2,电源电压VLOG超过判定电压VREF+Vof,所以在时刻T1,上电复位信号PORQ的逻辑电平确定为高电平。
第二动作中,在时刻T2,在上电复位电路130的内部判定为复位解除,但此时的基准电压VREF不收敛于规定电压,判定电压VREF+Vof没有成为本来希望的电压。因此,未输出表示复位的上电复位信号PORQ,而在时刻T1输出表示复位解除的上电复位信号PORQ,被输入上电复位信号PORQ的电路不能正常复位。
如上所述,根据接通电源电压时的电源电压VDD、电源电压VLOG以及基准电压VREF的上升波形、时间变化的特性或者电压条件,有可能尽管监视对象电压没有超过希望的判定电压,上电复位电路130也解除复位。如上所述,在专利文献1等现有技术中也产生同样的问题。
2.结构例
图4是本实施方式中的上电复位电路130和电路装置100的结构例。图4的上电复位电路130包含偏置电路131、基准电压生成电路132、比较器133和连接控制电路135。另外,对与在图1中说明的结构要素相同的结构要素赋予相同的标号,对于关于该结构要素已经说明的内容,适当省略其说明。
比较器133通过比较根据电源电压VDD生成的监视对象电压和基准电压VREF,输出上电复位信号PORQ。基准电压生成电路132生成基准电压VREF,并将该基准电压VREF输出到基准电压节点NVREF。连接控制电路135连接在输入电源电压VDD的电源电压节点NVDD和基准电压节点NVREF之间。连接控制电路135在电源电压VDD接通后的规定期间,将基准电压节点NVREF和电源电压节点NVDD连接。
在图4中,监控对象电压是由调节器153根据电源电压VDD生成的电源电压VLOG。但是,监视对象电压不限于电源电压VLOG,只要是通过某些电压生成电路根据电源电压VDD生成的电压即可。另外,规定期间的长度可以是任意的,例如只要规定期间比接通电源电压VDD后基准电压VREF收敛到规定电压的时间长即可。或者,规定期间比在接通电源电压VDD后监视对象电压超过逻辑阈值电压Vtlg的时间长即可。在接通电源电压VDD后,基准电压VREF收敛到规定电压的时间、以及监视对象电压超过逻辑阈值电压Vtlg的时间根据电源电压VDD的上升波形等而变动,因此,例如只要设定针对该变动具有余量的长度的规定期间即可。
根据本实施方式,在电路装置100接通电源电压VDD后的规定期间,连接控制电路135将基准电压节点NVREF和电源电压节点NVDD连接,所以在该规定期间,监视对象电压不会超过判定电压VREF+Vof。然后,在经过规定期间之后,连接控制电路135使基准电压节点NVREF和电源电压节点NVDD的连接断开,由此基准电压VREF收敛到希望的规定电压。由此,在基准电压VREF收敛到希望的规定电压之后,比较器133能够对监视对象电压和基准电压VREF进行比较。即,根据本实施方式,在监视对象电压超过希望的判定电压VREF+Vof之前,上电复位电路130不判定为复位解除。
此外,在规定期间内不判定为复位解除,由此能够在电源电压VLOG和基准电压VREF稳定之后解除复位。由此,如上述图3所示,即使在基准电压VREF不追随电源电压VDD的情况下,在本实施方式中,也在监视对象电压超过希望的判定电压后,判定为复位解除。此外,在电源电压VDD上升时,电路装置100的内部电源电压即电源电压VLOG有可能成为过冲等不稳定的性能。在本实施方式中,由于在规定期间内不判定为复位解除,所以在电源电压VLOG稳定后才解除被供给电源电压VLOG的电路的复位。
以下,详细说明图4的结构例。
偏置电路131包含P型晶体管TA1、TA2、耗尽型的N型晶体管TA3和N型晶体管TA4。另外,未被称为耗尽型的晶体管是增强型的。
P型晶体管TA1、TA2的源极与被供给电源电压VDD的电源电压节点NVDD连接。P型晶体管TA1的漏极与P型晶体管TA1、TA2的栅极、N型晶体管TA3的漏极以及偏置节点NVRP连接。N型晶体管TA3的源极以及栅极与被供给地电压VSS的地节点NVSS连接。P型晶体管TA2的漏极与N型晶体管TA4的漏极和栅极、以及偏置节点NVNA连接。N型晶体管TA4的源极与地节点NVSS连接。另外,地电压VSS只要是比电源电压VDD、以及作为监视对象电压的电源电压VLOG低的电源电压即可。
N型晶体管TA3的漏电流流过P型晶体管TA1,由此产生偏置电压VRP。偏置电路131将偏置电压VRP从偏置节点NVRP输出到连接控制电路135和比较器133。N型晶体管TA3的漏电流被P型晶体管TA2镜像,该P型晶体管TA2的漏电流流过N型晶体管TA4,由此产生偏置电压VNA。偏置电路131将偏置电压VNA从偏置节点NVNA输出到基准电压生成电路132和比较器133。
基准电压生成电路132包含耗尽型的N型晶体管TB1和N型晶体管TB2。
N型晶体管TB1的漏极与电源电压节点NVDD连接,源极与N型晶体管TB2的漏极和基准电压节点NVREF连接。N型晶体管TB2的源极与地节点NVSS连接。N型晶体管TB1、TB2的栅极与偏置节点NVNA连接。
通过将偏置电压VNA输入到N型晶体管TB1、TB2的栅极,在N型晶体管TB1、TB2中流过电流。根据该电流和N型晶体管TB1、TB2的尺寸决定基准电压VREF。这里的基准电压VREF是收敛为规定电压后的基准电压。例如,通过改变N型晶体管TA4、TB2的镜像比,流过N型晶体管TB1的电流改变,所以能够调整基准电压VREF。或者,通过改变N型晶体管TB1的尺寸,N型晶体管TB1的源-漏间电压改变,所以能够调整基准电压VREF。晶体管的尺寸例如是栅极长度、栅极宽度或这两者。
比较器133包含N型晶体管TC1~TC6和P型晶体管TC7~TC9。
P型晶体管TC7、TC8的源极与被供给监视对象电压的监视对象节点NVLOG连接。P型晶体管TC7的栅极及源极与P型晶体管TC8的栅极和N型晶体管TC1的漏极连接。P型晶体管TC8的漏极与N型晶体管TC2的漏极和P型晶体管TC9的栅极连接。N型晶体管TC1、TC2的源极与N型晶体管TC3的漏极连接。N型晶体管TC1的栅极与基准电压节点NVREF连接,N型晶体管TC2的栅极与监视对象节点NVLOG连接。N型晶体管TC3的源极与N型晶体管TC4的漏极连接,栅极与偏置节点NVNA连接。N型晶体管TC4的源极与地节点NVSS连接,栅极与偏置节点NVNB连接。从未图示的偏置电路向偏置节点NVNB输出偏置电压VNB。
P型晶体管TC9的源极与监视对象节点NVLOG连接,源极与N型晶体管TC5的漏极和上电复位电路130的输出节点NPORQ连接。N型晶体管TC5的源极与N型晶体管TC7的漏极连接,栅极与偏置节点NVNA连接。N型晶体管TC6的源极与地节点NVSS连接,栅极与偏置节点NVNB连接。
N型晶体管TC1、TC2构成差动对,N型晶体管TC1的栅极对应于比较器133的负极输入节点,N型晶体管TC2的栅极对应于比较器133的正极输入节点。向负极输入节点输入基准电压VREF,向正极输入节点输入电源电压VLOG。比较器133在VLOG>VREF时,将电源电压VLOG的上电复位信号PORQ输出到输出节点NPORQ,在VLOG<VREF时,将地电压VSS的上电复位信号PORQ输出到输出节点NPORQ。
连接控制电路135包含CR电路136和开关SWPU。开关SWPU由晶体管构成,这里假设是P型晶体管。
构成开关SWPU的P型晶体管的源极与电源电压节点NVDD连接,漏极与基准电压节点NVREF连接,栅极与控制信号节点NCRQ连接。
CR电路136基于电源电压VDD向控制信号节点NCRQ输出用于将开关SWPU控制为接通或断开的控制信号CRQ。CR电路136在电源电压VDD接通后的规定期间,将控制信号CRQ维持在低电平,由此将开关SWPU维持成接通。CR电路136在经过了规定期间时使控制信号CRQ从低电平变为高电平,从而使开关SWPU从接通变为断开。
在以上的本实施方式中,连接控制电路135包含开关SWPU和CR电路136。开关SWPU被设置在电源电压节点NVDD和基准电压节点NVREF之间。CR电路136向开关SWPU输出控制信号CRQ,在电源电压VDD接通后经过了规定期间时,该控制信号CRQ将开关SWPU从接通控制为断开。
根据本实施方式,在电源电压VDD接通后的规定期间,开关SWPU接通,所以基准电压节点NVREF与电源电压节点NVDD连接。
由此,在电源电压VDD接通后的规定期间,输入到比较器133的基准电压VREF成为电源电压VDD。并且,在经过了规定期间时,开关SWPU从接通变为断开,所以比较器133能够对基准电压VREF和监视对象电压进行比较。
此外,在本实施方式中,基准电压生成电路132基于电源电压VDD生成基准电压VREF。
当开关SWPU对基准电压节点NVREF和电源电压节点NVDD进行了连接时,电源电压节点NVDD和N型晶体管TB2的源极经由开关SWPU和N型晶体管TB1连接。电源电压VDD和VLOG等不同的电源电压优选不被连接,而根据本实施方式,N型晶体管TB2的源极与电源电压节点NVDD连接。
另外,在本实施方式中,基准电压生成电路132包含耗尽型的N型晶体管TB1和增强型的N型晶体管TB2。耗尽型的N型晶体管TB1设置在电源电压节点NVDD与基准电压节点NVREF之间,其栅极被输入偏置电压VNA。增强型的N型晶体管TB2设置在基准电压节点NVREF与地节点NVSS之间,其栅极被输入偏置电压VNA。
根据本实施方式,能够降低比较器133正常工作的电源电压VDD的最小值。比较器133的正常工作是指比较器133所含的晶体管在饱和区域工作。
例如,可以考虑不设置本实施方式的基准电压生成电路132,而使比较器133的N型晶体管TC1为耗尽型,将其栅极连接于地节点NVSS的结构。当设该结构中的差动对的偏移电压为Vof'时,复位解除的判定电压为Vof'。考虑由于工艺变动,例如P型晶体管的阈值电压上升、N型晶体管的阈值电压下降的情况。在该情况下,在电源电压VLOG下降到判定电压Vof'之前,P型晶体管TC8不能维持饱和区域,P型晶体管TC9导通,上电复位信号PORQ成为高电平,有可能解除复位。因此,需要使本来应该在判定电压Vof'附近的电源电压VLOG的最小值比判定电压Vof'高。由于电源电压VDD至少需要比电源电压VLOG的最小值高,所以也需要提高电源电压VDD的最小值。
关于这一点,根据本实施方式,通过设置上述结构的基准电压生成电路132,能够使差动对的N型晶体管TC1为增强型,并且能够减小差动对的偏移电压。如上所述,通过调整构成基准电压生成电路132的N型晶体管TB1、TB2的尺寸,能够调整基准电压VREF。通过差动对的偏移电压减小、以及能够调整基准电压VREF,能够降低比较器133正常工作的电源电压VDD的最小值。
如之后利用图8中叙述的那样,例如,在实时时钟装置200的电路装置100中使用上电复位电路130。在包含实时时钟装置200和CPU或微型计算机等处理器的系统中,电源电压VDD是提供给处理器和实时时钟装置200的系统电源电压。在这样的系统中,即使在处理器不工作时,实时时钟装置200也进行计时,因此要求在处理器不工作那样的低电源电压VDD下,实时时钟装置200也工作。因此,电源电压VDD的最小值越低越好,而根据本实施方式,能够尽量降低电源电压VDD的最小值。
另外,在图1中,电源电压VLOG被提供给基准电压生成电路132,但晶体管TB1、TB2的结构与图4相同。因此,能够降低比较器133正常工作的电源电压VDD的最小值这一作用效果,在图1的基本结构例中也同样成立。
图5是CR电路136的详细结构例。CR电路136包含第一P型晶体管TE1、第二P型晶体管TA2、N型晶体管TE3、电容器CE、第一反相器IE1和第二反相器IE2。
CR电路向开关SWPU输出控制信号CRQ,在经过了由电容器CE的电容值决定的规定期间时,该控制信号CRQ从有效转变为无效。当控制信号CRQ从有效变为无效时,开关SWPU从接通变为断开。另外,有效是使开关SWPU接通的逻辑电平,这里是低电平。无效是使开关SWPU断开的逻辑电平,这里是高电平。
根据本实施方式,根据电容器CE的电容值设定规定期间,输出在经过了该规定期间时从有效变为无效的控制信号CRQ。具体而言,在将电容器CE的一端的电压设为CROUT时,根据电压CROUT的时间变化的速度来决定规定期间的长度。该电压CROUT的时间变化的速度由电容器CE的电容值和流过电容器CE的一端的电流决定。
第一P型晶体管TE1设置在电源电压节点NVDD与电容器CE的一端之间。第一P型晶体管TE1的栅极被输入偏置电压VRP。具体而言,第一P型晶体管TE1的源极与电源电压节点NVDD连接,漏极与电容器CE的一端连接,栅极与偏置节点NVRP连接。电容器CE的另一端与地节点NVSS连接。
根据本实施方式,第一P型晶体管TE1成为恒流源,通过向电容器CE的一端输入恒流而对电容器CE进行充电。根据该恒流的电流值和电容器CE的电容值,决定规定期间的长度。
N型晶体管TE3的漏极与电容器CE的一端连接,源极以及栅极与地节点连接。
第一P型晶体管TE1具有以从电容器CE的一端朝向电源电压节点NVDD的方向为正向的寄生二极管,N型晶体管TE3具有以从电容器CE的一端朝向地节点NVSS的方向为正向的寄生二极管。将这些寄生二极管的正向电压设为Vdiode。在电源电压VDD接通之前为地电压附近时,通过上述寄生二极管,电容器CE的一端电压CROUT处于-Vdiode~+Vdiode的范围。由此,在接通了电源电压VDD时,电容器CE的一端电压CROUT从大致确定的电压上升,能够使规定期间大致恒定。
对第一反相器IE1输入电容器CE的一端电压CROUT。对第二反相器IE2输入第一反相器IE1的输出信号IE1Q,第二反相器IE2输出控制信号CRQ。第二P型晶体管TE2设置在电源电压节点NVDD与电容器CE的一端之间,栅极被输入第一反相器IE1的输出信号IE1Q。具体地,第二P型晶体管TE2的源极与电源电压节点NVDD连接,漏极与电容器CE的一端连接,栅极与第一反相器IE1的输出节点连接。
根据本实施方式,第一反相器IE1在电容器CE的一端电压CROUT超过逻辑阈值电压时,使输出信号IE1Q从高电平变为低电平。第二反相器IE2将输出信号IE1Q的逻辑反转信号作为控制信号CRQ输出,因此在输出信号IE1Q从高电平变为低电平时,使控制信号CRQ从低电平变为高电平。这样,从接通电源电压VDD到电容器CE的一端电压CROUT超过逻辑阈值电压为止的期间成为规定期间。
此外,根据本实施方式,在第一反相器IE1的输出信号IE1Q从高电平变为低电平时,第二P型晶体管TE2从截止变为导通,将电容器CE的一端和电源电压节点NVDD连接。由此,由于电容器CE的一端电压CROUT被固定为电源电压VDD,所以控制信号CRQ被固定在高电平。即,第二P型晶体管TE2作为用于在复位被解除后维持复位解除状态的锁存机构发挥功能。
图6是说明CR电路136和开关SWPU的动作的波形图。当接通电源电压VDD时,电容器CE的充电开始,电容器CE的一端电压CROUT逐渐上升。在电压CROUT达到第一反相器IE1的逻辑阈值电压的时刻Tcr,第一反相器IE1的输出信号IE1Q从电源电压VDD变成地电压VSS。即,输出信号IE1Q从高电平变为低电平。由此,第二P型晶体管TE2从截止变为导通,电容器CE的一端电压CROUT成为电源电压VDD。
在时刻Tcr之前,第二反相器IE2的输出信号即控制信号CRQ为低电平。因此,在时刻Tcr之前,开关SWPU接通,基准电压VREF成为电源电压VDD。在时刻Tcr,第二反相器IE2的输出信号即控制信号CRQ从低电平变为高电平。由此,开关SWPU从接通变为断开,基准电压节点NVREF和电源电压节点NVDD的连接断开,基准电压生成电路132生成的基准电压VREF被输入到比较器133。从接通电源电压VDD到时刻Tcr的期间对应于规定期间。即,根据电容器CE的一端电压CROUT达到第一反相器IE1的逻辑阈值电压为止的时间,决定规定期间的长度。
图7是说明图4的上电复位电路130的动作的波形图。接通电源电压VDD时,由调节器153生成的电源电压VLOG追随电源电压VDD上升,然后收敛于稳定的电压。图7表示电源电压VLOG过冲之后稳定的例子。
从接通电源电压VDD到时刻Tcr,开关SWPU接通,因此基准电压VREF成为与电源电压VDD相同的电压。因此,比较器133的判定电压VREF+Vof被保持在高于电源电压VLOG的状态,并且不被判定为复位解除。
在电源电压VLOG超过逻辑阈值电压Vtlg的时刻Tlg,上电复位信号PORQ的逻辑电平从不确定X确定为高电平或低电平。通过预先设定电容器CE的电容值等使得时刻Tcr比时刻Tlg靠后,能够在时刻Tlg将上电复位信号PORQ确定为低电平。即,能够将输入了上电复位信号PORQ的电路可靠地复位。
在时刻Tcr,由于开关SWPU从接通变为断开,所以基准电压VREF从电源电压VDD下降到规定电压。在基准电压VREF变成满足VREF+Vof<VLOG的时刻Tpor,上电复位信号PORQ从低电平变成高电平。由此,被输入上电复位信号PORQ的电路被解除复位。
如上所述,基准电压VREF临时成为电源电压VDD,在经过规定期间后,基准电压VREF下降到规定电压。由此,不会在不希望的电压下判定为复位解除。
此外,通过以在电源电压VLOG稳定之后成为时刻Tcr的方式预先设定电容器CE的电容值等,能够在电源电压VLOG稳定之后对通过电源电压VLOG进行动作的电路进行复位解除。如果在电源电压VLOG保持不稳定的状态下对电路进行复位解除,则有可能发生电路误动作等不良情况,但是根据本实施方式,能够降低这种不良情况的可能性。
3.实时时钟装置
作为包含上电复位电路130的电路装置100的例子,对实时时钟装置200的电路装置100进行说明。但是,上述的上电复位电路130能够内置于各种用途的电路装置。
图8是实时时钟装置200的结构例和电路装置100的第三结构实例。实时时钟装置200包含振子10和电路装置100。电路装置100包含电源电路110、处理电路120、上电复位电路130、振荡电路150、温度检测电路160、接口电路170、端子TVDD、TVBAT、TVOUT、TIF、XI、XQ。图8的上电复位电路130对应于图1或图4的上电复位电路130。
向端子TVDD提供包含实时时钟装置200的系统的电源电压VDD。该系统包含作为实时时钟装置200的主机装置的处理器,该处理器通过电源电压VDD进行动作。在端子TVBAT上连接电池,从该电池供给电池电压VBAT。电池是二次电池或一次电池,是实时时钟装置200的备用电源。即,当不提供电源电压VDD并且处理器不工作时,实时时钟装置200通过电池电压VBAT工作。
电源电路110监视电源电压VDD和电池电压VBAT,根据其监视结果切换电源电压VDD和电池电压VBAT,并将该选择的电压作为电压VOUT输出。在端子TVOUT上连接用于使电压VOUT稳定化的稳定化电容器。电源电路110由电压VOUT生成作为电路装置100的内部电源电压的电源电压VOSC、VDDA、VLOG。
处理电路120是利用电源电压VLOG进行动作的逻辑电路,进行包含计时处理的各种处理以及电路装置100的各部分的控制。处理电路120经由接口电路170与处理器进行通信。接口电路170经由端子TIF与处理器连接。在图8中将端子TIF省略为了一个,但实际上设置了接口用的多个端子。对处理电路120输入上电复位信号PORQ,处理电路120根据上电复位信号PORQ被复位及解除复位。处理电路120包含计时电路121和温度补偿电路122。
计时电路121根据振荡电路150生成的时钟信号进行计时处理,生成计时信息。计时电路121具有根据时钟信号进行计数动作的计数器,将该计数器的计数值作为计时信息输出。通过该计数动作生成计时信息的处理相当于计时处理。计时信息是表示系统的当前时间的信息,例如表示实时时钟装置200启动并初始化后的经过时间。计时信息能够经由接口电路170从处理器读出。
温度补偿电路122根据温度检测电路160输出的温度检测数据,输出用于使振荡电路150的振荡频率与温度无关地保持恒定的温度补偿数据。
温度补偿电路122从将振荡频率的温度特性表格化的查找表中提取与温度对应的温度补偿数据,或者通过将温度代入到对振荡频率的温度特性进行了近似的多项式函数中,由此输出温度补偿数据。
温度检测电路160包含温度传感器和A/D转换电路,以电源电压VDDA进行动作。温度传感器利用二极管的正向电压的温度依赖性,输出依赖于温度的温度检测电压。A/D转换电路对温度检测电压进行A/D转换,输出温度检测数据。
振荡电路150的输入节点和输出节点与端子XI、XQ连接,振荡电路150通过驱动与端子XI、XQ连接的振子而振荡,通过该振荡生成时钟信号。振子10是通过电信号产生机械振动的元件。振子10可以是石英振动片、压电振动片、SAW谐振器或MEMS振子等各种振子。SAW为表面声波(Surface Acoustic Wave)的缩写,MEMS为微机电系统(Micro ElectroMechanical Systems)的缩写。振荡电路150以与温度补偿数据对应的振荡频率进行振荡。例如,振荡电路150包含对温度补偿数据进行D/A转换的D/A转换电路、以及通过该D/A转换输出来可变地控制电容值的可变电容式电容器。可变电容式电容器的一端与振荡电路150的输入节点或输出节点连接。
图9是电源电路110的详细结构例。电源电路110包含P型晶体管111~113、开关控制电路114、第一检测电路115、第二检测电路116和调节器151~153。
第一检测电路115检测电源电压节点NVDD的电源电压VDD是否低于第一检测电压,并将结果作为第一检测信号DET1输出到开关控制电路114。第一检测电路115包含:对电源电压VDD进行分压的电阻分压电路;以及对该分压电压与第一检测电压进行比较的比较器。第二检测电路116检测电池电压节点NVBAT的电池电压VBAT是否低于第二检测电压,并将其结果作为第二检测信号DET2输出到开关控制电路114。第二检测电路116包含:对电池电压VBAT进行分压的电阻分压电路;以及对该分压电压与第二检测电压进行比较的比较器。第一检测电压以及第二检测电压例如由未图示的电压生成电路生成。
P型晶体管111的源极和漏极中的一个与电源电压节点NVDD连接,源极和漏极中的另一个以及背栅与节点NVOUT连接。P型晶体管112的源极和漏极中的一个与节点NA连接,源极和漏极中的另一个以及背栅与节点NVOUT连接。P型晶体管113的源极和漏极中的一个与节点NA连接,源极和漏极中的另一个以及背栅与电池电压节点NVBAT连接。在图9中用虚线表示的二极管是在源极和漏极中的一个与背栅之间产生的寄生二极管。
开关控制电路114根据第一检测信号DET1和第二检测信号DET2将P型晶体管111~113控制为导通或截止。具体地,当检测到电源电压VDD高于第一检测电压时,开关控制电路114使P型晶体管111导通,使P型晶体管112、113截止。由此,向节点NVOUT输出电压VOUT=VDD。当检测到电源电压VDD低于第一检测电压、且电池电压VBAT高于第二检测电压时,开关控制电路114使P型晶体管111截止,使P型晶体管112、113导通。由此,向节点NVOUT输出电压VOUT=VBAT。
调节器151通过调节电压VOUT来生成电源电压VOSC,并将该电源电压VOSC输出到振荡电路150。调节器152通过调节电压VOUT来生成电源电压VDDA,并将该电源电压VDDA输出到温度检测电路160。调节器153调节电压VOUT来生成电源电压VLOG,并将该电源电压VLOG输出到处理电路120。调节器151~153例如是由运算放大器和电阻等构成的线性调节器。
在以上的本实施方式中,电路装置100包含调节器153和处理电路120。调节器153根据第一电源电压,生成作为监视对象电压的第二电源电压。在图8和图9中,电源电压VDD是第一电源电压,电源电压VLOG是第二电源电压。处理电路120根据第二电源电压进行动作,通过上电复位信号PORQ进行复位和复位解除。
例如,在对电路装置100最初接通电源电压VDD或电池电压VBAT时,或者因电源电压VDD等的下降而使得电压VOUT临时下降时等,进行处理电路120的复位及复位解除。在上电复位未正常进行的情况下,需要经由接口电路170执行软复位等替代手段。通过在图8中应用图4的上电复位电路130,不会以不希望的电压进行复位解除,因此能够进行可靠的复位和复位解除。此外,当电源电压VDD下降时,电源电路110切换到电池电压VBAT,但需要在下降到进行上电复位的电压之前进行切换。若将进行该上电复位的电源电压VDD设为最小值,则优选该最小值比处理器的可工作电压低。即,优选在处理器不能工作的电源电压下切换为备用电源。通过在图8中应用图1及图4的上电复位电路130,成为上述的基准电压生成电路132和比较器133的结构,能够尽可能地降低在电源电压VDD的下降时不进行复位的最小值。
以上说明的本实施方式的电路装置包含比较器、基准电压生成电路和连接控制电路。比较器对根据电源电压生成的监视对象电压和基准电压进行比较,由此输出上电复位信号。基准电压生成电路生成基准电压,并将基准电压输出到基准电压节点。连接控制电路连接在被供给电源电压的电源电压节点和基准电压节点之间。连接控制电路在接通电源电压后的规定期间,将基准电压节点和电源电压节点连接。
根据本实施方式,在向电路装置接通电源电压后的规定期间,连接控制电路将基准电压节点和电源电压节点连接,所以在该规定期间,监视对象电压不会超过比较器的判定电压。判定电压是收敛为规定电压后的基准电压与比较器的偏移电压之和。然后,在经过规定期间后,连接控制电路使基准电压节点和电源电压节点的连接断开,由此基准电压收敛到希望的规定电压。由此,在基准电压收敛到希望的规定电压之后,比较器能够对监视对象电压和基准电压进行比较。
另外,在本实施方式中,连接控制电路也可以包含:开关,其设置在电源电压节点与基准电压节点之间;以及CR电路,其向开关输出控制信号,在电源电压接通后经过了规定期间时,该控制信号将开关从接通控制为断开。
根据本实施方式,在接通电源电压后的规定期间,开关接通,所以基准电压节点与电源电压节点连接。由此,在接通电源电压后的规定期间,输入到比较器的基准电压成为电源电压。而且,在经过了规定期间时,开关从接通变为断开,所以比较器能够对基准电压与监视对象电压进行比较。
此外,在本实施方式中,CR电路也可以具有电容器,将控制信号输出到开关,在经过了由电容器的电容值决定的规定期间时,该控制信号从有效转变为无效。开关可以在控制信号从有效变为无效时,从接通变为断开。
根据本实施方式,根据电容器的电容值设定规定期间。并且,CR电路能够输出在经过了该规定期间时从有效变为无效的控制信号。
此外,在本实施方式中,电路装置也可以包含生成偏置电压的偏置电路。CR电路可以包含第一P型晶体管,该第一P型晶体管设置在电源电压节点与电容器的一端之间,栅极被输入偏置电压。
根据本实施方式,第一P型晶体管成为恒流源,通过向电容器的一端输入恒流来对电容器进行充电。根据该恒流的电流值和电容器的电容值,决定规定期间的长度。
另外,在本实施方式中,CR电路也可以包含N型晶体管,该N型晶体管的漏极与电容器的一端连接,源极以及栅极与地节点连接。
第一P型晶体管具有以从电容器的一端向电源电压节点的方向为正向的寄生二极管,N型晶体管具有以从电容器的一端向地节点的方向为正向的寄生二极管。由此,在接通了电源电压时,电容器的一端电压从大致确定的电压上升,能够使规定期间大致恒定。
另外,在本实施方式中,CR电路也可以包含:第一反相器,其被输入电容器的一端电压;第二反相器,其被输入第一反相器的输出信号,输出控制信号;以及第二P型晶体管,其设置在电源电压节点与电容器的一端之间,栅极被输入第一反相器的输出信号。
根据本实施方式,第一反相器在电容器的一端电压超过了逻辑阈值电压时,使输出信号从高电平成为低电平。由此,从接通电源电压起到电容器的一端电压超过逻辑阈值电压为止的期间成为规定期间。并且根据本实施方式,当第一反相器的输出信号从高电平变成低电平时,第二P型晶体管从截止变为导通,将电容器的一端和电源电压节点连接。由此,第二P型晶体管作为用于在复位被解除后维持复位解除状态的锁存机构发挥功能。
另外,在本实施方式中,基准电压生成电路也可以基于电源电压生成基准电压。
当开关将基准电压节点和电源电压节点连接时,电源电压节点和基准电压生成电路内的晶体管的源极经由开关和基准电压生成电路内的晶体管连接。电源电压和内部电源电压等不同的电源电压优选不被连接,而根据本实施方式,基准电压生成电路内的晶体管的源极与电源电压节点连接。
此外,在本实施方式中,电路装置也可以包含生成偏置电压的偏置电路。基准电压生成电路可以包含耗尽型的N型晶体管和增强型的N型晶体管。耗尽型的N型晶体管设置在电源电压节点与基准电压节点之间,其栅极被输入偏置电压。增强型的N型晶体管可以设置在基准电压节点与地节点之间,其栅极被输入偏置电压。
根据本实施方式,由于能够减小比较器的偏移电压、以及能够调整基准电压,所以能够降低比较器正常工作的电源电压的最小值。
此外,在本实施方式中,电路装置也可以包含调节器和处理电路。调节器可以在将电源电压设为第一电源电压时,根据第一电源电压生成作为监视对象电压的第二电源电压。处理电路可以基于第二电源电压进行动作,并通过上电复位信号进行复位和复位解除。
通过使用本实施方式的上电复位电路对处理电路进行复位和复位解除,不会以不希望的电压进行复位解除,因此能够可靠地对处理电路进行复位和复位解除。
此外,本实施方式的实时时钟装置包含上述任意一项所述的电路装置和振子。电路装置包含调节器、处理电路和振荡电路。调节器在将电源电压设为第一电源电压时,根据第一电源电压生成作为监视对象电压的第二电源电压。处理电路基于第二电源电压进行动作,并通过上电复位信号进行复位和复位解除。振荡电路通过使振子振荡来生成时钟信号。处理电路包含根据时钟信号进行计时处理的计时电路。
这样,本实施方式的电路装置可以应用于实时时钟装置。而且,通过使用本实施方式的上电复位电路对处理电路进行复位和复位解除,不会以不希望的电压进行复位解除,所以能够可靠地对实时时钟装置的处理电路进行复位和复位解除。
另外,虽然如上那样对本实施方式进行了详细说明,但本领域技术人员能够容易理解到,可以在实质上不脱离本公开的新颖事项及效果的情况下实现多种变形。因此,本公开的范围包含所有这样的变形例。例如,在说明书或附图中,对于至少一次地与更广义或同义的不同用语一起记载的用语,在说明书或附图的任何位置处,都可以将其置换为该不同的用语。此外,本实施方式和变形例的所有组合也包含在本公开的范围内。此外,上电复位电路、电路装置和实时时钟装置的结构和动作等也不限于本实施方式中说明的内容,可以实施各种变形。
Claims (10)
1.一种电路装置,其特征在于,包含:
比较器,其对根据电源电压生成的监视对象电压和基准电压进行比较,由此输出上电复位信号;
基准电压生成电路,其生成所述基准电压,并将所述基准电压输出到基准电压节点;以及
连接控制电路,其连接在被供给所述电源电压的电源电压节点与所述基准电压节点之间,
所述连接控制电路在接通所述电源电压后的规定期间,将所述基准电压节点和所述电源电压节点连接。
2.根据权利要求1所述的电路装置,其特征在于,
所述连接控制电路包含:
开关,其设置在所述电源电压节点与所述基准电压节点之间;以及
CR电路,其向所述开关输出控制信号,在接通所述电源电压后经过了所述规定期间时,该控制信号将所述开关从接通控制为断开。
3.根据权利要求2所述的电路装置,其特征在于,
所述CR电路具有电容器,向所述开关输出所述控制信号,在经过了由所述电容器的电容值决定的所述规定期间时,该控制信号从有效转变为无效,
所述开关在所述控制信号从所述有效变为所述无效时,从接通变为断开。
4.根据权利要求3所述的电路装置,其特征在于,
该电路装置包含生成偏置电压的偏置电路,
所述CR电路包含第一P型晶体管,该第一P型晶体管设置在所述电源电压节点与所述电容器的一端之间,栅极被输入所述偏置电压。
5.根据权利要求4所述的电路装置,其特征在于,
所述CR电路包含N型晶体管,该N型晶体管的漏极与所述电容器的所述一端连接,源极以及栅极与地节点连接。
6.根据权利要求4或5所述的电路装置,其特征在于,
所述CR电路包含:
第一反相器,其被输入所述电容器的所述一端的电压;
第二反相器,其被输入所述第一反相器的输出信号,输出所述控制信号;以及
第二P型晶体管,其设置在所述电源电压节点与所述电容器的一端之间,栅极被输入所述第一反相器的所述输出信号。
7.根据权利要求1~4中的任意一项所述的电路装置,其特征在于,
所述基准电压生成电路根据所述电源电压生成所述基准电压。
8.根据权利要求1~3中的任意一项所述的电路装置,其特征在于,
该电路装置包含生成偏置电压的偏置电路,
所述基准电压生成电路包含:
耗尽型的N型晶体管,其设置在所述电源电压节点与所述基准电压节点之间,栅极被输入所述偏置电压;以及
增强型的N型晶体管,其设置在所述基准电压节点与地节点之间,栅极被输入所述偏置电压。
9.根据权利要求1~4中的任意一项所述的电路装置,其特征在于,包含:
调节器,其在将所述电源电压设为第一电源电压时,根据所述第一电源电压生成作为所述监视对象电压的第二电源电压;以及
处理电路,其根据所述第二电源电压进行动作,通过所述上电复位信号进行复位和复位解除。
10.一种实时时钟装置,其特征在于,包含:
权利要求1~8中的任意一项所述的电路装置;以及
振子,
所述电路装置包含:
调节器,其在将所述电源电压设为第一电源电压时,根据所述第一电源电压生成作为所述监视对象电压的第二电源电压;
处理电路,其根据所述第二电源电压进行动作,通过所述上电复位信号进行复位和复位解除;以及
振荡电路,其使所述振子进行振荡,由此生成时钟信号,
所述处理电路包含计时电路,该计时电路根据所述时钟信号进行计时处理。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2020118983A JP7494610B2 (ja) | 2020-07-10 | 2020-07-10 | 回路装置及びリアルタイムクロック装置 |
JP2020-118983 | 2020-07-10 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113922798A true CN113922798A (zh) | 2022-01-11 |
Family
ID=79173568
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202110768153.0A Pending CN113922798A (zh) | 2020-07-10 | 2021-07-07 | 电路装置和实时时钟装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US11531367B2 (zh) |
JP (1) | JP7494610B2 (zh) |
CN (1) | CN113922798A (zh) |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009037456A (ja) | 2007-08-02 | 2009-02-19 | Nec Electronics Corp | マイクロコントローラおよびその制御方法 |
JP4268655B1 (ja) | 2007-11-19 | 2009-05-27 | シャープ株式会社 | パワーオンリセット回路及びコンビ型icカード |
JP2009277122A (ja) | 2008-05-16 | 2009-11-26 | Nec Electronics Corp | 電源電圧監視回路 |
JP5889700B2 (ja) | 2012-04-05 | 2016-03-22 | ルネサスエレクトロニクス株式会社 | パワーオン・リセット回路及び半導体装置 |
TWI590035B (zh) * | 2012-08-28 | 2017-07-01 | 茂達電子股份有限公司 | 電源啟動重置電路 |
JP5852538B2 (ja) | 2012-09-26 | 2016-02-03 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
JP6823468B2 (ja) | 2017-01-18 | 2021-02-03 | 株式会社ミツトヨ | パワーオンリセット回路 |
JP2022106004A (ja) * | 2021-01-06 | 2022-07-19 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
-
2020
- 2020-07-10 JP JP2020118983A patent/JP7494610B2/ja active Active
-
2021
- 2021-07-07 CN CN202110768153.0A patent/CN113922798A/zh active Pending
- 2021-07-09 US US17/371,310 patent/US11531367B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
US11531367B2 (en) | 2022-12-20 |
JP2022015859A (ja) | 2022-01-21 |
US20220011808A1 (en) | 2022-01-13 |
JP7494610B2 (ja) | 2024-06-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5561385A (en) | Internal voltage generator for semiconductor device | |
KR100618518B1 (ko) | 리셋 회로 | |
EP1058870B1 (en) | Internal cmos reference generator and voltage regulator | |
JP6118599B2 (ja) | パワーオンリセット回路、電源回路および電源システム | |
US8981750B1 (en) | Active regulator wake-up time improvement by capacitive regulation | |
KR101610825B1 (ko) | 래치-업 현상을 방지할 수 있는 cmos 차지 펌프 | |
KR19990006555A (ko) | 반도체집적회로장치에 적용가능한 파워온리셋회로 | |
KR100753666B1 (ko) | 초저전력 rc 발진기 | |
JP5361346B2 (ja) | 半導体集積回路 | |
KR20060097117A (ko) | 전하 펌프, 집적 회로, 이동 장치 및 usb 마스터 장치 | |
CN113922798A (zh) | 电路装置和实时时钟装置 | |
KR100818655B1 (ko) | 파워-업 신호 발생 장치 | |
JP2002055130A (ja) | 周波数判定回路、データ処理装置 | |
EP2482455A2 (en) | Oscillation-stop detection circuit, semiconductor device, timepiece, and electronic device | |
US11836001B2 (en) | Circuit device and real-time clock device | |
JPH05259738A (ja) | 発振回路 | |
CN110533140B (zh) | 标志保持电路和标志保持方法 | |
JP4627651B2 (ja) | 定電圧発生回路 | |
JP2011188361A (ja) | パワーオンリセット回路 | |
JP3925788B2 (ja) | オシレータ回路、該オシレータ回路を備えた半導体装置および半導体記憶装置、および該オシレータ回路の制御方法 | |
JP4459663B2 (ja) | 電子機器 | |
JP7459704B2 (ja) | 回路装置及びリアルタイムクロック装置 | |
KR100205234B1 (ko) | 전압 감시 회로 | |
KR100557953B1 (ko) | 파워 업 신호 발생기 | |
KR100799099B1 (ko) | 파워-업 신호 발생 장치 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |