CN1139121C - 电子部件及其制造方法 - Google Patents

电子部件及其制造方法 Download PDF

Info

Publication number
CN1139121C
CN1139121C CNB001238248A CN00123824A CN1139121C CN 1139121 C CN1139121 C CN 1139121C CN B001238248 A CNB001238248 A CN B001238248A CN 00123824 A CN00123824 A CN 00123824A CN 1139121 C CN1139121 C CN 1139121C
Authority
CN
China
Prior art keywords
resin
pin
ditch
electronic unit
unit according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB001238248A
Other languages
English (en)
Other versions
CN1285619A (zh
Inventor
Y
辻和义
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Publication of CN1285619A publication Critical patent/CN1285619A/zh
Application granted granted Critical
Publication of CN1139121C publication Critical patent/CN1139121C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49548—Cross section geometry
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/32257—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic the layer connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/306—Lead-in-hole components, e.g. affixing or retention before soldering, spacing means
    • H05K3/308—Adaptations of leads

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Led Device Packages (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

一种电子部件，其管脚构件1由冲压方式进行制造，通过依次传送型冲压模具装置依次传送管脚构件的原料，通过冲压制造出具有给定形状的管脚构件1。对于管脚构件1的制造时发生的毛边，通过施加按压力到边，形成压花部6、7。然后，在树脂液面的稍微上方一点的管脚构件1的表面上形成水平的压花状的沟8。在这样形成的压花状的沟8的位置处，由毛细管现象引起的从液面上升的树脂上爬5将停止，因而不妨碍对管脚构件1的焊锡焊接处理。

Description

电子部件及其制造方法
技术领域
本发明涉及一种电子部件及其制造方法，特别涉及一种在用树脂封装与管脚连接的元件时、能抑制对于管脚由毛细管现象引起的树脂的上升的电子部件。
背景技术
采用与LED元件连接的管脚构件的发光二极管(LED)显示器通过采用管脚构件装载LED元件而形成。作为该管脚构件的制造方式的一例，众所周知有冲压成形方式。该方式是采用模具制造管脚构件的方法，即采用依次输送型冲压模具装置将管脚构件的原料依次输送并进行冲压而获得给定的模样来制造管脚构件。
这样，在冲压成型的方式中，由于是一边将42合金、SPCC等管脚构件的原料依次输送一边用模具进行冲压，会在冲压方向的前方产生毛边。图13为表示用于LED显示器中的管脚构件中产生了毛边的状态下的概略立体图。在此仅示出了构成管脚构件的管脚的一部分。在图13中，如果从管脚构件1的箭头X方向、Y方向进行冲压处理，沿冲压方向面向包含管脚的管脚构件的前方产生毛边2、3。
然后，在对与管脚构件的管脚1的冲模焊盘连接的LED元件进行树脂封装处理时，在环氧树脂处于液体状态下时将LED元件和管脚构件的管脚1的一部分同时浸入，或者采用射出成型、或者传递成型将LED元件和管脚1一同进行树脂封装。这时，图13中所示的编号4为树脂液面，即从树脂液内部向管脚1和液状树脂的相交面，由于毛细管现象，树脂沿管脚1的表面上升了H1的高度，产生树脂上爬5。
如果由上述树脂上爬5在管脚1的焊接有效部位上形成了树脂覆膜，在通过对管脚1和外部引线等进行焊接而使其进行电连接时，有可能产生接触不良，使得LED元件不能按给定的特性进行动作。
图14为表示构成抑制这样的树脂上爬5的手段的一例的立体图。在图14的例中，对于图13所示的管脚构件(管脚1)中所产生的毛边2、3，从斜方向Z、W方向施加按压力进行到边，形成压花部6、7。通过进行这样的压花处理，可以将树脂的树脂上爬5降低到H2的高度。
如图14所示，虽然通过对产生在管脚构件上毛边进行压花处理，可以降低上述树脂上爬5的高度，但在进行压花处理时压花部6、7的形成会产生不均匀。又，由于在压花部6、7和平面部之间形成有空隙Ga、Gb，不能充分抑制由毛细管现象的上述树脂的上升。
发明内容
本发明正是针对上述问题，其目的是提供一种对于树脂封装与引线连接的元件时的管脚可以抑制树脂上爬、防止焊接不良的情况发生的电子部件。
在本发明中，是在管脚上连接元件、树脂封装上述元件的电子部件，其特征是在从与上述树脂的接触面的给定高度的位置上设置有沟。即上述管脚在从树脂应封装的区域离开一定(仅仅给定)间隔的位置上具有沟。
依据这样的构成，通过从管脚的封装面离开仅仅给定距离的位置上设置沟，可以抑制由毛细管现象引起的树脂上升，防止由树脂上爬引起的焊锡焊接不良的情况发生。即，依据本发明，在对连接在管脚上元件用流动性树脂进行铸型封装时，为了抑制树脂的上升，在从与管脚的流动性树脂的接触面的给定高度的位置上设置有沟。并且，上述管脚由冲压方式形成，上述沟形成为包含由上述冲压方式形成毛边的面内。为此，由于在管脚的沟的位置的上部没有粘附树脂，可以防止和外部引线的焊锡焊接不良的情况发生。
又，在本发明的第2发明中，其特征是上述沟用于抑制树脂的上升，并与上述管脚的长度方向垂直。
依据这样的构成，在与管脚垂直的沟处完全遮断了由毛细管现象引起的树脂上升，可以更确切地抑制树脂上爬。
又，在本发明的第3发明中，其特征是上述沟至少形成为包含在冲压方向的对向面一侧。
由冲压方式形成的管脚容易产生毛边，为了防止毛边即使进行压花处理，从空隙也容易产生树脂上爬。但依据这样的构成，由于让其包含在毛边更容易发生的冲压方向的对向面一侧内来形成沟，可以确切地抑制树脂上爬。
在本发明的第4发明中，其特征是上述沟至少在上述管脚的毛边形成面以及其邻接面上形成。
依据有关本发明的第4发明的构成，也可以获得和本发明的第3发明相同的效果。
在本发明的第5发明中，其特征是上述沟由与管脚的长度方向垂直的多条沟构成。
依据这样的构成，由于沟由多条构成，即使出现从对于接触面最初形成的沟中有树脂溢出而上爬的情况，通过后面的沟也可以确切地抑制树脂上爬。
在本发明的第6发明中，其特征是上述管脚与上述沟相连形成凸出部。
依据这样的构成，连接上述沟形成有凸出部。为此，由于沟和凸出部均对上爬来的树脂有障碍作用，其相加作用可以确切地抑制从接触面的树脂上爬。
在本发明的第7发明中，其特征是包括准备具有在从树脂应封装的区域离开仅仅给定间隔的位置上有沟的管脚的管脚构件的工序、在上述管脚上连接元件芯片的工序、让上述沟位于封装区域的外侧将上述元件芯片和上述管脚的一部分覆盖的树脂封装工序。并且，准备上述管脚构件的工序包括至少成为上述管脚的封装树脂的外侧的部分即外部管脚由冲压法形成的工序。
依据这样的构成，也可以获得和本发明的第1发明相同的效果。
特别是至少在外部管脚由冲压形成时，在外部管脚上产生毛边，容易产生树脂上爬的问题，但是依据本发明的方法，可以有效地防止树脂上爬。
本发明的第8发明的特征是上述沟部在加工管脚形状的上述冲压工序中同时形成。
依据这样的构成，不需要增加工序，就可以容易形成可靠性高的电子部件。
在本发明的第9发明中，其特征是上述树脂封装工序是将搭载了上述元件芯片的管脚浸渍在液状树脂中然后提引出的工序。
在本发明的第10发明中，其特征是上述树脂封装工序包括在具有凹部的框体内填充液状树脂、在上述凹部搭载了上述元件芯片的管脚并使所述树脂固化的工序。
在本发明的第11发明中，其特征是上述树脂封装工序包括在搭载了上述元件芯片的管脚上浇注树脂、并让其硬化的工序。
依据上述第9发明至第11发明的构成，由上述沟均可以抑制树脂上爬，可以容易获得可靠性高的电子部件。
在本发明的第12发明中，其特征是上述树脂封装工序是将搭载了上述元件芯片的管脚装入模具内、通过传递塑模形成的工序。
依据这样的构成，从模具内通过压力压出熔融树脂、然后向模具外部取出所形成的树脂毛边由沟阻止，可以提供没有树脂毛边的良好的电子部件。又，即使向沟流出，产生树脂毛边，也会被埋如沟内，树脂不会越过沟行进，因此不会妨碍外观，可以获得可靠性高的电子部件。
附图说明
图1为表示用于本发明的实施例的LED显示器中的管脚构件的立体图。
图2为表示用于本发明的实施例2的LED显示器中的管脚构件的立体图。
图3为表示用于本发明的实施例3的LED显示器中的管脚构件的立体图。
图4为表示用于本发明的实施例4的LED显示器中的管脚构件的立体图。
图5为表示从图2的箭头A-A方向观察的纵截面的剖视图。
图6为表示本发明的实施例5的LED显示器中的剖视图。
图7为表示本发明的实施例6的LED灯中的纵截面的剖视图。
图8为表示本发明的实施例7的管脚构件的图。
图9为表示采用本发明的实施例7的管脚构件所形成的IC的图。
图10为表示图9的要部图。
图11为表示本发明的实施例8的IC的图。
图12为表示本发明的实施例9的IC的图。
图13为表示现有的LED显示器的管脚构件的立体图。
图14为表示现有的LED显示器的管脚构件的立体图。
图中，1-管脚构件、2、3-毛边、4-树脂液面、5-树脂上爬、6、7-压花部、8-压花状的沟、8a～8f-压花状的沟、9、10-凸出部、20-LED显示器、30-LED灯。
具体实施方式
以下参照附图详细说明本发明的实施例图1(a)以及(b)为表示在本发明的实施例的LED显示器中与LED元件连接的管脚构件的图以及其管脚1的要部的扩大立体图。该管脚构件，如图13所说明的那样，通过冲压方式制造，由依次输送型冲压模具装置将管脚构件的原料依次输送并进行冲压而形成给定的模样。
如图1(b)所示，由在前端形成搭载LED的焊盘1P的第1管脚1Q和在该第1管脚1Q附近设置的第2管脚1R构成。
对于管脚构件制造时所产生的毛边，如上所述那样施加按压力进行到边，形成压花部6、7。这时的压花处理，除对毛边在斜方向施加按压力以外，也可以在垂直方向对毛边施加按压力。
然后，在称为树脂液面4的稍微上方一点的管脚构件1的表面上，在水平方向形成压花状的沟(划痕沟)8。这样形成的压花状的沟8起到针对由毛细管现象产生的从液面4上升的树脂成为物理障碍的作用，抑制树脂不再越过该沟8上升。在图1(b)中，F表示封装面，T表示设置第1以及第2管脚上的沟。
为此，从液面开始的树脂上爬5的高度降低到从液面到压花状的沟8为止的高度H0。该H0高度比上述现有例的图13、图14的高度H1、H2要低。通过适当选择从进入上述压花状的沟8的液面的高度，可以形成即使在管脚构件1上粘附树脂也不会影响与外部引线的焊接的构造。
这样的压花状的沟8除在冲压后用上述那样的划痕法形成以外，也可以在用冲压方式制造管脚构件时，通过采用设置了段差的模具在冲压时一同形成。又，也可以在管脚构件的定尺切断时采用工具形成。进一步，还可以采用刀刃在管脚构件的给定位置处形成上述沟。
又，沟8的深度，只要是不降低管脚构件1的机械强度的程度的深度即可，例如形成为管脚构件1的厚度的20分之1的程度。这时的沟的深度的具体例为形成为100微米程度的深度。
图2为表示用于本发明的实施例2的LED显示器中的管脚构件的概略立体图。在图2的例中，形成了多条沟8a～8c。这样通过形成多条沟8a～8c，由于沟8b、8c起到沟8a的备用的作用，可以有效抑制从树脂液面4的树脂上爬5。即，即使从对于液面最初形成的沟8a又树脂溢出而上升时，由后面的沟8b、8c可以确切地抑制树脂的上升。
图3为表示用于本发明的实施例3的LED显示器中的管脚构件的概略立体图。在图3的例中，仅在压花部6、7的部分形成横断的沟8d、8e。如图14所说明的那样，由于在压花部6、7和平面部之间所形成的空隙Ga、Gb的存在是产生由毛细管现象从液面4的树脂上爬的原因，即使仅在压花部6、7的部分形成沟，也可以抑制从树脂液面4的树脂上爬5。
因此，本发明的抑制树脂上爬的沟除图1所示的在管脚构件的整个宽度方向形成直线状的沟以外，也包含如图3所示对于管脚构件的宽度方向、省略在中央部形成沟、而仅在两端形成沟的情况。
对于仅在压花部6、7的部分形成沟8d、8e的情况，比图1所示的在管脚构件1的整个宽度方向形成直线状的沟8的情况，具有不损伤管脚构件1的不必要的部分优点。
图4为表示用于本发明的实施例4的LED显示器中的管脚构件的概略立体图。在图4的例中，作为仅在压花部6、7的部分形成横断的沟8d、8e的备用沟，在管脚构件1的整个宽度方向形成直线状的沟8f。这时，沟8d、8e和沟8f构成双重障碍，和图2的例相同，可以确切地抑制从树脂液面4的树脂上爬5。
图5为表示从图2的箭头A-A方向观察的纵截面的概略剖视图。用刀刃等在管脚构件1上形成沟8时，刀刃的按压力较大时，如图5所示，会在沟8的两侧形成凸出部9、10。即，在形成沟8的凹部时，在其两侧由于塑性变形形成凸出部9、10。
这样，当形成了凸出部9、10时，由于沟8和连接其两侧的凸出部9、10均对树脂有障碍作用，其相加作用，可以确切地抑制从树脂液面4的树脂上爬5。
图6为表示作为本发明的实施例5的如包含数点由8段表示数字的LED显示器的截面图。在图6中，LED显示器20包括管脚21、22，在管脚21上搭载LED元件23，成电连接，LED元件23通过搭接丝24与上述管脚22的前端连接。
25为透光性树脂模部，26为不透光性树脂模部，该不透光性树脂模部通过载框内注入不透光性树脂形成。27为基板。当不透光性树脂的液面设定载26a的位置时，对于管脚21、22为抑制树脂上爬在图示的位置形成沟8，在比沟8、8在图的下部侧不粘附上述那样的树脂。为此，外部引线和管脚21、22焊接时，可以防止电接触不良的情况发生。
在上述例中，对于LED显示器，以在管脚构件的给定位置处形成有防止树脂由于毛细管现象上爬的沟为例进行了说明。本发明，可以适用于LED显示器以外的电子部件。图7为表示作为本发明的实施例6，在LED灯中适用本发明的例的纵截面的剖视图。
在图7中，LED灯30设置有两根一对管脚端子31、32，在其一方的管脚端子31的前端部形成有铁材构成的焊盘34。作为该LED灯30的发光元件33，采用例如GaN等氮化物作为发光层发射兰光的元件。
在焊盘34的略中央部形成有凹部34a。该凹部34a选定其外径比发光元件33的外径要大，其深度比发光元件33的厚度要大，在凹部34a中可以收纳发光元件33。发光元件33采用银糊桨或者透明环氧树脂的粘接材料39钢模粘接在管脚构件的焊盘34的凹部34a上。又，发光元件33通过搭接线35线搭接在形成在管脚构件的管脚端子31的前端的焊盘34的前端部，通过搭接线36线搭接在另一方的管脚端子32上。
37是将采用银糊桨或者透明环氧树脂的粘接材料39钢模粘接在焊盘34的凹部34a上、同时覆盖通过金属线35、36线搭接在焊盘34的前端部、管脚32上的发光元件33、封装管脚端子31、32的透明或者半透明的合成树脂制模部。在模部37的前端部上形成略半球状的透镜片38。这样，LED灯30形成为前端为略半球形状的圆筒体形状，即圆顶形状。
在一对管脚端子31、32的给定位置上形成有沟8x、8y。这时，在沟8x、8y的位置处抑制从树脂液面4的树脂上爬，可以不妨碍一对管脚端子31、32和外部引线的焊接处理。
此外，本发明也可以普遍适用于变压器和线圈那样的、将于引线连接的元件用液状树脂封装的、该管脚端子通过焊锡焊接在印刷电路板等外部电路上的电子元件中。
此外，在上述例中，虽然是将连接元件的引线浸渍在液状树脂中进行封装，本发明也可以适用于传递成型封装的电子部件。
在传递成型封装时，采用在传递缸中与腔体连接的周知的树脂封装的构成，通过对收容在传递缸中的热固化树脂进行加压使其成熔融状态移送到腔体内，对配置在腔体内的给定形状的电子部件进行封装。
这时，在引线上、从与成为熔融状态的树脂的接触面的给定高度的位置上形成防止上述树脂上爬的沟。
图8到图10为表示作为本发明的实施例7，采用传递塑模的例子。采用如图8所示的管脚构件10，搭载IC芯片13、通过采用塑模模具的封装树脂15进行树脂封装。该例的特点是在外部管脚的树脂封装面的附近形成有沟14。该沟，如图10(a)以及(b)的要部放大图以及其上面图所示，形成在冲压面的对向面侧，即容易形成毛边的面上。依据这样的构成，可以由该沟阻止树脂上爬，获得没有树脂上爬的管脚面。即使假定稍微产生一些树脂上爬，该沟可以完全阻止，可以确切地阻止树脂上爬。
进一步，作为本发明的实施例8，如图11(a)、(b)以及(c)所示，该例的特点是在外部管脚的树脂封装面的附近的上下两面上形成有沟14。该沟、如图11(a)、(b)以及(c)的要部放大图以及其上面图和下面图所示，形成在上下两面。依据这样的构成，可以由该沟阻止树脂上爬，获得没有树脂上爬的管脚面。即使假定稍微产生一些树脂上爬，该沟可以完全阻止，可以确切地阻止树脂上爬。
进一步，对于将搭载有上述元件芯片的管脚浸渍载熔融树脂中、然后提引出进行树脂封装的方法也是有效的。
又，作为本发明的实施例9，如图12所示，本发明也可以适用于将上述元件芯片43通过压倒实装载管脚41上、在所搭载的芯片以及管脚41的表面上搭接树脂45、让其固化的工序中。依据该构成，由于在管脚41的树脂封装区域上形成沟44，可以由该沟阻止树脂上爬，获得没有树脂上爬的管脚面。即使假定稍微产生一些树脂上爬，该沟可以完全阻止，可以确切地阻止树脂上爬。
进一步，本发明也可以适用于在有凹部的框体内填充液状树脂、装入搭载上述芯片的管脚、让其固化的工序中。
依据该构成，均可以通过该沟抑制树脂上爬，容易获得可靠性高的电子部件。
此外，在上述实施例中，作为流动树脂虽然是以采用环氧树脂为例进行了说明，但并不限定于环氧树脂，不用说也可以采用其他热固化树脂。
这样，本发明可以适用于采用液状或者熔融状的流动性树脂对元件进行封装的电子元件中。
如以上所说明的那样，依据本发明，在树脂封装与管脚端子连接的元件时，在从与树脂的接触面开始的给定高度的位置上，设置有抑制树脂上爬的沟。为此，由于在管脚的沟位置以上的部分没有粘附树脂，可以防止与外部引线焊接时不良的情况发生。
又，依据本发明，通过形成多条上述沟，即使从对于接触面最初形成的沟中有树脂溢出而上爬，通过后面的沟可以确切地抑制树脂上爬。
此外，依据本发明，连接上述沟形成有凸出部。为此，由于沟和凸出部均对上爬来的树脂有障碍作用，其相加作用可以确切地抑制从接触面的树脂上爬。

Claims (12)

1.一种电子部件，具有管脚、与所述管脚连接的元件芯片、将所述元件芯片和所述管脚的一部分覆盖的封装树脂，其特征是所述管脚，在从树脂应封装的区域离开一定间隔的位置上，具有沟，并且所述管脚由冲压方式形成，所述沟形成为包含在冲压方式形成毛边的面内。
2.根据权利要求1所述的电子部件，其特征是所述沟用于抑制树脂的上升，并与所述管脚的长度方向垂直。
3.根据权利要求1所述的电子部件，其特征是，所述沟至少形成为包含在冲压方向的对向面一侧。
4.根据权利要求1所述的电子部件，其特征是所述沟至少在所述管脚的毛边形成面以及其邻接面上形成。
5.根据权利要求1所述的电子部件，其特征是所述沟由与管脚的长度方向垂直的多条沟构成。
6.根据权利要求1和2所述的电子部件，其特征是所述管脚具有与所述沟相连的凸出部。
7.一种电子部件的制造方法，其特征是包括准备具有在从树脂应封装的区域离开一定间隔的位置上有沟的管脚的管脚构件的工序、
在所述管脚上连接元件芯片的工序、
让所述沟位于封装区域的外侧、将所述元件芯片和所述管脚的一部分覆盖的树脂封装工序；并且准备所述管脚构件的工序至少包括由冲压法形成成为所述管脚的封装树脂的外侧的部分即外部管脚的工序。
8.根据权利要求7所述的电子部件的制造方法，其特征是所述沟部在所述冲压工序中同时形成。
9.根据权利要求7所述的电子部件的制造方法，其特征是所述树脂封装工序是将搭载了所述元件芯片的管脚浸渍在液状树脂中然后提引出的工序。
10.根据权利要求7所述的电子部件的制造方法，其特征是所述树脂封装工序包括在具有凹部的框体内填充液状树脂的工序、将在所述凹部搭载了所述元件芯片的管脚浸渍的工序。
11.根据权利要求7所述的电子部件的制造方法，其特征是所述树脂封装工序包括在搭载了所述元件芯片的管脚的表面上浇注树脂、让其固化的工序。
12.根据权利要求7所述的电子部件的制造方法，其特征是所述树脂封装工序是将搭载了所述元件芯片的管脚装入模具内、通过传递塑模形成的工序。
CNB001238248A 1999-08-20 2000-08-21 电子部件及其制造方法 Expired - Fee Related CN1139121C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP23345999 1999-08-20
JP233459/1999 1999-08-20

Publications (2)

Publication Number Publication Date
CN1285619A CN1285619A (zh) 2001-02-28
CN1139121C true CN1139121C (zh) 2004-02-18

Family

ID=16955374

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB001238248A Expired - Fee Related CN1139121C (zh) 1999-08-20 2000-08-21 电子部件及其制造方法

Country Status (5)

Country Link
US (2) US6410980B1 (zh)
EP (1) EP1079427A3 (zh)
KR (1) KR100700256B1 (zh)
CN (1) CN1139121C (zh)
TW (1) TW459357B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7066628B2 (en) 2001-03-29 2006-06-27 Fiber Optic Designs, Inc. Jacketed LED assemblies and light strings containing same
JP3736516B2 (ja) * 2002-11-01 2006-01-18 松下電器産業株式会社 リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法
DE10258193B4 (de) * 2002-12-12 2014-04-10 Osram Opto Semiconductors Gmbh Verfahren zum Herstellen von Leuchtdioden-Lichtquellen mit Lumineszenz-Konversionselement
US8318239B2 (en) * 2008-11-17 2012-11-27 Solopower, Inc. Method and apparatus for detecting and passivating defects in thin film solar cells
DE102012216956A1 (de) * 2012-09-21 2014-03-27 Osram Gmbh Leadframe für eine Leuchtvorrichtung
CN105514070A (zh) * 2015-12-09 2016-04-20 浪潮电子信息产业股份有限公司 一种降低DDR4DIMM的pin脚连锡风险的方法
US9870985B1 (en) * 2016-07-11 2018-01-16 Amkor Technology, Inc. Semiconductor package with clip alignment notch

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5854659A (ja) 1981-09-28 1983-03-31 Toshiba Corp 樹脂封止型半導体装置
JPS58197868A (ja) 1982-05-14 1983-11-17 Hitachi Ltd 半導体装置の製造方法およびそれに用いるリ−ドフレ−ム
JPH0815192B2 (ja) 1986-01-17 1996-02-14 株式会社東芝 半導体装置
JPS63164251A (ja) 1986-12-26 1988-07-07 Hitachi Ltd リ−ドフレ−ム
JPH01217952A (ja) 1988-02-25 1989-08-31 Nec Corp 半導体装置製造用リードフレーム
US5418131A (en) * 1994-04-13 1995-05-23 General Signal Corporation Humidity compensated carbon dioxide gas measurement and control
JPH1154686A (ja) 1997-08-04 1999-02-26 Mitsubishi Electric Corp リードフレームおよびこれを用いた半導体パッケージ
JPH1187564A (ja) 1997-09-09 1999-03-30 Hitachi Cable Ltd 半導体装置

Also Published As

Publication number Publication date
US6410980B1 (en) 2002-06-25
EP1079427A2 (en) 2001-02-28
EP1079427A3 (en) 2001-06-27
KR20010021362A (ko) 2001-03-15
US20020113298A1 (en) 2002-08-22
KR100700256B1 (ko) 2007-03-26
US6599773B2 (en) 2003-07-29
TW459357B (en) 2001-10-11
CN1285619A (zh) 2001-02-28

Similar Documents

Publication Publication Date Title
JP4952233B2 (ja) 半導体装置
CN101611484B (zh) 无引脚半导体封装及其制造方法
KR100703217B1 (ko) 발광다이오드 패키지 제조방법
CN101499429B (zh) 注射成形用模具、半导体封装和半导体封装的制造方法
CN101859862B (zh) 发光装置
CN107275466B (zh) 引线架、封装及发光装置、以及其制造方法
CN102420217A (zh) 多芯片半导体封装体及其组装
US8896015B2 (en) LED package and method of making the same
JP2011176017A (ja) 発光装置およびその製造方法
TW200832756A (en) Optical semiconductor device and manufacturing method of optical semiconductor device
JP2007123905A (ja) 発光ダイオード素子、発光ダイオード素子の製造方法、及び発光ダイオード素子の固着構造
CN1139121C (zh) 电子部件及其制造方法
JP2013251422A (ja) Ｌｅｄチップ実装用基板、ｌｅｄパッケージ、金型、並びに、ｌｅｄチップ実装用基板及びｌｅｄパッケージの製造方法
US20140248724A1 (en) Method for manufacturing light emitting diode packages
CN101068005A (zh) 由多个金属层制成的半导体装置封装引线框架
JP5180694B2 (ja) Ｌｅｄチップ実装用基板の製造方法、ｌｅｄチップ実装用基板のモールド金型、ｌｅｄチップ実装用基板、及び、ｌｅｄ
JP4028101B2 (ja) 半導体装置
CN1299341C (zh) 树脂密封半导体器件、树脂密封的方法和成型模具
US20140366369A1 (en) Light emitting device, and method for manufacturing circuit board
CN201655787U (zh) 半导体封装结构
JP5180690B2 (ja) Ｌｅｄチップ実装用基板の製造方法、ｌｅｄチップ実装用基板のモールド金型、ｌｅｄチップ実装用基板、及び、ｌｅｄ
US20140308767A1 (en) Method for manufacturing light emitting diode packages
JP6651699B2 (ja) 側面発光型発光装置の製造方法
US10937728B2 (en) Preformed lead frame and lead frame package made from the same
US9040321B2 (en) Method for manufacturing light emitting diode packages

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20040218

Termination date: 20090921