CN113905541B - 具有空腔的线路板制作方法及线路板 - Google Patents
具有空腔的线路板制作方法及线路板 Download PDFInfo
- Publication number
- CN113905541B CN113905541B CN202111047766.1A CN202111047766A CN113905541B CN 113905541 B CN113905541 B CN 113905541B CN 202111047766 A CN202111047766 A CN 202111047766A CN 113905541 B CN113905541 B CN 113905541B
- Authority
- CN
- China
- Prior art keywords
- cavity
- semi
- layer
- finished product
- isolation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 31
- 238000002955 isolation Methods 0.000 claims abstract description 58
- 239000011265 semifinished product Substances 0.000 claims abstract description 43
- 238000005553 drilling Methods 0.000 claims abstract description 23
- 238000009713 electroplating Methods 0.000 claims abstract description 16
- 238000003825 pressing Methods 0.000 claims abstract description 13
- 238000010030 laminating Methods 0.000 claims abstract description 6
- 238000000034 method Methods 0.000 claims description 22
- 239000000463 material Substances 0.000 claims description 10
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 9
- 239000000758 substrate Substances 0.000 claims description 9
- 238000005520 cutting process Methods 0.000 claims description 6
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 239000010949 copper Substances 0.000 claims description 5
- 230000008021 deposition Effects 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 238000007747 plating Methods 0.000 claims description 2
- 238000003754 machining Methods 0.000 claims 1
- 125000006850 spacer group Chemical group 0.000 claims 1
- 239000000047 product Substances 0.000 abstract description 14
- 238000012545 processing Methods 0.000 abstract description 11
- 238000003801 milling Methods 0.000 abstract description 9
- 239000000853 adhesive Substances 0.000 abstract description 4
- 230000001070 adhesive effect Effects 0.000 abstract description 4
- 239000003292 glue Substances 0.000 description 7
- 230000009286 beneficial effect Effects 0.000 description 5
- 239000011889 copper foil Substances 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 238000000465 moulding Methods 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
- 238000012797 qualification Methods 0.000 description 1
- 238000000275 quality assurance Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 238000003466 welding Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
- H05K3/0047—Drilling of holes
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/42—Plated through-holes or plated via connections
- H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
本发明公开了一种具有空腔的线路板制作方法及线路板，包括提供第一芯板；在所述第一芯板的表面且适配于预设的空腔区域加工隔离层；在所述空腔区域上覆盖假层，得到第一半成品，其中，所述假层承托于所述隔离层；对所述第一半成品进行层叠、压合，得到第二半成品；对所述第二半成品进行钻孔、电镀，以在所述第二半成品上形成导电通孔，其中所述导电通孔贯穿于所述假层；对所述第二半成品进行开盖处理，以在所述第二半成品上形成空腔。与现有的深度控制铣相比，对第二半成品进行钻孔，钻孔的控制难度更低、效率更高，且可以避免损伤空腔区域内的焊盘以及避免焊盘出现残胶，有利于保证产品的品质。
Description
技术领域
本发明涉及线路板技术领域，特别涉及一种具有空腔的线路板制作方法及线路板。
背景技术
随着电子产品的多功能化、小型化和高性能的发展，线路板逐渐向高层次化、高密度化的方向发展。由于元器件密度的提升，越来越多的元器件逐渐贴装于线路板的空腔中或嵌埋于线路板中。基于线路板的应用需求，例如射频元器件接口等，需要在线路板的空腔底部加工导电通孔，目前的加工方法主要是盲铣，但是这种加工方式容易导致空腔底部与导电通孔连接的焊盘存在残胶，从而造成信号损失。而且，由于导电通孔位于空腔的底部，导电通孔相对于线路板的表面具有一定的深度，使盲铣变成深度控制铣，存在控制难度高、效率低以及品质难以保证的问题。
发明内容
本发明旨在至少解决现有技术中存在的技术问题之一。为此，本发明提出一种具有空腔的线路板制作方法及线路板，能够避免空腔底部的焊盘出现残胶，使空腔的深度一致，且生产效率高。
根据本发明实施例的具有空腔的线路板制作方法，包括：
提供第一芯板；
在所述第一芯板的表面且适配于预设的空腔区域加工隔离层；
在所述空腔区域上覆盖假层，得到第一半成品，其中，所述假层承托于所述隔离层；
对所述第一半成品进行层叠、压合，得到第二半成品；
对所述第二半成品进行钻孔、电镀，以在所述第二半成品上形成导电通孔，其中所述导电通孔贯穿于所述假层；
对所述第二半成品进行开盖处理，以在所述第二半成品上形成空腔。
根据本发明实施例的具有空腔的线路板制作方法，至少具有如下有益效果：
与现有的深度控制铣相比，对第二半成品进行钻孔，钻孔的控制难度更低、效率更高，且可以避免损伤空腔区域内的焊盘以及避免焊盘出现残胶，有利于保证产品的品质。
根据本发明的一些实施例，所述第一芯板包括绝缘基材和线路层，所述线路层设置在所述绝缘基材的单面或双面。
根据本发明的一些实施例，所述隔离层采用感光材料加工得到。
根据本发明的一些实施例，所述隔离层包括隔离凸起和隔离垫盘，所述隔离凸起沿所述空腔区域的边缘设置，所述隔离垫盘设置在所述空腔区域内的待钻孔位置。
根据本发明的一些实施例，所述在所述空腔区域上覆盖假层，包括步骤：
提供一假层板；
将所述假层板与所述第一芯板进行层叠，其中，所述假层板位于所述第一芯板加工有所述隔离层的一面；
将所述假层板与所述第一芯板进行快压；
切除所述假层板位于所述空腔区域外的部分，以形成所述假层。
根据本发明的一些实施例，所述对所述第二半成品进行钻孔、电镀，包括步骤：
在所述第二半成品上且位于所述空腔区域内进行钻孔，以形成贯穿于所述第二半成品相对两个表面的通孔；
对所述通孔进行沉铜电镀，以形成所述导电通孔。
根据本发明的一些实施例，所述对所述第二半成品进行开盖处理，包括步骤：
通过导电锣的方式沿所述空腔区域的边缘进行锣板，其中，所述锣板的深度为所述隔离层与所述第二半成品表面之间的相对深度；
对锣板后的所述第二半成品进行揭盖，露出所述空腔区域内的所述第一芯板，以形成所述空腔。
第二方面，根据本发明实施例的线路板，通过上述的第一方面的具有空腔的线路板制作方法制备得到。
第三方面，根据本发明实施例的线路板，包括：第一芯板；隔离层，设置在所述第一芯板的表面且适配于预设的空腔区域；假层，覆盖于所述空腔区域且承托于所述隔离层；至少一块第二芯板，与所述第一芯板压合连接，且覆盖于所述假层。
根据本发明实施例的线路板，至少具有如下有益效果：
隔离层和假层可以对第一芯板的空腔区域起到保护作用，而且与现有的深度控制铣相比，对第二芯板和第一芯板整体进行钻孔，钻孔的控制难度更低、效率更高，且可以避免损伤空腔区域内的焊盘以及避免焊盘出现残胶，有利于保证产品的品质。
根据本发明的一些实施例，所述第一芯板上且位于所述空腔区域内设置有导电通孔，所述导电通孔贯穿于所述第一芯板、所述假层和所述第二芯板。
本发明的附加方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本发明的实践了解到。
附图说明
本发明的上述和/或附加的方面和优点从结合下面附图对实施例的描述中将变得明显和容易理解，其中：
图1为本发明实施例的具有空腔的线路板制作方法步骤流程图；
图2至图8为本发明实施例的具有空腔的线路板制作方法的中间过程结构示意图。
具体实施方式
下面详细描述本发明的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本发明，而不能理解为对本发明的限制。
在本发明的描述中，“第一”、“第二”等只是用于区分技术特征为目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量或者隐含指明所指示的技术特征的先后关系。
本发明的描述中，除非另有明确的限定，“设置”、“连接”等词语应做广义理解，所属技术领域技术人员可以结合技术方案的具体内容合理确定上述词语在本发明中的具体含义。
实施例1
请参照图1，本实施例公开了一种具有空腔的线路板制作方法，包括步骤S100～S600，下面对各个步骤的详细进行详细表述：
S100、请参照图2，提供第一芯板100。
在本实施例中，第一芯板100为线路板加工的起始层，根据生产资料的需求，在线路板加工成型后，第一芯板100可以为内层板，也可以为外层板。其中，第一芯板100上设置有虚拟的空腔区域110，在线路板加工成型后，空腔区域110的位置与线路板的空腔130相适应。第一芯板100包括绝缘基材101和线路层102，线路层102设置在绝缘基材101的单面或双面，例如，通过图形转移和图形电镀的方法对覆铜板进行加工，得到第一芯板100，其中覆铜板可以是单面覆铜板或双面覆铜板。线路层102位于空腔区域110的部分设置有第一焊盘，第一焊盘通过走线与空腔区域110外的部分连接，第一焊盘用于后续贴装电子元器件，例如射频元器件。
S200、请参照图3，在第一芯板100的表面且适配于预设的空腔区域110加工隔离层200。
在本实施例中，隔离层200采用感光材料加工得到，其中，感光材料可以是感光性油墨或者光刻胶。其中，隔离层200的具体加工步骤包括：
S201、在第一芯板100的表面涂覆或粘贴感光材料；
S202、根据生产资料，对感光材料进行曝光显影，以得到隔离层200。
在本实施例中，隔离层200包括隔离凸起201和隔离垫盘202，隔离凸起201沿空腔区域110的边缘设置，可以在空腔区域110的边缘筑坝，可以对后续的假层300起到承托的作用，且可以避免后续压合工序中的流胶进入空腔区域110；隔离垫盘202设置在空腔区域110内的待钻孔位置，隔离垫盘202与金属之间的结合力较差，可以起到防焊的作用，在后续的沉铜电镀步骤中，隔离垫盘202处的电镀效果较差，便于后续的开盖处理中将导电通孔120的上下两部分进行分离。
S300、请参照图4，在空腔区域110上覆盖假层300，得到第一半成品，其中，假层300承托于隔离层200。
假层300对空腔区域110进行覆盖，并与隔离层200配合将第一芯板100位于空腔区域110内的部分围闭在封闭区域内，可以起到保护作用，避免后续压合步骤中的流胶进入封闭区域内。其中，假层300可以通过假层板加工得到，其具体步骤包括：
S301、提供一假层板(未图示)。
假层板是一类去除铜箔后的板，例如，对具有单面或双面铜箔的覆铜板进行蚀刻，去除表面的铜箔，得到剩余的基材，该基材可以用作假层板。当然，基材可以与半固化片进行层叠、压合，以得到更大厚度的假层板。
S302、将假层板与第一芯板100进行层叠，其中，假层板位于第一芯板100加工有隔离层200的一面。
在线路板加工流程中，由于部分线路板的单元板面积较小，为了提高生产效率、提高物料利用率和降低生产成本，需要对单元板进行拼板，从而得到第一芯板100。在第一芯板100中，可能存在多个空腔区域110，且空腔区域110的面积较小，若逐一在每个空腔区域110上加工假层300，效率较低，且对位难度较高。为此，本实施例将假层板与第一芯板100进行层叠，假层板对第一芯板100进行整面覆盖，从而覆盖于第一芯板100上的所有空腔区域110，无需要针对每个空腔区域110逐一加工，有利于提高生产效率。而且假层板上可以设置对位标识，例如对位孔，有利于降低假层板与第一芯板100之间的对位难度。
S303、将假层板与第一芯板100进行快压。
快压，又称为快速压合，与传统的压合方式相比，快压操作简单、压制时间短有利于提高生产效率，且可以改善假层板和第一芯板100之间的变形和溢胶问题，从而提高压合的质量和合格率。
S304、切除假层板位于空腔区域110外的部分，以形成假层300。
根据生产资料，通过镭射的方式对假层板进行切割，可以减少切割过程中产生的粉尘，避免假层板切割边缘的毛刺和形变，有利于得到高精度的切割图形。
S400、请参照图5，对第一半成品进行层叠、压合，得到第二半成品。
根据生产资料的不同，第一芯板100可以用作内层板，例如，在第一芯板100的第一面层叠半固化片a 410和第二芯板a 510，在第一芯板100的第二面层叠半固化片b 420和第二芯板b 520；第一芯板100还可以用作外层板(未图示)，例如，仅在第一芯板100的第一面层叠半固化片a 410和第二芯板a 510，还可以在第二芯板a 510上继续层叠半固化片b 420和第二芯板b 520，如此，在后续的开盖处理后可以得到深度不同的空腔130。
S500、请参照图6和图7，对第二半成品进行钻孔、电镀，以在第二半成品上形成导电通孔120，其中导电通孔120贯穿于假层300。
与现有的深度控制铣相比，对第二半成品进行钻孔，控制难度低，且由于空腔区域110内的第一焊盘没有暴露在表面，可以避免第一焊盘上残留钻孔产生的残胶，有利于提高产品的品质，且有利于控制后续成型的空腔130的深度，避免残胶或第一焊盘损伤而导致的空腔130深度不一致。
在本实施例中，对第二半成品进行钻孔、电镀，包括步骤：
S501、请参照图6，在第二半成品上且位于空腔区域110内进行钻孔，以形成贯穿于第二半成品相对两个表面的通孔121。
应当想到的是，由于假层300覆盖于第一芯板100的空腔区域110，因此，在对空腔区域110内的部分进行钻孔时，通孔121贯穿于假层300。而且在空腔区域110内且对应于待钻孔的位置设置有隔离垫盘202，因此，通孔121同样贯穿于隔离垫盘202。
S502、请参照图7，对通孔121进行沉铜电镀，以形成导电通孔120。
本实施例在完成空腔130的制作之前对通孔121进行电镀，可以避免电镀对空腔区域110的影响，有利于降低电镀的控制难度，而且隔离垫盘202可以避免电镀过程中电镀药水进入空腔区域110内，有利于保证后续成型的空腔130的深度一致性。
S600、请参照图7和图8，对第二半成品进行开盖处理，以在第二半成品上形成空腔130。
与现有的加工方式相比，本实施例对空腔130和导电通孔120的成型顺序进行调整，可以对空腔130底部的部分进行保护，避免加工过程中对空腔130底部造成损伤或污染。当导电通孔120成型后，进行开盖处理，可以暴露第一芯板100位于空腔区域110的部分，以形成空腔130。而且由于第一芯板100上设置有适配于空腔区域110的隔离层200，在进行开盖处理时，容易控制空腔130的深度，且可以降低对第一芯板100表面的损伤。
具体的，对第二半成品进行开盖处理，包括步骤：
S601、通过导电锣的方式沿空腔区域110的边缘进行锣板，其中，锣板的深度为隔离层200与第二半成品表面之间的相对深度。
导电锣的方式是指通过锣刀与线路板之间形成电流回路，对线路板进行锣板。在本实施例中，第一芯板100的表面设置有隔离层200，便于对导电锣的锣板深度进行控制。
S602、对锣板后的第二半成品进行揭盖，露出空腔区域110内的第一芯板100，以形成空腔130。
本实施例与现有的深度控制铣相比，对第二半成品进行钻孔，钻孔的控制难度更低、效率更高，且可以避免损伤空腔区域110内的焊盘以及避免焊盘出现残胶，有利于保证产品的品质。
本实施例还公开一种线路板，通过上述的具有空腔130的线路板制作方法制备得到，可以使线路板的空腔130深度一致性得到良好的控制，且可以避免空腔130底部的第一焊盘损伤，有利于提高产品的品质。
实施例2
请参照图5，本实施例公开一种线路板，包括第一芯板100、隔离层200、假层300和至少一块第二芯板，隔离层200设置在第一芯板100的表面且适配于预设的空腔区域110，假层300覆盖于空腔区域110且承托于隔离层200，至少一块第二芯板与第一芯板100压合连接，且覆盖于假层300。
具体的，第一芯板100可以采用具有单面或双面铜箔的覆铜板加工得到，第一芯板100包括绝缘基材101以及设置在绝缘基材101单面或双面的线路层102。隔离层200采用感光材料加工得到，感光材料可以是感光性油墨或光刻胶。隔离层200包括隔离凸起201和隔离垫盘202，隔离凸起201沿空腔区域110的边缘设置，可以在空腔区域110的边缘筑坝，可以对假层300起到承托的作用，且可以避免生产过程中压合工序中的流胶进入空腔区域110；隔离垫盘202设置在空腔区域110内的待钻孔位置，隔离垫盘202与金属之间的结合力较差，可以起到防焊的作用，在生产过程的沉铜电镀步骤中，隔离垫盘202处的电镀效果较差，便于开盖处理中将导电通孔120的上下两部分进行分离。假层300对空腔区域110进行覆盖，并与隔离层200配合将第一芯板100位于空腔区域110内的部分围闭在封闭区域内，可以起到保护作用，避免生产过程的压合步骤中的流胶进入封闭区域内。根据生产资料的层叠要求不同，第二芯板的数量可以是一块或多块，其中，第一芯板100可以用作内层板，例如，在第一芯板100的第一面层叠半固化片a 410和第二芯板a 510，在第一芯板100的第二面层叠半固化片b 420和第二芯板b 520；第一芯板100还可以用作外层板，例如，仅在第一芯板100的第一面层叠半固化片a 410和第二芯板a 510，还可以在第二芯板a 510上继续层叠半固化片b 420和第二芯板b 520，如此，在经过开盖处理后可以得到深度不同的空腔130。
隔离层200和假层300可以对第一芯板100的空腔区域110起到保护作用，而且与现有的深度控制铣相比，本实施例可以对第二芯板和第一芯板100整体进行钻孔，钻孔的控制难度更低、效率更高，且可以避免损伤空腔区域110内的焊盘以及避免焊盘出现残胶，有利于保证产品的品质。
请参照图6和图7，在对第一芯板100和第二芯板进行整体钻孔的情况下，第一芯板100上且位于空腔区域110内设置有导电通孔120，导电通孔120贯穿于第一芯板100、假层300和第二芯板。与现有的加工方式相比，本实施例对空腔130和导电通孔120的成型顺序进行调整，可以对空腔130底部的部分进行保护，避免加工过程中对空腔130底部造成损伤或污染。当导电通孔120成型后，进行开盖处理，可以暴露第一芯板100位于空腔区域110的部分，以形成空腔130。而且由于第一芯板100上设置有适配于空腔区域110的隔离层200，在进行开盖处理时，容易控制空腔130的深度，且可以降低对第一芯板100表面的损伤。
上面结合附图对本发明实施例作了详细说明，但是本发明不限于上述实施例，在所属技术领域普通技术人员所具备的知识范围内，还可以在不脱离本发明宗旨的前提下作出各种变化。
Claims (9)
1.一种具有空腔(130)的线路板制作方法，其特征在于，包括：
提供第一芯板(100)；
在所述第一芯板(100)的表面且适配于预设的空腔区域(110)加工隔离层(200)；
在所述空腔区域(110)上覆盖假层(300)，得到第一半成品，其中，所述假层(300)承托于所述隔离层(200)；
对所述第一半成品进行层叠、压合，得到第二半成品；
对所述第二半成品进行钻孔、电镀，以在所述第二半成品上形成导电通孔(120)，其中所述导电通孔(120)贯穿于所述假层(300)；
对所述第二半成品进行开盖处理，以在所述第二半成品上形成空腔(130)；
所述隔离层(200)包括隔离凸起(201)和隔离垫盘(202)，所述隔离凸起(201)沿所述空腔区域(110)的边缘设置，所述隔离垫盘(202)设置在所述空腔区域(110)内的待钻孔位置。
2.根据权利要求1所述的具有空腔(130)的线路板制作方法，其特征在于，所述第一芯板(100)包括绝缘基材(101)和线路层(102)，所述线路层(102)设置在所述绝缘基材(101)的单面或双面。
3.根据权利要求1所述的具有空腔(130)的线路板制作方法，其特征在于，所述隔离层(200)采用感光材料加工得到。
4.根据权利要求1所述的具有空腔(130)的线路板制作方法，其特征在于，在所述空腔区域(110)上覆盖假层(300)，包括步骤：
提供一假层板；
将所述假层板与所述第一芯板(100)进行层叠，其中，所述假层板位于所述第一芯板(100)加工有所述隔离层(200)的一面；
将所述假层板与所述第一芯板(100)进行快压；
切除所述假层板位于所述空腔区域(110)外的部分，以形成所述假层(300)。
5.根据权利要求1所述的具有空腔(130)的线路板制作方法，其特征在于，所述对所述第二半成品进行钻孔、电镀，包括步骤：
在所述第二半成品上且位于所述空腔区域(110)内进行钻孔，以形成贯穿于所述第二半成品相对两个表面的通孔(121)；
对所述通孔(121)进行沉铜电镀，以形成所述导电通孔(120)。
6.根据权利要求1所述的具有空腔(130)的线路板制作方法，其特征在于，所述对所述第二半成品进行开盖处理，包括步骤：
通过导电锣的方式沿所述空腔区域(110)的边缘进行锣板，其中，所述锣板的深度为所述隔离层(200)与所述第二半成品表面之间的相对深度；
对锣板后的所述第二半成品进行揭盖，露出所述空腔区域(110)内的所述第一芯板(100)，以形成所述空腔(130)。
7.一种线路板，其特征在于，通过权利要求1至6任一项所述的具有空腔(130)的线路板制作方法制备得到。
8.一种线路板，其特征在于，包括：
第一芯板(100)；
隔离层(200)，设置在所述第一芯板(100)的表面且适配于预设的空腔区域(110)；
假层(300)，覆盖于所述空腔区域(110)且承托于所述隔离层(200)；
至少一块第二芯板，与所述第一芯板(100)压合连接，且覆盖于所述假层(300)；
所述隔离层(200)包括隔离凸起(201)和隔离垫盘(202)，所述隔离凸起(201)沿所述空腔区域(110)的边缘设置，所述隔离垫盘(202)设置在所述空腔区域(110)内的待钻孔位置。
9.根据权利要求8所述的线路板，其特征在于，所述第一芯板(100)上且位于所述空腔区域(110)内设置有导电通孔(120)，所述导电通孔(120)贯穿于所述第一芯板(100)、所述假层(300)和所述第二芯板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111047766.1A CN113905541B (zh) | 2021-09-08 | 2021-09-08 | 具有空腔的线路板制作方法及线路板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111047766.1A CN113905541B (zh) | 2021-09-08 | 2021-09-08 | 具有空腔的线路板制作方法及线路板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113905541A CN113905541A (zh) | 2022-01-07 |
| CN113905541B true CN113905541B (zh) | 2024-08-20 |
Family
ID=79188796
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111047766.1A Active CN113905541B (zh) | 2021-09-08 | 2021-09-08 | 具有空腔的线路板制作方法及线路板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113905541B (zh) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104902701A (zh) * | 2014-03-05 | 2015-09-09 | 深南电路有限公司 | 一种电路板加工方法和具有单面孔环的电路板 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US9999134B2 (en) * | 2016-03-14 | 2018-06-12 | Multek Technologies Limited | Self-decap cavity fabrication process and structure |
| CN111065215A (zh) * | 2019-12-16 | 2020-04-24 | 珠海斗门超毅实业有限公司 | 软硬结合板的制作方法和软硬结合板 |
-
2021
- 2021-09-08 CN CN202111047766.1A patent/CN113905541B/zh active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104902701A (zh) * | 2014-03-05 | 2015-09-09 | 深南电路有限公司 | 一种电路板加工方法和具有单面孔环的电路板 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113905541A (zh) | 2022-01-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100722621B1 (ko) | 경연성 인쇄회로기판의 제조방법 | |
| KR100733253B1 (ko) | 고밀도 인쇄회로기판 및 그 제조방법 | |
| JP5101542B2 (ja) | チップ内蔵印刷回路基板及びその製造方法 | |
| KR100619347B1 (ko) | 리지드-플렉서블 기판의 제조 방법 | |
| KR101387313B1 (ko) | 플라잉테일 형태의 경연성 인쇄회로기판 제조 방법 및 이에 따라 제조된 플라잉테일 형태의 경연성 인쇄회로기판 | |
| US9999134B2 (en) | Self-decap cavity fabrication process and structure | |
| JP4874305B2 (ja) | 電気・電子部品内蔵回路基板とその製造方法 | |
| KR100820633B1 (ko) | 전자소자 내장 인쇄회로기판 및 그 제조방법 | |
| CN110662342B (zh) | 软硬结合板及其制作方法 | |
| KR100897668B1 (ko) | 캐리어를 이용한 인쇄회로기판의 제조 방법 | |
| CN112384009A (zh) | 一种内埋空腔的制作方法及pcb | |
| JP2006216593A (ja) | リジッドフレックス多層配線板の製造方法 | |
| KR100861620B1 (ko) | 인쇄회로기판의 제조방법 | |
| KR20090011528A (ko) | 인쇄회로기판의 제조방법 | |
| CN113905541B (zh) | 具有空腔的线路板制作方法及线路板 | |
| KR20130055990A (ko) | 리지드-플렉서블 인쇄회로기판 및 그 제조방법 | |
| CN216217750U (zh) | 一种电镀式阶梯焊盘pcb | |
| KR101077430B1 (ko) | 리지드-플렉시블 기판의 제조방법 | |
| CN112105150B (zh) | 一种内埋空腔的制作方法及pcb | |
| JPH0719970B2 (ja) | 多層印刷配線板の製造方法 | |
| JP3699383B2 (ja) | 配線基板の製造方法 | |
| WO2022166215A1 (zh) | 印制线路板的制作方法及印制线路板 | |
| JPH0897560A (ja) | 多層プリント配線板の製造方法 | |
| JPH11238966A (ja) | フレックスリジット多層配線板およびその製造方法 | |
| KR101154567B1 (ko) | 인쇄회로기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |