CN113903724B - 半导体结构 - Google Patents

Abstract

本发明实施例提供一种半导体结构，包括：基底和位于所述基底上的介质层；导电插塞，所述导电插塞的第一部分位于所述基底内，所述导电插塞的第二部分位于所述介质层内；隔离环结构，所述隔离环结构至少环绕所述导电插塞的第二部分。本发明有利于减弱导电插塞引起的周边形貌变化以及导电插塞电场对周边元件信号传输的影响。

Description

半导体结构

技术领域

本发明实施例涉及半导体领域，特别涉及一种半导体结构。

背景技术

现有技术中，为实现芯片在Z轴方向上的集成和组装，常通过硅穿孔技术(Through-Silicon Vias，TSV)实现芯片间的互连。具体来说，硅穿孔技术就是形成连通晶圆上下两侧的通孔，并在通孔内填充导电材料以形成互连结构。其中，导电材料包括不同类型的金属材料。

然而，在实际应用过程中，互连结构的设置会对位于硅晶圆表面的元件以及位于硅晶圆上的介质层内的元件造成影响。

发明内容

本发明实施例提供一种半导体结构，有利于减弱导电插塞引起的周边形貌变化以及导电插塞电场对周边元件信号传输的影响。

为解决上述问题，本发明实施例提供一种半导体结构，包括：基底和位于所述基底上的介质层；导电插塞，所述导电插塞的第一部分位于所述基底内，所述导电插塞的第二部分位于所述介质层内；隔离环结构，所述隔离环结构至少环绕所述导电插塞的第二部分。

另外，在垂直于基底表面的方向上，所述导电插塞的第二部分的顶部表面低于或齐平于所述隔离环结构的顶部表面。

另外，所述隔离环结构还位于所述基底内，所述隔离环结构还环绕所述导电插塞的第一部分。

另外，所述基底包括有源区；所述隔离环结构位于所述有源区内。

另外，所述基底包括隔离结构和位于相邻所述隔离结构之间的有源区；所述隔离环结构还位于所述隔离结构内，或者，所述隔离环结构还位于所述有源区以及所述隔离结构内。

另外，所述隔离环结构环绕多个所述导电插塞。

另外，所述隔离环结构包括：多个分立的隔离环，至少两个所述隔离环环绕同一所述导电插塞。

另外，所述隔离环结构包括在垂直于所述基底表面方向上延伸的至少一段导电柱。

另外，所述隔离环结构包括：在垂直于所述基底表面方向上依次设置的至少两段所述导电柱以及位于相邻所述导电柱之间的导电层。

另外，所述基底包括隔离结构；所述导电柱还位于所述基底内，所述导电柱在所述基底内的深度与所述隔离结构在所述基底内的深度相等。

另外，所述隔离环结构在环绕方向上具有至少一个缺口，所述缺口的总长度小于或等于封闭的所述隔离环结构在环绕方向上的总周长的10％。

另外，在垂直于所述基底表面的方向上，所述隔离环结构的厚度为1.5μm～15μm。

另外，所述半导体结构还包括：位于所述隔离环结构与所述导电插塞之间的排除区域，在垂直于所述基底表面的方向上，所述排除区域远离所述导电插塞的边缘与所述隔离环结构远离所述导电插塞的边缘对齐。

另外，在所述排除区域远离所述导电插塞的方向上，所述排除区域远离所述导电插塞的边缘与所述导电插塞的距离为2μm～20μm。

与现有技术相比，本发明实施例提供的技术方案具有以下优点：

上述技术方案中，设置环绕导电插塞的隔离环结构，能够隔断介质层形变的传递，防止形变延伸至位于隔离环结构远离导电插塞一侧的元件区，保证元件区的功能元件能够正常工作。

另外，隔离环结构还位于隔离结构内，有利于将隔离环结构的形变影响限定在隔离结构内，避免隔离环结构的形变或移位对基底内部和表面的元件造成影响，保证基底内部和表面的功能元件能够有效工作。

另外，隔离环结构包括导电柱，隔离环结构可构成起到电磁屏蔽作用的导体空腔，从而有效地阻止位于导体空腔内部的导电插塞的电场对位于导体空腔外侧的功能元件造成影响，保证功能元件能够正常工作。

附图说明

一个或多个实施例通过与之对应的附图中的图片进行示例性说明，这些示例性说明并不构成对实施例的限定，附图中具有相同参考数字标号的元件表示为类似的元件，除非有特别申明，附图中的图不构成比例限制。

图1为一种半导体结构的剖面示意图；

图2至图8为本发明实施例提供的半导体结构的结构示意图。

具体实施方式

参考图1，图1为一种半导体结构的剖面示意图。半导体结构包括：基底10和位于基底10上的介质层11；导电插塞12，导电插塞12位于基底10和介质层11内。

导电插塞12通常包含有金属材料，而金属材料在受到热应力作用时容易发生膨胀和收缩现象。当导电插塞12的热膨胀系数与介质层11和基底10的热膨胀系数不同时，就会产生应力集中现象，进而导致基底10和介质层11发生形变；此外，膨胀/收缩的导电插塞12会对基底10内的硅基材以及环绕导电插塞12的介质层11施加压应力，进而使得基底10和介质层11发生形变。基底10和介质层11的形变可能对元件区的功能元件特性造成影响，甚至造成半导体结构的结构性破坏。

元件区为功能元件的可工作区域，包括基底10内部、基底10表面以及介质层11内部。

在导电插塞12发生膨胀并向基底10施加压应力时，基底10靠近或远离介质层11的边界区域会承受较大的形变力，而中间区域所承受的形变力会较小；同样的，介质层11靠近基底10的边界区域会承受较大的形变力，且在远离基底10的方向上，介质层11受到的压应力逐渐减小，即第一压应力S1＞第二压应力S2＞第三压应力S3。

需要说明的是，促使基底10和介质层11发生形变的应力除了源于导电插塞12的直接应力以外，也可能来自于相邻其他膜层发生形变所产生的二次应力。举例来说，导电插塞12的压应力使得基底10发生形变，发生形变的基底10又因为结构发生变化而向介质层11施加应力，进而导致介质层11发生形变。

目前并没有解决或对抗基底10和介质层11形变的方法。为避免基底10和介质层11的形变对元件区的功能元件造成影响，通常将功能元件设置在排除区域KOZ(Keep OutZone)之外，即使得功能元件远离导电插塞12。而这样的解决方式会使得功能元件的预留区域被大大压缩，不利于芯片或功能元件的集成。

为解决上问题，本发明实施提供一种半导体结构，设置环绕导电插塞的隔离环结构，阻断介质层形变的传递，防止形变延伸至元件区，保证元件区的功能元件能够有效工作。

为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合附图对本发明的各实施例进行详细的阐述。然而，本领域的普通技术人员可以理解，在本发明各实施例中，为了使读者更好地理解本申请而提出了许多技术细节。但是，即使没有这些技术细节和基于以下各实施例的种种变化和修改，也可以实现本申请所要求保护的技术方案。

参考图2，图2为本发明实施例提供的一种半导体结构的剖面结构示意图。

图2所提供的半导体结构包括：基底20和位于基底20上的介质层21；导电插塞22，导电插塞22的第一部分位于基底20内，导电插塞22的第二部分位于介质层21内；隔离环结构23，隔离环结构23至少环绕导电插塞22的第二部分。

本实施例中，通过设置环绕导电插塞22的隔离环结构23，隔断介质层21形变的传递，防止形变延伸至元件区，保证元件区的功能元件能够有效工作。隔离环结构23隔断形变的原理如下：

由于形变力在穿透边界时会丧失大量能量，因此形变力总是倾向于在边界数量最少的路径上传递。设置环绕导电插塞22的隔离环结构23，能够延长介质层21内的部分区域的形变力的第一传递路径L1，使得较大的形变力在传递路径上不断消耗，进而使得最终仅有消耗后较小的、或者原本就较小的形变力能够传递至元件区，避免较大的形变力对元件区的功能元件造成影响，保证元件区功能元件具有良好性能。

本实施例中，隔离环结构23的材料为导电材料。如此，隔离环结构23可构成导体空腔，起到电磁屏蔽的效果，避免导体空腔内部的导电插塞22的电场对位于导体空腔外侧的功能元件造成影响，使得位于隔离环结构23远离导电插塞22的一侧的功能元件能够有效运行。

隔离环结构23的电磁屏蔽效果与隔离环结构23的顶面高度和导电插塞22的顶面高度的高度差有关，高度差越大，隔离环结构23的电磁屏蔽效果越好。具体来说，导电插塞22的电场方向可分为三个，朝向基底20所在位置的第一电场方向F1，平行于基底20表面的第二电场方向F2，远离基底20所在位置的第三电场方向F3，当隔离环结构23的顶面与导电插塞22的顶面齐平时，隔离环结构仅能屏蔽第一电场方向F1和第二电场方向F2的电场，而无法屏蔽第三电场方向F3的电场；当隔离环结构23的顶面高于导电插塞22的顶面时，隔离环结构23能够屏蔽部分第三电场方向F3的电场。

本实施例中，在垂直于基底20表面的方向上，导电插塞22的第二部分的顶部表面低于或齐平于隔离环结构23的顶部表面。如此，有利于保证传递至元件区的形变力较小，避免形变力对功能元件的特性造成影响；以及，使得更大区域的功能元件能够不受导电插塞22电场的影响，即使得功能元件有更大的预留空间。

导电插塞22的第二部分的顶部表面与隔离环结构23的顶部表面的高度差与隔离环结构23与导电插塞22的距离有关。对于形变力传递来说，隔离环结构23距离导电插塞22越远，第一传递路径L1就越长，形变力在第一传递路径L1上的消耗就越大，需要隔离环结构23延长的传递路径就越短，高度差就可以越小；对于电场的影响来说，隔离环结构23距离导电插塞22越近，在导电插塞22的第二部分的顶部表面与隔离环结构23的顶部表面高度不变的情况下，隔离环结构23能屏蔽的电场范围越大，高度差可以越小；此外，位于介质层21内的功能元件高度越高，隔离环结构23所需要屏蔽的范围(功能元件的预留空间)就越大，高度差就需要越大。

本实施例中，隔离环结构23还位于基底20内。如此，基底20能够起到固定隔离环结构23的作用，有利于避免介质层21形变使得隔离环结构23发生移位，进而避免隔离环结构23的移位对元件区内的元件造成损伤甚至结构性破坏；此外，将隔离环结构23部分设置于基底20内，还能够延长形变力在基底20内的第二传递路径L2，强化隔离环结构23的隔离效果。

具体地，元件区的元件特性除了受到介质层21形变的影响以外，还会受到基底20形变的影响，而基底20的形变应力主要来源于基底20靠近介质层21的边界区域受到的来自于导电插塞22的压应力和来自于介质层21的压应力。隔离环结构23位于基底20内，有利于延长第二传递路径L2的长度，增加形变力在传递过程中的能量损耗，保证元件区的功能元件所受到的形变力较小，从而使得元件具有良好性能。

此外，隔离环结构23位于基底20内，能够进一步扩大隔离环结构23的电磁屏蔽范围，进一步屏蔽位于基底20内的导电插塞22所形成的电场，避免该部分电场对元件区的功能元件特性造成影响，保证功能元件在运行过程中具有良好特性。

本实施例中，基底20内包括隔离结构201和位于相邻隔离结构201之间的有源区AA，隔离结构201不仅起到定义有源区AA的作用，还用于阻隔形变的传递以及延长传递路径。本某一示例中，在垂直于基底20的方向上，隔离环结构23在基底20内的深度与隔离结构201在基底内的深度相等。如此，有利于增强隔离环结构23阻断基底20形变的能力，进一步缩小排除区域KOZ的面积。

本实施例中，隔离环结构23还位于隔离结构201内。如此，有利于将位于基底20内隔离环结构23的形变限定在隔离结构201内，避免隔离环结构23对有源区AA的特性以及元件区的功能元件的特性造成影响。在其他实施例中，隔离环结构还位于有源区内。由于有源区的面积通常大于隔离结构的面积，因此将隔离环结构的底部设置在有源区内，有利于增加隔离环结构的位置灵活性，无需受到隔离结构的位置限制，可以最大程度缩小排除区域。

此外，在其他实施例中，隔离环结构还可以同时位于有源区以及隔离结构内。这一情况包括以下两种可能：参考图3，靠近导电插塞32的部分位于有源区AA内，且远离导电插塞32的另一部分位于隔离结构301内，如此，隔离结构301能够在隔离环结构33朝远离导电插塞32的方向形变时吸收部分形变力，避免过大的形变力对元件区的功能元件特性造成影响；或者，参考图4，远离导电插塞42的部分位于有源区AA内，且靠近导电插塞42的另一部分位于隔离结构401内。如此，隔离结构301能够在隔离环结构33朝远离导电插塞32的方向形变时吸收部分形变力，避免过大的形变力对元件区的功能元件特性造成影响。

在实际应用时，可以根据应用环境，确定隔离环结构23以及隔离结构201的位置关系。此外，由于隔离环结构23可能发生形变，形变可能会对功能元件的特性造成影响，因此排除区域KOZ的边界与导电插塞22的距离通常大于隔离环结构23与导电插塞22的距离，排除区域KOZ的边界可由基底20内的隔离结构201定义；当隔离环结构23不会朝元件区发生形变时，排除区域KOZ的边界可由隔离环结构23定义。也就是说，当隔离环结构23不会发生形变时，排除区域KOZ远离导电插塞22的边缘与隔离环结构23远离导电插塞22的边缘对齐，从而减小排除区域KOZ的面积，提高半导体结构的空间利用率。

本实施例中，参考图5，隔离环结构23可环绕一个或多个导电插塞22。如此，有利于提高隔离环结构23的隔离效率，减少需要设置的隔离环结构23的个数，降低半导体结构的成本。

在其他实施例中，参考图6，隔离环结构53可包括多个分立的隔离环，至少两个隔离环环绕同一导电插塞52。

在隔离环结构53的实际应用中，基于介质层51空间利用率的考虑，隔离环通常不会设置在距离导电插塞52太远的地方，这就使得单一隔离环通常无法有效隔离形变力和屏蔽电场。具体原因如下：

一方面，由于距离导电插塞52较近的位置形变力较大，在这种情况下，部分形变力会在作用于隔离环结构53并穿透隔离环结构53之后继续传递。

另一方面，本案提供的隔离环结构53既可以是密闭膜层，也可以是网状结构等非密闭膜层，密闭膜层的静电屏蔽效果优于非密闭膜层。当隔离环结构53为非密闭膜层时，由于距离导电插塞52较近的位置电场强度较大，部分电场在穿透隔离环结构53后依然可以对功能元件的特性造成影响。

本实施例中，多个隔离环环绕同一导电插塞52，有利于提高单个导电插塞52的隔离效果，进一步避免导电插塞52引起的周边形貌变化或导电插塞52的电场影响元件区的功能元件的特性，保证半导体结构具有良好的性能；同时，采用个多隔离环环绕同一导电插塞，能够缩短隔离环结构53与导电插塞52之间的最大距离，即缩短排除区域KOZ的范围，扩大功能元件的预留空间。

需要说明的是，相邻隔离环在特征参数上可以相同也可以不同，特征参数包括但不限于：顶部表面与导电插塞52顶部表面的高度差、与凹槽结构501的位置关系、位于基底50内的厚度以及自身材料等等。

本实施例中，隔离环结构23包括在垂直于基底20方向上依次设置的至少两段导电柱234以及位于相邻导电柱234之间的导电层233；在其他实施例中，隔离环结构仅包括在垂直于基底方向上延伸的一段导电柱。

本实施例中，参照图7，隔离环结构23在环绕方向上具有至少一个缺口235，缺口235的总长度小于或等于封闭的隔离环结构23在环绕方向的总周长的10％。如此，能够在保留缺口的同时，保证隔离环结构23的隔离效果。

其中，缺口的存在可能是因为介质层21内存在无法移动的功能器件或者半导体结构的自身需要。

本实施例中，在垂直于基底20表面的方向上，隔离环结构23的厚度为1.5μm～15μm，例如4μm、8μm或12μm。处于这一厚度数值范围内的隔离环结构23，既能够保证对元件区的功能元件的电屏蔽和应力隔离，又能够保证扩散至元件区的形变力较小，不会对元件区的功能元件造成影响。

本实施例中，参照图8，半导体结构还包括：位于隔离环结构23远离导电插塞22的一侧的元件区24，在元件区24朝向导电插塞22的方向上，元件区24与导电插塞22的距离(即排除区域KOZ远离导电插塞22的边缘与导电插塞的22的距离)为2μm～20μm，例如4μm、10μm或16μm。如此，有利于保证元件区具有较大的预留空间，提高元件区24内的元件集成上限，进而提高芯片的集成度。

本实施例中，设置环绕导电插塞的隔离环结构，隔断介质层形变的传递，防止形变延伸至位于隔离环结构远离导电插塞一侧的元件区，保证位于元件区的功能元件能够正常工作。

本领域的普通技术人员可以理解，上述各实施方式是实现本发明的具体实施例，而在实际应用中，可以在形式上和细节上对其作各种改变，而不偏离本发明的精神和范围。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各自更动与修改，因此本发明的保护范围应当以权利要求限定的范围为准。

Claims (10)

1.一种半导体结构，其特征在于，包括：

基底和位于所述基底上的介质层；

导电插塞，所述导电插塞的第一部分位于所述基底内，所述导电插塞的第二部分位于所述介质层内；

隔离环结构，所述隔离环结构至少环绕所述导电插塞的第二部分，所述隔离环结构还位于所述基底内，所述隔离环结构还环绕所述导电插塞的第一部分，所述隔离环结构包括在垂直于所述基底表面方向上延伸的至少一段导电柱，所述导电柱至少位于所述介质层内，且所述导电柱至少环绕所述导电插塞的第二部分；

排除区域以及位于所述基底内的隔离结构，所述排除区域位于所述隔离结构与所述导电插塞之间，沿垂直于所述基底表面的方向上，所述排除区域远离所述导电插塞的边缘与所述隔离结构远离所述导电插塞的边缘对齐，所述排除区域远离所述导电插塞的边缘大于所述隔离环结构与所述导电插塞的距离。

2.根据权利要求1所述的半导体结构，其特征在于，在垂直于所述基底表面的方向上，所述导电插塞的第二部分的顶部表面低于或齐平于所述隔离环结构的顶部表面。

3.根据权利要求1所述的半导体结构，其特征在于，所述基底包括有源区；所述隔离环结构位于所述有源区内。

4.根据权利要求1所述的半导体结构，其特征在于，所述基底包括位于相邻所述隔离结构之间的有源区；所述隔离环结构还位于所述隔离结构内，或者，所述隔离环结构还位于所述有源区以及所述隔离结构内。

5.根据权利要求1所述的半导体结构，其特征在于，所述隔离环结构环绕多个所述导电插塞。

6.根据权利要求1或5所述的半导体结构，其特征在于，所述隔离环结构包括：多个分立的隔离环，至少两个所述隔离环环绕同一所述导电插塞。

7.根据权利要求1所述的半导体结构，其特征在于，所述隔离环结构包括：在垂直于所述基底表面方向上依次设置的至少两段所述导电柱以及位于相邻所述导电柱之间的导电层。

8.根据权利要求1所述的半导体结构，其特征在于，所述导电柱还位于所述基底内，所述导电柱在所述基底内的深度与所述隔离结构在所述基底内的深度相等。

9.根据权利要求1所述的半导体结构，其特征在于，所述隔离环结构在环绕方向上具有至少一个缺口，所述缺口的总长度小于或等于封闭的所述隔离环结构在环绕方向上的总周长的10％。

10.根据权利要求1所述的半导体结构，其特征在于，在垂直于所述基底表面的方向上，所述隔离环结构的厚度为1.5μm～15μm。

Images