CN113903718A - 一种转接板以及芯片封装结构 - Google Patents

一种转接板以及芯片封装结构 Download PDF

Info

Publication number
CN113903718A
CN113903718A CN202010576336.8A CN202010576336A CN113903718A CN 113903718 A CN113903718 A CN 113903718A CN 202010576336 A CN202010576336 A CN 202010576336A CN 113903718 A CN113903718 A CN 113903718A
Authority
CN
China
Prior art keywords
type semiconductor
signal transmission
ring
conductivity type
interposer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010576336.8A
Other languages
English (en)
Inventor
李乐琪
谢业磊
庞健
孙拓北
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
Sanechips Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanechips Technology Co Ltd filed Critical Sanechips Technology Co Ltd
Priority to CN202010576336.8A priority Critical patent/CN113903718A/zh
Priority to JP2022578788A priority patent/JP2023530363A/ja
Priority to US18/011,500 priority patent/US20230290713A1/en
Priority to PCT/CN2021/096384 priority patent/WO2021258981A1/zh
Publication of CN113903718A publication Critical patent/CN113903718A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0255—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using diodes as protective elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0248—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • H01L27/0251—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices
    • H01L27/0266—Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection for MOS devices using field effect transistors as protective elements

Abstract

本发明公开了一种转接板以及芯片封装结构。该转接板包括：至少一个信号传输孔；至少一个绝缘介质隔离环，一绝缘介质隔离环包围一信号传输孔；至少一个反向偏置PN结隔离环，一反向偏置PN结隔离环环绕至少一个绝缘介质隔离环，反向偏置PN结隔离环包括由内向外的第一导电类型半导体环和第二导电类型半导体环，其中第二导电类型半导体环接偏置电位。本发明的技术方案，其可减小转接板中不同信号传输孔中的信号通道的耦合和串扰。

Description

一种转接板以及芯片封装结构
技术领域
本发明涉及半导体封装技术领域，尤其涉及一种转接板以及芯片封装结构。
背景技术
随着半导体集成电路的集成度和存储容量增加，堆叠单个芯片的三维封装结构替代了传统的芯片封装结构。在堆叠单个芯片的三维封装结构中，转接板上的硅通孔内填充导电材料作为信号传输孔，实现芯片与芯片之间的信号传输以及芯片和基板之间的信号传输。
但随着芯片集成度和复杂度的提升，现有的转接板上的信号传输孔的密度不断增大，会导致不同信号传输孔中的信号通道之间的耦合和串扰也随之增加。
发明内容
本发明实施例的主要目的在于提出一种转接板以及芯片封装结构，旨在减小转接板中不同信号传输孔中的信号通道的耦合和串扰。
为实现上述目的，本发明实施例提供了一种转接板，包括：
至少一个信号传输孔；
至少一个绝缘介质隔离环，一所述绝缘介质隔离环包围一所述信号传输孔；
至少一个反向偏置PN结隔离环，一所述反向偏置PN结隔离环环绕至少一个所述绝缘介质隔离环，所述反向偏置PN结隔离环包括由内向外的第一导电类型半导体环和第二导电类型半导体环，其中所述第二导电类型半导体环接偏置电位。
为实现上述目的，本发明实施例还提出了一种芯片封装结构，包括：
基板，所述基板上设置有至少一个焊盘；
转接板位于所述基板的表面，所述转接板如上述技术方案中任意所述的转接板，一信号传输孔与一所述焊盘耦合连接；
芯片，所述芯片位于所述转接板远离所述基板的一侧，所述芯片设置有连接焊盘，所述连接焊盘与所述信号传输孔耦合连接。
在本发明实施例中的技术方案，在第一导电类型半导体环和信号传输孔中的信号通道的耦合作用下，第一导电类型半导体环的电位为信号耦合电位，且第二导电类型半导体环接偏置电位。在第一导电类型半导体环和第二导电类型半导体环界面处存在空间电荷区，由于第一导电类型半导体环和第二导电类型半导体环构成的是反向偏置PN结隔离环，空间电荷区内存在耗尽层，空间电荷区内的耗尽层，可以起到对信号传输孔的隔离和屏蔽作用，以减小转接板中不同信号传输孔中的信号通道的耦合和串扰。且信号传输孔中的信号通道内的信号的强度越强，第一导电类型半导体环的信号耦合电位的数值越大。空间电荷区内的耗尽层的厚度越厚，反向偏置PN结隔离环对信号传输孔的隔离和屏蔽作用越强。
附图说明
图1是现有技术中的一种转接板的结构示意图；
图2是本发明实施例提供的一种转接板的结构示意图；
图3是本发明实施例提供的另一种转接板的结构示意图；
图4是本发明实施例提供的又一种转接板的结构示意图；
图5是本发明实施例提供的一种芯片封装结构的结构示意图。
具体实施方式
应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。
在后续的描述中，使用用于表示元件的诸如“模块”、“部件”或“单元”的后缀仅为了有利于本发明的说明，其本身没有特有的意义。因此，“模块”、“部件”或“单元”可以混合地使用。
正如上述背景技术中所述，现有转接板上的信号传输孔的密度不断增大，会导致不同信号传输孔中的信号通道之间的耦合和串扰也随之增加。图1是现有技术中的一种转接板的结构示意图。其中图1b是图1a中A1-A2方向的剖面图。参见图1，该转接板包括至少一个信号传输孔101和包围信号传输孔101的绝缘介质隔离环102，随着信号传输孔101的密度不断增大，不同信号传输孔101中的信号通道之间的耦合和串扰也随之增加。
针对上述技术问题，本发明实施例提供一种转接板，旨在减小转接板中不同信号传输孔中的信号通道的耦合和串扰。
图2是本发明实施例提供的一种转接板的结构示意图。其中图2b是图2a中B1-B2方向的剖面图。参见图2，该转接板包括：至少一个信号传输孔101；至少一个绝缘介质隔离环102，一绝缘介质隔离环102包围一信号传输孔101；至少一个反向偏置PN结隔离环103，一反向偏置PN结隔离环103环绕至少一个绝缘介质隔离环102，反向偏置PN结隔离环103包括由内向外的第一导电类型半导体环103A和第二导电类型半导体环103B，第二导电类型半导体环103B接偏置电位。
现有技术中，不同信号传输孔101中的信号通道会穿过绝缘介质隔离环102进行耦合和串扰。
示例性的，图2分别示出了一反向偏置PN结隔离环103环绕一个绝缘介质隔离环102的情况，以及一反向偏置PN结隔离环103环绕两个绝缘介质隔离环102的情况。
在本实施例中，在第一导电类型半导体环103A和信号传输孔101中的信号通道的耦合作用下，第一导电类型半导体环103A的电位为信号耦合电位，且第二导电类型半导体环103B接偏置电位。在第一导电类型半导体环103A和第二导电类型半导体环103B界面处存在空间电荷区，由于第一导电类型半导体环103A和第二导电类型半导体环103B构成的是反向偏置PN结隔离环103，空间电荷区内存在耗尽层，空间电荷区内的耗尽层，可以起到对信号传输孔101的隔离和屏蔽作用，以减小转接板中不同信号传输孔101中的信号通道的耦合和串扰。且信号传输孔101中的信号通道内的信号的强度越强，第一导电类型半导体环103A的信号耦合电位的数值越大。空间电荷区内的耗尽层的厚度越厚，反向偏置PN结隔离环103对信号传输孔101的隔离和屏蔽作用越强。
可选地，参见图2，分布在反向偏置PN结隔离环103环绕的空间内的信号传输孔101的信号通道相互耦合。
具体的，图2中示例性的示出了一反向偏置PN结隔离环103环绕两个绝缘介质隔离环102的情况，即分布在反向偏置PN结隔离环103环绕的空间内的信号传输孔101为2个时，这两个信号传输孔101的信号通道相互耦合。其中一个信号传输孔101的信号通道内的信号和另一个信号传输孔101的信号通道内的信号进行耦合。反向偏置PN结隔离环103内的耗尽层，可以起到对反向偏置PN结隔离环103环绕的空间内部和外部之间的信号传输孔101的隔离和屏蔽作用，以减小转接板中反向偏置PN结隔离环103环绕的空间内部和外部之间的不同信号传输孔101中的信号通道的耦合和串扰。且信号传输孔101中的信号通道内的信号的强度越强，第一导电类型半导体环103A的信号耦合电位的数值越大。空间电荷区内的耗尽层的厚度越厚，反向偏置PN结隔离环103对信号传输孔101的隔离和屏蔽作用越强。此外，信号通道相互耦合的信号传输孔101分布在一个反向偏置PN结隔离环103环绕的空间内，减少了转接板的中反向偏置PN结隔离环103所占的面积，提高了转接板的集成度，且降低了转接板的制作成本。需要说明的是，可以通过设置导电互联线，不同信号传输孔101和同一导电互联线实现电连接，以实现不同信号传输孔101的信号通道相互耦合。本发明实施例对于分布在反向偏置PN结隔离环103环绕的空间内的信号传输孔101的数量不作限定。
在上述技术方案中，反向偏置PN结隔离环103内的耗尽层，可以起到对信号传输孔101的隔离和屏蔽作用，以减小转接板中不同信号传输孔101中的信号通道的耦合和串扰。
可选地，参见图2，信号传输孔101均匀分布在反向偏置PN结隔离环103环绕的空间内。
具体的，信号传输孔101均匀分布在反向偏置PN结隔离环103环绕的空间内，使得信号传输孔101均匀分布在反向偏置PN结隔离103内的耗尽层环绕的空间内，以达到均匀减小转接板中不同信号传输孔101中的信号通道的耦合和串扰的效果。
可选地，参见图2，一反向偏置PN结隔离环103环绕一个绝缘介质隔离环102，信号传输孔101和反向偏置PN结隔离环103同轴设置。
具体的，一反向偏置PN结隔离环103环绕一个绝缘介质隔离环102，信号传输孔101和反向偏置PN结隔离环103同轴设置，以保证信号传输孔101均匀分布在反向偏置PN结隔离103内的耗尽层环绕的空间内，以达到均匀减小转接板中不同信号传输孔101中的信号通道的耦合和串扰的效果。
可选地，第一导电类型包括N型，第二导电类型包括P型，第二导电类型半导体环103B接地。
具体的，第一导电类型半导体环103A为N型半导体环，第二导电类型半导体环103B为P型半导体环，且第一导电类型半导体环103A的电位为信号耦合电位，第二导电类型半导体环接地，以保证第一导电类型半导体环103A和第二导电类型半导体环103B处于反向偏置状态。第一导电类型半导体环103A和第二导电类型半导体环103B界面处存在空间电荷区，空间电荷区内存在耗尽层，空间电荷区内的耗尽层，可以起到对信号传输孔101的隔离和屏蔽作用，以减小转接板中不同信号传输孔101中的信号通道的耦合和串扰。且信号传输孔101中的信号通道内的电信号的强度越强，信号耦合电位的数值越大。空间电荷区内的耗尽层的厚度越厚，反向偏置PN结隔离环103对信号传输孔101的隔离和屏蔽作用越强。
可选地，第一导电类型包括P型，第二导电类型包括N型，第二导电类型半导体环103B接第一电位，第一电位大于第一导电类型半导体环103A的信号耦合电位。
第一导电类型半导体环103A为P型半导体环，第二导电类型半导体环103B为N型半导体环，且第一导电类型半导体环103A的电位为信号耦合电位，第二导电类型半导体环103B接第一电位，以保证第一导电类型半导体环103A和第二导电类型半导体环103B处于反向偏置状态。第一导电类型半导体环103A和第二导电类型半导体环103B构成反向偏置PN结隔离环103，空间电荷区内存在耗尽层，空间电荷区内的耗尽层，可以起到对信号传输孔101的隔离和屏蔽作用，以减小转接板中不同信号传输孔101中的信号通道的耦合和串扰。且信号传输孔101中的信号通道内的电信号的强度越强，第一电位的数值越大。空间电荷区内的耗尽层的厚度越厚，反向偏置PN结隔离环103对信号传输孔101的隔离和屏蔽作用越强。
在上述技术方案中，转接板包括绝缘介质隔离环102和反向偏置PN结隔离环103来减小转接板中不同信号传输孔101中的信号通道的耦合和串扰，下面具体介绍转接板的具体结构。图3是本发明实施例提供的另一种转接板的结构示意图。其中图3b是图3a中B1-B2方向的剖面图。可选地，参见图3，该转接板还包括第一导电类型半导体衬底10，第一导电类型半导体衬底10设置有至少一个通孔10A和至少一个第二导电类型半导体环103B；通孔10A内由外向内依次设置有绝缘介质材料10B和导电柱10C，绝缘介质材料10B构成绝缘介质隔离环102，导电柱10C构成信号传输孔101；一第二导电类型半导体环103B环绕至少一个通孔10A，且和通孔10A间隔预设距离，通孔10A和第二导电类型半导体环103B之间的第一导电类型半导体衬底10构成第一导电类型半导体环103A。
示例性的，第一导电类型半导体衬底10可以选择第一导电类型硅衬底。整个转接板是在第一导电类型硅衬底上完成制作的。通过刻蚀工艺形成通孔10A。在通孔10A的内壁依次设置有绝缘介质材料10B和导电柱10C，绝缘介质材料10B构成绝缘介质隔离环102，导电柱10C构成信号传输孔101。之后可以对第一导电类型硅衬底10、绝缘介质材料10B和导电柱10C的表面进行机械化学抛光直至第一导电类型硅衬底10和通孔10A的表面光滑平整。其中，绝缘介质材料10B构成的绝缘介质隔离环102对导电柱10C构成的信号传输孔101起到隔离和屏蔽作用。且在第一导电类型半导体环103A和信号传输孔101中的信号通道的耦合作用下，第一导电类型半导体环103A的电位为信号耦合电位，且第二导电类型半导体环103B接偏置电位。在第一导电类型半导体环103A和第二导电类型半导体环103B界面处存在空间电荷区，由于第一导电类型半导体环103A和第二导电类型半导体环103B构成的是反向偏置PN结隔离环103，空间电荷区内存在耗尽层，空间电荷区内的耗尽层，可以起到对信号传输孔101的隔离和屏蔽作用，以减小转接板中不同信号传输孔101中的信号通道的耦合和串扰。且信号传输孔101中的信号通道内的信号的强度越强，第一导电类型半导体环103A的信号耦合电位的数值越大。空间电荷区内的耗尽层的厚度越厚，反向偏置PN结隔离环103对信号传输孔101的隔离和屏蔽作用越强。
可选地，第二导电类型半导体环103B的材料包括第二导电类型金属氧化物、第二导电类型元素半导体材料以及第二导电类型化合物半导体材料中的一种或多种。
示例性的，以第一导电类型为N型，第二导电类型为P型为例进行介绍。铝掺杂的氧化锌以及锡掺杂的氧化银等可以作为P型金属氧化物。P型杂质掺杂的硅材料可以作为P型元素半导体材料。P型杂质掺杂的氮化镓材料可以作为P型化合物半导体材料。
需要说明的是，第二导电类型半导体环103B的制备过程可以是在第一导电类型半导体衬底10基础上，进行离子掺杂得到的第二导电类型半导体环103B。也可以是在第一导电类型半导体衬底10刻蚀通孔，在通孔内填充第二导电类型金属氧化物、第二导电类型元素半导体材料以及第二导电类型化合物半导体材料中的一种或多种来形成第二导电类型半导体环103B。
示例性的，导电柱10C的材料可以选择铜和/或铝，其导电性良好，且价格低廉。
在堆叠单个芯片的三维封装结构中，转接板上的信号传输孔101用于实现芯片与芯片之间的信号传输以及芯片和基板之间的信号传输。其中，静电荷会通过信号传输孔101传递给芯片，由于不同芯片的抗静电能力不同，抗静电能力弱的芯片由于静电荷的影响，其芯片性能会受到很大影响。为了解决上述技术问题，本发明实施例提供了如下技术方案：
图4是本发明实施例提供的又一种转接板的结构示意图。其中图4b是图4a中C1-C2方向的一种剖面图。图4c是图4a中C1-C2方向的另一种剖面图。参见图4，该转接板还包括至少一个防静电器件104，位于第一导电类型半导体环103A的表面，防静电器件104包括第一连接端104A和第二连接端104B，第一连接端104A通过导电互联线105连接至信号传输孔101，第二连接端104B通过导电互联线105连接至第二导电类型半导体环103B。
需要说明的是，参见图4，导电互联线105通过穿过钝化层20的导电通孔20A实现与防静电器件104和第一导电类型半导体环103A的耦合连接。
具体的，信号传输孔101的信号通道内存在静电荷时，会通过防静电器件104耦合传递给第二导电类型半导体环103B，由于第二导电类型半导体环103B接偏置电位，当信号传输孔101的信号通道内存在的静电荷大到击穿防静电器件104时，防静电器件104和接偏置电位的第二导电类型半导体环103B形成了垂直的静电荷泄放通道，静电荷通过防静电器件104耦合连接至接偏置电位，可以避免静电荷由信号传输孔101传递给芯片或者基板，影响芯片和芯片封装结构的性能。
可选地，参见图4b，防静电器件104包括反向偏置二极管；反向偏置二极管的第一电极作为第一连接端104A通过导电互联线105连接至信号传输孔101，反向偏置二极管的第二电极作为第二连接端104B通过导电互联线105连接至第二导电类型半导体环103B。
具体的，参见图4b，以第一导电类型为N型，第二导电类型为P型，第二导电类型半导体环接地为例进行介绍。反向偏置二极管包括N型掺杂区104C，采用离子注入的方式在N型掺杂区形成N+区作为第一电极以及第一连接端104A，形成P+区作为第二电极以及第二连接端104B，以保证防静电器件104为反向偏置二极管，信号传输孔101的信号通道内存在的静电荷比较少时，反向偏置二极管处于反向偏置状态，信号传输孔101的信号通道内存在的静电荷过多时，会击穿反向偏置二极管，反向偏置二极管和接偏置电位的第二导电类型半导体环103B形成了垂直的静电荷泄放通道，静电荷通过反向偏置二极管耦合传递给第二导电类型半导体环103B，由于第二导电类型半导体环103B接地，可以避免静电荷由信号传输孔101传递给芯片或者基板，影响芯片和芯片封装结构的性能。需要说明的是，N型掺杂区104C比第一导电类型半导体环103A的载流子浓度大。
可选地，参见图4c，防静电器件104包括金属氧化物半导体场效应管；金属氧化物半导体场效应管的栅极作为第一连接端104A通过导电互联线105连接至信号传输孔101，金属氧化物半导体场效应管的源极或者漏极作为第二连接端104B通过导电互联线105连接至第二导电类型半导体环103B。
具体的，参见图4c，以第一导电类型为N型，第二导电类型半导体环接地为例进行介绍。金属氧化物半导体场效应管包括N型掺杂区104C,采用离子注入的方式在N型掺杂区形成两个P+区以及N+区，其中N+区作为金属氧化物半导体场效应管的栅极，即第一连接端104A。P+区作为金属氧化物半导体场效应管的源极或者漏极，即第二连接端104B。信号传输孔101的信号通道内存在的静电荷比较少时，金属氧化物半导体场效应管处于截止状态，信号传输孔101的信号通道内存在的静电荷过多时，金属氧化物半导体场效应管处于导通状态，金属氧化物半导体场效应管和接偏置电位的第二导电类型半导体环103B形成了垂直的静电荷泄放通道，静电荷通过金属氧化物半导体场效应管耦合传递给第二导电类型半导体环103B，由于第二导电类型半导体环103B接地，可以避免静电荷由信号传输孔101传递给芯片或者基板，影响芯片的性能。
可选地，绝缘介质隔离环102的材料包括氧化硅和/或氧化铝。
具体的，氧化硅和/或氧化铝，属于高介质绝缘材料，可以起到对信号传输孔101的隔离和屏蔽作用。
本发明实施例还提供了一种芯片封装结构。图5为本发明实施例提供的一种芯片封装结构的结构示意图。参见图5，该芯片封装结构包括：基板30，基板30上设置有至少一个焊盘30A；转接板100位于基板30的表面，转接板100如上述技术方案中任意所述的转接板，一信号传输孔101与一焊盘30A耦合连接；芯片40，芯片40位于转接板100远离基板30的一侧，芯片40设置有连接焊盘40A，连接焊盘40A与信号传输孔101耦合连接。
需要说明的是，基板30上的焊盘30A通过穿过钝化层20的导电通孔20A与信号传输孔101耦合连接。芯片40的连接焊盘40A通过穿过钝化层20的导电通孔20A与信号传输孔101耦合连接。可以在基板30上设置导电互联线，不同信号传输孔101和同一导电互联线实现电连接，以实现不同信号传输孔101的信号通道相互耦合连接。
本实施例中的技术方案，转接板100上的信号传输孔101用于实现芯片40与芯片40之间的信号传输以及芯片40和基板30之间的信号传输。在第一导电类型半导体环103A和信号传输孔101中的信号通道的耦合作用下，第一导电类型半导体环103A的电位为信号耦合电位，且第二导电类型半导体环103B接偏置电位。在第一导电类型半导体环103A和第二导电类型半导体环103B界面处存在空间电荷区，由于第一导电类型半导体环103A和第二导电类型半导体环103B构成的是反向偏置PN结隔离环103，空间电荷区内存在耗尽层，空间电荷区内的耗尽层，可以起到对信号传输孔101的隔离和屏蔽作用，以减小转接板中不同信号传输孔101中的信号通道的耦合和串扰。且信号传输孔101中的信号通道内的信号的强度越强，第一导电类型半导体环103A的信号耦合电位的数值越大。空间电荷区内的耗尽层的厚度越厚，反向偏置PN结隔离环103对信号传输孔101的隔离和屏蔽作用越强。
本领域普通技术人员可以理解，上文中所公开方法中的全部或某些步骤、系统、设备中的功能模块/单元可以被实施为软件、固件、硬件及其适当的组合。
在硬件实施方式中，在以上描述中提及的功能模块/单元之间的划分不一定对应于物理组件的划分；例如，一个物理组件可以具有多个功能，或者一个功能或步骤可以由若干物理组件合作执行。某些物理组件或所有物理组件可以被实施为由处理器，如中央处理器、数字信号处理器或微处理器执行的软件，或者被实施为硬件，或者被实施为集成电路，如专用集成电路。这样的软件可以分布在计算机可读介质上，计算机可读介质可以包括计算机存储介质(或非暂时性介质)和通信介质(或暂时性介质)。如本领域普通技术人员公知的，术语计算机存储介质包括在用于存储信息(诸如计算机可读指令、数据结构、程序模块或其他数据)的任何方法或技术中实施的易失性和非易失性、可移除和不可移除介质。计算机存储介质包括但不限于RAM、ROM、EEPROM、闪存或其他存储器技术、CD-ROM、数字多功能盘(DVD)或其他光盘存储、磁盒、磁带、磁盘存储或其他磁存储装置、或者可以用于存储期望的信息并且可以被计算机访问的任何其他的介质。此外，本领域普通技术人员公知的是，通信介质通常包含计算机可读指令、数据结构、程序模块或者诸如载波或其他传输机制之类的调制数据信号中的其他数据，并且可包括任何信息递送介质。
以上参照附图说明了本发明的优选实施例，并非因此局限本发明的权利范围。本领域技术人员不脱离本发明的范围和实质内所作的任何修改、等同替换和改进，均应在本发明的权利范围之内。

Claims (11)

1.一种转接板，其特征在于，包括：
至少一个信号传输孔；
至少一个绝缘介质隔离环，一所述绝缘介质隔离环包围一所述信号传输孔；
至少一个反向偏置PN结隔离环，一所述反向偏置PN结隔离环环绕至少一个所述绝缘介质隔离环，所述反向偏置PN结隔离环包括由内向外的第一导电类型半导体环和第二导电类型半导体环，其中所述第二导电类型半导体环接偏置电位。
2.根据权利要求1所述的转接板，其特征在于，分布在所述反向偏置PN结隔离环环绕的空间内的所述信号传输孔的信号通道相互耦合。
3.根据权利要求1所述的转接板，其特征在于，所述信号传输孔均匀分布在所述反向偏置PN结隔离环环绕的空间内。
4.根据权利要求1所述的转接板，其特征在于，一所述反向偏置PN结隔离环环绕一个所述绝缘介质隔离环，所述信号传输孔和所述反向偏置PN结隔离环同轴设置。
5.根据权利要求1所述的转接板，其特征在于，所述第一导电类型包括N型，所述第二导电类型包括P型，所述第二导电类型半导体环接地。
6.根据权利要求1所述的转接板，其特征在于，还包括第一导电类型半导体衬底，所述第一导电类型半导体衬底设置有至少一个通孔和至少一个所述第二导电类型半导体环；
所述通孔内由外向内依次设置有绝缘介质材料和导电柱，所述绝缘介质材料构成所述绝缘介质隔离环，所述导电柱构成所述信号传输孔；
一所述第二导电类型半导体环环绕至少一个所述通孔，且和所述通孔间隔预设距离，所述通孔和所述第二导电类型半导体环之间的第一导电类型半导体衬底构成所述第一导电类型半导体环。
7.根据权利要求1所述的转接板，其特征在于，还包括至少一个防静电器件，位于所述第一导电类型半导体环的表面，所述防静电器件包括第一连接端和第二连接端，所述第一连接端通过导电互联线连接至信号传输孔，所述第二连接端通过导电互联线连接至所述第二导电类型半导体环。
8.根据权利要求7所述的转接板，其特征在于，所述防静电器件包括反向偏置二极管；所述反向偏置二极管的第一电极作为所述第一连接端通过导电互联线连接至信号传输孔，所述反向偏置二极管的第二电极作为所述第二连接端通过导电互联线连接至所述第二导电类型半导体环。
9.根据权利要求7所述的转接板，其特征在于，所述防静电器件包括金属氧化物半导体场效应管；
所述金属氧化物半导体场效应管的栅极作为所述第一连接端通过导电互联线连接至信号传输孔，所述金属氧化物半导体场效应管的源极或者漏极作为所述第二连接端通过导电互联线连接至所述第二导电类型半导体环。
10.根据权利要求1所述的转接板，其特征在于，所述绝缘介质隔离环的材料包括氧化硅和/或氧化铝。
11.一种芯片封装结构，其特征在于，包括：
基板，所述基板上设置有至少一个焊盘；
转接板位于所述基板的表面，所述转接板如权利要求1-10任一所述的转接板，一信号传输孔与一所述焊盘耦合连接；
芯片，所述芯片位于所述转接板远离所述基板的一侧，所述芯片设置有连接焊盘，所述连接焊盘与所述信号传输孔耦合连接。
CN202010576336.8A 2020-06-22 2020-06-22 一种转接板以及芯片封装结构 Pending CN113903718A (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202010576336.8A CN113903718A (zh) 2020-06-22 2020-06-22 一种转接板以及芯片封装结构
JP2022578788A JP2023530363A (ja) 2020-06-22 2021-05-27 インターポーザ及びチップパッケージ構造
US18/011,500 US20230290713A1 (en) 2020-06-22 2021-05-27 Interposer and chip package structure
PCT/CN2021/096384 WO2021258981A1 (zh) 2020-06-22 2021-05-27 一种转接板以及芯片封装结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010576336.8A CN113903718A (zh) 2020-06-22 2020-06-22 一种转接板以及芯片封装结构

Publications (1)

Publication Number Publication Date
CN113903718A true CN113903718A (zh) 2022-01-07

Family

ID=79186568

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010576336.8A Pending CN113903718A (zh) 2020-06-22 2020-06-22 一种转接板以及芯片封装结构

Country Status (4)

Country Link
US (1) US20230290713A1 (zh)
JP (1) JP2023530363A (zh)
CN (1) CN113903718A (zh)
WO (1) WO2021258981A1 (zh)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8492903B2 (en) * 2011-06-29 2013-07-23 International Business Machines Corporation Through silicon via direct FET signal gating
CN103165479B (zh) * 2013-03-04 2015-10-14 华进半导体封装先导技术研发中心有限公司 多芯片系统级封装结构的制作方法
CN105633040B (zh) * 2016-02-29 2018-04-27 西安理工大学 一种基于pn结的硅通孔结构及其制作方法

Also Published As

Publication number Publication date
WO2021258981A1 (zh) 2021-12-30
JP2023530363A (ja) 2023-07-14
US20230290713A1 (en) 2023-09-14

Similar Documents

Publication Publication Date Title
US4831430A (en) Optical semiconductor device and method of manufacturing the same
US9214488B2 (en) Solid state imaging device
CN102738245B (zh) 带有嵌入式伪栅电极的二极管
JP4970979B2 (ja) 半導体装置
US7666751B2 (en) Method of forming a high capacitance diode and structure therefor
KR102615816B1 (ko) 광검출 소자 및 그 제조 방법
US20090267154A1 (en) Mos comprising substrate potential elevating circuitry for esd protection
US6392266B1 (en) Transient suppressing device and method
US6690078B1 (en) Shielded planar dielectrically isolated high speed pin photodiode and method for producing same
JP2007067012A (ja) 半導体装置
CN104465647A (zh) 堆叠的保护装置及相关制造方法
CN111628034A (zh) 光电探测装置的制造方法
KR101083001B1 (ko) 정전기 보호용 반도체 소자 및 그 제조 방법
US7719118B2 (en) Semiconductor chip scale package incorporating through-vias electrically connected to a substrate and other vias that are isolated from the substrate, and method of forming the package
CN113903718A (zh) 一种转接板以及芯片封装结构
JP2007019413A (ja) 保護回路用半導体装置
CN110571213A (zh) 静电放电防护元件
EP0573921A2 (en) Semiconductor device having a semiconductor film of low oxygen concentration
US20090102011A1 (en) Semiconductor device with a noise prevention structure
KR101588865B1 (ko) 반도체 소자 및 그 제조 방법
WO2022139088A1 (ko) 쇼트키 배리어 다이오드 수동소자 및 그 제조 방법
JPH02148852A (ja) 半導体装置およびその製造方法
US11817403B2 (en) Electrostatic discharge (ESD) array with circuit controlled switches
US20240097052A1 (en) Systems and methods for stacked sensors with electrical insulation
CN112185955B (zh) 垂直式双极性晶体管装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination