CN113900468A - 一种修调电路及集成电路 - Google Patents

Abstract

本申请提供了一种修调电路及集成电路，修调电路包括：带隙基准模块，用于产生内部基准电压；电压缓冲器模块，其输入端连接带隙基准模块的输出端；比较器模块，比较器模块的正、负输入端分别连接电压缓冲器模块的输出端以及输入外部标准电压；逻辑修调模块，连接用于产生测试信号的振荡器，且振荡器接入触发测试信号；比较器模块的输出端与电压缓冲器模块均连接逻辑修调模块；逻辑修调模块用于根据比较器模块的输出结果判断电压缓冲器模块当前输出的电压是否为目标基准电压，并根据判断结果输出修调控制信号，以控制电压缓冲器模块自动调节当前输出的电压。本申请解决了现有集成电路的修调方式会降低成品良率的问题。

Description

一种修调电路及集成电路

技术领域

本申请涉及集成电路技术领域，特别涉及一种修调电路及集成电路。

背景技术

集成电路在生产中通常存在片间偏差问题，为了保证产品良率，需要对芯片进行测试和修调。目前在成品测试中需要用到中测机台，且需要花费时间对正片IC进行扫描测试、计算修调值、灌注信号烧断三个步骤，这种测试和修调方式只能在产品还未进行封装时进行，不仅占用了中测资源，延长了测试和修调时间，增加芯片的成本，而且产品修调后再进行封装可能会受到封装应力影响而导致修调后的芯片参数发生偏差，从而降低成品良率。

发明内容

本申请实施例提供一种修调电路及集成电路，解决了现有集成电路的修调方式会降低成品良率的问题。

本发明是这样实现的，一种修调电路，包括：

带隙基准模块，所述带隙基准模块用于产生内部基准电压；

电压缓冲器模块，所述电压缓冲器模块的输入端连接所述带隙基准模块的输出端；

比较器模块，所述比较器模块的正输入端连接所述电压缓冲器模块的输出端，所述比较器模块的负输入端输入外部标准电压；

逻辑修调模块，所述逻辑修调模块连接用于产生测试信号的振荡器，且所述振荡器接入触发测试信号；

所述比较器模块的输出端连接所述逻辑修调模块，所述逻辑修调模块的输出端与所述电压缓冲器模块连接；

所述逻辑修调模块用于根据所述比较器模块的输出结果判断所述电压缓冲器模块当前输出的电压是否为目标基准电压，并根据判断结果输出修调控制信号，以控制所述电压缓冲器模块自动调节当前输出的电压。

根据本申请实施例提供的修调电路，带隙基准模块输出的内部基准电压会经过电压缓冲器模块进入比较器模块，比较器模块会对电压缓冲器模块输出的电压和外部标准电压进行比较，逻辑修调模块会判断比较器模块的输出结果是高电平还是低电平，并随之判断出当前电压缓冲器模块输出的电压是否是目标基准电压，得到修调控制信号来控制当前电压缓冲器模块输出的电压得到调节；本申请只需要接入一路触发测试信号即可进入修调模式，且自动完成内部基准电压的修调，免去了传统的成品测试步骤，从而可以在电路封装后进行修调，极大的提高了成品良率。

在其中一个实施例中，所述振荡器为恒压振荡器，所述恒压振荡器用于产生恒压测试信号。

在其中一个实施例中，所述测试信号为时钟信号。

在其中一个实施例中，所述电压缓冲器模块包括串联连接的至少两个修调电阻，所述至少两个修调电阻的一端连接所述带隙基准模块的输出端，另一端接地；

每相邻两个修调电阻之间的线路上连接一开关，所述开关连接所述比较器模块的正输入端。

在其中一个实施例中，所述逻辑修调模块包括逻辑判断模块和修调烧录模块；

所述逻辑判断模块连接用于产生测试信号的振荡器，且所述比较器模块的输出端连接所述逻辑判断模块；

所述逻辑判断模块用于根据所述比较器模块的输出结果判断所述电压缓冲器模块当前输出的电压是否为目标基准电压，并根据判断结果输出逻辑控制信号；

所述修调烧录模块分别与所述逻辑判断模块的输出端和所述电压缓冲器模块连接，所述修调烧录模块用于根据所述逻辑控制信号生成修调信号，以控制所述电压缓冲器模块自动调节当前输出的电压。

在其中一个实施例中，所述逻辑判断模块包括若干个串联的移位寄存器，所述时钟信号接入所述移位寄存器中。

在其中一个实施例中，所述修调烧录模块包括熔丝，所述修调烧录模块输出的修调信号用于控制烧断所述熔丝或者用于控制所述开关打开或关闭，以使所述电压缓冲器模块当前输出的电压得到调节。

在其中一个实施例中，在修调过程中，所述电压缓冲器模块输出的电压从最小值开始依次增大。

在其中一个实施例中，还包括线性稳压器，所述线性稳压器的输入端连接所述带隙基准模块的输出端，所述线性稳压器的输出端连接所述电压缓冲器模块的输入端。

本申请实施例还提供了一种集成电路，包括如上述任一实施例所述的修调电路。

本申请提供的修调电路及集成电路的有益效果在于：本申请直接跳过中测步骤，可以在电路封装后进行测试和修调，并且只需要通过一个引脚灌入触发测试信号，就可以自动实现修调功能，缩短了产品开发周期，提高了成品良率；通过恒压振荡器产生恒压测试信号，在不同的工作电压下可以确保修调烧断熔丝的准确率。

附图说明

图1是本申请实施例提供的修调电路的模块示意图。

图2是本申请实施例提供的修调电路的电路示意图。

图3是本申请实施例提供的修调电路的逻辑判断模块和修调烧录模块的电路示意图。

图4是本申请实施例中包括三个串联的移位寄存器的逻辑判断模块和修调烧录模块的电路示意图。

图5是本申请实施例提供的修调电路的电压缓冲器模块的电路示意图。

图6是本申请实施例提供的修调电路的恒压振荡器的一种电路示意图。

图7是本申请实施例提供的修调电路的恒压振荡器的另一种电路示意图。

附图标记：10、带隙基准模块；

20、电压缓冲器模块；21、修调电阻；22、开关；

30、比较器模块；

40、逻辑修调模块；41、逻辑判断模块；42、修调烧录模块；411、移位寄存器；421、熔丝；

50、振荡器；

60、线性稳压器。

具体实施方式

为了使本发明的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本发明进行进一步详细说明。应当理解，此处所描述的具体实施例仅仅用以解释本发明，并不用于限定本发明。

本申请实施例提供一种修调电路及集成电路，解决了现有集成电路的修调方式会降低成品良率的问题。

参考图1-图2，本申请实施例提供的修调电路包括带隙基准模块10，带隙基准模块10用于产生内部基准电压；电压缓冲器模块20，电压缓冲器模块20的输入端连接带隙基准模块10的输出端；比较器模块30，比较器模块30的正输入端连接电压缓冲器模块20的输出端，比较器模块30的负输入端输入外部标准电压Vcs；逻辑修调模块40，逻辑修调模块40连接用于产生测试信号的振荡器50，且振荡器50接入触发测试信号EN；比较器模块30的输出端连接逻辑修调模块40，逻辑修调模块40的输出端与电压缓冲器模块20连接；逻辑修调模块40用于根据比较器模块30的输出结果判断电压缓冲器模块20当前输出的电压是否为目标基准电压，并根据判断结果输出修调控制信号，以控制电压缓冲器模块20自动调节当前输出的电压。

根据本申请实施例提供的修调电路，带隙基准模块10输出的内部基准电压会经过电压缓冲器模块20进入比较器模块30，比较器模块30会对电压缓冲器模块20输出的电压和外部标准电压Vcs进行比较，逻辑修调模块40会判断比较器模块30的输出结果是高电平还是低电平，并随之判断出当前电压缓冲器模块20输出的电压是否是目标基准电压，得到修调控制信号来控制当前电压缓冲器模块20输出的电压得到调节；本申请只需要接入一路触发测试信号EN即可进入修调模式，且自动完成内部基准电压的修调，免去了传统的成品测试步骤，从而可以在电路封装后进行修调，极大的提高了成品良率。

需要说明的是，上述测试信号为时钟信号。时钟信号(Clock Signal，简称CLK)是时序逻辑的基础，用于决定逻辑单元中的状态何时更新，是有固定周期并与运行无关的信号量。将时钟信号CLK接入逻辑修调模块40可以使逻辑修调模块40在判断完当前电压缓冲器模块20输出的电压不为目标基准电压之后进入下一个状态，也就是当前电压缓冲器模块20输出的电压得到调整，逻辑修调模块40再一次判断调整后的电压是否为目标基准电压，这样可以自动遍历电压缓冲器模块20输出的所有档位的电压，实现自动修调的功能。

可以理解的是，上述触发测试信号EN是用来触发逻辑修调模块40进入测试模式的信号，即触发振荡器50产生测试信号，触发测试信号EN可以是电压信号，这里的触发测试信号EN可以从产品的复用引脚接入，极大的减少了需要设置的引脚个数，使得本实施例的修调电路更适合少引脚的产品应用。

在其中一个实施例中，参考图6-图7，振荡器50为恒压振荡器，恒压振荡器用于产生恒压测试信号。

由于振荡器50的输出频率通常都会受到电源电压变化的影响，在振荡器50产生时钟信号时，很可能会在不同的电源电压下得到不同的时钟周期，如果时钟周期过大，可能会对电路造成过修调现象，如果时钟周期过小，可能会使熔丝421没有烧断，这两种情况都可能造成芯片修调的良率变低。因此本申请实施例采用恒压振荡器产生内部修调用的时钟信号，采用环形振荡器的同时，用一个电压钳位电路作为振荡器50的电源，保证在不同的电压下，振荡器50的电源电压基本保持不变，从而确保振荡器50的输出频率稳定，在不同的工作电压下可以确保修调烧断熔丝421的准确率。

在其中一个实施例中，参考图5，电压缓冲器模块20包括串联连接的至少两个修调电阻21，至少两个修调电阻21的一端连接带隙基准模块10的输出端，另一端接地；每相邻两个修调电阻21之间的线路上连接一开关22，开关22连接比较器模块30的正输入端。

需要说明的是，串联连接两个修调电阻21时就有一个开关22，则电压缓冲器模块20输出的电压的档位就有一个，即电压缓冲器模块20输出的电压的档位个数与开关22的个数相等，参考图5，修调电阻21设置有四个，开关22有三个，每次只控制其中一个开关22关闭，另外两个开关22打开，这样关闭的开关22与带隙基准模块10的输出端之间的若干个修调电阻21串联在一起形成有效修调电阻，关闭的开关22与地之间的若干个修调电阻21串联在一起形成分压电阻，逻辑修调模块40将生成的修调控制信号输入电压缓冲器模块20，就可以控制不同的开关22关闭从而有效的控制有效修调电阻的阻值，进而控制电压缓冲器模块20输出的电压的调节。

参考图1，可选的，逻辑修调模块40包括逻辑判断模块41和修调烧录模块42；逻辑判断模块41连接用于产生测试信号的振荡器50，且比较器模块30的输出端连接逻辑判断模块41；逻辑判断模块41用于根据比较器模块30的输出结果判断电压缓冲器模块20当前输出的电压是否为目标基准电压，并根据判断结果输出逻辑控制信号；修调烧录模块42分别与逻辑判断模块41的输出端和电压缓冲器模块20连接，修调烧录模块42用于根据逻辑控制信号生成修调信号，以控制电压缓冲器模块20自动调节当前输出的电压。

可选的，逻辑判断模块41包括若干个串联的移位寄存器411，时钟信号接入移位寄存器411中。

在数字电路中，用来存放二进制数据或代码的电路称为寄存器。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移，数据既可以并行输入、并行输出，也可以串行输入、串行输出，还可以并行输入、串行输出，串行输入、并行输出，十分灵活，用途也很广。移位寄存器411不仅能寄存数据，而且能在时钟信号的作用下使其中的数据依次左移或右移。通过移位寄存器411的设置可以使逻辑判断模块41依次从小到达遍历电压缓冲器模块20输出的电压所有档位的值，从而自动修调内部基准电压。

可以理解的是，开关22的个数与移位寄存器411的个数相等。开关22的个数就相当于电压缓冲器模块20输出的电压的可调节档位个数，移位寄存器411设置有若干个，每一个移位寄存器411都与修调烧录模块42连接，形成的若干个电路分别与逻辑判断模块41判断电压缓冲器模块20输出的不同档位下的电压是否与目标基准电压对应，若干个移位寄存器411依次被触发，也就是逻辑判断模块41依次判断电压缓冲器模块20输出的不同档位下的电压是否为目标基准电压。参考图4，移位寄存器411设置有三个，且三个移位寄存器411串联，每一个移位寄存器411都与修调烧录模块42连接，图4中将时钟信号CLK和比较器模块30输出的信号VOC输入逻辑判断模块41，移位寄存器411输出信号PT,逻辑判断模块41生成逻辑控制信号Trim，将PT信号和Trim信号输入修调烧录模块42，生成修调信号Tx，示例性的，图4中的移位寄存器411有三个，分别输出信号PT1、PT2和PT3，每一次只有一个移位寄存器411的输出信号输入修调烧录模块42，修调烧录模块42对应会生成修调信号Tx1、Tx2和Tx3，这样可以对电压缓冲器模块20输出的每一个档位的电压都进行独立判断，当某一个档位的电压为目标基准电压时可以将该电压保持固定不变，不被上下电或其他任何状态所干扰。

在其中一个实施例中，参考图3，修调烧录模块42包括熔丝421，修调烧录模块42输出的修调信号用于控制烧断熔丝421或者用于控制开关22打开或关闭，以使电压缓冲器模块20当前输出的电压得到调节。

通过以上设置，当逻辑判断模块41判断比较器模块30的输出信号VOC为高电平时，就说明当前电压缓冲器模块20输出的电压是目标基准电压，则修调烧录模块42就会控制熔丝421烧断，以将电压缓冲器模块20输出的电压固定为目标基准电压不变，完成修调；当逻辑判断模块41判断比较器模块30的输出信号VOC为低电平时，就说明当前电压缓冲器模块20输出的电压不是目标基准电压，则修调烧录模块42就会输出修调信号Tx控制开关22打开或关闭，以使有效修调电阻发生变化，从而改变电压缓冲器模块20输出的电压的值，然后逻辑判断模块41再一次判断调节后的电压是否为目标基准电压，重复上述步骤直到找出目标基准电压为止，然后再将熔丝421烧断，将电压缓冲器模块20输出的电压固定为目标基准电压不变，完成修调；整个修调过程可以在电路内部自动完成，极大的缩短了产品的开发周期。

可选的，在修调过程中，电压缓冲器模块20输出的电压从最小值开始依次增大。

通过以上设置，开始修调时，电压缓冲器模块20第一次输出的电压的值为电压缓冲器模块20输出的最小档位的电压，本实施例中修调过程可以分为三种，分别为：开始修调时，电压缓冲器模块20第一次输出电压后，比较器模块30的输出信号VOC为高电平，说明当前电压缓冲器模块20输出的电压为目标基准电压，修调烧录模块42就会控制熔丝421烧断，以将电压缓冲器模块20输出的电压固定为目标基准电压不变，完成修调，由于当前的电压为电压缓冲器模块20输出的最小档位的电压，因此就不需要再对其他档位的电压进行判断了，这样大大的减少了修调的周期，提高了产品的研发效率。开始修调时，电压缓冲器模块20第一次输出电压后，比较器模块30的输出信号VOC为低电平，说明当前电压缓冲器模块20输出的电压不是目标基准电压，修调烧录模块42就会控制开关22打开或关闭，以使有效修调电阻发生变化，从而改变电压缓冲器模块20输出的电压的值，逻辑判断模块41会跳转到下一个状态继续判断，由此遍历重复上述逻辑，直到比较器模块30的输出信号VOC由低电平变为高电平，交由逻辑判断模块41判断后输出到修调烧录模块42，修调烧录模块42将对应的熔丝421烧断，并将当前的电压保持固定给电压缓冲器模块20，修调动作完成。遍历电压缓冲器模块20输出的所有档位的电压之后，比较器模块30的输出信号VOC依然为低电平，此时就将电压缓冲器模块20输出的最大档位的电压确认为目标基准电压，并烧断熔丝421，将电压缓冲器模块20输出的电压固定为最大档位的电压，完成修调。

参考图1-图2，修调电路还包括线性稳压器60，线性稳压器60的输入端连接带隙基准模块10的输出端，线性稳压器60的输出端连接电压缓冲器模块20的输入端。

线性稳压器60(Linear Regulator)使用在其线性区域内运行的晶体管或FET，从应用的输入电压中减去超额的电压，产生经过调节的输出电压。其产品均采用小型封装，具有出色的性能，并且提供热过载保护、安全限流等增值特性，关断模式还能大幅降低功耗。本申请实施例在带隙基准模块10和电压缓冲器模块20之间设置线性稳压器60可以保持带隙基准模块10输入到电压缓冲器模块20的电压保持稳定，有利于电压缓冲器模块20对输出的电压进行准确的调节。

本申请实施例还提供了一种集成电路，包括如上述任一实施例中的修调电路。

本申请实施例的集成电路采用了修调电路，直接跳过中测步骤，可以在电路封装后进行测试和修调，并且只需要通过一个引脚灌入触发测试信号，就可以自动实现修调功能，缩短了产品开发周期，提高了成品良率；通过恒压振荡器产生恒压测试信号，在不同的工作电压下可以确保修调烧断熔丝421的准确率。

以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种修调电路，其特征在于，包括：

带隙基准模块(10)，所述带隙基准模块(10)用于产生内部基准电压；

电压缓冲器模块(20)，所述电压缓冲器模块(20)的输入端连接所述带隙基准模块(10)的输出端；

比较器模块(30)，所述比较器模块(30)的正输入端连接所述电压缓冲器模块(20)的输出端，所述比较器模块(30)的负输入端输入外部标准电压；

逻辑修调模块(40)，所述逻辑修调模块(40)连接用于产生测试信号的振荡器(50)，且所述振荡器(50)接入触发测试信号；

所述比较器模块(30)的输出端连接所述逻辑修调模块(40)，所述逻辑修调模块(40)的输出端与所述电压缓冲器模块(20)连接；

所述逻辑修调模块(40)用于根据所述比较器模块(30)的输出结果判断所述电压缓冲器模块(20)当前输出的电压是否为目标基准电压，并根据判断结果输出修调控制信号，以控制所述电压缓冲器模块(20)自动调节当前输出的电压。

2.根据权利要求1所述的修调电路，其特征在于，所述振荡器(50)为恒压振荡器，所述恒压振荡器用于产生恒压测试信号。

3.根据权利要求1或2所述的修调电路，其特征在于，所述测试信号为时钟信号。

4.根据权利要求3所述的修调电路，其特征在于，所述电压缓冲器模块(20)包括串联连接的至少两个修调电阻(21)，所述至少两个修调电阻(21)的一端连接所述带隙基准模块(10)的输出端，另一端接地；

每相邻两个修调电阻(21)之间的线路上连接一开关(22)，所述开关(22)连接所述比较器模块(30)的正输入端。

5.根据权利要求4所述的修调电路，其特征在于，所述逻辑修调模块(40)包括逻辑判断模块(41)和修调烧录模块(42)；

所述逻辑判断模块(41)连接用于产生测试信号的振荡器(50)，且所述比较器模块(30)的输出端连接所述逻辑判断模块(41)；

所述逻辑判断模块(41)用于根据所述比较器模块(30)的输出结果判断所述电压缓冲器模块(20)当前输出的电压是否为目标基准电压，并根据判断结果输出逻辑控制信号；

所述修调烧录模块(42)分别与所述逻辑判断模块(41)的输出端和所述电压缓冲器模块(20)连接，所述修调烧录模块(42)用于根据所述逻辑控制信号生成修调信号，以控制所述电压缓冲器模块(20)自动调节当前输出的电压。

6.根据权利要求5所述的修调电路，其特征在于，所述逻辑判断模块(41)包括若干个串联的移位寄存器(411)，所述时钟信号接入所述移位寄存器(411)中。

7.根据权利要求5所述的修调电路，其特征在于，所述修调烧录模块(42)包括熔丝(421)，所述修调烧录模块(42)输出的修调信号用于控制烧断所述熔丝(421)或者用于控制所述开关(22)打开或关闭，以使所述电压缓冲器模块(20)当前输出的电压得到调节。

8.根据权利要求4-7任一项所述的修调电路，其特征在于，在修调过程中，所述电压缓冲器模块(20)输出的电压从最小值开始依次增大。

9.根据权利要求8所述的修调电路，其特征在于，还包括线性稳压器(60)，所述线性稳压器(60)的输入端连接所述带隙基准模块(10)的输出端，所述线性稳压器(60)的输出端连接所述电压缓冲器模块(20)的输入端。

10.一种集成电路，其特征在于，包括如权利要求1-9任一项所述的修调电路。

Images