CN113872573A - 一种低功耗低延迟的离散时间模拟电压比较器 - Google Patents
一种低功耗低延迟的离散时间模拟电压比较器 Download PDFInfo
- Publication number
- CN113872573A CN113872573A CN202110962568.1A CN202110962568A CN113872573A CN 113872573 A CN113872573 A CN 113872573A CN 202110962568 A CN202110962568 A CN 202110962568A CN 113872573 A CN113872573 A CN 113872573A
- Authority
- CN
- China
- Prior art keywords
- phi
- output
- input
- nand
- stage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims description 18
- 230000003321 amplification Effects 0.000 claims description 16
- 238000003199 nucleic acid amplification method Methods 0.000 claims description 16
- 230000000630 rising effect Effects 0.000 claims description 14
- 101150070189 CIN3 gene Proteins 0.000 claims description 9
- 101150110971 CIN7 gene Proteins 0.000 claims description 9
- 101150110298 INV1 gene Proteins 0.000 claims description 9
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 claims description 9
- 101100286980 Daucus carota INV2 gene Proteins 0.000 claims description 6
- 101100397045 Xenopus laevis invs-b gene Proteins 0.000 claims description 6
- 101100508840 Daucus carota INV3 gene Proteins 0.000 claims description 3
- 238000000034 method Methods 0.000 claims description 3
- 230000001934 delay Effects 0.000 claims description 2
- 230000000694 effects Effects 0.000 abstract description 2
- 238000010586 diagram Methods 0.000 description 6
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
- H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
- H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
- H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Manipulation Of Pulses (AREA)
Abstract
本发明公开了一种低功耗低延迟的离散时间模拟电压比较器，该离散时间模拟电压比较器的结构包括时序产生模块和比较器主体模块，该比较器可对带有复位的离散信号进行实时比较，并在离散信号复位前输出该周期的比较结果，从而达到低延迟的比较。本发明使得在处理离散信号的时候可在不提高时钟频率的基础上对离散信号进行近乎实时的比较，从而达到低功耗低延迟的效果。
Description
技术领域
本发明涉及一种低功耗低延迟的离散时间模拟电压比较器，属于集成电路领域。
背景技术
离散时间模拟电压比较器作为一种常见电路，广泛应用于各种模拟电路及数模混合电路中。随着应用系统对于系统的延迟以及功耗要求的不断提高，当前电路中的离散时间模拟电压比较器的延迟以及功耗已经不能满足当前系统的需求，所以探索低延迟的低功耗的离散时间模拟电压比较器已经是模拟集成电路设计领域亟待解决的技术问题之一。
发明内容
本发明的目的在于克服上述缺陷，提供一种低功耗低延迟的离散时间模拟电压比较器，该离散时间模拟电压比较器的结构包括时序产生模块和比较器主体模块，该比较器可对带有复位的离散信号进行实时比较，并在离散信号复位前输出该周期的比较结果，从而达到低延迟的比较。本发明使得在处理离散信号的时候可在不提高时钟频率的基础上对离散信号进行近乎实时的比较，从而达到低功耗低延迟的效果。
为实现上述发明目的，本发明提供如下技术方案：
一种低功耗低延迟的离散时间模拟电压比较器，包括时序产生模块和比较器模块；
所述时序产生模块，基于外部时钟输入CLK_IN产生五个不同相位的时钟Φ1，Φ2，Φ1N1，Φ1N2，Φ3；所述Φ1与Φ2是两相不交叠时钟，延迟时钟Φ1N1和延迟时钟Φ1N2是Φ1的反相信号，Φ1N1与Φ1N2均超前于Φ2，且Φ1N1超前于Φ1N2；Φ3为反相脉冲信号，Φ3下降沿与Φ1N1的下降沿对齐；
比较器模块，用于在Φ1相位下对输入的离散信号VINP和VINN进行比较，并在复位时钟Φ2前利用Φ1N1上升沿与Φ1N2上升沿之间的时间差输出当前周期的比较结果；用于在Φ2相位下保持当前周期比较结果的输出，并在Φ2相位结束后利用Φ3进行补偿，保持当前周期比较结果直至当前周期结束。
进一步的，所述比较器主体模块包括电容C1和C2，晶体管NM11和NM12，预放大级，缓冲级和锁存输出级；
预放大级用于在Φ1为高电平时放大输入的离散信号VINP和VINN，并将放大后的离散信号传输至缓冲级；
缓冲级用于在Φ1N1为高电平时，利用Φ1N1上升沿与Φ1N2上升沿之间的时间差将比较结果传输到锁存输出级；
锁存输出级用于在Φ1N1上升沿与Φ1N2上升沿之间的时间差内输出比较结果并在Φ1为低电平时锁存当前周期的比较结果；
电容C1和C2用于消除预放大级的输入端失调；
NM11和NM12作为开关使Φ2高电平时对预放大器的输出进行复位。
进一步的，所述预放大级包括PMOS晶体管PM1-PM3与NMOS晶体管NM1-NM4；PM1为预放大器提供电流偏置；PM2与PM3为比较器模块的输入管，Φ1为高电平时离散信号VINP和VINN通过PM2与PM3输入预放大级；NM1-NM4为预放大级的负载，NMOS晶体管NM2与NM3为交叉耦合结构，NMOS晶体管NM1与NM4用于提高预放大级的增益。
进一步的，所述缓冲级包括PMOS晶体管PM4-PM9和NMOS晶体管NM5-NM7；NM5与NM6为缓冲级的输入，NM7为缓冲级提供电流偏置；PMOS晶体管PM6与PM7作为缓冲级的第一级开关，在Φ1N2为低时导通，PMOS晶体管PM4与PM5作为缓冲级的第二级开关，在Φ1N1为低时导通，PMOS晶体管PM8与PM9作为缓冲级的上拉开关，在Φ3为低的时候导通。
进一步的，所述锁存输出级包括PMOS晶体管PM10-PM11，NMOS晶体管NM8-NM10，反相器INV1-INV4和RS触发器；PM10-PM11和NM8-NM10共同用于锁存当前周期的比较结果，其中PM10，PM11，NM8和NM9为锁存输出级的交叉耦合负载，NM10作为开关，为锁存输出级提供下拉电流；所述RS触发器由二输入与非门NAND1与NAND2构成。
进一步的，所述时序产生模块包括反相器INV1-INV31，二输入与非门NAND1-NAND3；反相器INV1-INV17与二输入与非门NAND1与NAND2对输入时钟CLK_IN进行处理产生两路两相不交叠时钟Φ1与Φ2；反相器INV18，INV28，INV29用于基于两相不交叠时钟Φ1与Φ2产生时钟Φ1N1；反相器INV18，INV20-INV23，INV30和INV31用于基于两相不交叠时钟Φ1与Φ2产生时钟Φ1N2；反相器INV18-INV27与二输入与非门NAND3用于产生时钟Φ3。
进一步的，所述预放大级包括PMOS晶体管PM1-PM3与NMOS晶体管NM1-NM4；PM1的源端接电源，PM1的栅端接直流偏置VBP，PM1的漏端接PM2的源端与PM3的源端，PM2的栅端和PM3的栅端分别接离散信号VINP或VINN，PM2的漏端接NM1,NM2的漏端与电容C1的正极板，PM3的漏端接NM3,NM4的漏端与电容C2的正极板，NM1,NM2,NM3,NM4的源端均接地；
所述缓冲级包括PMOS晶体管PM4-PM9和NMOS晶体管NM5-NM7；锁存输出级包括PMOS晶体管PM10-PM11，NMOS晶体管NM8-NM10，反相器INV1-INV4和RS触发器；所述RS触发器由二输入与非门NAND1与NAND2构成；电容C1的负极板接NM11的源端与NM6的栅端，NM11的栅端接时钟信号Φ2，NM11的漏端接直流电平VREF；电容C2的负极板接NM12的源端与NM5的栅端，NM12的栅端接时钟信号Φ2，NM12的漏端接直流电平VREF；NM5的源端接NM7的漏端与NM6的源端，NM5的漏端接PM6的漏端，NM6的漏端接PM7的漏端，NM7的栅端接直流偏置VBN，NM7的源端接地；PM6的栅端接时钟信号Φ1N2；PM6的源端接PM4的漏端，PM9的漏端，PM10的漏端，NM8的漏端，NM9的栅端，PM11的栅端与INV3的输入端。PM7的栅端接时钟信号Φ1N2；PM7的源端接PM5的漏端，PM8的漏端，PM11的漏端，NM9的漏端，NM8的栅端，PM10的栅端与INV1的一个输入端。PM4的栅端接时钟信号Φ1N1；PM4的源端接电源。PM5的栅端接时钟信号Φ1N1；PM5的源端接电源。PM8的栅端接时钟信号Φ3；PM8的源端接电源；PM9的栅端接时钟信号Φ3；PM9的源端接电源；PM10的源端接电源。PM11的源端接电源。NM8的源端接NM9的源端与NM10的漏端；NM10的源端接地。INV1的输出接INV2的输入端，INV3的输出接INV4的输入端，INV2的输出接NAND1的一个输入端，INV4的输出接NAND2的一个输入端，NAND1的输出为比较结果输出Z，并连接NAND2的另一个输入端；NAND2的输出为比较结果输出ZN，并连接NAND1的另一个输入端。
进一步的，所述时序产生模块包括反相器INV1-INV31，二输入与非门NAND1-NAND3；时钟输入CLK_IN接INV1的输入端与NAND1的一个输入端；INV1的输出端接NAND2的一个输入端；NAND2的输出接INV10的输入端；INV10-INV17共八个级联；INV12的输出为Φ2，INV17连接NAND1的另一个输入端；NAND1的输出接反相器INV2的输入端；INV2-INV9共八个级联；INV4的输出接INV18的输入端，INV8的输出为时钟Φ1，INV9的输出接NAND2的另一个输入端；INV18的输出接INV19，INV20，INV28的输入端；INV19的输出接NAND3的一个输入端；INV20-INV23共四个级联；INV23的输出接INV24与INV30的输入端；INV24-INV27共四个级联；INV28的输出接INV29的输入端,INV29的输出为时钟Φ1N1；INV30的输出接反相器INV31的输入端，INV31的输出为时钟Φ1N2；INV19的输出接NAND3的一个输入端；INV27的输出接NAND3的另一个输入端；NAND3的输出为时钟Φ3。
进一步的，所述Φ3的脉冲时间为5～8个反相器的延迟。
本发明与现有技术相比具有如下有益效果：
(1)本发明利用时序产生电路产生了两个延迟时钟，利用两个延迟时钟之间的延迟在复位时钟来之前进行比较结果的输出，从而达到低延迟的比较；
(2)本发明可在不提高时钟频率的基础上对离散信号进行近乎实时的比较，具有低功耗的优势；
(3)本发明通过设计Φ3的脉冲时间，在保证低功耗的基础上，使当前周期的比较结果可保持输出，直至当前周期结束。
附图说明
图1为本发明一种低功耗低延迟的离散时间模拟电压比较器的示意图；其中，图1(a)为时序产生模块示意图，图1(b)为比较器主体模块示意图；
图2为本发明时序产生模块的电路图；
图3为本发明时序产生模块产生的时序图；
图4为本发明比较器主体模块的电路图。
具体实施方式
下面通过对本发明进行详细说明，本发明的特点和优点将随着这些说明而变得更为清楚、明确。
在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。
本发明克服现有技术的不足，提供一种低功耗、低延迟的离散时间模拟电压比较器，包括时序产生模块和比较器主体模块。
时序产生模块：基于外部时钟输入CLK_IN为比较器模块产生五个不同相位的时钟Φ1，Φ2，Φ1N1，Φ1N2，Φ3。Φ1与Φ2是两相不交叠时钟，延迟时钟Φ1N1与延迟时钟Φ1N2是与Φ1的反相信号，Φ1N1与Φ1N2均超前于Φ2，且Φ1N1超前于Φ1N2。Φ3是一个反相脉冲信号，下降沿与Φ1N1的下降沿对齐，脉冲时间为7个反相器的延迟。
比较器模块：在Φ1相位下对输入的离散信号VINP和VINN进行比较，并在Φ1相位结束前输出当前周期的比较结果，从而在当前数据周期内便可将比较结果用于后续处理。
具体的说，本发明一种低功耗低延迟的离散时间模拟电压比较器，如图1所示该离散时间模拟电压比较器的结构包括时序产生模块和比较器主体模块。其中CLK_IN为外部时钟输入，VINP和VINN为输入的离散信号，Z与ZN为比较器的正相与反相输出。比较器模块用于对输入的离散信号VINP和VINN进行比较，并在Φ1相位结束前输出当前周期的比较结果，从而在当前数据周期内便可将比较结果用于后续处理。
如图2所示，时序产生模块为比较器主体模块提供五个不同相位的时钟Φ1，Φ2，Φ1N1，Φ1N2，Φ3。其中反相器INV1-INV17与二输入与非门NAND1与NAND2对输入时钟CLK_IN进行处理产生两路反相不交叠时钟Φ1与Φ2。基于反相不交叠时钟Φ1与Φ2，反相器INV18，INV28，INV29用于产生时钟Φ1N1；反相器INV18，INV20-INV23，INV30，INV31用于产生时钟Φ1N2；反相器INV18-INV27与二输入与非门NAND3用于产生时钟Φ3。
如图2所示，时序产生模块包括反相器INV1-INV31共31个，二输入与非门NAND1-NAND3共3个。具体连接关系是，时钟输入CLK_IN接INV1的输入端与NAND1的一个输入端；INV1的输出端接NAND2的一个输入端；NAND2的输出接INV10的输入端；INV10-INV17共八个级联；INV12的输出为Φ2，INV17连接NAND1的另一个输入端；NAND1的输出接反相器INV2的输入端；INV2-INV9共八个级联；INV4的输出接INV18的输入端，INV8的输出为时钟Φ1，INV9的输出接NAND2的另一个输入端；INV18的输出接INV19，INV20，INV28的输入端；INV19的输出接NAND3的一个输入端；INV20-INV23共四个级联；INV23的输出接INV24与INV30的输入端；INV24-INV27共四个级联；INV28的输出接INV29的输入端,INV29的输出为时钟Φ1N1；INV30的输出接反相器INV31的输入端，INV31的输出为时钟Φ1N2；INV19的输出接NAND3的一个输入端；INV27的输出接NAND3的另一个输入端；NAND3的输出为时钟Φ3。相应的时序如图3所示。
如图4所示，在Φ1为高时，将离散信号VINP与VINN接入比较器主体模块，经过预放大级放大后，在缓冲级等待Φ1N1为高时，利用Φ1N1上升沿与Φ1N2上升沿之间的时间差将比较结果传输到锁存输出级，通过RS触发器将比较结果输出；在Φ2为高时，比较器模块的输入接到直流电位VREF，缓冲级的输入也接到了直流电位VREF，而此时Φ1N1仍为高，锁存输出级依旧锁存的是之前的比较结果，直到Φ3为低时，锁存输出级中的RS触发器的两个控制端被上拉为高，这时通过RS触发器来保持之前的比较结果。PMOS晶体管PM1-PM3与NMOS晶体管NM1-NM4构成了比较器模块的预放大级，VBP为PM1的直流电压偏置，用来提供电流偏置，PMOS晶体管PM2与PM3为比较器模块的输入管，NMOS晶体管NM1-NM4为预放大级的负载，NMOS晶体管NM2与NM3为交叉耦合结构，NMOS晶体管NM1与NM4用于提高预放大级的增益；电容C1与C2用于消除预放大级的输入端失调，NM11和NM12作为开关用于在Φ2相位对预放大器的输出进行复位，复位电平为直流电位VREF；PMOS晶体管PM4-PM9与NMOS晶体管NM5-NM7构成了比较器的缓冲级，NMOS晶体管NM5与NM6为缓冲级的输入，PMOS晶体管PM6与PM7作为缓冲级的第一级开关，在Φ1N2为低的时候导通，PMOS晶体管PM4与PM5作为缓冲级的第二级开关，在Φ1N1为低的时候导通，PMOS晶体管PM8与PM9作为缓冲级的上拉开关，在Φ3为低的时候导通；PMOS晶体管PM10-PM11，NMOS晶体管NM8-NM10，反相器INV1-INV4，二输入与非门NAND1与NAND2构成的RS触发器构成了比较器的锁存输出级，在Φ1N1为高的时候对缓冲级输出锁存，并通过RS触发器输出比较结果Z和ZN。
如图4所示，比较器模块包括PMOS晶体管PM1-PM13共11个；NMOS晶体管NM1-NM12共12个；电容C1，C2共2个；反相器INV1-INV4共4个；二输入与非门NAND1与NAND2共2个。具体连接关系是，PM1的源端接电源，PM1的栅端接直流偏置VBP，PM1的漏端接PM2的源端与PM3的源端，PM2的栅端接输入信号VA，PM2的漏端接NM1,NM2的漏端与电容C1的正极板，PM3的栅端接输入信号VB，PM3的漏端接NM3,NM4的漏端与电容C2的正极板，NM1,NM2,NM3,NM4的源端均接地。电容C1的负极板接NM11的源端与NM6的栅端，NM11的栅端接时钟信号Φ2，NM11的漏端接直流电平VREF；电容C2的负极板接NM12的源端与NM5的栅端，NM12的栅端接时钟信号Φ2，NM12的漏端接直流电平VREF。NM5的源端接NM7的漏端与NM6的源端，NM5的漏端接PM6的漏端，NM6的漏端接PM7的漏端，NM7的栅端接直流偏置VBN，NM7的源端接地。PM6的栅端接时钟信号Φ1N2；PM6的源端接PM4的漏端，PM9的漏端，PM10的漏端，NM8的漏端，NM9的栅端，PM11的栅端与INV3的输入端。PM7的栅端接时钟信号Φ1N2；PM7的源端接PM5的漏端，PM8的漏端，PM11的漏端，NM9的漏端，NM8的栅端，PM10的栅端与INV1的一个输入端。PM4的栅端接时钟信号Φ1N1；PM4的源端接电源。PM5的栅端接时钟信号Φ1N1；PM5的源端接电源。PM8的栅端接时钟信号Φ3；PM8的源端接电源。PM9的栅端接时钟信号Φ3；PM9的源端接电源。PM10的源端接电源。PM11的源端接电源。NM8的源端接NM9的源端与NM10的漏端。NM10的源端接地。INV1的输出接INV2的输入端，INV3的输出接INV4的输入端，INV2的输出接NAND1的一个输入端，INV4的输出接NAND2的一个输入端，NAND1的输出为比较结果输出Z，并连接NAND2的另一个输入端。NAND2的输出为比较结果输出ZN，并连接NAND1的另一个输入端。
本发明的离散时间模拟电压比较器可以应用于各种模拟电路及数模混合电路中，相比于现有的用于离散信号的离散时间模拟比较器通常需要半个周期用于采样，另半个周期用于复位，如果要实现低延迟的比较时，往往需要更高频率的时钟，从而增大整体比较器的功耗的特点，本发明利用时序产生电路产生了两个延迟时钟，利用两个延迟时钟之间的延迟来在复位时钟来之前进行比较结果的输出，从而实现对离散信号产生低延迟的比较，从而实现低延迟低功耗的比较。
以上结合具体实施方式和范例性实例对本发明进行了详细说明，不过这些说明并不能理解为对本发明的限制。本领域技术人员理解，在不偏离本发明精神和范围的情况下，可以对本发明技术方案及其实施方式进行多种等价替换、修饰或改进，这些均落入本发明的范围内。本发明的保护范围以所附权利要求为准。
本发明说明书中未作详细描述的内容属本领域技术人员的公知技术。
Claims (9)
1.一种低功耗低延迟的离散时间模拟电压比较器，其特征在于，包括时序产生模块和比较器模块；
所述时序产生模块，基于外部时钟输入CLK_IN产生五个不同相位的时钟Φ1，Φ2，Φ1N1，Φ1N2，Φ3；所述Φ1与Φ2是两相不交叠时钟，延迟时钟Φ1N1和延迟时钟Φ1N2是Φ1的反相信号，Φ1N1与Φ1N2均超前于Φ2，且Φ1N1超前于Φ1N2；Φ3为反相脉冲信号，Φ3下降沿与Φ1N1的下降沿对齐；
比较器模块，用于在Φ1相位下对输入的离散信号VINP和VINN进行比较，并在复位时钟Φ2前利用Φ1N1上升沿与Φ1N2上升沿之间的时间差输出当前周期的比较结果；用于在Φ2相位下保持当前周期比较结果的输出，并在Φ2相位结束后利用Φ3进行补偿，保持当前周期比较结果直至当前周期结束。
2.根据权利要求1所述的一种低功耗低延迟的离散时间模拟电压比较器，其特征在于，所述比较器主体模块包括电容C1和C2，晶体管NM11和NM12，预放大级，缓冲级和锁存输出级；
预放大级用于在Φ1为高电平时放大输入的离散信号VINP和VINN，并将放大后的离散信号传输至缓冲级；
缓冲级用于在Φ1N1为高电平时，利用Φ1N1上升沿与Φ1N2上升沿之间的时间差将比较结果传输到锁存输出级；
锁存输出级用于在Φ1N1上升沿与Φ1N2上升沿之间的时间差内输出比较结果并在Φ1为低电平时锁存当前周期的比较结果；
电容C1和C2用于消除预放大级的输入端失调；
NM11和NM12作为开关使Φ2高电平时对预放大器的输出进行复位。
3.根据权利要求2所述的一种低功耗低延迟的离散时间模拟电压比较器，其特征在于，所述预放大级包括PMOS晶体管PM1-PM3与NMOS晶体管NM1-NM4；PM1为预放大器提供电流偏置；PM2与PM3为比较器模块的输入管，Φ1为高电平时离散信号VINP和VINN通过PM2与PM3输入预放大级；NM1-NM4为预放大级的负载，NMOS晶体管NM2与NM3为交叉耦合结构，NMOS晶体管NM1与NM4用于提高预放大级的增益。
4.根据权利要求2所述的一种低功耗低延迟的离散时间模拟电压比较器，其特征在于，所述缓冲级包括PMOS晶体管PM4-PM9和NMOS晶体管NM5-NM7；NM5与NM6为缓冲级的输入，NM7为缓冲级提供电流偏置；PMOS晶体管PM6与PM7作为缓冲级的第一级开关，在Φ1N2为低时导通，PMOS晶体管PM4与PM5作为缓冲级的第二级开关，在Φ1N1为低时导通，PMOS晶体管PM8与PM9作为缓冲级的上拉开关，在Φ3为低的时候导通。
5.根据权利要求2所述的一种低功耗低延迟的离散时间模拟电压比较器，其特征在于，所述锁存输出级包括PMOS晶体管PM10-PM11，NMOS晶体管NM8-NM10，反相器INV1-INV4和RS触发器；PM10-PM11和NM8-NM10共同用于锁存当前周期的比较结果，其中PM10，PM11，NM8和NM9为锁存输出级的交叉耦合负载，NM10作为开关，为锁存输出级提供下拉电流；所述RS触发器由二输入与非门NAND1与NAND2构成。
6.根据权利要求1所述的一种低功耗低延迟的离散时间模拟电压比较器，其特征在于，所述时序产生模块包括反相器INV1-INV31，二输入与非门NAND1-NAND3；反相器INV1-INV17与二输入与非门NAND1与NAND2对输入时钟CLK_IN进行处理产生两路两相不交叠时钟Φ1与Φ2；反相器INV18，INV28，INV29用于基于两相不交叠时钟Φ1与Φ2产生时钟Φ1N1；反相器INV18，INV20-INV23，INV30和INV31用于基于两相不交叠时钟Φ1与Φ2产生时钟Φ1N2；反相器INV18-INV27与二输入与非门NAND3用于产生时钟Φ3。
7.根据权利要求1-5任一项所述的一种低功耗低延迟的离散时间模拟电压比较器，其特征在于，所述预放大级包括PMOS晶体管PM1-PM3与NMOS晶体管NM1-NM4；PM1的源端接电源，PM1的栅端接直流偏置VBP，PM1的漏端接PM2的源端与PM3的源端，PM2的栅端和PM3的栅端分别接离散信号VINP或VINN，PM2的漏端接NM1,NM2的漏端与电容C1的正极板，PM3的漏端接NM3,NM4的漏端与电容C2的正极板，NM1,NM2,NM3,NM4的源端均接地；
所述缓冲级包括PMOS晶体管PM4-PM9和NMOS晶体管NM5-NM7；锁存输出级包括PMOS晶体管PM10-PM11，NMOS晶体管NM8-NM10，反相器INV1-INV4和RS触发器；所述RS触发器由二输入与非门NAND1与NAND2构成；电容C1的负极板接NM11的源端与NM6的栅端，NM11的栅端接时钟信号Φ2，NM11的漏端接直流电平VREF；电容C2的负极板接NM12的源端与NM5的栅端，NM12的栅端接时钟信号Φ2，NM12的漏端接直流电平VREF；NM5的源端接NM7的漏端与NM6的源端，NM5的漏端接PM6的漏端，NM6的漏端接PM7的漏端，NM7的栅端接直流偏置VBN，NM7的源端接地；PM6的栅端接时钟信号Φ1N2；PM6的源端接PM4的漏端，PM9的漏端，PM10的漏端，NM8的漏端，NM9的栅端，PM11的栅端与INV3的输入端。PM7的栅端接时钟信号Φ1N2；PM7的源端接PM5的漏端，PM8的漏端，PM11的漏端，NM9的漏端，NM8的栅端，PM10的栅端与INV1的一个输入端。PM4的栅端接时钟信号Φ1N1；PM4的源端接电源。PM5的栅端接时钟信号Φ1N1；PM5的源端接电源。PM8的栅端接时钟信号Φ3；PM8的源端接电源；PM9的栅端接时钟信号Φ3；PM9的源端接电源；PM10的源端接电源。PM11的源端接电源。NM8的源端接NM9的源端与NM10的漏端；NM10的源端接地。INV1的输出接INV2的输入端，INV3的输出接INV4的输入端，INV2的输出接NAND1的一个输入端，INV4的输出接NAND2的一个输入端，NAND1的输出为比较结果输出Z，并连接NAND2的另一个输入端；NAND2的输出为比较结果输出ZN，并连接NAND1的另一个输入端。
8.根据权利要求1或6所述的一种低功耗低延迟的离散时间模拟电压比较器，其特征在于，所述时序产生模块包括反相器INV1-INV31，二输入与非门NAND1-NAND3；时钟输入CLK_IN接INV1的输入端与NAND1的一个输入端；INV1的输出端接NAND2的一个输入端；NAND2的输出接INV10的输入端；INV10-INV17共八个级联；INV12的输出为Φ2，INV17连接NAND1的另一个输入端；NAND1的输出接反相器INV2的输入端；INV2-INV9共八个级联；INV4的输出接INV18的输入端，INV8的输出为时钟Φ1，INV9的输出接NAND2的另一个输入端；INV18的输出接INV19，INV20，INV28的输入端；INV19的输出接NAND3的一个输入端；INV20-INV23共四个级联；INV23的输出接INV24与INV30的输入端；INV24-INV27共四个级联；INV28的输出接INV29的输入端,INV29的输出为时钟Φ1N1；INV30的输出接反相器INV31的输入端，INV31的输出为时钟Φ1N2；INV19的输出接NAND3的一个输入端；INV27的输出接NAND3的另一个输入端；NAND3的输出为时钟Φ3。
9.根据权利要求1所述的一种低功耗低延迟的离散时间模拟电压比较器，其特征在于，所述Φ3的脉冲时间为5～8个反相器的延迟。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110962568.1A CN113872573A (zh) | 2021-08-20 | 2021-08-20 | 一种低功耗低延迟的离散时间模拟电压比较器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110962568.1A CN113872573A (zh) | 2021-08-20 | 2021-08-20 | 一种低功耗低延迟的离散时间模拟电压比较器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113872573A true CN113872573A (zh) | 2021-12-31 |
Family
ID=78987983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110962568.1A Pending CN113872573A (zh) | 2021-08-20 | 2021-08-20 | 一种低功耗低延迟的离散时间模拟电压比较器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113872573A (zh) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101019323A (zh) * | 2004-06-14 | 2007-08-15 | 米克伦技术公司 | 低功率且低定时抖动的锁相环及方法 |
| CN101320976A (zh) * | 2008-06-06 | 2008-12-10 | 清华大学 | 基于电压控制延迟单元的高速超低功耗比较器 |
| US9774337B1 (en) * | 2017-05-12 | 2017-09-26 | Yuan-Ju Chao | High speed SAR ADC using comparator output triggered binary-search timing scheme and bit-dependent DAC settling |
| CN112311383A (zh) * | 2020-12-18 | 2021-02-02 | 福建江夏学院 | 实现电源监控高效低功耗的电路及工作方法 |
| CN112398476A (zh) * | 2019-08-13 | 2021-02-23 | 天津大学青岛海洋技术研究院 | 一种具有低延迟失真特性的低功耗比较器 |
-
2021
- 2021-08-20 CN CN202110962568.1A patent/CN113872573A/zh active Pending
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101019323A (zh) * | 2004-06-14 | 2007-08-15 | 米克伦技术公司 | 低功率且低定时抖动的锁相环及方法 |
| CN101320976A (zh) * | 2008-06-06 | 2008-12-10 | 清华大学 | 基于电压控制延迟单元的高速超低功耗比较器 |
| US9774337B1 (en) * | 2017-05-12 | 2017-09-26 | Yuan-Ju Chao | High speed SAR ADC using comparator output triggered binary-search timing scheme and bit-dependent DAC settling |
| CN112398476A (zh) * | 2019-08-13 | 2021-02-23 | 天津大学青岛海洋技术研究院 | 一种具有低延迟失真特性的低功耗比较器 |
| CN112311383A (zh) * | 2020-12-18 | 2021-02-02 | 福建江夏学院 | 实现电源监控高效低功耗的电路及工作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN111049525B (zh) | 一种超高速逐次逼近型模数转换器 | |
| CN108649939B (zh) | 电源检测电路及方法 | |
| WO2017049989A1 (zh) | 一种高速低功耗动态比较器 | |
| CN111092612A (zh) | 包括感测放大器和锁存器的半导体集成电路 | |
| JP2003318726A (ja) | ラッチ形レベルコンバータおよび受信回路 | |
| CN111565027B (zh) | 一种用于开关电源的低压振荡器电路及实现方法 | |
| CN108806583B (zh) | 移位寄存器单元、驱动方法、移位寄存器和显示装置 | |
| JP2003078407A (ja) | 高速サンプリングレシーバー | |
| CN114546083B (zh) | 一种复位同步器电路及其时钟门控方法 | |
| KR20140077464A (ko) | 누설전류 보상기능을 구비한 티에스피씨 동적 플립플롭 | |
| CN111371437A (zh) | 锁存比较器电路及方法 | |
| Gupta et al. | A low-power high-resolution dynamic voltage comparator with input signal dependent power down technique | |
| CN111628776A (zh) | 一种高速sar adc电路及集成芯片 | |
| JP6011806B2 (ja) | ラッチ及びフリップフロップ | |
| Rabbi et al. | Design of a low-power ultra high speed dynamic latched comparator in 90-nm CMOS technology | |
| CN113872573A (zh) | 一种低功耗低延迟的离散时间模拟电压比较器 | |
| CN110601695A (zh) | 一种高精度动态比较器 | |
| Kandpal et al. | A high speed-low power comparator with composite cascode pre-amplification for oversampled ADCs | |
| CN111934655A (zh) | 一种脉冲时钟产生电路、集成电路和相关方法 | |
| JPH08181587A (ja) | パルス信号整形回路 | |
| CN102684647B (zh) | 采样脉冲型触发器 | |
| CN114499530A (zh) | 比较器和逐次逼近模数转换器 | |
| CN213637667U (zh) | 一种用于开关电源的低压振荡器电路 | |
| CN111064470B (zh) | 一种应用于dds的数据合成电路 | |
| CN114509929A (zh) | 时间数字转换系统 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |