CN113838371A - 可拉伸的像素阵列基板 - Google Patents

可拉伸的像素阵列基板 Download PDF

Info

Publication number
CN113838371A
CN113838371A CN202110811995.XA CN202110811995A CN113838371A CN 113838371 A CN113838371 A CN 113838371A CN 202110811995 A CN202110811995 A CN 202110811995A CN 113838371 A CN113838371 A CN 113838371A
Authority
CN
China
Prior art keywords
opening
substrate
island
edge
stretchable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110811995.XA
Other languages
English (en)
Other versions
CN113838371B (zh
Inventor
潘韵文
林恭正
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from TW109146912A external-priority patent/TWI742977B/zh
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of CN113838371A publication Critical patent/CN113838371A/zh
Application granted granted Critical
Publication of CN113838371B publication Critical patent/CN113838371B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1218—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or structure of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED

Abstract

一种可拉伸的像素阵列基板，包括基底及元件层。基底具有多个第一开口及多个第二开口，其中每一第一开口具有第一开口延伸方向，每一第二开口具有第二开口延伸方向，且第一开口延伸方向与第二开口延伸方向不同。多个第一开口及多个第二开口在第一方向及第二方向上交替排列，以定义基底的多个岛及多个桥。元件层设置于基底上且包括多个岛部及多个桥部。多个岛部具有多个像素结构且分别设置于基底的多个岛上。多个桥部具有多条导线且分别设置于基底的多个桥上，其中多条导线电性连接至多个像素结构。

Description

可拉伸的像素阵列基板
技术领域
本发明涉及一种像素阵列基板，且特别涉及一种可拉伸的像素阵列基板。
背景技术
随着电子技术的高度发展，电子产品不断推陈出新。为使电子产品能应用于各种不同的领域，可拉伸、轻薄及外型不受限的特性逐渐受到重视。也就是说，电子产品逐渐被要求依据不同的应用方式以及应用环境而具有不同的外型，因此电子产品需具有可拉伸性。
然而，电子产品在被拉伸的状态下，可能会因为承受应力造成结构上的断裂，甚至进一步造成内部线路的断路。因此，如何使可拉伸的电子产品具有良好的制造良率(yield)及产品可靠度(reliability)，实为目前亟欲解决的课题。
发明内容
本发明提供一种像素阵列基板，不易裂损。
本发明提供另一种像素阵列基板，也不易裂损。
本发明的一种可拉伸的像素阵列基板，包括基底及元件层。基底具有多个第一开口及多个第二开口，其中每一第一开口具有第一开口延伸方向，每一第二开口具有第二开口延伸方向，且第一开口延伸方向与第二开口延伸方向不同。多个第一开口及多个第二开口在第一方向及第二方向上交替排列，以定义基底的多个岛及多个桥。第一方向与第二方向交错，第一方向与第一开口延伸方向交错，且第二方向与第二开口延伸方向交错。每一第一开口具有相对的多个第一边缘及相对的多个第二边缘，多个第一边缘在第一方向上排列，且多个第二边缘在第一开口延伸方向上排列。每一第二开口具有相对的多个第三边缘及相对的多个第四边缘，多个第三边缘在第二方向上排列，且多个第四边缘在第二开口延伸方向上排列。元件层设置于基底上且包括多个岛部及多个桥部。多个岛部具有多个像素结构且分别设置于基底的多个岛上。多个桥部具有多条导线且分别设置于基底的多个桥上，其中多条导线电性连接至多个像素结构。基底的多个岛包括第一岛及第二岛，在第一方向上排列。基底的多个桥包括第一桥，连接第一岛与第二岛。元件层的多个岛部包括第一岛部及第二岛部，分别设置于基底的第一岛及第二岛上且分别具有多个像素结构的第一像素结构及第二像素结构。元件层的多个桥部包括第一桥部，设置于基底的第一桥上，且连接元件层的第一岛部与第二岛部。元件层的第一桥部具有多条导线的第一导线，且第一导线电性连接第一像素结构与第二像素结构。基底的第一开口的第一边缘具有定义基底的第一岛的第一段。元件层的第一岛部具有相邻于第一开口的边缘。第一开口的第一边缘的第一段与元件层的第一岛部的边缘在第一方向上具有第一距离，且第一距离随着靠近基底的第一桥而渐增。
本发明的另一种可拉伸的像素阵列基板，包括基底、元件层以及多个加强结构。基底具有多个第一开口及多个第二开口，其中每一第一开口具有第一开口延伸方向，每一第二开口具有第二开口延伸方向，且第一开口延伸方向与第二开口延伸方向不同。多个第一开口及多个第二开口在第一方向及第二方向上交替排列，以定义基底的多个岛及多个桥。第一方向与第二方向交错，第一方向与第一开口延伸方向交错，且第二方向与第二开口延伸方向交错。每一第一开口具有相对的多个第一边缘及相对的多个第二边缘，多个第一边缘在第一方向上排列，且多个第二边缘在第一开口延伸方向上排列。每一第二开口具有相对的多个第三边缘及相对的多个第四边缘，多个第三边缘在第二方向上排列，且多个第四边缘在第二开口延伸方向上排列。元件层设置于基底上，且包括多个岛部及多个桥部。多个岛部具有多个像素结构且分别设置于基底的多个岛上。多个桥部具有多条导线且分别设置于基底的多个桥上，其中多条导线电性连接至多个像素结构。多个加强结构设置于基底的多个桥上，且与元件层的多个桥部隔开。
附图说明
图1为本发明一实施例的可拉伸的像素阵列基板100的俯视示意图。
图2为本发明一实施例的可拉伸的像素阵列基板100的一个重复单元R的放大示意图。
图3为本发明一实施例的可拉伸的像素阵列基板100的剖面示意图。
图4为本发明一实施例的可拉伸的像素阵列基板100的一个子像素结构SPX的等效电路示意图。
图5为本发明一实施例的可拉伸的像素阵列基板100A的一个重复单元RA的放大示意图。
图6为本发明一实施例的可拉伸的像素阵列基板100B的一个重复单元RB的放大示意图。
图7为本发明一实施例的可拉伸的像素阵列基板100C的俯视示意图。
图8为本发明一实施例的可拉伸的像素阵列基板100C的一个重复单元RC的放大示意图。
图9为本发明一实施例的可拉伸的像素阵列基板100C的剖面示意图。
图10为本发明一实施例的可拉伸的像素阵列基板100D的一个重复单元RD的放大示意图。
图11为本发明一实施例的可拉伸的像素阵列基板100E的一个重复单元RE的放大示意图。
附图标记说明：
100、100A、100B、100C、100D、100E：可拉伸的像素阵列基板
110：基底
112：第一开口
112a：第一边缘
112a-1：第一段
112a-2：第二段
112b：第二边缘
114：第二开口
114a：第三边缘
114b：第四边缘
116：岛
116-1：第一岛
116-2：第二岛
116-3：第三岛
118：桥
118-1：第一桥
118-2：第二桥
120：元件层
126：岛部
126a、128a：边缘
126-1：第一岛部
126-2：第二岛部
126-3：第三岛部
128：桥部
128-1：第一桥部
128-2：第二桥部
130、130A、130B：加强结构
132：加强图案
A1：第一距离
A2：第二距离
D1：第一方向
D2：第二方向
E1：第一开口延伸方向
E2：第二开口延伸方向
PX：像素结构
PX1：第一像素结构
PX2：第二像素结构
PX3：第三像素结构
GI：第一绝缘层
GIb、PLb：边缘
k1、k2：距离
L：导线
L1：第一导线
L2：第二导线
PE：像素电极
PL：第二绝缘层
PLa：接触窗
R、RA、RB、RC、RD、RE：重复单元
SPX：子像素结构
T1：第一晶体管
T1a、T2a：第一端
T1b、T2b：第二端
T1c、T2c：控制端
T1d：半导体图案
T2：第二晶体管
α：夹角
θ1：锐角
具体实施方式
现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。
应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电性连接。再者，“电性连接”或“耦合”可以是二元件间存在其它元件。
本文使用的“约”、“近似”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的“约”、“近似”或“实质上”可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。
除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。
图1为本发明一实施例的可拉伸的像素阵列基板100的俯视示意图。请参照图1，可拉伸的像素阵列基板100包括阵列排列的多个重复单元R。
图2为本发明一实施例的可拉伸的像素阵列基板100的一个重复单元R的放大示意图。
图3为本发明一实施例的可拉伸的像素阵列基板100的剖面示意图。
请参照图1、图2及图3，可拉伸的像素阵列基板100包括基底110，用以承载可拉伸的像素阵列基板100的其它构件。基底110具有弹性及可延展性。换言之，基板110可拉伸。举例而言，在本实施例中，基底110的材质可包括聚酰亚胺(polyimide；PI)、聚萘二甲酸乙醇酯(polyethylene naphthalate；PEN)、聚对苯二甲酸乙二酯(polyethyleneterephthalate；PET)、聚碳酸酯(polycarbonates；PC)、聚醚砜(polyether sulfone；PES)或聚芳基酸酯(polyarylate)、其它合适的材料或前述至少二种材料的组合，但本发明不以此为限。
请参照图1及图2，基底110具有多个第一开口112及多个第二开口114。每一第一开口112具有第一开口延伸方向E1，每一第二开口114具有第二开口延伸方向E2，且第一开口延伸方向E1与第二开口延伸方向E2不同。举例而言，在本实施例中，第一开口延伸方向E1与第二开口延伸方向E2可选择性地垂直。也就是说，在本实施例中，第一开口延伸方向E1与第二开口延伸方向E2的夹角α可为90°。然而，本发明不以此为限，在其它实施例中，第一开口延伸方向E1与第二开口延伸方向E2的夹角α也可以是大于0°且小于180°的其它角度。
请参照图1及图2，基底110的多个第一开口112及多个第二开口114在第一方向D1及第二方向D2上交替排列，以定义基底110的多个岛116及多个桥118。第一方向D1与第二方向D2交错，第一方向D1与第一开口延伸方向E1交错，且第二方向D2与第二开口延伸方向E2交错。举例而言，在本实施例中，第一方向D1与第二方向D2可选择性地垂直，第一方向D1与第一开口延伸方向E1可选择性地垂直，且第二方向D2与第二开口延伸方向E2可选择性地垂直，但本发明不以此为限。
请参照图1图2，每一第一开口112具有相对的多个第一边缘112a及相对的多个第二边缘112b，多个第一边缘112a在第一方向D1上排列，且多个第二边缘112b在第一开口延伸方向E1上排列。每一第二开口114具有相对的多个第三边缘114a及相对的多个第四边缘114b，多个第三边缘114a在第二方向D2上排列，且多个第四边缘114b在第二开口延伸方向E2上排列。
举例而言，在本实施例中，第一开口112可呈一类长方形，第一开口112的第一边缘112a可为所述类长方形的长边，且第一开口112的第二边缘112b可为所述类长方形的短边。然而，本发明不限于此，在其它实施例中，第一开口112也可以不呈类长方形或长方形，例如：类椭圆形或其它形状。
举例而言，在本实施例中，第二开口114可呈一类长方形，第二开口114的第三边缘114a可为所述类长方形的长边，第二开口114的第四边缘114b可为所述类长方形的短边。然而，本发明不限于此，在其它实施例中，第二开口114也可以不呈类长方形或长方形，例如：类椭圆形或其它形状。
请参照图2，在本实施例中，基底110的每一桥118由对应的一第一开口112的一第二边缘112b及对应的一第二开口114的一第三边缘114a所定义，或由对应的一第一开口112的一第一边缘112a及对应的一第二开口114的一第四边缘114b所定义。具体而言，在本实施例中，基底110的多个桥118包括多个第一桥118-1及多个第二桥118-2，每一第一桥118-1大致上在第一方向D1上延伸，每一第二桥118-2大致上在第二方向D2上延伸，每一第一桥118-1可由对应的第一开口112的第二边缘112b及对应的第二开口114的第三边缘114a所定义，每一第二桥118-2可由对应的第一开口112的第一边缘112a及对应的第二开口114的第四边缘114b所定义。
请参照图1、图2及图3，可拉伸的像素阵列基板100还包括元件层120，设置于基底110上。请参照图1及图2，元件层120包括多个岛部126。请参照图2，元件层120的多个岛部126具有多个像素结构PX且分别设置于基底110的多个岛116上。
请参照图2，举例而言，在本实施例中，基底110的一个岛116上可设有元件层120的一个岛部126，每一岛部126具有至少一像素结构PX，且每一像素结构PX包括至少一子像素结构SPX。举例而言，在本实施例中，元件层120的一个岛部126可具有一个像素结构PX，所述一个像素结构PX可包括分别用以显示红色、蓝色及绿色的三个子像素结构SPX，但本发明不以此为限。
图4为本发明一实施例的可拉伸的像素阵列基板100的一个子像素结构SPX的等效电路示意图。
请参照图2、图3及图4，在本实施例中，每一子像素结构SPX可包括一第一晶体管T1及一像素电极PE，第一晶体管T1具有第一端T1a、第二端T1b、控制端T1c及半导体图案T1d，第一端T1a及第二端T1b分别电性连接至半导体图案T1d的不同两区，第一绝缘层GI夹设于第一晶体管T1的控制端T1c与半导体图案T1d之间，第二绝缘层PL夹设于第一晶体管T1与像素电极PE之间，且像素电极PE通过第二绝缘层PL的接触窗PLa电性连接至第一晶体管T1的第二端T1b。在本实施例中，每一子像素结构SPX可选择性地还包括一第二晶体管T2(示出于图4)，其中第二晶体管T2具有第一端T2a、第二端T2b及控制端T2c，且第二晶体管T2的第二端T2b电性连接至第一晶体管T1的控制端T1c；但本发明不以此为限。
请参照图1及图2，元件层120还包括多个桥部128。请参照图2，元件层120的多个桥部128具有多条导线L且分别设置于基底110的多个桥118上，其中多条导线L电性连接至多个像素结构PX。
请参照图2，在本实施例中，元件层120的多个桥部128包括多个第一桥部128-1及多个第二桥部128-2，元件层120的多个第一桥部128-1及多个第二桥部128-2分别设置于基底110的多个第一桥118-1及多个第二桥118-2上，每一第一桥部128-1大致上在第一方向D1上延伸，每一第二桥部128-2大致上在第二方向D2上延伸，多条导线L包括多条第一导线L1及多条第二导线L2，元件层120的多个第一桥部128-1具有多条第一导线L1，元件层120的多个第二桥部128-2具有多条第二导线L2。
请参照图2及图4，举例而言，在本实施例中，多条第一导线L1可包括电性连接至子像素结构SPX的第二晶体管T2的控制端T2c的栅极驱动线、一第一共用线及电性连接至子像素结构SPX的第一晶体管T1的第一端T1a的第一电源线；多条第二导线L2可包括电性连接至子像素结构SPX的第二晶体管T2的第一端T2a的数据线、第二共用线及电性连接至子像素结构SPX的第一晶体管T1的第一端T1a的第二电源线；但本发明不以此为限。
请参照图2，在本实施例中，元件层120的每一桥部128靠近对应的第二开口114的第三边缘114a且远离对应的第一开口112的第二边缘112b，或靠近对应的第一开口112的第一边缘112a且远离对应的第二开口114的第四边缘114b。
举例而言，在本实施例中，元件层120的每一第一桥部128-1靠近对应的第二开口114的第三边缘114a且远离对应的第一开口112的第二边缘112b；元件层120的每一第二桥部128-2靠近对应的第一开口112的第一边缘112a且远离对应的第二开口114的第四边缘114b；也就是说，在本实施例中，元件层120的每一桥部128由一第一开口112及一第二开口114所定义，每一桥部128靠近第一开口112及第二开口114的一者的长边且远离第一开口112及第二开口114的另一者的短边，但本发明不以此为限。
请参照图2，值得注意的是，在本实施例中，可拉伸的像素阵列基板100还包括多个加强结构130，设置于基底110的多个桥118上且与元件层120的多个桥部128隔开。加强结构130可调整中性轴位置，使得元件层120的桥部128承受压应变力，而非承受张应变力。因此，桥部128的导线L的断线风险可大幅降低。此外，由于加强结构130与元件层120的桥部128隔开，因此，即便加强结构130出现裂痕，裂痕也不易延裂至元件层120的桥部128，造成导线L断线。
举例而言，在本实施例中，加强结构130可包括一无机层、一金属层或其组合，但本发明不以此为限。
在本实施例中一加强结构130可选择性地电性连接元件层120的多个岛部126的相邻两者，以传递某一种电子信号。若与加强结构130相邻的元件层120的导线L断线时，加强结构130可做为一备用导线使用，以使所述某一种电子信号仍能顺利传递。
请参照图2，举例而言，在本实施例中，基底110的多个岛116包括在第一方向D1上排列的第一岛116-1及第二岛116-2，基底110的多个桥118包括连接第一岛116-1与第二岛116-2的第一桥118-1，元件层120的多个岛部126包括第一岛部126-1及第二岛部126-2，元件层120的第一岛部126-1及第二岛部126-2分别设置于基底110的第一岛116-1及第二岛116-2上且分别具有多个像素结构PX的第一像素结构PX1及第二像素结构PX2，元件层120的多个桥部128包括第一桥部128-1，第一桥部128-1设置于基底110的第一桥118-1上且连接元件层120的第一岛部126-1与第二岛部126-2；基底110的多个岛116还包括一第三岛116-3，第一岛116-1及第三岛116-3在第二方向D2上排列；元件层120的多个岛部126还包括一第三岛部126-3，设置于基底110的第三岛116-3上且具有多个像素结构PX的一第三像素结构PX3；基底110的多个桥118包括一第二桥118-2，连接基底110的第一岛116-1与第三岛116-3；元件层120的多个桥部128还包括一第二桥部128-2，设置于基底110的第二桥118-2上且连接元件层120的第一岛部126-1与第三岛部126-3；元件层120的第二桥部128-2具有多条导线L的第二导线L2，第二导线L2电性连接第一像素结构PX1与第三像素结构PX3。
举例而言，在本实施例中，元件层120的第二桥部128-2具有多条导线L的一第二导线L2，且第二导线L2例如是做为数据线使用；请参照图2及图4，设置于第二桥118-2上的加强结构130例如是一备用数据线，电性连接第一像素结构PX1的子像素结构SPX的第二晶体管T2的第一端T2a及第二像素结构PX3的子像素结构SPX的第二晶体管T2的第一端T2a。倘若元件层120的做为数据线使用的第二导线L2断线，加强结构130可发挥备用数据线的功能，以使数据信号仍能够顺利传递。然而，本发明不限于此，在其它实施例中，设置于第二桥118-2上的加强结构130也可做为传递其它种电子信号的备用导线使用。
举例而言，在本实施例中，元件层120的第一桥部128-1具有多条导线L的一第一导线L1，且第一导线L1例如是做为栅极驱动线使用；请参照图2及图4，设置于第一桥118-1上的加强结构130例如是一备用栅极驱动线，电性连接第一像素结构PX1的子像素结构SPX的第二晶体管T2的控制端T2c及第二像素结构PX2的子像素结构SPX的第二晶体管T2的控制端T2c。倘若元件层120的做为栅极驱动线使用的第一导线L1断线，加强结构130可发挥备用栅极驱动线的功能，以使栅极驱动信号仍能够顺利传递。然而，本发明不限于此，在其它实施例中，设置于第一桥118-1上的加强结构130也可做为传递其它种电子信号的备用导线使用。
请参照图2，在本实施例中，每一加强结构130可选择性地与元件层120的多个岛部126的相邻两者连接，但本发明不以此为限。此外，在本实施例中，加强结构130与第一开口112的一第二边缘112b在第二方向D2上可具有的一距离k2。举例而言，距离k2可大于3μm，但本发明不以此为限。
在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重述。
图5为本发明一实施例的可拉伸的像素阵列基板100A的一个重复单元RA的放大示意图。
请参照图5，本领域技术人员知晓：可拉伸的像素阵列基板100A可由阵列排列的多个重复单元RA组成，图5仅示出一个重复单元RA为代表，于此便不再示出阵列排列的多个重复单元RA。
图5的可拉伸的像素阵列基板100A与图2的可拉伸的像素阵列基板100类似，两者的差异在于：图5的可拉伸的像素阵列基板100A的加强结构130A与图2的可拉伸的像素阵列基板100的加强结构130不同。
请参照图5，具体而言，在本实施例中，每一加强结构130A与元件层120的多个岛部126的相邻两者断开。在本实施例中，加强结构130A与元件层120的多个岛部126的相邻两者的任一者在第一方向D1上具有距离k1。举例而言，在本实施例中，距离k1可大于3μm，但本发明不以此为限。此外，在本实施例中，加强结构130A与第一开口112的一第二边缘112b在第二方向D2上可具有的一距离k2。举例而言，距离k2可大于3μm，但本发明不以此为限。
图6为本发明一实施例的可拉伸的像素阵列基板100B的一个重复单元RB的放大示意图。
请参照图6，本领域技术人员知晓：可拉伸的像素阵列基板100B可由阵列排列的多个重复单元RB组成，图6仅示出一个重复单元RB为代表，于此便不再示出阵列排列的多个重复单元RB。
图6的可拉伸的像素阵列基板100B与图5的可拉伸的像素阵列基板100A类似，两者的差异在于：图6的可拉伸的像素阵列基板100B的加强结构130B与图5的可拉伸的像素阵列基板100A的加强结构130不同。请参照图6，具体而言，在本实施例中，每一加强结构130B可包括彼此分离的多个加强图案132。在本实施例中，最靠近元件层120的岛部126的一加强图案132与元件层120的岛部126在第一方向D1上具有距离k1。举例而言，在本实施例中，距离k1可大于3μm，但本发明不以此为限。此外，在本实施例中，任一加强图案132与第一开口112的一第二边缘112b在第二方向D2上可具有的一距离k2。举例而言，距离k2可大于3μm，但本发明不以此为限。
图7为本发明一实施例的可拉伸的像素阵列基板100C的俯视示意图。请参照图7，可拉伸的像素阵列基板100C包括阵列排列的多个重复单元RC。
图8为本发明一实施例的可拉伸的像素阵列基板100C的一个重复单元RC的放大示意图。
图9为本发明一实施例的可拉伸的像素阵列基板100C的剖面示意图。
图7至图9的可拉伸的像素阵列基板100C与图1至图4的可拉伸的像素阵列基板100类似，两者的差异在于：可拉伸的像素阵列基板100C的基底110被元件层120露出的区域的形状与可拉伸的像素阵列基板100的基底110被元件层120露出的区域的形状不同。此外，图7至图9的可拉伸的像素阵列基板100C可选择性地不包括图1至图4的可拉伸的像素阵列基板100的加强结构130。
请参照图7及图8，具体而言，在本实施例中，基底110的第一开口112的第一边缘112a具有定义基底110的第一岛116-1的第一段112a-1；元件层120的第一岛部126-1具有相邻于第一开口112的一边缘126a；第一开口112的第一边缘112a的第一段112a-1与元件层120的第一岛部126-1的边缘126a在第一方向D1上具有一第一距离A1。
值得注意的是，第一距离A1随着靠近基底110的第一桥118-1而渐增。或者说，第一开口112的第一边缘112a的第一段112a-1与元件层120的第一岛部126-1的边缘126a具有一锐角θ1。因此，第一桥118-1内侧(即靠近第一开口112的一侧)上的张应力可被均匀分散，进而降低设置于第一桥118-1上的导线L断线的几率。
请参照图8及图9，需说明的是，元件层120的边缘126a是指元件层120的整个膜层的边缘。举例而言，在本实施例中，元件层120的边缘126a可指第一绝缘层GI的边缘GIb、第二绝缘层PL的边缘PLb或其组合，但本发明不以此为限。
请参照图8，在本实施例中，第一开口112的第一边缘112a还包括第二段112a-2，第一开口112的第一边缘112a的第二段112a-2与第二开口114的第四边缘114b定义基底110的第二桥118-2；第一开口112的第一边缘112a的第二段112a-2与元件层120的第二桥部128-2的边缘128a具有第二距离A2，且第一距离A1大于第二距离A2。举例而言，在本实施例中，第一距离A1可大于3μm，第二距离A2可小于5μm，但本发明不以此为限。
另外，在本实施例中，第一开口112的第一边缘112a的第二段112a-2可包括一曲线；第一开口112的第二边缘112b可包括一曲线；第二开口114的第四边缘114b可包括一曲线；但本发明不以此为限。在本实施例中，导线L及/或桥部128可选择性地呈曲线，但本发明不以此为限。
图10为本发明一实施例的可拉伸的像素阵列基板100D的一个重复单元RD的放大示意图。
请参照图10，本领域技术人员知晓，可拉伸的像素阵列基板100D可由阵列排列的多个重复单元RD组成，图10仅示出一个重复单元RD为代表，于此便不再示出阵列排列的多个重复单元RD。
本实施例的可拉伸的像素阵列基板100D与前述的可拉伸的像素阵列基板100C类似，两者的差异在于：在图10的实施例中，导线L及/或桥部128可选择性地呈直线。
图11为本发明一实施例的可拉伸的像素阵列基板100E的一个重复单元RE的放大示意图。
请参照图11，本领域技术人员知晓，可拉伸的像素阵列基板100E可由阵列排列的多个重复单元RE组成，图11仅示出一个重复单元RE为代表，于此便不再示出阵列排列的多个重复单元RE。
本实施例的可拉伸的像素阵列基板100E与前述的可拉伸的像素阵列基板100C类似，两者的差异在于：在图11的实施例中，可拉伸的像素阵列基板100E还包括加强结构130B。

Claims (18)

1.一种可拉伸的像素阵列基板，包括：
一基底，具有多个第一开口及多个第二开口，其中每一第一开口具有一第一开口延伸方向，每一第二开口具有一第二开口延伸方向，且该第一开口延伸方向与该第二开口延伸方向不同；该些第一开口及该些第二开口在一第一方向及一第二方向上交替排列，以定义该基底的多个岛及多个桥；该第一方向与该第二方向交错，该第一方向与该第一开口延伸方向交错，且该第二方向与该第二开口延伸方向交错；每一该第一开口具有相对的多个第一边缘及相对的多个第二边缘，该些第一边缘在该第一方向上排列，且该些第二边缘在该第一开口延伸方向上排列；每一该第二开口具有相对的多个第三边缘及相对的多个第四边缘，该些第三边缘在该第二方向上排列，且该些第四边缘在该第二开口延伸方向上排列；以及
一元件层，设置于该基底上，且包括：
多个岛部，具有多个像素结构，且分别设置于该基底的该些岛上；以及
多个桥部，具有多条导线，且分别设置于该基底的该些桥上，其中该些导线电性连接至该些像素结构；
该基底的该些岛包括一第一岛及一第二岛，在该第一方向上排列；
该基底的该些桥包括一第一桥，连接该第一岛与该第二岛；
该元件层的该些岛部包括一第一岛部及一第二岛部，分别设置于该基底的该第一岛及该第二岛上，且分别具有该些像素结构的一第一像素结构及一第二像素结构；
该元件层的该些桥部包括一第一桥部，设置于该基底的该第一桥上，且连接该元件层的该第一岛部与该第二岛部；该元件层的该第一桥部具有该些导线的一第一导线，且该第一导线电性连接该第一像素结构与该第二像素结构；
该基底的一第一开口的一第一边缘具有定义该基底的该第一岛的一第一段；
该元件层的该第一岛部具有相邻于该第一开口的一边缘；
该第一开口的该第一边缘的该第一段与该元件层的该第一岛部的该边缘在该第一方向上具有一第一距离，且该第一距离随着靠近该基底的该第一桥而渐增。
2.如权利要求1所述的可拉伸的像素阵列基板，其中该第一开口的该第一边缘的该第一段该元件层的该第一岛部的该边缘具有一锐角θ1。
3.如权利要求1所述的可拉伸的像素阵列基板，其中该第一距离大于3μm。
4.如权利要求1所述的可拉伸的像素阵列基板，其中该基底的该些岛还包括一第三岛，该第一岛及该第三岛在该第二方向上排列；该元件层的该些岛部还包括一第三岛部，设置于该基底的该第三岛上且具有该些像素结构的一第三像素结构；该基底的该些桥包括一第二桥，连接该基底的该第一岛与该第三岛；该元件层的该些桥部还包括一第二桥部，设置于该基底的该第二桥上且连接该元件层的该第一岛部与该第三岛部；该元件层的该第二桥部具有该些导线的一第二导线，该第二导线电性连接该第一像素结构与该第三像素结构；该第一开口的该第一边缘还包括一第二段，该第一开口的该第一边缘的该第二段与一第二开口的一第四边缘定义该基底的该第二桥；该第一开口的该第一边缘的该第二段与该元件层的该第二桥部的一边缘具有一第二距离，且该第一距离大于该第二距离。
5.如权利要求4所述的可拉伸的像素阵列基板，其中该第二距离小于5μm。
6.如权利要求4所述的可拉伸的像素阵列基板，其中该第一开口的该第一边缘的该第二段包括一曲线。
7.如权利要求1所述的可拉伸的像素阵列基板，其中该第一开口的一第二边缘包括一曲线。
8.如权利要求1所述的可拉伸的像素阵列基板，其中一第二开口的一第四边缘包括一曲线。
9.如权利要求1所述的可拉伸的像素阵列基板，其中该些导线的一者呈一直线或一曲线。
10.如权利要求1所述的可拉伸的像素阵列基板，其中该基底的每一桥由对应的一第一开口的一第二边缘及对应的一第二开口的一第三边缘所定义，或由对应的一第一开口的一第一边缘及对应的一第二开口的一第四边缘所定义；
该元件层的每一桥部靠近对应的该第二开口的该第三边缘且远离对应的该第一开口的该第二边缘，或靠近对应的该第一开口的该第一边缘且远离对应的该第二开口的该第四边缘；
该像素阵列基板还包括多个加强结构，设置于该基底的该些桥上，且与该元件层的该些桥部隔开。
11.一种可拉伸的像素阵列基板，包括：
一基底，具有多个第一开口及多个第二开口，其中每一第一开口具有一第一开口延伸方向，每一第二开口具有一第二开口延伸方向，且该第一开口延伸方向与该第二开口延伸方向不同；该些第一开口及该些第二开口在一第一方向及一第二方向上交替排列，以定义该基底的多个岛及多个桥；该第一方向与该第二方向交错，该第一方向与该第一开口延伸方向交错，且该第二方向与该第二开口延伸方向交错；每一该第一开口具有相对的多个第一边缘及相对的多个第二边缘，该些第一边缘在该第一方向上排列，且该些第二边缘在该第一开口延伸方向上排列；每一该第二开口具有相对的多个第三边缘及相对的多个第四边缘，该些第三边缘在该第二方向上排列，且该些第四边缘在该第二开口延伸方向上排列；
一元件层，设置于该基底上，且包括：
多个岛部，具有多个像素结构，且分别设置于该基底的该些岛上；以及
多个桥部，具有多条导线，且分别设置于该基底的该些桥上，其中该些导线电性连接至该些像素结构；以及
多个加强结构，设置于该基底的该些桥上，且与该元件层的该些桥部隔开。
12.如权利要求11所述的可拉伸的像素阵列基板，其中每一加强结构与该元件层的该些岛部的相邻两者连接。
13.如权利要求11所述的可拉伸的像素阵列基板，其中每一加强结构与该元件层的该些岛部的相邻两者断开。
14.如权利要求11所述的可拉伸的像素阵列基板，其中每一加强结构包括彼此分离的多个加强图案。
15.如权利要求11所述的可拉伸的像素阵列基板，其中一加强结构与该元件层的该些岛部的相邻两者的任一者在该第一方向上的一距离大于3μm。
16.如权利要求11所述的可拉伸的像素阵列基板，其中一加强结构与该第一开口的一第二边缘在该第二方向上的一距离大于3μm。
17.如权利要求11所述的可拉伸的像素阵列基板，其一加强结构电性连接该元件层的该些岛部的相邻两者。
18.如权利要求11所述的可拉伸的像素阵列基板，其一加强结构包括一无机层、一金属层或其组合。
CN202110811995.XA 2020-08-21 2021-07-19 可拉伸的像素阵列基板 Active CN113838371B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US202063068435P 2020-08-21 2020-08-21
US63/068,435 2020-08-21
TW109146912 2020-12-30
TW109146912A TWI742977B (zh) 2020-08-21 2020-12-30 可拉伸的畫素陣列基板

Publications (2)

Publication Number Publication Date
CN113838371A true CN113838371A (zh) 2021-12-24
CN113838371B CN113838371B (zh) 2022-12-27

Family

ID=78962908

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110811995.XA Active CN113838371B (zh) 2020-08-21 2021-07-19 可拉伸的像素阵列基板

Country Status (2)

Country Link
US (1) US20220059577A1 (zh)
CN (1) CN113838371B (zh)

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977276A (zh) * 2015-03-10 2016-09-28 三星显示有限公司 有机发光二极管显示器
CN109036145A (zh) * 2018-08-31 2018-12-18 上海天马微电子有限公司 一种可拉伸显示面板和柔性显示装置
CN109308851A (zh) * 2018-09-29 2019-02-05 京东方科技集团股份有限公司 可拉伸显示基板及其制造方法、显示装置
CN109742119A (zh) * 2019-01-08 2019-05-10 云谷（固安）科技有限公司 可拉伸显示器件及其制备方法
CN109786428A (zh) * 2019-01-28 2019-05-21 京东方科技集团股份有限公司 拉伸显示器件及制备方法
CN109817687A (zh) * 2019-02-15 2019-05-28 京东方科技集团股份有限公司 一种柔性基板及oled显示面板
CN110504294A (zh) * 2019-08-30 2019-11-26 京东方科技集团股份有限公司 显示装置、可拉伸显示面板及其制造方法
CN110649181A (zh) * 2019-10-08 2020-01-03 京东方科技集团股份有限公司 显示基板、显示装置以及显示基板的制备方法
CN110767090A (zh) * 2019-10-31 2020-02-07 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN111370454A (zh) * 2020-03-18 2020-07-03 京东方科技集团股份有限公司 可拉伸显示器件的制造方法及可拉伸显示器件

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20180021306A (ko) * 2016-08-18 2018-03-02 삼성디스플레이 주식회사 표시 패널
US10199323B2 (en) * 2016-08-30 2019-02-05 Apple Inc. Flexible circuit substrate with temporary supports and equalized lateral expansion

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105977276A (zh) * 2015-03-10 2016-09-28 三星显示有限公司 有机发光二极管显示器
CN109036145A (zh) * 2018-08-31 2018-12-18 上海天马微电子有限公司 一种可拉伸显示面板和柔性显示装置
CN109308851A (zh) * 2018-09-29 2019-02-05 京东方科技集团股份有限公司 可拉伸显示基板及其制造方法、显示装置
CN109742119A (zh) * 2019-01-08 2019-05-10 云谷（固安）科技有限公司 可拉伸显示器件及其制备方法
CN109786428A (zh) * 2019-01-28 2019-05-21 京东方科技集团股份有限公司 拉伸显示器件及制备方法
CN109817687A (zh) * 2019-02-15 2019-05-28 京东方科技集团股份有限公司 一种柔性基板及oled显示面板
CN110504294A (zh) * 2019-08-30 2019-11-26 京东方科技集团股份有限公司 显示装置、可拉伸显示面板及其制造方法
CN110649181A (zh) * 2019-10-08 2020-01-03 京东方科技集团股份有限公司 显示基板、显示装置以及显示基板的制备方法
CN110767090A (zh) * 2019-10-31 2020-02-07 京东方科技集团股份有限公司 一种显示基板及其制备方法、显示装置
CN111370454A (zh) * 2020-03-18 2020-07-03 京东方科技集团股份有限公司 可拉伸显示器件的制造方法及可拉伸显示器件

Also Published As

Publication number Publication date
US20220059577A1 (en) 2022-02-24
CN113838371B (zh) 2022-12-27

Similar Documents

Publication Publication Date Title
US10418437B1 (en) Flexible display panel
CN107085333B (zh) 一种阵列基板及显示面板
KR20200008081A (ko) 표시 장치
JP6967371B2 (ja) アクティブマトリクス基板
CN110427127B (zh) 触控显示面板
US10235950B2 (en) Display device
US20240008331A1 (en) Display device
US20240085955A1 (en) Device array substrate and display device
US20210173272A1 (en) Display device
WO2020196085A1 (ja) フレキシブルパネル装置
TWI742977B (zh) 可拉伸的畫素陣列基板
CN113838371B (zh) 可拉伸的像素阵列基板
TW202004278A (zh) 陣列基板
CN111341771B (zh) 像素阵列基板
US20210057452A1 (en) Electronic device
CN108648620B (zh) 显示面板
TW202105348A (zh) 元件陣列基板以及顯示裝置
CN113629066B (zh) 可拉伸的像素阵列基板
US11586085B2 (en) Display apparatus
US11614663B2 (en) Display device and manufacturing method thereof
CN111403467B (zh) 显示基板、显示面板和显示装置
WO2022000674A1 (zh) 阵列基板和显示面板
US20230369382A1 (en) Stretchable pixel array substrate
TWI810919B (zh) 可拉伸畫素陣列基板
CN115799269A (zh) 可拉伸的像素阵列基板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant