CN115799269A - 可拉伸的像素阵列基板 - Google Patents

Abstract

本发明公开一种可拉伸的像素阵列基板，其包括基底、多个岛状元件、辅助图案及导线。多个岛状元件分别设置于基底的多个像素区上。每一岛状元件包括像素驱动电路且具有侧壁。辅助图案设置于基底的线路区上，且延伸到多个像素区的一者的至少一部分上。辅助图案覆盖岛状元件的侧壁的至少一部分及岛状元件的背向基底的上表面的至少一部分。导线设置于辅助图案上，且电连接多个岛状元件的多个像素驱动电路。

Description

可拉伸的像素阵列基板

技术领域

本发明涉及一种像素阵列基板，且特别是涉及一种可拉伸的像素阵列基板。

背景技术

随着电子技术的高度发展，电子产品不断推陈出新。为使电子产品能应用于各种不同的领域，可拉伸、轻薄及外型不受限的特性逐渐受到重视。也就是说，电子产品逐渐被要求依据不同的应用方式以及应用环境而具有不同的外型，因此电子产品需具有可拉伸性。

然而，电子产品在被拉伸的状态下，可能会因为承受应力造成结构上的断裂，甚至进一步造成内部线路的断路。因此，如何使可拉伸的电子产品具有良好的制造良率(yield)及产品可靠度(reliability)，实为目前亟欲解决的课题。

发明内容

本发明提供一种可拉伸的像素阵列基板，具有高可靠度。

本发明的可拉伸的像素阵列基板包括基底、多个岛状元件、辅助图案、导线及绝缘层。基底具有多个像素区及线路区，其中线路区位于多个像素区之间且与多个像素区连接。多个岛状元件分别设置于基底的多个像素区上，其中每一岛状元件包括像素驱动电路且具有侧壁。辅助图案设置于基底的线路区上，且至少延伸到多个像素区的一者的至少一部分上。辅助图案覆盖岛状元件的侧壁的至少一部分及岛状元件的背向基底的上表面的至少一部分。导线设置于辅助图案上，且电连接多个岛状元件的多个像素驱动电路。绝缘层覆盖导线及岛状元件。辅助图案具有接触窗，辅助图案的接触窗重叠于岛状元件的背向基底的上表面的至少一部分，且导线通过辅助图案的接触窗电连接至多个岛状元件的多个像素驱动电路的一者。

在本发明的一实施例中，上述的辅助图案设置于导线与岛状元件的上表面的至少一部分之间，辅助图案设置于导线与岛状元件的侧壁的至少一部分之间，且辅助图案设置于导线与基板的线路区之间。

在本发明的一实施例中，上述的导线的一部分于基板的像素区上的垂直投影面积小于或等于辅助图案的一部分于基板的像素区上的垂直投影面积。

在本发明的一实施例中，上述的辅助图案的杨氏模量小于10GPa。

在本发明的一实施例中，上述的辅助图案的设置于岛状元件的上表面的一部分具有厚度，且所述厚度小于10μm。

在本发明的一实施例中，上述的岛状元件的上表面包括周边区及中间区，岛状元件的上表面的周边区连接于岛状元件的侧壁与岛状元件的上表面的中间区之间，辅助图案包覆岛状元件的侧壁及岛状元件的上表面的周边区，且辅助图案具有重叠于岛状元件的上表面的中间区的开口。

在本发明的一实施例中，上述的岛状元件的上表面与岛状元件的侧壁具有交界，交界包括多个侧边及设置于多个侧边之间的多个转角；辅助图案包括彼此分离的多个辅助部，多个辅助部分别跨越交界的多个侧边，且交界的多个转角位于辅助图案的多个辅助部之间。

在本发明的一实施例中，上述的岛状元件的上表面包括周边区及中间区，岛状元件的上表面的周边区连接于岛状元件的侧壁与岛状元件的上表面的中间区之间，且岛状元件的上表面的周边区具有多个侧边子区及设置于多个侧边子区之间的多个转角子区；辅助图案包覆岛状元件的侧壁的与多个侧边子区连接的多个第一部分、岛状元件的上表面的多个侧边子区及岛状元件的上表面的中间区；辅助图案具有多个缺角，分别重叠于岛状元件的上表面的多个转角子区及岛状元件的侧壁分别与多个转角子区连接的多个第二部分。

附图说明

图1为本发明一实施例的可拉伸的像素阵列基板10的立体示意图；

图2为本发明一实施例的可拉伸的像素阵列基板10的岛状元件IS、辅助图案170及发光二极管元件230的示意图；

图3为本发明一实施例的可拉伸的像素阵列基板10的剖面示意图；

图4为本发明一实施例的可拉伸的像素阵列基板10的辅助图案170及导线186的俯视示意图；

图5为本发明一实施例的辅助图案170的设置于岛状元件IS的上表面ISb的一部分的厚度T170和岛状元件IS于导线186的末端处的应变(strain)的关系的示意图；

图6为在各种延伸长度L170下本发明一实施例的可拉伸的像素阵列基5板10的整体应变与岛状元件IS的应变的关系的示意图；

图7为本发明另一实施例的可拉伸的像素阵列基板10A的岛状元件IS、辅助图案170A及发光二极管元件230的示意图；

图8为本发明又一实施例的可拉伸的像素阵列基板10B的岛状元件IS、辅助图案170B及发光二极管元件230的示意图；

0图9为本发明又一实施例的可拉伸的像素阵列基板10B的剖面示意图；

图10为本发明再一实施例的可拉伸的像素阵列基板10C的岛状元件IS、辅助图案170C及发光二极管元件230的示意图；

图11为本发明再一实施例的可拉伸的像素阵列基板10C的剖面示意图。

符号说明

5 10、10A、10B、10C:可拉伸的像素阵列基板

110:基底

112:像素区

114:线路区

120:缓冲层

0 120a、140a、160a、ISa:侧壁

130:半导体图案

140:栅绝缘层

150:控制端

160:层间介电层

5 162、174:接触窗

170、170A、170B、170C:辅助图案

170A-1:辅助部

172:开口

176:缺角

0 182:第一端

186:导线

190:绝缘层

200:导电图案

210:平坦层

220:透明导电图案

230:发光二极管元件

IS:岛状元件

ISa-1:第一部分

ISa-2:第二部分

ISb:上表面

ISb-1:中间区

ISb-2:周边区

ISb-2a:侧边子区

ISb-2b:转角子区

i:交界

i1:侧边

i2:转角

L170:延伸长度

PC:像素驱动电路

T:薄膜晶体管

T170:厚度

I-I’、II-II’、III-III’:剖线

具体实施方式

现将详细地参考本发明的示范性实施例，示范性实施例的实例说明于附图中。只要有可能，相同元件符号在附图和描述中用来表示相同或相似部分。

应当理解，当诸如层、膜、区域或基板的元件被称为在另一元件“上”或“连接到”另一元件时，其可以直接在另一元件上或与另一元件连接，或者中间元件可以也存在。相反，当元件被称为“直接在另一元件上”或“直接连接到”另一元件时，不存在中间元件。如本文所使用的，“连接”可以指物理及/或电连接。再者，“电连接”或“耦合”可以是两元件间存在其它元件。

本文使用的“约”、“近似”、或“实质上”包括所述值和在本领域普通技术人员确定的特定值的可接受的偏差范围内的平均值，考虑到所讨论的测量和与测量相关的误差的特定数量(即，测量系统的限制)。例如，“约”可以表示在所述值的一个或多个标准偏差内，或±30％、±20％、±10％、±5％内。再者，本文使用的“约”、“近似”或“实质上”可依光学性质、蚀刻性质或其它性质，来选择较可接受的偏差范围或标准偏差，而可不用一个标准偏差适用全部性质。

除非另有定义，本文使用的所有术语(包括技术和科学术语)具有与本发明所属领域的普通技术人员通常理解的相同的含义。将进一步理解的是，诸如在通常使用的字典中定义的那些术语应当被解释为具有与它们在相关技术和本发明的上下文中的含义一致的含义，并且将不被解释为理想化的或过度正式的意义，除非本文中明确地这样定义。

图1为本发明一实施例的可拉伸的像素阵列基板10的立体示意图。图2为本发明一实施例的可拉伸的像素阵列基板10的岛状元件IS、辅助图案170及发光二极管元件230的示意图。图3为本发明一实施例的可拉伸的像素阵列基板10的剖面示意图。图3对应图1的剖线I-I’。图1示出图3的可拉伸的像素阵列基板10的基底110、岛状元件IS、辅助图案170及导线186，而省可拉伸的像素阵列基板10的其它构件。

请参照图1及图3，可拉伸的像素阵列基板10包括基底110。基底110具有多个像素区112及线路区114，其中线路区114位于多个像素区112之间且与多个像素区112连接。基底110可拉伸。举例而言，在本实施例中，基底110的材质可选用有机聚合物，例如：聚酰亚胺(polyimide；PI)、聚萘二甲酸乙醇酯(polyethylene naphthalate；PEN)、聚对苯二甲酸乙二酯(polyethylene terephthalate；PET)、聚碳酸酯(polycarbonates；PC)、聚醚砜(polyether sulfone；PES)或聚芳基酸酯(polyarylate)、其它合适的材料、或前述至少两种材料的组合，但本发明不以此为限。

请参照图1、图2及图3，可拉伸的像素阵列基板10还包括多个岛状元件IS，分别设置于基底110的多个像素区112上。每一岛状元件IS包括像素驱动电路PC且具有侧壁ISa。岛状元件IS的侧壁ISa和像素区112与线路区114的界线切齐。

请参照图1及图3，在本实施例中，每一岛状元件IS的像素驱动电路PC可包括薄膜晶体管T，薄膜晶体管T具有控制端150、半导体图案130、设置于控制端150与半导体图案130之间的栅绝缘层140和分别与半导体图案130的不同两区电连接的第一端182及第二端(未绘示)，而岛状元件IS的侧壁ISa可包括栅绝缘层140的侧壁140a。

在本实施例中，每一岛状元件IS还可选择性地包括缓冲层120，其中缓冲层120设置于基底110上，薄膜晶体管T设置于缓冲层120上，而岛状元件IS的侧壁ISa还可选择性地包括缓冲层120的侧壁120a，但本发明不以此为限。在本实施例中，每一岛状元件IS还可选择性地包括层间介电层160，层间介电层160可由单一膜层或相堆叠的多个膜层所组成，层间介电层160设置于薄膜晶体管T的第一端182与控制端150之间，而岛状元件IS的侧壁ISa还可选择性地包括层间介电层160的侧壁160a，但本发明不以此为限。

请参照图1、图2及图3，可拉伸的像素阵列基板10还包括辅助图案170，设置于基底110的线路区114上，且至少延伸到像素区112的至少一部分上。辅助图案170覆盖岛状元件IS的侧壁ISa的至少一部分及岛状元件IS的背向基底110的上表面ISb的至少一部分。请参照图1及图3，举例而言，在本实施例中，岛状元件IS的上表面ISb包括周边区ISb-2及中间区ISb-1，岛状元件IS的上表面ISb的周边区ISb-2连接于岛状元件IS的侧壁ISa与岛状元件IS的上表面ISb的中间区ISb-1之间，辅助图案170包覆岛状元件IS的侧壁ISa及岛状元件IS的上表面ISb的周边区ISb-2，辅助图案170可具有开口172，且开口172重叠于岛状元件IS的上表面ISb的中间区ISb-1，但本发明不以此为限。

辅助图案170的材质可为具有缓冲效果的各种感光材料。举例而言，在本实施例中，辅助图案170的杨氏模量可小于10GPa；辅助图案170的材质可为聚酰亚胺(PSPI)、酚醛树脂(phenol-formaldehyde resin)、环氧树脂(epoxy resin)、聚异戊二烯橡胶(polyisoprene rubber)或其它适当材料；但本发明不以此为限。

请参照图1及图3，可拉伸的像素阵列基板10还包括导线186设置于辅助图案170上，且电连接多个岛状元件IS的多个像素驱动电路PC。举例而言，在本实施例中，导线186可以是电连接至多个岛状元件IS的多个像素驱动电路PC的栅极驱动线、电连接至多个岛状元件IS的多个像素驱动电路PC的共用线、电连接至多个岛状元件IS的多个像素驱动电路PC的电源线或电连接至多个岛状元件IS的多个像素驱动电路PC的数据线，但本发明不以此为限。

辅助图案170具有接触窗174，辅助图案170的接触窗174重叠于岛状元件IS的背向基底110的上表面ISb的至少一部分，导线186可由基板110的线路区114上朝基板110的像素区112上延伸，以跨上覆盖岛状元件IS的辅助图案170，并通过辅助图案170的接触窗174与岛状元件IS的像素驱动电路PC电连接。在本实施例中，导线186还可选择性地通过层间介电层160的接触窗162与岛状元件IS的像素驱动电路PC电连接，但本发明不以此为限。

在本实施例中，基于导电性的考量，导线186是使用金属材料。然而，本发明不限于此，根据其他实施例，导线186也可以使用其他导电材料。例如：合金、金属材料的氮化物、金属材料的氧化物、金属材料的氮氧化物、或是金属材料与其它导电材料的堆叠层。

请参照图1及图3，可拉伸的像素阵列基板10还包括绝缘层190，覆盖导线186及岛状元件IS。绝缘层190也可称保护层。在本实施例中，绝缘层190的材料可为无机材料(例如：氧化硅、氮化硅、氮氧化硅、或上述至少二种材料的堆叠层)、有机材料或上述的组合。

请参照图1及图3，在本实施例中，可拉伸的像素阵列基板10还可包括导电图案200，设置于绝缘层190上，且与岛状元件IS的像素驱动电路PC电连接。在本实施例中，可拉伸的像素阵列基板10还可包括平坦层210，设置于导电图案200上。在本实施例中，可拉伸的像素阵列基板10还可包括透明导电图案220，设置于平坦层210，且电连接至导电图案200。可拉伸的像素阵列基板10用以与发光二极管元件230接合，进而形成可拉伸的显示装置。举例而言，在本实施例中，发光二极管元件230可通过透明导电图案220及导电图案200电连接至岛状元件IS的像素驱动电路PC，但本发明不以此为限。

请参照图1、图2及图3，在本实施例中，每一岛状元件IS上可设有分别发出第一色光、第二色光及第三色光的多个发光二极管元件230；第一色光、第二色光及第三色光例如分别是红光、绿光及蓝光；但本发明不以此为限。

请参照图1及图3，在本实施例中，辅助图案170设置于导线186与岛状元件IS的上表面ISb的至少一部分之间，辅助图案170还设置于导线186与岛状元件IS的侧壁ISa的至少一部分之间，且辅助图案170还设置于导线186与基板110的线路区114之间。

图4为本发明一实施例的可拉伸的像素阵列基板10的辅助图案170及导线186的俯视示意图。

请参照图1、图3及图4，在本实施例中，导线186的一部分于基板110的像素区112上的垂直投影面积小于或等于辅助图案170的一部分于基板110的像素区112上的垂直投影面积。在本实施例中，在像素区112内，除了导线186与岛状元件IS接触的区域(即接触窗174所在处)外，导线186于基板110上的垂直投影落在辅助图案170于基板110上的垂直投影内。

图5示出本发明一实施例的辅助图案170的设置于岛状元件IS的上表面ISb的一部分的厚度T170和岛状元件IS于导线186的末端处的应变(strain)的关系。请参照图3及图5，由图5的数据知，在本实施例中，辅助图案170的杨氏模量以小于10GPa为佳，但本发明不以此为限。由图5的数据知，辅助图案170于岛状元件IS上的厚度T170增加，则导线186于岛状元件IS上的末端处的应力减少。考量制作工艺能力及材料特性，在本实施例中，辅助图案170的厚度T170以小于10μm为佳，但本发明不以此为限。

请参照图3，辅助图案170具有在岛状元件IS的上表面ISb上的延伸长度L170。图6示出在各种延伸长度L170下本发明一实施例的可拉伸的像素阵列基板10的整体应变与岛状元件IS的应变的关系。请参照图3及图6，由图6的数据知，辅助图案170的延伸长度L170越长，则岛状元件IS的应变越小。可拉伸的像素阵列基板10的整体应变增加时，岛状元件IS也会受到越大的应变，此时，可通过增加辅助图案170的延伸长度L170(或者说，增加导线186伸入岛状元件IS的长度)来降低应变量。

未绘示的一比较例的可拉伸的像素阵列基板与本发明一实施例的可拉伸的像素阵列基板10的差异在于：比较例的可拉伸的像素阵列基板不包括辅助图案170。比较例的可拉伸的像素阵列基板在岛状元件IS与导线186交界处承受0.94％的应变量，已接近损坏的边缘，使得整体结构无法承受更大的拉伸量。通过增设辅助图案170，本发明一实施例的可拉伸的像素阵列基板10可将岛状元件IS与导线186交界处的应变量降为0.47％。相较于比较例的可拉伸的像素阵列基板，本发明一实施例的可拉伸的像素阵列基板10于岛状元件IS与导线186交界处的应变量的下降幅度约50％。

在此必须说明的是，下述实施例沿用前述实施例的元件标号与部分内容，其中采用相同的标号来表示相同或近似的元件，并且省略了相同技术内容的说明。关于省略部分的说明可参考前述实施例，下述实施例不再重述。

图7为本发明另一实施例的可拉伸的像素阵列基板10A的岛状元件IS、辅助图案170A及发光二极管元件230的示意图。

图7的可拉伸的像素阵列基板10A与前述的可拉伸的像素阵列基板10类似，两者的差异在于：两者的辅助图案170A、170不同。请参照图7，具体而言，在本实施例中，岛状元件IS的上表面ISb与岛状元件IS的侧壁ISa具有交界i，交界i包括多个侧边i1及设置于多个侧边i1之间的多个转角i2，辅助图案170A包括彼此分离的多个辅助部170A-1，多个辅助部170A-1分别跨越交界i的多个侧边i1，且交界i的多个转角i2位于多个辅助部170A-1之间。

图8为本发明又一实施例的可拉伸的像素阵列基板10B的岛状元件IS、辅助图案170B及发光二极管元件230的示意图。图9为本发明又一实施例的可拉伸的像素阵列基板10B的剖面示意图。图9对应图8的剖线II-II’。

本实施例的可拉伸的像素阵列基板10B与前述的可拉伸的像素阵列基板10类似，两者的差异在于：两者的辅助图案170B、170不同。请参照图8及图9，具体而言，在本实施例中，岛状元件IS的上表面ISb的周边区ISb-2具有多个侧边子区ISb-2a及设置于多个侧边子区ISb-2a之间的多个转角子区ISb-2b；辅助图案170B包覆岛状元件IS的侧壁ISa的与多个侧边子区ISb-2a连接的多个第一部分ISa-1、岛状元件IS的上表面ISb的多个侧边子区ISb-2a及岛状元件IS的上表面ISb的中间区ISb-1；辅助图案170B具有多个缺角176，分别重叠于岛状元件IS的上表面ISb的多个转角子区ISb-2b及岛状元件IS的侧壁ISa分别与多个转角子区ISb-2b连接的多个第二部分ISa-2。

图10为本发明再一实施例的可拉伸的像素阵列基板10C的岛状元件IS、辅助图案170C及发光二极管元件230的示意图。图11为本发明再一实施例的可拉伸的像素阵列基板10C的剖面示意图。图11对应图10的剖线III-III’。

本实施例的可拉伸的像素阵列基板10C与前述的可拉伸的像素阵列基板10类似，两者的差异在于，两者的辅助图案170、170C不同。请参照图10及图11，具体而言，在本实施例中，除了辅助图案170C需让导线186穿过以和岛状元件IS连接的地方(即，接触窗174)以外，辅助图案170C包覆岛状元件IS的其余区域。

Claims (8)

1.一种可拉伸的像素阵列基板，包括：

基底，具有多个像素区及线路区，其中该线路区位于该些像素区之间且与该些像素区连接；

多个岛状元件，分别设置于该基底的该些像素区上，其中每一岛状元件包括像素驱动电路且具有侧壁；

辅助图案，设置于该基底的该线路区上，且至少延伸到该些像素区的一者的至少一部分上，其中该辅助图案覆盖该岛状元件的该侧壁的至少一部分及该岛状元件的背向该基底的上表面的至少一部分；

导线，设置于该辅助图案上，且电连接该些岛状元件的多个像素驱动电路；以及

绝缘层，覆盖该导线及该岛状元件；

其中，该辅助图案具有接触窗，该辅助图案的该接触窗重叠于该岛状元件的背向该基底的该上表面的该至少一部分，且该导线通过该辅助图案的该接触窗电连接至该些岛状元件的该些像素驱动电路的一者。

2.如权利要求1所述的可拉伸的像素阵列基板，其中该辅助图案设置于该导线与该岛状元件的该上表面的该至少一部分之间，该辅助图案设置于该导线与该岛状元件的该侧壁的该至少一部分之间，且该辅助图案设置于该导线与该基板的该线路区之间。

3.如权利要求1所述的可拉伸的像素阵列基板，其中该导线的一部分于该基板的该像素区上的垂直投影面积小于或等于该辅助图案的一部分于该基板的该像素区上的垂直投影面积。

4.如权利要求1所述的可拉伸的像素阵列基板，其中该辅助图案的杨氏模量小于10GPa。

5.如权利要求1所述的可拉伸的像素阵列基板，其中该辅助图案的设置于该岛状元件的该上表面的一部分具有厚度，且该厚度小于10μm。

6.如权利要求1所述的可拉伸的像素阵列基板，其中该岛状元件的该上表面包括周边区及中间区，该岛状元件的该上表面的该周边区连接于该岛状元件的该侧壁与该岛状元件的该上表面的该中间区之间，该辅助图案包覆该岛状元件的该侧壁及该岛状元件的该上表面的该周边区，且该辅助图案具有重叠于该岛状元件的该上表面的该中间区的开口。

7.如权利要求1所述的可拉伸的像素阵列基板，其中该岛状元件的该上表面与该岛状元件的该侧壁具有交界，该交界包括多个侧边及设置于该些侧边之间的多个转角；该辅助图案包括彼此分离的多个辅助部，该些辅助部分别跨越该交界的该些侧边，且该交界的该些转角位于该辅助图案的该些辅助部之间。

8.如权利要求1所述的可拉伸的像素阵列基板，其中该岛状元件的该上表面包括周边区及中间区，该岛状元件的该上表面的该周边区连接于该岛状元件的该侧壁与该岛状元件的该上表面的该中间区之间，且该岛状元件的该上表面的该周边区具有多个侧边子区及设置于该些侧边子区之间的多个转角子区；该辅助图案包覆该岛状元件的该侧壁的与该些侧边子区连接的多个第一部分、该岛状元件的该上表面的该些侧边子区及该岛状元件的该上表面的该中间区；该辅助图案具有多个缺角，分别重叠于该岛状元件的该上表面的该些转角子区及该岛状元件的该侧壁分别与该些转角子区连接的多个第二部分。

Images