CN113826228A - 发光装置及其制造方法 - Google Patents

发光装置及其制造方法 Download PDF

Info

Publication number
CN113826228A
CN113826228A CN202080036344.1A CN202080036344A CN113826228A CN 113826228 A CN113826228 A CN 113826228A CN 202080036344 A CN202080036344 A CN 202080036344A CN 113826228 A CN113826228 A CN 113826228A
Authority
CN
China
Prior art keywords
electrode
light
substrate
layer
cavity
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080036344.1A
Other languages
English (en)
Inventor
安田喜昭
千叶广文
熊谷光恭
铃木裕辉夫
田中秀治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Publication of CN113826228A publication Critical patent/CN113826228A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H01L33/647—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L33/486—
    • H01L33/60—
    • H01L33/62—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/0557—Disposition the external layer being disposed on a via connection of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0613—Square or rectangular array
    • H01L2224/06132—Square or rectangular array being non uniform, i.e. having a non uniform pitch across the array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29012—Shape in top view
    • H01L2224/29013—Shape in top view being rectangular or square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29023—Disposition the whole layer connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/305—Material
    • H01L2224/30505—Layer connectors having different materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H01L2224/3051—Function
    • H01L2224/30515—Layer connectors having different functions
    • H01L2224/30517—Layer connectors having different functions including layer connectors providing primarily mechanical bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/3201—Structure
    • H01L2224/32012—Structure relative to the bonding area, e.g. bond pad
    • H01L2224/32014—Structure relative to the bonding area, e.g. bond pad the layer connector being smaller than the bonding area, e.g. bond pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32111—Disposition the layer connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H01L2224/331—Disposition
    • H01L2224/33104—Disposition relative to the bonding areas, e.g. bond pads
    • H01L2224/33106—Disposition relative to the bonding areas, e.g. bond pads the layer connectors being bonded to at least one common bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/8383—Solid-solid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/30—Structure, shape, material or disposition of the layer connectors prior to the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H01L2933/0033—
    • H01L2933/0066—
    • H01L2933/0075—
    • H01L33/22—
    • H01L33/32—
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/02—Structural details or components not essential to laser action
    • H01S5/0206—Substrates, e.g. growth, shape, material, removal or bonding
    • H01S5/021—Silicon based substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/04—Processes or apparatus for excitation, e.g. pumping, e.g. by electron beams
    • H01S5/042—Electrical excitation ; Circuits therefor
    • H01S5/0425—Electrodes, e.g. characterised by the structure
    • H01S5/04256—Electrodes, e.g. characterised by the structure characterised by the configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
    • H01S5/00—Semiconductor lasers
    • H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
    • H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
    • H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Lasers (AREA)
  • Led Devices (AREA)

Abstract

提供一种能够向发光元件的大面积的半导体层均匀地供给大电流且散热特性良好的发光装置。在Si基板的空腔的底面，在与发光元件的第1元件电极相对的位置具备狭缝状的贯通孔(3)和填充贯通孔(3)的贯通电极(4)。贯通电极(4)的上表面的沿长轴方向的长度比贯通电极的沿Si基板的厚度方向上的高度大。在发光元件的第1元件电极与相对的贯通电极的上表面之间，分别配置有具有与贯通电极的上表面形状对应的形状的接合层。贯通电极(4)的上表面整体经由接合层与第1元件电极接合。

Description

发光装置及其制造方法
技术领域
本发明涉及安装有LED等发光元件的发光装置，特别涉及将如发出紫外光的LED那样需要供给大电流的发光元件密封于气密性封装体中的发光装置。
背景技术
发出紫外光的LED在发光层中使用容易因湿度而劣化的AlGaN半导体，因此优选将封装体气密性密封。然而，在可见光LED的周围填充树脂而进行密封的结构由于树脂因紫外光而劣化，因此无法用于紫外光LED。因此，例如使用如下结构：在由AlN陶瓷烧结体形成的空腔的底面安装搭载于AlN的底座上的紫外光LED，利用石英板密封空腔的开口。
在专利文献1中公开了如下结构：设置在由AlN构成的基板的厚度方向上贯通而形成的贯通电极，在贯通电极和AlN基板上配置用于搭载并接合发光元件的芯片焊盘。
现有技术文献
专利文献
专利文献1：日本特开2016-127254号公报
发明内容
发明所要解决的课题
近年来，要求大光量且大面积地均匀发光的LED。因此，需要如下的封装结构：该封装结构能够对LED的大面积的半导体层均匀地供给大电流、并且将由于大电流供给而使得LED发出的热高效地传导至外部的散热结构。
专利文献1中记载的结构使用贯通电极，但没有采取措施以对半导体层均匀地供给大电流并将产生的热传导至外部。具体而言，没有公开在使用在镀敷填充时容易在内部产生空洞(void)的贯通电极，同时降低电阻、提高导热性用的结构。
本发明的目的在于提供一种能够向发光元件的大面积的半导体层均匀地供给大电流且散热特性良好的发光装置。
用于解决课题的手段
为了达成上述目的，在本发明中，发光装置具有发光元件和Si基板，发光元件具备：半导体层，其包含发光层；以及第1元件电极和第2元件电极，第1元件电极和第2元件电极与半导体层接合，供给使发光层发光的电流，Si基板设置有空腔，在空腔的底面搭载有发光元件。第1元件电极配置于半导体层的朝向空腔的底面侧的面上。在Si基板的空腔的底面，在与发光元件的第1元件电极相对的位置具备狭缝状的贯通孔和填充贯通孔的贯通电极。贯通电极的上表面的沿长轴方向的长度比贯通电极的沿Si基板的厚度方向上的高度大，贯通电极的上表面的沿短轴方向的长度比高度小。在发光元件的第1元件电极与相对的贯通电极的上表面之间，分别配置有具有与贯通电极的上表面形状对应的形状的接合层。贯通电极的上表面整体经由接合层与第1元件电极接合。
发明效果
根据本发明，能够提供一种能够向发光元件的大面积的半导体层均匀地供给大电流且散热特性良好的发光装置。
附图说明
图1是本发明的实施方式的发光装置的剖面图。
图2的(a)是实施方式的发光装置的Si基板1的俯视图，(b)是其仰视图。
图3是实施方式的发光装置的Si基板1的空腔2的底面区域的立体图。
图4是实施方式的发光装置的发光元件5的剖面图。
图5是图4的发光元件5的仰视图。
图6的(a)和(b)是实施方式的发光装置的Si基板1的贯通电极4的剖面图。
图7的(a)是表示用盖部件9密封实施方式的发光装置的Si基板1的空腔2的工序的说明图，(b)是表示密封后的结构的说明图。
图8的(a)～(e)是表示实施方式的发光装置的制造工序的剖面图。
图9的(a)～(d)是表示实施方式的发光装置的制造工序的剖面图。
图10的(a)～(e)是表示实施方式的发光装置的制造工序的剖面图。
图11的(a)～(e)是表示实施方式的发光装置的制造工序的剖面图。
图12是表示将实施方式的发光装置的Si基板1的贯通孔3、13的内壁形成为凹凸形状的例子的剖面图。
具体实施方式
使用附图对本发明的一个实施方式的发光装置进行说明。
图1表示本实施方式的发光装置的剖面图。另外，图2的(a)、(b)表示发光装置的基板1的俯视图及仰视图，图3表示发光装置的基板1的贯通电极4的立体图。
本实施方式的发光装置构成为，在设置于Si基板1中的空腔(凹部)2的底面2a设置狭缝状的贯通孔3，进而设置填充狭缝状的贯通孔3的形状的贯通电极4。如图2的(a)以及图3所示，贯通电极4的上表面的沿长轴方向的长度被设计为比贯通电极4的高度(Si基板1的厚度方向)大，贯通电极4的上表面的沿短轴方向的宽度比贯通电极4的高度小。
另外，在空腔2的底面2a搭载发光元件5，通过接合层8将发光元件5的底面的第1元件电极6直接接合于贯通电极4的上表面。
这样，通过利用填充狭缝的形状的贯通电极4与发光元件5的元件电极6直接接合而供给电流，与使用专利文献1等所记载的普通的柱状的贯通电极的情况相比，发光元件5的底面电极6与贯通电极4的接触面积在贯通电极4的上表面的长轴方向上较大，能够向发光元件5的第1元件电极6均匀地高效地供给大电流。
特别是，在第1元件电极6的形状是与填充狭缝的形状的贯通电极4的上表面形状对应的线状的电极的情况下，贯通电极4的上表面经由接合层6与线状的电极的全体接合，能够向线状的电极的整个面供给电流，因此能够向线状的电极均匀地供给大电流，能够使宽区域的半导体层高效地发光。
另外，贯通电极4通过与发光元件5的元件电极6直接接合，能够经由贯通电极4将发光元件5发出的热高效地散热。在贯通电极4与发光元件5的元件电极6的接合中，中间也不存在形成于Si基板上的热氧化膜。进而，填充狭缝的形状的贯通电极4能够利用上表面整体接受发光元件5发出的热，一边使热沿上表面的与长度方向平行的方向分散，一边沿高度方向传导热。因此，能够通过填充狭缝的形状的贯通电极4高效地传导在发光元件5的半导体层中产生的热，并向Si基板1的外部散热。
填充狭缝状的贯通孔3的贯通电极4与长轴方向和宽度方向双方的尺寸比高度方向的尺寸大的大容积的贯通电极相比，在形成贯通电极时不容易在内部形成空洞，其结果是，能够降低电阻且提高热传导。
通过使贯通电极4为狭缝状，与专利文献1等中记载的具备普通的柱状的贯通电极的情况相比，能够抑制由热膨胀差引起的问题。即，能够抑制由于由金属构成的贯通电极4、由Si构成的基板1、以及形成于基板1表面以及贯通孔内壁的热氧化膜(SiO2)的热膨胀差而产生裂纹等。特别是，通过使贯通电极4为狭缝状，与柱状的情况相比，热氧化膜所占的比例变低，能够抑制在热氧化膜中产生的裂纹。
以下，更具体地说明本实施方式的发光装置。
如图1所示，本实施方式的发光装置构成为具备发光元件5和Si基板1。发光元件5具备包含发光层的半导体层15和第1及第2元件电极6、7。
在此，第1及第2元件电极6、7与半导体层15的底面接合，供给使发光层发光的电流。发光元件5的截面结构是图4的结构，构成为具备半导体基板15d、在半导体基板15d的下表面整体上具备的n型半导体层15c、在n型半导体层15c的下表面具备的发光层15a以及p型半导体层15b。
发光层15a和p型半导体层15b的层叠体是宽度比长度窄的矩形，在遍及n型半导体层15c的整体的范围内，隔开规定的间隔以条纹状配置有多根(在此为6根)该矩形的层叠体。发光层15a和p型半导体层15b的层叠体的端部相互连接。发光层15a和p型半导体层15b的层叠体的侧面被绝缘层覆盖。
图5示出发光元件5的下表面形状。第1元件电极6是梳形，包含宽度比长度窄的多个线状电极部6a、和连接线状电极部6a的端部的连接电极部6b。线状电极部6a以沿着条纹状的p型半导体层15b的下表面的长度方向的方式分别接合。另外，如图4所示，第1元件电极6是p电极61和焊盘电极62的层叠结构。
同样地，第2元件电极7是梳形，包含宽度比长度窄的线状电极部7a、和连接线状电极部7a的端部的连接电极部7b。线状电极部7a分别配置于条纹状的p型半导体层15b的间隙中的、n型半导体层15c露出的区域。另外，第2元件电极6是n电极171与焊盘电极172的层叠结构。
通过在第1元件电极6与第2元件电极7之间流过电流，电流流过发光层15a而使得发光层15a发光，从半导体基板15d的上表面射出。为了提高光的取出效率，对半导体基板15d的上表面实施了凹凸加工。在凹凸的表面配置有保护层45。
本实施方式的发光元件5的半导体层15的各层的组成的一个例子如图4所示，使用AlGaN系的发光层15a。该发光层15a发出紫外光。AlGaN系的发光层15a具有因湿度而劣化的性质，因此本实施方式的发光装置通过气密地密封发光元件5来防止湿气的侵入。关于密封结构将在后面叙述。
另一方面，在Si基板1设置有空腔2，在空腔2的底面搭载有发光元件5。
在Si基板1的空腔2的底面区域，如图2的(a)所示，在与发光元件5的第1元件电极6的条纹状的线状电极部6a相对的位置，设置有狭缝状的贯通孔3。在贯通孔3的内部具备填充贯通孔3的贯通电极4。在Si基板1的背面(与空腔2的底面区域相反的一侧的面)设置有背面电极11，背面电极11与贯通电极4连接。
另外，在Si基板1的空腔2的底面区域，在与第2元件电极7的连接电极部7b相对的位置设置有狭缝状的贯通孔13。在贯通孔13的内部设置有填充贯通孔13的贯通电极14。在Si基板1的背面设置有背面电极12，背面电极12与贯通电极14连接。
如上所述，贯通电极4的形状是上表面的长轴方向的长度比高度大、上表面的短轴方向的宽度比高度小的图3那样的形状。贯通电极14的形状也相同。具体而言，例如，将贯通电极4、14的上表面的长轴方向的长度设计为短轴方向的宽度的3倍以上，优选设计为10倍以上。
在发光元件的第1元件电极6的线状电极部6a与相对的贯通电极4的上表面之间，分别配置具有与贯通电极4的上表面形状对应的形状的接合层8，贯通电极4的上表面整体经由接合层8与第1元件电极6的线状电极部6a接合。
同样地，贯通电极14的上表面整体经由接合层8与第2元件电极7的连接电极部7b接合。
此时，在本实施方式中，接合层8构成为其一部分还填充存在于Si基板1的贯通孔3的内壁的上部与贯通电极4的上部之间的极小的间隙，将贯通电极4的周围气密地密封(参照图6的(a)、(b))。此外，图6是为了说明接合层8填埋间隙而强调示出间隙的图，贯通电极与贯通孔3的内壁基本上是密合的。
另外，在空腔2的开口的上表面搭载有堵塞开口的盖部件9，气密地密封空腔2的开口的周围。
即，在Si基板1的搭载有盖部件9的区域，设置有通过固相扩散将Si基板1与盖部件9接合的固相扩散接合部70。固相扩散接合部70以包围发光元件、空腔2的方式形成为环状。
固相扩散接合部70具备能够与盖部件9侧和Si基板1侧这两方固相扩散接合的材料，并且通过使任意一方为能够塑性变形的材料而形成。另外，作为能够固相扩散的材料，能够使用金属或Si，作为能够塑性变形的材料，能够使用金属。例如，固相扩散接合部70可以是如下结构：(1)通过固相扩散将形成于Si基板1侧的金属层与形成于盖部件9侧的金属层接合的结构，(2)通过固相扩散将形成于Si基板1侧的金属层与形成于盖部件9侧的Si层接合的结构，(3)通过固相扩散将Si基板1本身、或者形成于Si基板1侧的Si层与形成于盖部件9侧的金属层接合。
固相扩散接合部70也可以形成于在Si基板1及盖部件9中的一方中设置的凹部与在另一方中设置的凸部相嵌合的区域。
例如，在盖部件9的下表面以及Si基板1的上表面中的一方(在此为Si基板1的上表面侧)具备图7的(a)那样的凹部71，在另一方(在此为盖部件9侧)具备由塑性变形的材料构成的凸部72，凸部72通过插入凹部71并塑性变形而填充凹部71，能够成为与凹部71密合的图7的(b)那样的结构。由此，凹部71的内壁和凸部72被固相扩散接合，能够构成气密地密封Si基板1和盖部件9的固相扩散接合部70。
凹部71可以被凸部72完全填充，也可以以包含空洞的状态被填充，只要在凹部71的内壁与凸部72之间进行固相扩散接合即可。另外，固相扩散接合可以在凹部71的内壁的内侧形成，也可以在凹部71的内壁的外侧形成。
凸部72例如为表面为Au层的金属制，由此能够与Si基板1的内壁进行固相扩散接合。另外，通过在Si基板1的内壁也设置表面为Au层的金属层73，能够通过Au-Au固相扩散将凸部72与凹部71接合。
例如凸部72在图7的(a)的结构的情况下，能够采用从盖部件9侧起依次层叠Cr层、Ni层、Au层的结构。另外，凹部71的内壁的金属层73能够采用从Si基板1侧起依次层叠有Cr层、Ni层、Au层的结构。
另外，如本实施方式那样，不仅在Si基板1上形成金属层73，还能够通过将形成于Si基板1表面的热氧化膜(SiO2)局部地除去而使Si基板1的一部分露出，从而将该Si基板1的露出部与形成于盖部件9侧的金属层(凸部72)压接而形成固相扩散接合部70。
如本实施方式那样，形成在Si基板1上的凹部71不限于形成为槽，也可以形成为凹部71的内壁在Si基板1的外侧面露出。
另外，形成固相扩散接合部70的凹部与凸部的组合也可以构成为，设凸部为Si，设凹部的内侧为金属层(镀层)，通过将两者压接，使凹部内侧的金属层塑性变形而产生固相扩散来进行接合。具体而言，如图7的(a)、(b)所示，在Si基板1侧设置凹部71，在凹部71内设置金属层73，在盖部件9侧通过阳极氧化接合等安装由Si构成的凸部72，通过将两者压接，也能够形成固相扩散接合部。
进而，不限于如本实施方式的发光装置那样组合凹部和凸部的结构，也可以在空腔2的内壁形成固相扩散接合部。
此外，盖部件9由使发光元件5发出的光透过的材料构成，既可以是板状部件，也可以是如透镜等那样具备所希望的光学特性的光学部件。
这样，通过利用接合层8填充贯通电极4的上部的周围，并且利用盖构件9堵塞空腔2的开口，能够气密地密封空腔2内的空间。由此，即使在发光元件5的半导体层15使用如AlGaN系那样容易因湿度而产生劣化的半导体层的情况下，也能够通过将空腔2保持为气密来防止湿气的侵入而抑制劣化，提高可靠性。
此外，贯通电极4、14由熔点比接合层8高的金属构成，并且，贯通电极4、14的上表面被设计成位于比Si基板1的空腔2的底面靠贯通孔3、13的内侧的位置。由此，即使在空腔2的底面通过镀敷形成贯通电极4、14的情况下，也能够防止贯通电极4、14从Si基板1的空腔2的底面突出而在发光元件5的搭载时成为妨碍。而且，通过对接合层8使用熔点比贯通电极4、14低的材料，能够通过将接合层8熔化而将贯通电极4、14的上表面与第1及第2元件电极6、7接合。
此外，在贯通电极4、14与接合层8之间配置有防止贯通电极4、14与接合层8混合的阻挡层10。通过配置阻挡层10，在将接合层8熔化时，构成贯通电极4、14的材料不与接合层8混合。因此，即使在使用共晶焊料等共晶合金作为接合层8的情况下，也能够维持其熔点、合金特性。另外，阻挡层10的上表面优选形成为位于比空腔2的上表面靠贯通孔3的内侧的位置，不会在发光元件5的搭载时成为妨碍。
例如，可以设贯通电极4、14为Cu制，作为接合层8，使用AuSn层。在该情况下，作为阻挡层10，可以使用Ni层。
<发光装置的制造方法>
在此，对本实施方式的发光装置的制造方法进行说明。
如图8的(a)所示，作为Si基板1，准备晶面方位为(100)的裸Si晶片(厚度400μm)，如图8的(b)所示，在表面形成抗蚀剂掩模81，通过深挖干蚀刻(DRIE)形成作为凹部的对准标记82和密封用的凹部71。作为一例，设凹部71的尺寸为开口宽度为3～5μm、深度为3μm～5μm。
如图8的(c)所示，在除去抗蚀剂掩模81后，在Si基板1的两面形成例如厚度1μm左右的热氧化膜(SiO2)83、84。
接着，如图8的(d)所示，在Si基板1的形成有凹部71侧的一侧的面上形成抗蚀剂掩模85，通过干式蚀刻除去成为空腔2的开口的区域的热氧化膜83。此外，如图8的(e)所示，使用热氧化膜83和84作为掩模，通过Si晶体各向异性蚀刻形成空腔2。作为蚀刻溶液，例如使用25wt％的TMAH(氢氧化四乙酸铵)溶液，在80℃下进行13小时蚀刻，由此能够形成深度300μm、底面的Si基板1的厚度为100μm的空腔2。
另一方面，如图9的(a)所示，准备作为支承基板91的Si基板，在单面涂布蜡而形成蜡层92。如图9的(b)所示，在形成有空腔2的Si基板1的空腔2的开口侧的面上，通过蜡层92固定支撑基板91。例如，利用晶片接合机加热至140℃，以1000N的压力进行按压，由此将支撑基板91固定于Si基板1。
接着，如图9的(c)所示，在Si基板1的热氧化膜84上形成抗蚀剂掩模93，使用反应性离子蚀刻装置等通过干式蚀刻除去应形成狭缝状的贯通孔3、13的位置的热氧化膜84。
如图9的(d)所示，将抗蚀剂掩模93及热氧化膜84作为掩模，使用反应性离子蚀刻装置等对Si基板1进行深挖干式蚀刻，由此形成狭缝状的贯通孔3、13。
如图10的(a)所示，从支撑基板91剥离而除去掩模93后，如图10的(b)所示，浸渍于BHF(缓冲氢氟酸)溶液中，从Si基板1除去热氧化膜83、84。
如图10的(c)所示，包括贯通孔3、13的内壁在内，在Si基板1的整个面形成厚度为1μm左右的热氧化膜。
如图10的(d)所示，使用粘接带等将电解镀用的Cu电极102粘贴在Si基板的背面。此时，在Si基板1与Cu电极之间不产生间隙。
如图10的(e)所示，在Si基板1的空腔2的开口侧配置电极103，对电极102、103间施加电压，通过电解镀，在Si基板1的贯通孔3、13内，从Cu电极102侧起依次连续地层叠Cu层(95μm)、Ni层(5μm)、AuSn层(5μm)。镀溶液在开始时，使用硫酸铜溶液作为镀浴而形成Cu层，若Cu层形成了所希望的厚度，则变更为与Ni以及AuSn对应的镀浴，形成Ni层和AuSn层。
Cu层是贯通电极4，Ni层是阻挡层10，AuSn层是接合层8。
阻挡层(Ni层)10的上表面位于比Si基板1上的热氧化膜101的上表面靠贯通孔3、13的内侧的位置。接合层8的上表面比Si基板1上的热氧化膜101的上表面更向空腔2内突出。
在此，贯通孔3、13的形状为如下的形状：开口的长轴方向的大小比高度(Si基板1的厚度方向)大，开口的短轴方向的大小比高度小，因此通过调整向镀浴添加的添加剂、通电量，能够通过镀敷形成没有空洞的Cu层、Ni层、AuSn层。
需要说明的是，在电解镀之前，不进行利用溅射的晶种层形成、利用无电解镀的晶种层形成。这是因为，如果形成了晶种层，则在通过电解镀形成的贯通电极4、阻挡层10和接合层8中容易产生空洞。
如图11的(a)所示，在Si基板1的背面，通过提离(lift off)工艺形成背面电极11、12。例如，设背面电极11、12为从Si基板1侧起依次层叠有Ti层(0.05μm)、Cu层(0.1μm)、Ni层(1μm)、Au层(0.5μm)的结构。
如图11的(b)所示，在Si基板1的凹部71的至少内壁及其开口周围形成金属层73。具体而言，例如，使用模板掩模，通过溅射成膜，从Si基板1侧起依次形成Ti层(0.05μm)、Ni层(0.5μm)、Au层(1μm)，由此形成金属层73。
如图11的(c)所示，以第1及第2元件电极6、7与接合层8接触的方式将另行制造的发光元件5搭载在空腔2的底面后，通过加热，使接合层8熔化，通过接合层8将第1及第2元件电极6、7与贯通电极4、14接合。例如，通过在340℃下将接合层8加热10秒钟来进行接合。发光元件5是发出紫外光的LED。
此时，通过使接合层8熔化，能够在利用接合层8将发光元件5的第1及第2元件电极6、7与贯通电极4、14接合的同时，利用接合层8的熔化物填充贯通孔3、13的上部中的贯通孔3、13内壁与贯通电极4、14之间的间隙。由此，能够密封贯通孔3、13和贯通电极4、14。
如图11的(d)所示，准备盖部件9，在与Si基板1的凹部71相对的位置，利用金属形成凸部72。例如，准备石英玻璃作为盖部件9，通过溅射成膜形成Cr层(0.05μm)后，在其上通过电解镀层叠Ni层(1μm)和Au层(5μm)，通过提离工艺形成凸部72的形状的金属层。凸部72的宽度例如为6～10μm。
如图11的(e)所示，将盖部件9的凸部72在无加热(100℃以下)的情况下施加荷重(例如3000N左右)而插入凹部71。凸部72的宽度比凹部71的内径大，因此凸部72与金属层73的表面密合，并且对凹部71及其内侧的金属层73局部地施加高压力，凸部72和金属层73的最表面的Au层的晶体发生塑性变形。在塑性变形时，在Au结晶面产生滑动位移，出现清洁的结晶面。凸部72侧和金属层73侧的Au层各自的清洁的结晶面彼此间形成牢固的接合。这是原子水平的固相扩散接合，接合面的强度与金属(Au)块体的结合强度同等高。其结果是，能够以高气密性密封空腔2的周围。
需要说明的是，为了促进结晶面的滑动位移，100℃～200℃的温度是有效的，通过设为该程度的温度，能够降低接合所需的荷重。通过将凸部72插入凹部71，温度因摩擦热而局部上升，因此不需要进行另外的加热，但由于因荷重降低而引起的残留应力的降低，也可以加热至低于200℃。这样，能够在低于接合层8(AuSn层)的熔点的温度下将空腔2的周围与盖部件9接合，因此能够在不使接合层8再熔化的情况下进行密封。
由此，能够制造本实施方式的发光装置。
此外，在此，凹部71的内壁形成为与Si基板1垂直的结构，但也可以形成为倾斜的结构，还可以形成为阶梯状的内壁结构。
另外，凸部72及金属层73的最表面并不限定于Au层，在将Cu层或Ag层作为最表面层的情况下也能够进行固相接合。在该情况下，由于Cu层较硬，因此在将凸部72插入凹部71时，优选进行加热以使插入部的温度成为250℃左右。另一方面，Ag层的表面容易氧化、硫化，因此优选在惰性气体中进行固相接合。
需要说明的是，在本实施方式中，如图4及图5所示，作为发光元件5，对第1元件电极6具有配置成条纹状的线状电极部6a的例子进行了说明，但本实施方式的发光元件5并不限定于该结构。也可以使用在半导体层的整个下表面配置有第1元件电极6的发光元件5。在该情况下，通过如图2的(a)那样配置贯通电极4，能够利用空洞少的贯通电极4向第1元件电极6的整体高效地供给电流，能够高效地传导发光元件5发出的热而进行散热。
在本实施方式中，贯通孔3、13的内壁面为与Si基板1的主平面垂直的形状，但如图12所示，也可以将贯通孔3、13的内壁设为凹凸形状。通过如图12那样将贯通孔3、13的内壁设为凹凸，能够提高贯通孔3、13的内壁与贯通电极4、14及阻挡层10之间的密合性，因此气密性进一步提高。
在本实施方式中，通过对Si基板1进行结晶各向异性蚀刻，形成空腔2，因此能够形成具有镜面的斜面、底面的空腔结构。另外，Si基板1的空腔2的斜面对紫外光的反射率为50～70％，比以往的AlN陶瓷封装体的20％左右的反射率高。因此，本实施方式的发光装置能够利用斜面和底面高效地反射发光元件5发出的紫外光，能够提高光的射出效率。
另外，在本实施方式中，在贯通电极4的上部形成有在接合发光元件5时熔化的接合层(AuSn层)8，因此不需要使贯通电极4的上表面从空腔2的底面突出。因此，在搭载发光元件5时，贯通电极4的上部不会成为妨碍，还具有能够在平坦的空腔2的底面搭载发光元件5的优点。
另外，本实施方式的发光装置能够将空腔2的底面的Si基板1的厚度设为例如100μm，与以往的陶瓷封装体(500μm)相比非常薄且散热性优异。
进而，本实施方式的发光装置利用填充设置于较薄的空腔2的底面的狭缝状的贯通孔3、13的贯通电极4、14，直接对发光元件5的热进行散热，因此散热性优异。
特别是，通过配置多个贯通电极4、14，能够使贯通电极4、14的上表面的面积为发光元件5的底面的面积的50％以上。因此，与以往的陶瓷封装体相比，能够发挥两倍以上的散热特性。
另外，本实施方式的发光装置的散热性良好，因此流过发光元件5的电流量增加，结果光输出增大。
本实施方式的发光装置能够通过MEMS(micro electro mechanical systems：微机电系统)工艺，一并加工制造作为Si基板1使用的Si晶片，因此生产率优异。另外，小型、薄型应对性优异。
另外，作为Si基板1，使用裸Si晶片，因此与由AlN陶瓷形成空腔的发光装置相比，能够低成本地制造。
本实施方式的发光装置的制造方法在通过接合层8将发光元件5安装于Si基板1上之后，能够在常温下将盖部件9密封于空腔2的开口，因此不存在加热至比接合层8的熔点高的温度的工序。因此，能够避免因接合层8再熔化而产生的接合不良等风险，并且能够降低制造成本。
另外，将盖构件9密封于空腔2的开口的工序是将盖构件9按压于空腔2的工序，因此能够以晶片为单位一并进行，生产率优异。
特别是，盖构件9与Si基板1的空腔2的周围的密封工序能够在常温下进行，因此即使在使用石英作为盖构件9的情况下，也不会产生由Si基板1与石英的热膨胀系数差引起的应力应变所导致的破裂、剥离。由此，作为Si基板1，使用6英寸以上的大口径晶片，能够以晶片为单位搭载盖部件9并进行密封，生产效率与以往的单片安装相比大幅提高，能够实现制造成本的大幅降低。
另外，在第1元件电极6包含线状电极部6a的情况下，能够使贯通电极4的形状与线状电极部6a的形状1对1地对应。另外，即使是线状电极部6a以外，也能够使贯通电极4的形状对应该电极。另外，能够在填充狭缝状的贯通孔的贯通电极4上组合形成正方形或矩形的贯通电极。由此，在空腔2的底面的Si基板1的表面，不需要用于将贯通电极4与第1元件电极6连接的再布线图案，能够直接将贯通电极4与第1元件电极6连接。
此外，本实施方式使贯通电极4的形状与线状电极部6a的形状1对1地对应，但本实施方式并不限定于1对1对应。也可以是如下形状：多个贯通电极4的一部分或全部通过相互连结而成为一体的形状、线状电极部6a的一部分或全部通过相互连结而成为一体的形状。
另外，作为发出紫外光的发光元件的发光层的AlGaN容易因水分(湿气)而劣化，但本实施方式的发光装置能够确保空腔2内的气密性。
此外，如上所述，在本实施方式的发光装置中，通过电解镀工序，形成贯通电极4、14以及阻挡层10的上表面位于空腔2的底面的贯通孔3、13的内侧，接合层(AuSn层)8的上表面从空腔2的底面突出数μm的电极结构，熔化的AuSn填充贯通孔3、13与贯通电极4、14之间的微小的间隙，确保紫外光的发光元件所要求的气密性。本发明并不限定于该结构，也可以是通过对背面电极11、12的结构采取措施而实现贯通孔3、13的气密性的结构。
具体而言，设背面电极11、12为从Si基板1侧起依次为Ni层、Cu层、Ni层、Au层的层叠结构。由此，通过贯通电极4、14的Cu与背面电极11、12的Cu层的Cu彼此的固相扩散来提高密合性，进而，背面电极的Ni层、Au层能够覆盖贯通孔3、13与贯通电极4之间的微小的间隙。由此，能够确保贯通孔3、13的气密性。
此外，在上述的实施方式中，空腔2的周围的凹部71为一列，但通过形成2列以上，能够进一步提高气密性密封性。
本实施方式的发光装置使用单晶Si作为Si基板1，但也可以使用多晶Si。在使用多晶Si作为Si基板的情况下，通过利用干式工艺进行空腔加工，贯通孔形成工序、贯通电极形成工序、沟槽形成工序能够与使用单晶Si基板的本实施方式的发光装置的制造方法的工序同样地进行。
本实施方式的发光装置能够用作使用VCSEL(垂直共振器面发光激光器)元件作为发光元件5的发光装置、或者将VCSEL元件配置成阵列状的发光装置。另外，能够用作将紫外光的LED用作发光元件5的紫外光发光装置。进而，作为发光元件5，使用发出紫外光的LED，作为在盖部件9上涂敷了荧光体或荧光体层的结构，能够提供可见光LED的发光装置。
标号说明
1…Si基板、2…空腔、2a…空腔的底面、3、13…狭缝状的贯通孔、4、14…贯通电极、5…发光元件、6…第1元件电极、7…第2元件电极、8…接合层、11、12…背面电极、72…凸部

Claims (25)

1.一种发光装置，其特征在于，
所述发光装置具有发光元件和Si基板，
所述发光元件具备：半导体层，其包含发光层；以及第1元件电极和第2元件电极，所述第1元件电极和第2元件电极与所述半导体层接合，供给使所述发光层发光的电流，
所述Si基板设置有空腔，在所述空腔的底面搭载有所述发光元件，
所述第1元件电极配置于所述半导体层的朝向所述空腔的底面侧的面上，
在所述Si基板的所述空腔的底面，在与所述发光元件的所述第1元件电极相对的位置具备狭缝状的贯通孔和填充所述贯通孔的贯通电极，
所述贯通电极的上表面的沿长轴方向的长度比所述贯通电极的沿所述Si基板的厚度方向的高度大，所述贯通电极的上表面的沿短轴方向的长度比所述高度小，
在所述发光元件的所述第1元件电极与相对的所述贯通电极的上表面之间，分别配置有具有与所述贯通电极的上表面形状对应的形状的接合层，
所述贯通电极的上表面整体经由所述接合层与所述第1元件电极接合。
2.根据权利要求1所述的发光装置，其特征在于，
所述接合层的一部分填充所述Si基板的所述贯通孔的内壁的上部与所述贯通电极之间的间隙。
3.根据权利要求1或2所述的发光装置，其特征在于，
在所述空腔的开口的上表面搭载有盖部件，所述盖部件使所述发光元件发出的光通过，并堵塞所述开口。
4.根据权利要求1～3中的任一项所述的发光装置，其特征在于，
所述第1元件电极包括多个宽度比长度窄的线状电极部，所述多个线状电极部沿该线状电极部的宽度方向隔开规定的间隔排列配置，
所述贯通电极以与所述多个线状电极部分别相对的方式设置有多个。
5.根据权利要求1～4中的任一项所述的发光装置，其特征在于，
所述贯通电极的上表面的沿长轴方向的长度为沿短轴方向的宽度的3倍以上。
6.根据权利要求4所述的发光装置，其特征在于，
所述半导体层的朝向所述空腔的底面侧的面具有以条纹状交替配置有p型半导体层和n型半导体层的区域，
所述第1元件电极包括多个所述线状电极部，所述多个线状电极部分别与条纹状的p型半导体层接合。
7.根据权利要求1～6中的任一项所述的发光装置，其特征在于，
所述贯通电极由熔点比所述接合层高的金属构成，并且，所述贯通电极的上表面位于比所述Si基板的所述空腔的底面靠所述贯通孔的内侧的位置。
8.根据权利要求3所述的发光装置，其特征在于，
在所述Si基板的搭载有所述盖部件的区域设置有固相扩散接合部，所述固相扩散接合部通过固相扩散将所述Si基板与所述盖部件接合，
所述固相扩散接合部形成为包围所述发光元件的环状。
9.根据权利要求8所述的发光装置，其特征在于，
所述固相扩散接合部是如下的三个接合部中的任意接合部：通过固相扩散将形成于所述Si基板侧的金属层与形成于所述盖部件侧的金属层接合的接合部、通过固相扩散将形成于所述Si基板侧的金属层与形成于所述盖部件侧的Si层接合的接合部、以及通过固相扩散将所述Si基板或形成于该Si基板侧的Si层与形成于所述盖部件侧的金属层接合的接合部。
10.根据权利要求8或9所述的发光装置，其特征在于，
所述固相扩散接合部形成于设置在所述Si基板以及所述盖部件中的一方的凹部与设置在另一方的凸部所嵌合的区域。
11.根据权利要求3所述的发光装置，其特征在于，
在堵塞所述空腔的所述开口的部件的下表面以及所述Si基板的上表面中的一方具备凹部，在另一方具备由塑性变形的材料构成的凸部，所述凸部通过插入所述凹部并塑性变形而填充所述凹部，并与所述凹部密合。
12.根据权利要求11所述的发光装置，其特征在于，
所述凹部的内壁与所述凸部进行固相扩散而接合。
13.根据权利要求6所述的发光装置，其特征在于，
所述第2元件电极包括宽度比长度窄的第2线状电极部和连接它们的连接电极部，
所述第2线状电极部与所述第1元件电极的所述线状电极部交替地配置，分别与所述条纹状的n型半导体层接合，
在所述Si基板的所述空腔的底面，在与所述连接电极部相对的位置还具备狭缝状的连接电极用贯通孔和填充所述连接电极用贯通孔的连接电极用贯通电极，
所述连接电极用贯通电极的上表面的沿长轴方向的长度比所述贯通电极的沿所述Si基板的厚度方向的高度大，
在所述发光元件的所述连接电极部与所述连接电极用贯通电极的上表面之间，配置有具有与所述连接电极用贯通电极的上表面形状对应的形状的连接电极用接合层，
所述连接电极用贯通电极的上表面整体经由所述连接电极用接合层与所述连接电极部接合。
14.一种发光装置，其特征在于，
所述发光装置具有发光元件和Si基板，
所述发光元件具备：半导体层，其包含发光层；以及第1元件电极和第2元件电极，所述第1元件电极和第2元件电极与所述半导体层接合，供给使所述发光层发光的电流，
所述Si基板设置有空腔，在所述空腔的底面搭载有所述发光元件，
所述第1元件电极包含3根以上的宽度比长度窄的线状电极部，所述3根以上的线状电极部在遍及所述半导体层的朝向所述空腔的底面侧的面的整个面的范围内，沿该线状电极部的宽度方向隔开规定的间隔而排列配置，
在所述Si基板的所述空腔的底面，在与所述发光元件的所述3根以上的线状电极部分别相对的位置，具备贯通孔和填充所述贯通孔的贯通电极，其中所述贯通孔为具有与所述线状电极的形状对应的开口形状的狭缝状，
在所述发光元件的所述线状电极部与相对的所述贯通电极的上表面之间，分别配置有具有与所述贯通电极的上表面形状对应的形状的接合层，
所述贯通电极的上表面整体经由所述接合层与所述线状电极部接合。
15.根据权利要求1～14中的任一项所述的发光装置，其特征在于，
在所述贯通电极与所述接合层之间配置有防止所述贯通电极与所述接合层的混合的阻挡层，
所述阻挡层的上表面位于比所述空腔的上表面靠所述贯通孔的内侧的位置。
16.根据权利要求15所述的发光装置，其特征在于，
所述贯通电极由Cu构成，所述接合层由AuSn构成，所述阻挡层由Ni构成。
17.根据权利要求1至16中的任一项所述的发光装置，其特征在于，
所述发光元件发出紫外光。
18.一种发光装置的制造方法，其特征在于，
所述发光装置的制造方法包括如下工序：
在Si基板上通过蚀刻形成空腔的工序；
通过蚀刻在所述空腔底面形成狭缝状的贯通孔的工序，其中所述贯通孔的上表面的开口沿长轴方向的长度比空腔的底面的所述Si基板的厚度长，所述开口沿短轴方向的长度比所述厚度小；
镀敷工序，通过镀敷来填充所述贯通孔而形成贯通电极，并且在贯通电极上形成接合用金属层；以及
在露出于所述空腔的底面上的所述接合层上直接安装发光元件的工序。
19.根据权利要求18所述的发光装置的制造方法，其特征在于，
在所述安装的工序中，通过将所述接合层熔化而与所述发光元件的电极接合，同时利用所述接合层的熔化物来填充所述贯通孔的上部中的所述贯通孔内壁与贯通电极之间的间隙。
20.根据权利要求18或19所述的发光装置的制造方法，其特征在于，
所述镀敷工序包括如下工序：
通过从所述贯通孔内的底面开始镀敷直至比所述贯通孔的上表面靠下方的位置，形成所述贯通电极的工序；
通过从所述贯通电极的上表面开始镀覆直至比所述贯通孔的上表面靠下方的位置，形成阻挡层的工序；以及
通过从所述阻挡层的上表面开始镀覆直至比所述贯通孔的上表面靠上方的位置，形成所述接合用金属层的工序。
21.根据权利要求18～20中的任一项所述的发光装置的制造方法，其特征在于，
所述发光装置的制造方法还包括如下工序：
在所述Si基板的所述空腔的周围形成凹部和由塑性变形的材料构成的凸部中的一方的工序；
准备覆盖所述空腔的开口的部件，在与所述空腔的周围对应的位置形成所述凹部以及所述由塑性变形的材料构成的凸部中的另一方的工序；以及
将所述部件搭载于所述空腔的所述开口，将所述凸部压入所述凹部，由此使所述凸部变形，使所述凸部与所述凹部的内壁密合而接合的工序。
22.根据权利要求21所述的发光装置的制造方法，其特征在于，
在进行所述密合而接合的工序中，在常温或低于所述接合用金属层的熔点的温度下的加热气氛下，进行利用荷重的固相扩散接合。
23.根据权利要求18～22中的任一项所述的发光装置的制造方法，其特征在于，
所述Si基板为单晶，
形成所述空腔的工序是利用碱溶液对所述单晶的Si基板进行结晶各向异性蚀刻的工序。
24.根据权利要求18～23中的任一项所述的发光装置的制造方法，其特征在于，
形成所述贯通电极的工序是通过电解镀填充所述贯通孔的工序。
25.根据权利要求21～24中的任一项所述的发光装置的制造方法，其特征在于，
构成所述凸部的金属为Au，在所述凹部的内壁也设置Au层，通过进行所述密合而接合的工序，将构成所述凸部的Au与所述凹部的内壁的Au层进行Au-Au固相扩散接合。
CN202080036344.1A 2019-05-30 2020-05-13 发光装置及其制造方法 Pending CN113826228A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2019-100973 2019-05-30
JP2019100973A JP7233304B2 (ja) 2019-05-30 2019-05-30 発光装置、および、その製造方法
PCT/JP2020/019134 WO2020241261A1 (ja) 2019-05-30 2020-05-13 発光装置、および、その製造方法

Publications (1)

Publication Number Publication Date
CN113826228A true CN113826228A (zh) 2021-12-21

Family

ID=73547615

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080036344.1A Pending CN113826228A (zh) 2019-05-30 2020-05-13 发光装置及其制造方法

Country Status (5)

Country Link
US (1) US20220231212A1 (zh)
EP (1) EP3979344A4 (zh)
JP (1) JP7233304B2 (zh)
CN (1) CN113826228A (zh)
WO (1) WO2020241261A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113707796B (zh) * 2021-10-22 2022-01-28 深圳市两岸光电科技有限公司 一种可散热的晶圆级led封装结构
JP2023151011A (ja) * 2022-03-31 2023-10-16 ソニーセミコンダクタソリューションズ株式会社 発光装置、発光装置の製造方法、測距装置

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020093023A1 (en) * 1997-06-03 2002-07-18 Camras Michael D. III-Phosphide and III-Arsenide flip chip light-emitting devices
CN101577304A (zh) * 2008-05-05 2009-11-11 台湾积体电路制造股份有限公司 发光二极管封装结构
CN103378261A (zh) * 2012-04-26 2013-10-30 展晶科技(深圳)有限公司 发光二极管封装结构
US20160003435A1 (en) * 2014-07-01 2016-01-07 Koito Manufacturing Co., Ltd. Vehicle lamp
CN205141024U (zh) * 2015-11-03 2016-04-06 厦门多彩光电子科技有限公司 一种led支架及led封装体
CN109690796A (zh) * 2016-09-01 2019-04-26 日机装株式会社 光半导体装置以及光半导体装置的制造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0637143A (ja) * 1992-07-15 1994-02-10 Toshiba Corp 半導体装置および半導体装置の製造方法
US6981806B2 (en) * 2002-07-05 2006-01-03 Xponent Photonics Inc Micro-hermetic packaging of optical devices
KR100593937B1 (ko) 2005-03-30 2006-06-30 삼성전기주식회사 Ｓｉ기판을 이용한 ＬＥＤ 패키지 및 그 제조방법
US7528422B2 (en) 2006-01-20 2009-05-05 Hymite A/S Package for a light emitting element with integrated electrostatic discharge protection
JP4809308B2 (ja) 2007-09-21 2011-11-09 新光電気工業株式会社 基板の製造方法
JP2011138953A (ja) 2009-12-28 2011-07-14 Sanyo Electric Co Ltd 半導体レーザ装置および光ピックアップ装置
JP4991893B2 (ja) * 2010-03-16 2012-08-01 常陽機械株式会社 微小径ワイヤボンディングの良否判定方法及び判定装置
US8507940B2 (en) * 2010-04-05 2013-08-13 Taiwan Semiconductor Manufacturing Company, Ltd. Heat dissipation by through silicon plugs
US8772817B2 (en) * 2010-12-22 2014-07-08 Cree, Inc. Electronic device submounts including substrates with thermally conductive vias
US20160271728A1 (en) * 2012-04-20 2016-09-22 Greatbatch, Ltd. Laser welding-self brazing in medical power manufacturing
DE102014202220B3 (de) * 2013-12-03 2015-05-13 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines Deckelsubstrats und gehäustes strahlungsemittierendes Bauelement
WO2015157846A1 (en) * 2014-04-15 2015-10-22 Changize Sadr Structural assembly and method

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020093023A1 (en) * 1997-06-03 2002-07-18 Camras Michael D. III-Phosphide and III-Arsenide flip chip light-emitting devices
CN101577304A (zh) * 2008-05-05 2009-11-11 台湾积体电路制造股份有限公司 发光二极管封装结构
CN103378261A (zh) * 2012-04-26 2013-10-30 展晶科技(深圳)有限公司 发光二极管封装结构
US20160003435A1 (en) * 2014-07-01 2016-01-07 Koito Manufacturing Co., Ltd. Vehicle lamp
CN205141024U (zh) * 2015-11-03 2016-04-06 厦门多彩光电子科技有限公司 一种led支架及led封装体
CN109690796A (zh) * 2016-09-01 2019-04-26 日机装株式会社 光半导体装置以及光半导体装置的制造方法

Also Published As

Publication number Publication date
WO2020241261A1 (ja) 2020-12-03
EP3979344A1 (en) 2022-04-06
US20220231212A1 (en) 2022-07-21
EP3979344A4 (en) 2023-06-07
JP7233304B2 (ja) 2023-03-06
JP2020194935A (ja) 2020-12-03

Similar Documents

Publication Publication Date Title
JP4961887B2 (ja) 固体素子デバイス
JP6336105B2 (ja) オプトエレクトロニクス部品の製造
JP5659519B2 (ja) 発光装置、発光装置の製造方法、発光装置の実装方法及び光源装置
JP5661552B2 (ja) 半導体発光装置及びその製造方法
WO2003044872A1 (en) Compound semiconductor light emitting device and its manufacturing method
US10461227B2 (en) Method for manufacturing light emitting device, and light emitting device
US11417811B2 (en) Light emitting element, light emitting device, and method for manufacturing light emitting element
US8586391B2 (en) Method of manufacturing light-emitting device
JP2012507157A (ja) 半導体コンポーネント用の担体、半導体コンポーネントおよび担体の製造方法
US9039475B2 (en) Manufacturing method of light emitting devices
CN113826228A (zh) 发光装置及其制造方法
KR101426434B1 (ko) 반도체 발광소자를 제조하는 방법
JP5144578B2 (ja) 発光装置の製造方法
TW200921945A (en) Light emitting device and package assembly for light emitting device
EP2682993A2 (en) Molded package for light emitting device and light emitting device using the same
EP3848981A1 (en) Led module, mold and method for manufacturing the same
JP4720943B1 (ja) 半導体素子用パッケージ及びそれを用いた発光素子
US20220344552A1 (en) Light-emitting device and manufacturing method of the same
JP7581116B2 (ja) 発光装置及び発光装置の製造方法
US12107201B2 (en) Semiconductor light emitting device and method of manufacturing the same
JP7260309B2 (ja) 半導体発光装置
JP2010067770A (ja) 発光装置
KR20170132932A (ko) 반도체 발광소자
JP2024034844A (ja) 半導体発光装置
CN115885391A (zh) 发光装置及用于制造发光装置的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination