CN113826210B - 显示基板及其制备方法、显示装置 - Google Patents
显示基板及其制备方法、显示装置 Download PDFInfo
- Publication number
- CN113826210B CN113826210B CN202080000578.0A CN202080000578A CN113826210B CN 113826210 B CN113826210 B CN 113826210B CN 202080000578 A CN202080000578 A CN 202080000578A CN 113826210 B CN113826210 B CN 113826210B
- Authority
- CN
- China
- Prior art keywords
- layer
- power line
- insulating layer
- isolation
- display area
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 204
- 238000002360 preparation method Methods 0.000 title abstract description 9
- 238000002955 isolation Methods 0.000 claims abstract description 387
- 230000004888 barrier function Effects 0.000 claims abstract description 43
- 238000004806 packaging method and process Methods 0.000 claims abstract description 34
- 239000002131 composite material Substances 0.000 claims description 98
- 238000000034 method Methods 0.000 claims description 72
- 230000008569 process Effects 0.000 claims description 66
- 238000004519 manufacturing process Methods 0.000 claims description 23
- 238000004891 communication Methods 0.000 claims description 3
- 238000005538 encapsulation Methods 0.000 abstract description 116
- 239000010410 layer Substances 0.000 description 1073
- 229910052751 metal Inorganic materials 0.000 description 115
- 239000002184 metal Substances 0.000 description 115
- 239000003990 capacitor Substances 0.000 description 75
- 238000000059 patterning Methods 0.000 description 35
- 238000000926 separation method Methods 0.000 description 35
- 238000005192 partition Methods 0.000 description 34
- 239000010408 film Substances 0.000 description 32
- 125000006850 spacer group Chemical group 0.000 description 30
- 238000003860 storage Methods 0.000 description 26
- 229910010272 inorganic material Inorganic materials 0.000 description 24
- 239000011147 inorganic material Substances 0.000 description 24
- 230000000903 blocking effect Effects 0.000 description 21
- 239000011368 organic material Substances 0.000 description 13
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 12
- 239000010409 thin film Substances 0.000 description 10
- 238000005530 etching Methods 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 239000004642 Polyimide Substances 0.000 description 7
- 239000000470 constituent Substances 0.000 description 7
- 229920001721 polyimide Polymers 0.000 description 7
- 229910021417 amorphous silicon Inorganic materials 0.000 description 6
- 239000011521 glass Substances 0.000 description 6
- 230000009545 invasion Effects 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 230000002829 reductive effect Effects 0.000 description 6
- 208000025165 Autoerythrocyte sensitization syndrome Diseases 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 5
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 238000005516 engineering process Methods 0.000 description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 230000000149 penetrating effect Effects 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 230000009471 action Effects 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000009413 insulation Methods 0.000 description 3
- 239000001301 oxygen Substances 0.000 description 3
- 229910052760 oxygen Inorganic materials 0.000 description 3
- -1 polyethylene terephthalate Polymers 0.000 description 3
- 229920000139 polyethylene terephthalate Polymers 0.000 description 3
- 239000005020 polyethylene terephthalate Substances 0.000 description 3
- 230000002035 prolonged effect Effects 0.000 description 3
- 239000000243 solution Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000000956 alloy Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 239000007788 liquid Substances 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 230000000873 masking effect Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000036961 partial effect Effects 0.000 description 2
- 229920002120 photoresistant polymer Polymers 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- 229910001257 Nb alloy Inorganic materials 0.000 description 1
- 229910000583 Nd alloy Inorganic materials 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- HCHKCACWOHOZIP-UHFFFAOYSA-N Zinc Chemical compound [Zn] HCHKCACWOHOZIP-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- UBSJOWMHLJZVDJ-UHFFFAOYSA-N aluminum neodymium Chemical compound [Al].[Nd] UBSJOWMHLJZVDJ-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000007797 corrosion Effects 0.000 description 1
- 238000005260 corrosion Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 230000007717 exclusion Effects 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- DTSBBUTWIOVIBV-UHFFFAOYSA-N molybdenum niobium Chemical compound [Nb].[Mo] DTSBBUTWIOVIBV-UHFFFAOYSA-N 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 238000004528 spin coating Methods 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
- 239000011701 zinc Substances 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K50/00—Organic light-emitting devices
- H10K50/80—Constructional details
- H10K50/84—Passivation; Containers; Encapsulations
- H10K50/844—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/126—Shielding, e.g. light-blocking means over the TFTs
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/80—Constructional details
- H10K59/87—Passivation; Containers; Encapsulations
- H10K59/873—Encapsulations
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
- H10K71/80—Manufacture or treatment specially adapted for the organic devices covered by this subclass using temporary substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
- H10K77/111—Flexible substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/311—Flexible OLED
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/1201—Manufacture or treatment
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E10/00—Energy generation through renewable energy sources
- Y02E10/50—Photovoltaic [PV] energy
- Y02E10/549—Organic PV cells
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Electroluminescent Light Sources (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
一种显示基板及其制备方法、显示装置，显示基板包括显示区域(100)和位于显示区域(100)一侧的绑定区域(200)，显示区域(100)包括驱动结构层、设置在驱动结构层上的有机绝缘层(15)以及设置在有机绝缘层(15)上的发光元件，驱动结构层包括像素驱动电路，发光元件与像素驱动电路连接；绑定区域(200)包括绑定结构层、设置在绑定结构层上的有机绝缘层(15)和隔离坝(410，420)，以及设置在有机绝缘层(15)和隔离坝(410，420)上的无机封装层(25，27)，绑定结构层包括与像素驱动电路连接的电源线(210，220)；绑定区域(200)的有机绝缘层(15)上设置有至少一个隔离槽(500)，无机封装层(25，27)覆盖隔离槽(500)和包裹隔离坝(410，420)，隔离槽(500)与显示区域边缘(110)的距离小于隔离坝(410，420)与显示区域边缘(110)的距离。
Description
技术领域
本公开涉及但不限于显示技术领域，尤指一种显示基板及其制备方法、显示装置。
背景技术
有机发光二极管(Organic Light Emitting Diode，简称OLED)为主动发光显示器件，具有自发光、广视角、高对比度、低耗电、极高反应速度等优点。随着显示技术的不断发展，以OLED为发光器件、由薄膜晶体管(Thin Film Transistor，简称TFT)进行信号控制的柔性显示装置(Flexible Display)已成为目前显示领域的主流产品。
发明内容
以下是对本文详细描述的主题的概述。本概述并非是为了限制权利要求的保护范围。
一方面，本公开提供了一种显示基板，包括显示区域和位于显示区域一侧的绑定区域，所述显示区域包括驱动结构层、设置在所述驱动结构层上的有机绝缘层、设置在所述有机绝缘层上的发光元件以及设置在所述发光元件上的复合封装层，所述驱动结构层包括像素驱动电路，所述发光元件与所述像素驱动电路连接；所述绑定区域包括绑定结构层、设置在所述绑定结构层上的有机绝缘层和隔离坝以及设置在所述有机绝缘层和隔离坝上的无机封装层，所述绑定结构层包括与所述像素驱动电路连接的电源线；所述绑定区域的有机绝缘层上设置有至少一个隔离槽，所述无机封装层覆盖所述隔离槽和包裹所述隔离坝，所述隔离槽与显示区域边缘的距离小于所述隔离坝与显示区域边缘的距离。
在一些可能的实现方式中，所述隔离坝包括第一隔离坝和第二隔离坝，所述第一隔离坝与显示区域边缘的距离小于所述第二隔离坝与显示区域边缘的距离；所述隔离槽与显示区域边缘的距离小于所述第一隔离坝与显示区域边缘的距离。
在一些可能的实现方式中，所述发光元件包括阳极、像素定义层、有机发光层和阴极，所述像素定义层和阴极延伸到所述绑定区域；沿着远离所述显示区域的方向，所述绑定区域中阴极边缘与显示区域边缘之间的距离小于所述隔离槽与显示区域边缘的距离。
在一些可能的实现方式中，沿着远离所述显示区域的方向，所述隔离槽的宽度为20μm～70μm。
在一些可能的实现方式中，所述电源线包括第一电源线和第二电源线，所述隔离槽设置在所述第一电源线上，或者设置在所述第二电源线上，或者设置在所述第一电源线与第二电源线之间。
在一些可能的实现方式中，沿着所述显示区域边缘方向，所述隔离槽在基底上的正投影包含所述第一电源线在基底上的正投影。
在一些可能的实现方式中，所述显示基板还包括边缘区域，所述边缘区域包括电路结构层和设置在所述电路结构层上的有机绝缘层，所述有机绝缘层上设置有缝隙，所述绑定区域的隔离槽和边缘区域的缝隙连通。
在一些可能的实现方式中，所述第一电源线包括第一条形块和第二条形块，所述第一条形块沿着所述显示区域边缘方向延伸，所述第二条形块沿着远离所述显示区域的方向延伸，所述第二条形块邻近所述显示区域的一端与所述第一条形块连接，形成T状结构；所述第二电压线位于所述第一条形块远离所述显示区域的一侧，所述隔离坝设置在所述的第二条形块和第二电源线上，所述隔断槽设置在所述第一条形块上。
在一些可能的实现方式中，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层和设置在所述复合绝缘层上的第一电源线和第二电源线；或者，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层、设置在所述复合绝缘层上的第一电源线和第二电源线和设置在所述第一电源线和第二电源线上的第五绝缘层。设置在所述绑定结构层上的有机绝缘层包括第一平坦层；所述复合绝缘层包括在基底上叠设的第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层。
在一些可能的实现方式中，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层、设置在所述复合绝缘层上的第五绝缘层、设置在所述第五绝缘层上的第一平坦层以及设置在所述第一平坦层上的第一电源线和第二电源线；或者，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层、设置在所述复合绝缘层上的第一电源线和第二电源线、设置在所述第一电源线和第二电源线上的第五绝缘层以及设置在所述第五绝缘层上的第一平坦层；或者，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层、设置在所述复合绝缘层上的第二连接电极和第三连接电极、覆盖所述第二连接电极和第三连接电极的第五绝缘层、设置在所述第五绝缘层上的第一平坦层以及设置在所述第一平坦层上的第一电源线和第二电源线，所述第一电源线通过过孔与第二连接电极连接，所述第二电源线通过过孔与第三连接电极连接。设置在所述绑定结构层上的有机绝缘层包括第二平坦层；所述复合绝缘层包括在基底上叠设的第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层。
在一些可能的实现方式中，所述电源线的边缘设置有波浪结构；所述波浪结构设置在所述隔离槽远离所述显示区域一侧的电源线的边缘上，或者，所述波浪结构设置在所述隔离坝远离所述显示区域一侧的电源线的边缘上，或者，所述波浪结构设置在所述电源线与所述隔离坝重叠区域的电源线的边缘上。
在一些可能的实现方式中，所述波浪结构包括间隔设置的多个凸起，所述凸起的突起高度为30μm到60μm。
另一方面，本公开还提供了一种显示基板的制备方法，显示基板包括显示区域和位于显示区域一侧的绑定区域，所述制备方法包括：
在所述显示区域和绑定区域分别形成驱动结构层和绑定结构层；所述驱动结构层包括像素驱动电路，所述绑定结构层包括与所述像素驱动电路连接的电源线；
在所述驱动结构层和绑定结构层上形成有机绝缘层，所述绑定结构层上的有机绝缘层上形成有至少一个隔离槽；
在所述显示区域和绑定区域分别形成发光元件和隔离坝；所述发光元件与所述像素驱动电路连接，所述隔离槽与显示区域边缘的距离小于所述隔离坝与显示区域边缘的距离；
在所述绑定区域形成无机封装层，所述无机封装层覆盖所述隔离槽和包裹所述隔离坝。
在一些可能的实现方式中，在所述显示区域和绑定区域分别形成发光元件和隔离坝包括：在所述显示区域形成发光元件，所述发光元件与所述像素驱动电路连接；在所述绑定区域形成第一隔离坝和第二隔离坝，所述第一隔离坝与显示区域边缘的距离小于所述第二隔离坝与显示区域边缘的距离，所述隔离槽与显示区域边缘的距离小于所述第一隔离坝与显示区域边缘的距离。
在一些可能的实现方式中，在所述显示区域形成发光元件包括：在所述有机绝缘层上依次形成阳极、像素定义层、有机发光层和阴极，所述阳极与所述像素驱动电路连接，所述像素定义层和阴极延伸到所述绑定区域；沿着远离所述显示区域的方向，所述绑定区域中阴极边缘与显示区域边缘之间的距离小于所述隔离槽与显示区域边缘的距离。
在一些可能的实现方式中，所述电源线包括第一电源线和第二电源线，所述隔离槽设置在所述第一电源线上，或者设置在所述第二电源线上，或者设置在所述第一电源线与第二电源线之间，沿着远离所述显示区域的方向，所述隔离槽的宽度为20μm～70μm。
在一些可能的实现方式中，所述显示基板还包括边缘区域，所述制备方法还包括：在所述边缘区域形成电路结构层，在所述电路结构层上形成有机绝缘层，所述有机绝缘层上形成有至少一个缝隙，所述绑定区域的隔离槽和边缘区域的缝隙连通，且通过同一次工艺形成。
在一些可能的实现方式中，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层和设置在所述复合绝缘层上的第一电源线和第二电源线；或者，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层、设置在所述复合绝缘层上的第一电源线和第二电源线和设置在所述第一电源线和第二电源线上的第五绝缘层；或者，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层、设置在所述复合绝缘层上的第五绝缘层、设置在所述第五绝缘层上的第一平坦层以及设置在所述第一平坦层上的第一电源线和第二电源线；或者，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层、设置在所述复合绝缘层上的第一电源线和第二电源线、设置在所述第一电源线和第二电源线上的第五绝缘层以及设置在所述第五绝缘层上的第一平坦层；或者，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层、设置在所述复合绝缘层上的第二连接电极和第三连接电极、覆盖所述第二连接电极和第三连接电极的第五绝缘层、设置在所述第五绝缘层上的第一平坦层以及设置在所述第一平坦层上的第一电源线和第二电源线，所述第一电源线通过过孔与第二连接电极连接，所述第二电源线通过过孔与第三连接电极连接。设置在所述绑定结构层上的有机绝缘层包括第一平坦层或者包括第二平坦层；所述复合绝缘层包括在基底上叠设的第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层。
在一些可能的实现方式中，所述电源线的边缘设置有波浪结构；所述波浪结构设置在所述隔离槽远离所述显示区域一侧的电源线的边缘上，或者，所述波浪结构设置在所述隔离坝远离所述显示区域一侧的电源线的边缘上，或者，所述波浪结构设置在所述电源线与隔离坝重叠区域的电源线的边缘上；所述波浪结构包括间隔设置的多个凸起，所述凸起的突起高度为30μm到60μm。
又一方面，本公开还提供了一种显示装置，包括前述的显示基板。
在阅读理解了附图和详细描述后，可以明白其他方面。
附图说明
附图用来提供对本公开技术方案的进一步理解，并且构成说明书的一部分，与本公开的实施例一起用于解释本公开的技术方案，并不构成对本公开的技术方案的限制。附图中各部件的形状和大小不反映真实比例，目的只是示意说明本公开内容。
图1为本公开显示基板的结构示意图；
图2为本公开显示基板中绑定区域的结构示意图；
图3为本公开第一扇出区一种结构的示意图；
图4为图3中A-A向的剖视图；
图5为本公开显示基板一种结构的示意图；
图6为本公开形成柔性基底图案后的示意图；
图7为本公开形成驱动结构层和绑定结构层图案后的示意图；
图8为本公开形成隔断槽图案后的示意图；
图9为本公开形成阳极图案后的示意图；
图10为本公开形成像素定义层图案后的示意图；
图11为本公开形成隔垫柱图案后的示意图；
图12为本公开形成有机发光层和阴极图案后的示意图；
图13为本公开形成封装层图案后的示意图；
图14为本公开绑定区域边缘的结构示意图；
图15为本公开显示基板另一种结构的示意图；
图16为本公开显示基板又一种结构的示意图；
图17为本公开显示基板又一种结构的示意图；
图18为本公开显示基板又一种结构的示意图；
图19为本公开显示基板又一种结构的示意图；
图20为本公开显示基板又一种结构的示意图；
图21为本公开显示基板又一种结构的示意图；
图22为本公开第一扇出区的另一种结构示意图；
图23为本公开2SD结构显示区域和边缘区域的剖面结构示意图；
图24为本公开1SD结构显示区域和边缘区域的剖面结构示意图；
图25为本公开第一扇出区的另一种结构示意图；
图26为图25中E区域的放大图。
附图标记说明:
1—玻璃载板； 10—柔性基底； 11—第一绝缘层；
12—第二绝缘层； 13—第三绝缘层； 14—第四绝缘层；
15—第一平坦层； 16—第五绝缘层； 17—第二平坦层；
21—阳极； 22—像素定义层； 23—有机发光层；
24—阴极； 25—第一封装层； 26—第二封装层；
27—第三封装层； 30—平坦坝基； 31—第一坝基；
32—第二第二； 33—隔垫柱； 100—显示区域；
101—第一晶体管； 102—第一存储电容； 103—第二晶体管；
104—第三晶体管； 105—第二存储电容； 106—第三存储电容；
110—显示区域边缘； 200—绑定区域； 201—第一扇出区；
202—弯折区； 203—第二扇出区； 204—防静电区；
205—驱动芯片区； 206—绑定电极区； 210—第一电源线；
220—第二电源线； 230—波浪结构； 300—边缘区域；
410—第一隔离坝； 420—第二隔离坝； 500—隔离槽；
600—隔离区； 700—缝隙； 801—第一连接电极；
802—第二连接电极； 803—第三连接电极； 804—第四连接电极；
2101—第一条形块； 2102—第二条形块； 2201—第三条形块；
2202—第四条形块。
具体实施方式
为使本公开的目的、技术方案和优点更加清楚明白，下文中将结合附图对本公开的实施例进行详细说明。注意，实施方式可以以多个不同形式来实施。所属技术领域的普通技术人员可以很容易地理解一个事实，就是方式和内容可以在不脱离本公开的宗旨及其范围的条件下被变换为各种各样的形式。因此，本公开不应该被解释为仅限定在下面的实施方式所记载的内容中。在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互任意组合。
在附图中，有时为了明确起见，夸大表示了各构成要素的大小、层的厚度或区域。因此，本公开的一个方式并不一定限定于该尺寸，附图中各部件的形状和大小不反映真实比例。此外，附图示意性地示出了理想的例子，本公开的一个方式不局限于附图所示的形状或数值等。
本说明书中的“第一”、“第二”、“第三”等序数词是为了避免构成要素的混同而设置，而不是为了在数量方面上进行限定的。
在本说明书中，为了方便起见，使用“中部”、“上”、“下”、“前”、“后”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示方位或位置关系的词句以参照附图说明构成要素的位置关系，仅是为了便于描述本说明书和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。构成要素的位置关系根据描述各构成要素的方向适当地改变。因此，不局限于在说明书中说明的词句，根据情况可以适当地更换。
在本说明书中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解。例如，可以是固定连接，或可拆卸连接，或一体地连接；可以是机械连接，或电连接；可以是直接相连，或通过中间件间接相连，或两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本公开中的具体含义。
在本说明书中，晶体管是指至少包括栅电极、漏电极以及源电极这三个端子的元件。晶体管在漏电极(漏电极端子、漏区域或漏电极)与源电极(源电极端子、源区域或源电极)之间具有沟道区域，并且电流能够流过漏电极、沟道区域以及源电极。注意，在本说明书中，沟道区域是指电流主要流过的区域。
在本说明书中，第一极可以为漏电极、第二极可以为源电极，或者第一极可以为源电极、第二极可以为漏电极。在使用极性相反的晶体管的情况或电路工作中的电流方向变化的情况等下，“源电极”及“漏电极”的功能有时互相调换。因此，在本说明书中，“源电极”和“漏电极”可以互相调换。
在本说明书中，“电连接”包括构成要素通过具有某种电作用的元件连接在一起的情况。“具有某种电作用的元件”只要可以进行连接的构成要素间的电信号的授受，就对其没有特别的限制。“具有某种电作用的元件”的例子不仅包括电极和布线，而且还包括晶体管等开关元件、电阻器、电感器、电容器、其它具有各种功能的元件等。
在本说明书中，“平行”是指两条直线形成的角度为-10°以上且10°以下的状态，因此，也包括该角度为-5°以上且5°以下的状态。另外，“垂直”是指两条直线形成的角度为80°以上且100°以下的状态，因此，也包括85°以上且95°以下的角度的状态。
在本说明书中，“膜”和“层”可以相互调换。例如，有时可以将“导电层”换成为“导电膜”。与此同样，有时可以将“绝缘膜”换成为“绝缘层”。
本公开中的“约”，是指不严格限定界限，允许工艺和测量误差范围内的数值。
一种柔性显示装置包括设置在柔性基底上的驱动电路层、设置在驱动电路层上的发光器件以及设置在发光器件上的封装层，封装层用于保护发光器件。研究表明，封装层的封装效果对柔性显示装置的显示性能影响很大。如果封装层出现封装失效，如封装层产生缝隙或发生断裂，大气中的水汽会沿着缝隙进入发光器件，使发光器件中的有机材料氧化失效，形成无法发光的失效区域。随着水汽沿着缝隙不断入侵发光器件，失效区域逐渐扩大，导致柔性显示装置出现显示不良，称之为不断扩大的暗点(Growing Dark Spot，简称GDS)。
本公开提供了一种显示基板，包括显示区域和位于显示区域一侧的绑定区域，所述显示区域包括驱动结构层、设置在所述驱动结构层上的有机绝缘层、设置在所述有机绝缘层上的发光元件以及设置在所述发光元件上的复合封装层，所述驱动结构层包括像素驱动电路，所述发光元件与所述像素驱动电路连接；所述绑定区域包括绑定结构层、设置在所述绑定结构层上的有机绝缘层和隔离坝以及设置在所述有机绝缘层和隔离坝上的无机封装层，所述绑定结构层包括与所述像素驱动电路连接的电源线；所述绑定区域的有机绝缘层上设置有至少一个隔离槽，所述无机封装层覆盖所述隔离槽和包裹所述隔离坝，所述隔离槽与显示区域边缘的距离小于所述隔离坝与显示区域边缘的距离。
在示例性实施方式中，所述隔离坝包括第一隔离坝和第二隔离坝，所述第一隔离坝与显示区域边缘的距离小于所述第二隔离坝与显示区域边缘的距离；所述隔离槽与显示区域边缘的距离小于所述第一隔离坝与显示区域边缘的距离。
在示例性实施方式中，所述发光元件包括阳极、像素定义层、有机发光层和阴极，所述像素定义层和阴极延伸到所述绑定区域；沿着远离所述显示区域的方向，阴极边缘与显示区域边缘之间的距离小于所述隔离槽与显示区域边缘的距离。
在示例性实施方式中，所述电源线包括第一电源线和第二电源线，所述隔离槽设置在所述第一电源线上，或者设置在所述第二电源线上，或者设置在所述第一电源线与第二电源线之间。沿着远离所述显示区域的方向，所述隔离槽的宽度为20μm～70μm。沿着所述显示区域边缘方向，所述隔离槽在基底上的正投影包含所述第一电源线在基底上的正投影。
在示例性实施方式中，所述显示基板还包括边缘区域，所述边缘区域包括电路结构层和设置在所述电路结构层上的有机绝缘层，所述有机绝缘层上设置有缝隙，所述绑定区域的隔离槽和边缘区域的缝隙连通，且通过同一次工艺形成。
在示例性实施方式中，所述第一电源线包括第一条形块和第二条形块，所述第一条形块沿着所述显示区域边缘方向延伸，所述第二条形块沿着远离所述显示区域的方向延伸，所述第二条形块邻近所述显示区域的一端与所述第一条形块连接，形成T状结构；所述第二电压线位于所述第一条形块远离所述显示区域的一侧，所述隔离坝设置在所述的第二条形块和第二电源线上，所述隔断槽设置在所述第一条形块上。
在示例性实施方式中，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层和设置在所述复合绝缘层上的第一电源线和第二电源线；或者，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层、设置在所述复合绝缘层上的第一电源线和第二电源线和设置在所述第一电源线和第二电源线上的第五绝缘层。设置在所述绑定结构层上的有机绝缘层包括第一平坦层；所述复合绝缘层包括在基底上叠设的第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层。
在示例性实施方式中，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层、设置在所述复合绝缘层上的第五绝缘层、设置在所述第五绝缘层上的第一平坦层以及设置在所述第一平坦层上的第一电源线和第二电源线；或者，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层、设置在所述复合绝缘层上的第一电源线和第二电源线、设置在所述第一电源线和第二电源线上的第五绝缘层以及设置在所述第五绝缘层上的第一平坦层；或者，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层、设置在所述复合绝缘层上的第二连接电极和第三连接电极、覆盖所述第二连接电极和第三连接电极的第五绝缘层、设置在所述第五绝缘层上的第一平坦层以及设置在所述第一平坦层上的第一电源线和第二电源线，所述第一电源线通过过孔与第二连接电极连接，所述第二电源线通过过孔与第三连接电极连接。设置在所述绑定结构层上的有机绝缘层包括第二平坦层；所述复合绝缘层包括在基底上叠设的第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层。
在示例性实施方式中，所述电源线的边缘设置有波浪结构；所述波浪结构设置在所述隔离槽远离所述显示区域一侧的电源线的边缘上，或者，所述波浪结构设置在所述隔离坝远离所述显示区域一侧的电源线的边缘上，或者，所述波浪结构设置在所述电源线与所述隔离坝重叠区域的电源线的边缘上。
图1为本公开显示基板的结构示意图。如图1所示，本公开显示基板包括显示区域100和位于显示区域100周边的非显示区域，非显示区域包括位于显示区域100一侧的绑定区域200和位于显示区域100其它侧的边缘区域300，显示区域100至少包括规则排列的多个显示单元，绑定区域200至少包括隔离坝和将多个显示单元的信号线连接至外部驱动装置的绑定电路，边缘区域300至少包括隔离坝和向多个显示单元传输电压信号的电源线，绑定区域200和边缘区域300的隔离坝形成环绕显示区域100的环形结构。
图2为本公开显示基板中绑定区域的结构示意图。如图2所示，在平行于显示基板的平面内，本公开绑定区域200位于显示区域100的一侧，绑定区域200包括沿着远离显示区域100的方向依次设置的第一扇出区201、弯折区202、第二扇出区203、防静电区204、驱动芯片区205和绑定电极区206。第一扇出区201包括数据扇出线、第一电源线和第二电源线，数据扇出线位于第一扇出区201的中部，包括多条数据连接线，多条数据连接线被配置为以扇出(Fanout)走线方式连接显示区域100的数据线(Data Line)，第一电源线位于数据扇出线的两侧，被配置为连接显示区域100的高电压电源线(VDD)，第二电源线也位于数据扇出线的两侧，被配置为连接边缘区域300的低电压电源线(VSS)。弯折区202包括设置有凹槽的复合绝缘层，被配置为使绑定区域200弯折到显示区域100的背面。第二扇出区203包括扇出走线方式引出的多条数据连接线。防静电区204包括防静电电路，被配置为通过消除静电防止显示基板的静电损伤。驱动芯片区205包括集成电路(Integrated Circuit，简称IC)，被配置为与多条数据连接线连接。绑定电极区206包括多个绑定焊盘(Bonding Pad)，被配置为与外部的柔性线路板(Flexible Printed Circuit，简称FPC)绑定连接。
图3为本公开第一扇出区一种结构的示意图，为图2中C区域的放大图，图4为图3中A-A向的剖视图。如图3所示，在平行于显示基板的平面内，绑定区域200位于显示区域100的一侧，绑定区域200的第一扇出区邻近显示区域边缘110。第一扇出区包括第一电源线210、第二电源线220和数据扇出线(未示出)，第一电源线210与显示区域100的高电压电源线连接，被配置为向显示区域100的多个显示单元传输高电压信号，第二电源线220与边缘区域300的低电压电源线连接，被配置为向显示区域100的多个显示单元传输低电压信号。第一扇出区还包括第一隔离坝410、第二隔离坝420和隔断槽500，被配置为阻隔水汽进入显示区域100。第一隔离坝410和第二隔离坝420设置在绑定区域200和边缘区域300，在绑定区域200和边缘区域300形成环绕显示区域100的环形结构，第一隔离坝410和第二隔离坝420被配置为阻隔从显示区域100外围进入显示区域100的水汽。在绑定区域200，第一隔离坝410和第二隔离坝420沿着平行于显示区域边缘110的方向延伸，第一隔离坝410与显示区域边缘110的距离小于第二隔离坝420与显示区域边缘110的距离，即第二隔离坝420设置在第一隔离坝410远离显示区域100的一侧。隔断槽500设置在绑定区域200，被配置为阻隔沿着第一电源线210的边缘和第二电源线220的边缘进入显示区域100的水汽。隔断槽500沿着平行于显示区域边缘110的方向延伸，隔断槽500与显示区域边缘110的距离小于第一隔离坝410与显示区域边缘110的距离，即隔断槽500设置在显示区域边缘110与第一隔离坝410之间。
如图4所示，在垂直于显示基板的平面内，绑定区域200的第一扇出区包括设置在基底10上的复合绝缘层，设置在复合绝缘层上的第一电源线210和第二电源线220，设置在第一电源线210和第二电源线220上的第一平坦层15、第一隔离坝410和第二隔离坝420，设置在第一平坦层15上的像素定义层22，设置在像素定义层22上的阴极24，以及覆盖上述结构的第一封装层25。第一隔离坝410和第二隔离坝420设置在第二电源线220上，且被第一封装层25包裹，第一隔离坝410由第一坝基和隔垫柱组成，第二隔离坝420由平坦坝基、第二坝基和隔垫柱组成。第一隔离坝410和第二隔离坝420附近区域的第一平坦层15被去除，暴露出第二电源线220，封装层25覆盖该区域暴露出的第二电源线220。为了阻隔从第一电源线210边缘和第二电源线220边缘入侵的水汽，第一电源线210上的第一平坦层15设置有隔断槽500，隔断槽500中的第一平坦层15被去除，暴露出第一电源线210的表面，使封装层25覆盖隔断槽500内暴露出的第一电源线210的表面。隔断槽500设置在阴极24远离显示区域的边缘与第一隔离坝410之间，以避免隔断槽500暴露的第一电源线210与阴极24接触。在一些实施例中，隔断槽500的位置可以根据绑定区域的尺寸、第一电源线210的线宽和第二电源线220的线宽进行设计，在保证隔断槽500远离阴极24的前提下，隔断槽500可以设置在第一平坦层15和像素定义层22上，本公开在此不做具体的限定。
如图2和图3所示，第一电源线210包括第一条形块2101和第二条形块2102，第一条形块2101沿着平行于显示区域边缘110的方向延伸，第二条形块2102沿着远离显示区域100的方向延伸，第二条形块2102邻近显示区域100的一端与第一条形块2101连接，形成T状结构。第二电源线220包括第三条形块2201和第四条形块2202，第三条形块2201沿着平行于显示区域边缘110的方向延伸，第四条形块2202沿着远离显示区域100的方向延伸，第四条形块2202邻近显示区域100的一端与第三条形块2201连接，形成角状结构。第二电源线220位于第一条形块2101远离显示区域100的一侧以及位于第二条形块2102远离数据扇出线的一侧，第一隔离坝410和第二隔离坝420设置在第一电源线210的第二条形块2102和第二电源线220的第三条形块2201上，隔断槽500设置在第一电源线210的第一条形块2101上。
图5为本公开显示基板一种结构的示意图，为图3中B-B向的剖视图，示意了单源漏金属层(1SD)结构显示区域和绑定区域的剖面结构。在平行于显示基板的平面方向，显示基板包括显示区域100和绑定区域200，绑定区域200位于显示区域100的一侧。在垂直于显示基板的平面方向，显示区域100包括柔性基底10，设置在柔性基底10上的驱动结构层，设置在驱动结构层上的发光元件以及覆盖发光元件的复合封装层。绑定区域200包括柔性基底10，设置在柔性基底10上的绑定结构层，设置在绑定结构层上的隔离槽500和隔离区600，隔离区600内设置有第一隔离坝410和第二隔离坝420，以及覆盖隔离槽500、第一隔离坝410、第二隔离坝420和隔离区600的无机封装层。
在示例性实施方式中，显示区域100的驱动结构层包括形成像素驱动电路的多个晶体管和存储电容，图5中以一个第一晶体管101和一个第一存储电容102为例进行示意，第一晶体管101可以是驱动晶体管。显示区域100的驱动结构层包括：设置在柔性基底10上的第一绝缘层11，设置在第一绝缘层11上的有源层，覆盖有源层的第二绝缘层12，设置在第二绝缘层12上的第一栅金属层，覆盖第一栅金属层的第三绝缘层13，设置在第三绝缘层13上的第二栅金属层，覆盖第二栅金属层的第四绝缘层14，设置在第四绝缘层14上的源漏金属层，有源层至少包括第一有源层，第一栅金属层至少包括第一栅电极和第一电容电极，第二栅金属层至少包括第二电容电极，源漏金属层至少包括第一源电极和第一漏电极，第一有源层、第一栅电极、第一源电极和第一漏电极组成第一晶体管101，第一电容电极和第二电容电极组成第一存储电容102，源漏金属层也称之为第一源漏金属层(SD1)。显示区域100的驱动结构层上设置有第一平坦层15，发光元件设置在第一平坦层15上，发光元件包括阳极21、像素定义层22、有机发光层23和阴极24，阳极21通过第一平坦层15上开设的第一过孔与第一晶体管101的第一漏电极连接。复合封装层包括叠设的第一封装层25、第二封装层26和第三封装层27，有机材料的第二封装层26设置在无机材料的第一封装层25和第三封装层27之间。
绑定区域200的绑定结构层包括由多个无机绝缘层组成的复合绝缘层和设置在复合绝缘层上的第一电源线210和第二电源线220，复合绝缘层包括在柔性基底10上叠设的第一绝缘层11、第二绝缘层12、第三绝缘层13和第四绝缘层14，上述绝缘层均为无机绝缘层，第一电源线210和第二电源线220设置在第四绝缘层14上，与显示区域的第一源电极和第一漏电极同层设置，且通过同一次构图工艺形成。绑定区域200的绑定结构层上设置有第一平坦层15，第一平坦层15上设置有隔断槽500和隔离区600，隔断槽500设置在第一电源线210所在区域，隔断槽500暴露出第一电源线210的表面，隔离区600设置在第二电源线220远离显示区域100的一侧，隔离区600内设置有第一隔离坝410和第二隔离坝420，第一隔离坝410和第二隔离坝420设置在第二电源线220上，除了第一隔离坝410和第二隔离坝420所在位置，隔离区600的其它位置暴露出第二电源线220和复合绝缘层的表面。无机封装层包括叠设的第一封装层25和第三封装层27，无机材料的第一封装层25和第三封装层27覆盖隔断槽500和隔离区600，且包裹第一隔离坝410和第二隔离坝420。此外，邻近显示区域100的第一平坦层15上设置有像素定义层22，像素定义层22上设置有多个间隔设置的隔垫柱33，阴极24包裹多个隔垫柱33。
在示例性实施方式中，隔离槽500可以是一个或多个，隔断槽500的宽度为约20μm到约50μm，隔离槽500与显示区域边缘110的距离小于第一隔离坝410与显示区域边缘110的距离，隔离槽500与显示区域边缘110的距离大于阴极24边缘与显示区域边缘110的距离。
下面通过显示基板的制备过程的示例说明本公开显示基板的结构。本公开所说的“构图工艺”包括沉积膜层、涂覆光刻胶、掩模曝光、显影、刻蚀和剥离光刻胶等处理。沉积可以采用选自溅射、蒸镀和化学气相沉积中的任意一种或多种，涂覆可以采用选自喷涂和旋涂中的任意一种或多种，刻蚀可以采用选自干刻和湿刻中的任意一种或多种。“薄膜”是指将某一种材料在基底上利用沉积或涂覆工艺制作出的一层薄膜。若在整个制作过程当中该“薄膜”无需构图工艺，则该“薄膜”还可以称为“层”。当在整个制作过程当中该“薄膜”还需构图工艺，则在构图工艺前称为“薄膜”，构图工艺后称为“层”。经过构图工艺后的“层”中包含至少一个“图案”。本公开中所说的“A和B同层设置”是指，A和B通过同一次构图工艺同时形成。“A的正投影包含B的正投影”是指，B的正投影落入A的正投影范围内，或者A的正投影覆盖B的正投影。
(1)在玻璃载板1上制备柔性基底10。本公开中，柔性基底10包括在玻璃载板1上叠设的第一柔性材料层、第一无机材料层、半导体层、第二柔性材料层和第二无机材料层。第一、第二柔性材料层的材料可以采用聚酰亚胺(PI)、聚对苯二甲酸乙二酯(PET)或经表面处理的聚合物软膜等材料，第一、第二无机材料层的材料可以采用氮化硅(SiNx)或氧化硅(SiOx)等，用于提高基底的抗水氧能力，第一、第二无机材料层也称之为阻挡(Barrier)层，半导体层的材料可以采用非晶硅(a-si)。在一示例性实施方式中，以叠层结构PI1/Barrier1/a-si/PI2/Barrier2为例，其制备过程可以包括：先在玻璃载板1上涂布一层聚酰亚胺，固化成膜后形成第一柔性(PI1)层；随后在第一柔性层上沉积一层阻挡薄膜，形成覆盖第一柔性层的第一阻挡(Barrier1)层；然后在第一阻挡层上沉积一层非晶硅薄膜，形成覆盖第一阻挡层的非晶硅(a-si)层；然后在非晶硅层上再涂布一层聚酰亚胺，固化成膜后形成第二柔性(PI2)层；然后在第二柔性层上沉积一层阻挡薄膜，形成覆盖第二柔性层的第二阻挡(Barrier2)层，完成柔性基底10的制备，如图6所示。本次工艺后，显示区域100和绑定区域200均包括柔性基底10。
(2)在柔性基底10上制备驱动结构层和绑定结构层图案。显示区域100的驱动结构层包括构成像素驱动电路的第一晶体管101和第一存储电容102，绑定区域200的绑定结构层包括第一电源线210和第二电源线220。在示例性实施方式中，驱动结构层的制备过程可以包括：
在柔性基底10上依次沉积第一绝缘薄膜和有源层薄膜，通过构图工艺对有源层薄膜进行构图，形成覆盖整个柔性基底10的第一绝缘层11，以及设置在第一绝缘层11上的有源层图案，有源层图案至少包括第一有源层。本次构图工艺后，绑定区域200包括设置在柔性基底10上的第一绝缘层11。
随后，依次沉积第二绝缘薄膜和第一金属薄膜，通过构图工艺对第一金属薄膜进行构图，形成覆盖有源层图案的第二绝缘层12，以及设置在第二绝缘层12上的第一栅金属层图案，第一栅金属层图案至少包括第一栅电极和第一电容电极。本次构图工艺后，绑定区域200包括在柔性基底10叠设的第一绝缘层11和第二绝缘层12。
随后，依次沉积第三绝缘薄膜和第二金属薄膜，通过构图工艺对第二金属薄膜进行构图，形成覆盖第一栅金属层的第三绝缘层13，以及设置在第三绝缘层13上的第二栅金属层图案，第二栅金属层图案至少包括第二电容电极，第二电容电极的位置与第一电容电极的位置相对应。本次构图工艺后，绑定区域200包括在柔性基底10叠设的第一绝缘层11、第二绝缘层12和第三绝缘层13。
随后，沉积第四绝缘薄膜，通过构图工艺对第四绝缘薄膜进行构图，形成覆盖第二栅金属层的第四绝缘层14图案，第四绝缘层14上开设有至少两个第一过孔，两个第一过孔内的第四绝缘层14、第三绝缘层13和第二绝缘层12被刻蚀掉，暴露出第一有源层的表面。本次构图工艺后，绑定区域200包括在柔性基底10上叠设的第一绝缘层11、第二绝缘层12、第三绝缘层13和第四绝缘层14。
随后，沉积第三金属薄膜，通过构图工艺对第三金属薄膜进行构图，在第四绝缘层14上形成源漏金属层图案，源漏金属层至少包括位于显示区域100的第一源电极和第一漏电极、以及位于绑定区域200的第一电源线210和第二电源线220，第一源电极和第一漏电极分别通过第一过孔与第一有源层连接。
至此，在柔性基底10上制备完成显示区域100的驱动结构层和绑定区域200的绑定结构层图案，如图7所示。显示区域100的驱动结构层中，第一有源层、第一栅电极、第一源电极和第一漏电极组成第一晶体管101，第一电容电极和第二电容电极组成第一存储电容102。绑定区域200的绑定结构层包括设置在柔性基底10上的复合绝缘层以及设置在复合绝缘层上的第一电源线210和第二电源线220，复合绝缘层包括叠设的第一绝缘层11、第二绝缘层12、第三绝缘层13和第四绝缘层14。在示例性实施方式中，第一电源线210与第二电源线220之间的间距为约50μm到约100μm。
在示例性实施方式中，第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层可以采用硅氧化物(SiOx)、硅氮化物(SiNx)和氮氧化硅(SiON)中的任意一种或更多种，可以是单层、多层或复合层。第一绝缘层称之为缓冲(Buffer)层，用于提高基底的抗水氧能力，第二绝缘层和第三绝缘层称之为栅绝缘(GI)层，第四绝缘层称之为层间绝缘(ILD)层。第一金属薄膜、第二金属薄膜和第三金属薄膜可以采用金属材料，如银(Ag)、铜(Cu)、铝(Al)、钛(Ti)和钼(Mo)中的任意一种或更多种，或上述金属的合金材料，如铝钕合金(AlNd)或钼铌合金(MoNb)，可以是单层结构，或者多层复合结构，如Ti/Al/Ti等。有源层薄膜可以采用非晶态氧化铟镓锌材料(a-IGZO)、氮氧化锌(ZnON)、氧化铟锌锡(IZTO)、非晶硅(a-Si)、多晶硅(p-Si)、六噻吩、聚噻吩等各种材料，即本公开适用于基于氧化物Oxide技术、硅技术以及有机物技术制造的晶体管。
(3)在形成前述图案的柔性基底上涂覆有机材料的平坦薄膜，形成覆盖整个柔性基底10的第一平坦(PLN)层15，通过掩膜、曝光、显影工艺，在第一平坦层15上形成第二过孔K2、隔断槽500、隔离区600和平坦坝基30图案，第一平坦层15作为本公开的有机绝缘层。第二过孔K2形成在显示区域100，第二过孔内的第一平坦层15被显影掉，暴露出第一晶体管101的第一漏电极的表面。隔断槽500形成在绑定区域200中第一电源线210所在位置，隔断槽500内的第一平坦层15被显影掉，暴露出第一电源线210的表面。隔离区600形成在绑定区域200中第二电源线220远离显示区域100的一侧，隔离区600内的第二电源线220上设置有平坦坝基30，除了平坦坝基30，隔离区600其它位置的第一平坦层15被显影掉，暴露出第二电源线220的表面和第四绝缘层14的表面，如图8所示。在示例性实施方式中，绑定区域200的隔断槽500是用于阻隔沿着第一电源线210的边缘和第二电源线220的边缘进入显示区域100的水汽，隔离区600是用于在第二电源线220上形成两个隔离坝，平坦坝基30是第二隔离坝的坝基。在一些实施例中，隔断槽500的宽度为约20μm到约50μm，可以是一个，或者是二个，或者是三个以上，平坦坝基30的宽度为约20μm到约60μm。
在一些实施例中，隔断槽500邻近隔离区600一侧的边缘与隔离区600邻近隔断槽500一侧的边缘之间的距离L0为约40μm到约100μm，以减小隔断槽500与隔离区600之间区域第一平坦层15脱落的风险。在示例性实施方式中，在平行于显示区域边缘的方向，隔断槽500的长度等于隔断槽500所在位置第一电源线210的长度，即隔断槽500在柔性基底10上正投影的长度等于第一电源线210在柔性基底10上正投影的长度，隔断槽500中暴露出第一电源线210的表面。在一些实施例中，在平行于显示区域边缘的方向，隔断槽500的长度可以大于隔断槽500所在位置第一电源线210的长度，隔断槽500在柔性基底10上正投影的长度包含第一电源线210在柔性基底10上正投影的长度，在第一电源线210所在区域，隔断槽500中暴露出第一电源线210的表面，在第一电源线210以外区域，隔断槽500中暴露出复合绝缘层的表面。对于暴露出复合绝缘层表面的隔断槽500，隔断槽500可以是连续的，或者可以是间隔设置的。
本次构图工艺后，绑定区域200包括设置在柔性基底10上的复合绝缘层，设置在复合绝缘层上的第一电源线210和第二电源线220，设置在第一电源线210和第二电源线220上的第一平坦层15，第一平坦层15形成有隔断槽500和隔离区600，隔离区600内形成有平坦坝基30。本公开中，“长度”是指沿着显示区域边缘方向的特征尺寸，“宽度”是指沿着远离显示区域方向的特征尺寸。
(4)在形成前述图案的柔性基底上沉积透明导电薄膜，通过构图工艺对透明导电薄膜进行构图，形成阳极21图案，阳极21形成在显示区域100的第一平坦层15上，通过第二过孔K2与第一晶体管101的第一漏电极连接，如图9所示。
本次构图工艺后，绑定区域200的膜层结构没有变化。在示例性实施方式中，透明导电薄膜可以采用氧化铟锡ITO或氧化铟锌IZO。
(5)在形成前述图案的基底上涂覆像素定义薄膜，通过掩膜、曝光、显影工艺，形成像素定义(PDL)层22、第一坝基31和第二坝基32图案，像素定义层22形成在显示区域100以及绑定区域200邻近显示区域100的部分区域，显示区域100的像素定义层22上开设有像素开口，像素开口内的像素定义层22被显影掉，暴露出阳极21的表面。第一坝基31和第二坝基32形成在绑定区域200的隔离区600，第一坝基31形成在隔离区600内的第二电源线220上，第二坝基32形成在平坦坝基30上，第一坝基31与显示区域100的距离小于第二坝基32与显示区域100的距离，如图10所示。本公开中，第一坝基31是用于形成第一隔离坝，平坦坝基30和第二坝基32是用于形成第二隔离坝。在示例性实施方式中，像素定义层可以采用聚酰亚胺、亚克力或聚对苯二甲酸乙二醇酯等。
(6)在形成前述图案的柔性基底上涂覆有机材料薄膜，通过掩膜、曝光、显影工艺，形成多个隔垫柱(PS)33图案，多个隔垫柱33分别形成在绑定区域200的像素定义层22、第一坝基31和第二坝基32上，如图11所示。在示例性实施方式中，在垂直于柔性基底10的方向上，平坦坝基30、第一坝基31、第二坝基32和隔垫柱33的横截面形状为梯形，第一坝基31和其上的隔垫柱33组成第一支撑坝410，平坦坝基30、第二坝基32和其上的隔垫柱33组成第二支撑坝420，第一支撑坝410的上端面与柔性基底10的距离小于第二支撑坝420的上端面与柔性基底10的距离，第一支撑坝410与显示区域100的距离小于第二支撑坝420与显示区域100的距离。在示例性实施方式中，第一支撑坝410和第二支撑坝420在柔性基底10上正投影的宽度为约20μm到约60μm，第一支撑坝410与第二支撑坝420之间的间距为约20μm到约60μm。在一些实施例中，第一支撑坝410和第二支撑坝420在柔性基底10上正投影的宽度为约40μm，第一支撑坝410与第二支撑坝420之间的间距为约40μm。
(7)在形成前述图案的柔性基底上依次形成有机发光层23和阴极24，如图12所示。有机发光层23包括叠设的空穴注入层、空穴传输层、发光层、电子传输层和电子注入层，形成在显示区域100的像素开口内，实现有机发光层23与阳极21连接，阴极24形成在像素定义层22上，与有机发光层23连接，并包裹像素定义层22上的多个隔垫柱33。本次构图工艺中，由于隔断槽500处暴露出第一电源线210，因此阴极24在绑定区域200内的宽度(阴极24边缘与显示区域边缘之间的距离)L1小于隔断槽500与显示区域100之间的距离L2，以避免隔断槽500内的第一电源线210与阴极24搭接。在一些实施例中，阴极24边缘与隔断槽500之间的距离(L2-L1)可以设置为约50μm到约150μm，可以采用开放式掩膜板(Open Mask，简称OPM)通过设置阴极开口边缘与隔离槽之间的距离大于阴极遮罩(Shadow)的距离来实现。在示例性实施方式中，阴极可以采用镁(Mg)、银(Ag)、铝(Al)、铜(Cu)和锂(Li)中的任意一种或更多种，或采用上述金属中任意一种或多种制成的合金。
(8)在形成前述图案的基础上形成封装层，封装层包括叠设的第一封装层25、第二封装层26和第三封装层27，如图13所示。第一封装层25采用无机材料，在显示区域100覆盖阴极24，在绑定区域200分别包裹多个隔垫柱33、覆盖隔断槽500、覆盖隔离区600以及包裹隔离区600中的第一支撑坝410和第二支撑坝420。第二封装层26采用有机材料，设置在显示区域100和绑定区域200的隔垫柱33所在区域。第三封装层27采用无机材料，覆盖第一封装层25和第二封装层26。本公开中，由于隔断槽500形成有暴露出第一电源线210的表面，因而无机材料的第一封装层25和第三封装层27直接覆盖在第一电源线210上，在有机材料的第一平坦层15内形成无机材料的隔断结构，阻隔了水汽沿着有机材料层的传播路径。由于隔离区600形成有暴露出第二电源线220和第四绝缘层14的表面，因而无机材料的第一封装层25和第三封装层27直接覆盖在第二电源线220和第四绝缘层14上，可以保证外界水汽无法进入显示区域100，提高了封装效果和工艺质量。
图14为本公开绑定区域边缘的结构示意图，为图13中D区域的放大图。如图14所示，为了在绑定区域200形成第一隔离坝和第二隔离坝，在形成第一平坦层的工艺中，将第一隔离坝和第二隔离坝所在区域及其附近区域(隔离区600)的第一平坦层去除，因而在形成第一平坦层工艺后，该区域的第一电源线210和第二电源线220的边缘是裸露的。对于采用Ti/Al/Ti多层复合结构的第一电源线210和第二电源线220，在后续刻蚀阳极的工艺中，第一电源线210和第二电源线220的边缘会被阳极刻蚀液侵蚀。由于刻蚀液刻蚀Al的速率大于刻蚀Ti的速率，因而被侵蚀的第一电源线210和第二电源线220的边缘会形成侧面凹坑，Al层上方的Ti层凸出Al层一段距离，形成一个“屋檐”结构。在后续采用化学气相沉积(CVD)形成第一封装层25和第三封装层27工艺中，该“屋檐”结构遮挡了气相沉积的粒子，使得侧面凹坑内无法被封装材料填充，形成了空洞501。这样，当第一封装层25和第三封装层27出现裂纹502时，外界的水汽可以通过裂纹502进入空洞501，造成水汽在第一电源线210的边缘和第二电源线220的边缘流通。虽然第一电源线210和第二电源线220边缘的空洞501仅存在于第一隔离坝和第二隔离坝所在区域及其附近区域，其它区域的第一电源线210和第二电源线220边缘被第一平坦层覆盖，不会形成这种空洞，但由于有机材料的第一平坦层自身是传导水汽的，因而水汽可由空洞501传播转为从第一平坦层传播，直至扩散到显示区域，造成显示区域因水氧侵蚀出现暗点不良。
对于单源漏金属层(1SD)结构的显示基板，本公开通过在第一平坦层上设置隔断槽，隔断了穿过隔离坝的电源线边缘出现的水汽入侵路径。当水汽沿着电源线边缘流通到第一平坦层后，水汽会在第一平坦层内向显示区域传导扩散，由于第一平坦层上设置了隔断槽，水汽受到隔断槽的阻挡，水汽需要绕过隔断槽才能进入显示区域，入侵路径被大大延长，降低了出现GDS的风险，避免了显示基板出现显示不良，提高了显示品质。本公开的制备工艺利用现有成熟的制备设备即可实现，对现有工艺改进较小，可以很好地与现有制备工艺兼容，工艺实现简单，易于实施，生产效率高，生产成本低，良品率高。由于电源线穿过隔离坝的结构和工艺路线比较普遍，电源线边缘出现水汽入侵路径的可能性很大，因而本公开的解决方案具有广泛的应用前景。
如图3～图14所示，本公开所提供的显示基板包括：
柔性基底10；
设置在柔性基底10上的第一绝缘层11；
设置在第一绝缘层11上的第一有源层；
覆盖第一有源层的第二绝缘层12；
设置在第二绝缘层12上的第一栅金属层，第一栅金属层设置在显示区域100，第一栅金属层至少包括第一栅电极和第一电容电极；
覆盖第一栅金属层的第三绝缘层13；
设置在第三绝缘层13上的第二栅金属层，第二栅金属层设置在显示区域100，第二栅金属层至少包括第二电容电极；
覆盖第二栅金属层的第四绝缘层14，显示区域100的第四绝缘层14上开设有第一过孔，第一过孔暴露出第一有源层；
设置在第四绝缘层14上的源漏金属层，源漏金属层至少包括显示区域100的第一源电极和第一漏电极，以及绑定区域200的第一电源线210和第二电源线220，第一源电极和第一漏电极分别通过第一过孔与第一有源层连接；
覆盖前述结构的第一平坦层15；在显示区域100，第一平坦层15上设置有暴露出第一漏电极的第二过孔K2；在绑定区域200，第一平坦层15上设置有隔断槽500和隔离区600，隔断槽500暴露出第一电源线210的表面，隔离区600内的第二电源线220上设置有平坦坝基30，平坦坝基30以外位置暴露出第二电源线220和第四绝缘层14；
形成在显示区域100的阳极21，阳极21通过第二过孔与第一漏电极连接；
像素定义层22、第一坝基31和第二坝基32，像素定义层22上设置有像素开口，像素开口暴露出阳极21，第一坝基31设置在隔离区600内的第二电源线220上，第二坝基32设置在平坦坝基30上；
设置在像素定义层22、第一坝基31和第二坝基32上的多个隔垫柱33；
与阳极21连接的有机发光层23；
与有机发光层23连接的阴极24，绑定区域200内阴极边缘与显示区域100之间的距离小于隔断槽500与显示区域100之间的距离；
覆盖上述结构的封装层。
本公开显示基板的结构及其制备过程仅仅是一种示例性说明。在示例性实施方式中，可以根据实际需要变更相应结构以及增加或减少构图工艺。例如，在平行于显示基板的平面内，隔断槽可以是弧线形或折线形。又如，在垂直于显示基板的平面内，隔断槽的剖面形状可以是矩形或梯形，本公开在此不做具体的限定。
图15为本公开显示基板另一种结构的示意图，为图3中B-B向的剖视图。如图15所示，显示基板包括显示区域100和绑定区域200，绑定区域200位于显示区域100的一侧，显示区域100包括柔性基底10，设置在柔性基底10上的驱动结构层，设置在驱动结构层上的发光元件以及覆盖发光元件的复合封装层。绑定区域200包括柔性基底10，设置在柔性基底10上的绑定结构层，设置在绑定结构层上的隔离槽500和隔离区600，隔离区600设置有第一隔离坝410和第二隔离坝420，以及覆盖隔离槽500、第一隔离坝410、第二隔离坝420和隔离区600的无机封装层。在示例性实施方式中，显示区域100和绑定区域200的绑定结构层的结构与前述实施例中描述的相应结构类似，绑定区域200的绑定结构层上设置有第一平坦层15，第一平坦层15上设置有隔断槽500和隔离区600，隔断槽500设置在第二电源线220所在区域，隔断槽500暴露出第二电源线220的表面，隔离区600的第二电源线220上设置有第一隔离坝410和第二隔离坝420，第一隔离坝410和第二隔离坝420以外区域暴露出第二电源线220和复合绝缘层的表面。无机封装层包括叠设的第一封装层25和第三封装层27，无机材料的第一封装层25和第三封装层27覆盖隔断槽500和隔离区600，且包裹第一隔离坝410和第二隔离坝420。在一些实施例中，隔离槽500邻近第一隔离坝410一侧的边缘与第一隔离坝410邻近隔断槽500一侧的边缘之间的距离为约40μm到约60μm。
图16为本公开显示基板又一种结构的示意图，为图3中B-B向的剖视图。如图16所示，显示基板包括显示区域100和绑定区域200，绑定区域200位于显示区域100的一侧，显示区域100包括柔性基底10，设置在柔性基底10上的驱动结构层，设置在驱动结构层上的发光元件以及覆盖发光元件的复合封装层。绑定区域200包括柔性基底10，设置在柔性基底10上的绑定结构层，设置在绑定结构层上的隔离槽500和隔离区600，隔离区600设置有第一隔离坝410和第二隔离坝420，以及覆盖隔离槽500、第一隔离坝410、第二隔离坝420和隔离区600的无机封装层。在示例性实施方式中，显示区域100和绑定区域200的绑定结构层的结构与前述实施例中描述的相应结构类似，绑定区域200的绑定结构层上设置有第一平坦层15，第一平坦层15上设置有隔断槽500和隔离区600，隔断槽500设置在第一电源线210与第二电源线220之间的区域，隔断槽500暴露出第一电源线210与第二电源线220之间区域第四绝缘层14的表面，隔离区600的第二电源线220上设置有第一隔离坝410和第二隔离坝420，第一隔离坝410和第二隔离坝420以外区域暴露出第二电源线220和复合绝缘层的表面。无机封装层包括叠设的第一封装层25和第三封装层27，无机材料的第一封装层25和第三封装层27覆盖隔断槽500和隔离区600，且包裹第一隔离坝410和第二隔离坝420。在一些实施例中，隔离槽500邻近第一隔离坝410一侧的边缘与第一隔离坝410邻近隔断槽500一侧的边缘之间的距离为约40μm到约60μm。
图17为本公开显示基板又一种结构的示意图，为图3中B-B向的剖视图。显示区域100中的发光元件和复合封装层、绑定区域200中的隔离槽、隔离区、第一隔离坝和第二隔离坝的结构与前述实施例中描述的相应结构类似，与前述实施例中描述的结构不同的是，显示基板还包括第五绝缘层16。如图17所示，显示区域100的驱动结构层包括：设置在柔性基底10上的第一绝缘层11，设置在第一绝缘层11上的有源层，覆盖第一有源层的第二绝缘层12，设置在第二绝缘层12上的第一栅金属层，覆盖第一栅金属层的第三绝缘层13，设置在第三绝缘层13上的第二栅金属层，覆盖第二栅金属层的第四绝缘层14，设置在第四绝缘层14上的源漏金属层，覆盖源漏金属层的第五绝缘层16。第一平坦层15设置在驱动结构层上，发光元件设置在第一平坦层15上，发光元件中的阳极21通过贯通第五绝缘层16和第一平坦层15的过孔与第一晶体管101的第一漏电极连接。绑定区域200的绑定结构层包括：在柔性基底10上叠设的无机材料的第一绝缘层11、第二绝缘层12、第三绝缘层13和第四绝缘层14，设置在第四绝缘层14上的第一电源线210和第二电源线220，设置在第一电源线210和第二电源线220上的第五绝缘层16。第一平坦层15设置在绑定结构层上，第一平坦层15上设置有隔断槽500和隔离区600，隔断槽500设置在第一电源线210所在区域，隔断槽500暴露出第五绝缘层16的表面，隔离区600内设置有第一隔离坝410和第二隔离坝420，第一隔离坝410和第二隔离坝420所在区域的第五绝缘层16被去掉，暴露出第二电源线220的表面，第一隔离坝410和第二隔离坝420设置在第二电源线220上。无机封装层包括叠设的第一封装层25和第三封装层27，无机材料的第一封装层25和第三封装层27覆盖隔断槽500和隔离区600，且包裹第一隔离坝410和第二隔离坝420。
在示例性实施方式中，由于第一电源线210被第五绝缘层16覆盖，隔断槽500暴露出第五绝缘层16的表面，不会出现后续形成的阴极与第一电源线210搭接的可能，因而隔断槽500与显示区域100之间的距离L2可以大大减小，后续形成的阴极边缘与隔断槽500之间的距离可以小于50μm，既有利于隔断槽500的位置布局，隔断槽500可以靠近显示区域100，延长水汽入侵路径的距离，增加水汽隔断效果，又有利于简化制备隔断槽和阴极的工艺，提高生产效率。在示例性实施方式中，由于第一电源线210和第二电源线220的边缘被第五绝缘层16覆盖，在后续刻蚀阳极的工艺中，第一电源线210和第二电源线220的边缘不会被刻蚀液侵蚀，不会形成侧面凹坑，因而避免了在第一电源线210的边缘和第二电源线220的边缘形成水汽流通路径，减小了水汽入侵路径的数量。
在一些可能的实现方式中，第一隔离坝410和第二隔离坝420所在区域的第五绝缘层16可以保留，第一隔离坝410和第二隔离坝420可以设置在第五绝缘层16的表面上。在一些可能的实现方式中，隔断槽500可以设置在第二电源线220所在区域，或者，隔断槽500可以设置在第一电源线210与第二电源线220之间的区域，本公开在此不做具体的限定。
图18为本公开显示基板又一种结构的示意图，为图3中B-B向的剖视图，示意了双源漏金属层(2SD)结构显示区域和绑定区域的剖面结构。在平行于显示基板的平面方向，显示基板包括显示区域100和绑定区域200，绑定区域200位于显示区域100的一侧。在垂直于显示基板的平面方向，显示区域100包括柔性基底10，设置在柔性基底10上的驱动结构层，设置在驱动结构层上的发光元件以及覆盖发光元件的复合封装层。绑定区域200包括柔性基底10，设置在柔性基底10上的绑定结构层，设置在绑定结构层上的隔离槽500和设置有第一隔离坝410和第二隔离坝420的隔离区600，覆盖隔离槽500、第一隔离坝410、第二隔离坝420和隔离区600的无机封装层。
在示例性实施方式中，显示区域100的驱动结构层包括形成像素驱动电路的多个晶体管和存储电容，图18中以一个第一晶体管101和一个第一存储电容102为例进行示意。显示区域100的驱动结构层包括：设置在柔性基底10上的第一绝缘层11，设置在第一绝缘层11上的有源层，覆盖第一有源层的第二绝缘层12，设置在第二绝缘层12上的第一栅金属层，覆盖第一栅金属层的第三绝缘层13，设置在第三绝缘层13上的第二栅金属层，覆盖第二栅金属层的第四绝缘层14，设置在第四绝缘层14上的源漏金属层，覆盖源漏金属层的第五绝缘层16和设置在第五绝缘层16上的第一平坦层15，设置在第一平坦层15上的金属导电层。有源层至少包括第一有源层，第一栅金属层至少包括第一栅电极和第一电容电极，第二栅金属层至少包括第二电容电极，源漏金属层至少包括第一源电极和第一漏电极，金属导电层至少包括第一连接电极801，第一连接电极801通过过孔与第一晶体管101的第一漏电极连接，第一有源层、第一栅电极、第一源电极和第一漏电极组成第一晶体管101，第一电容电极和第二电容电极组成第一存储电容102。在一些实施例中，源漏金属层称之为第一源漏金属层(SD1)，金属导电层称之为第二源漏金属层(SD2)。显示区域100的驱动结构层上设置有第二平坦层17，第二平坦层17覆盖金属导电层，发光元件设置在第二平坦层17上，发光元件包括阳极21、像素定义层22、有机发光层23和阴极24，阳极21通过第二平坦层17上开设的过孔与连接电极801连接，因而实现阳极21与第一晶体管101的第一漏电极连接。复合封装层包括叠设的第一封装层25、第二封装层26和第三封装层27，有机材料的第二封装层26设置在无机材料的第一封装层25和第三封装层27之间。
绑定区域200的绑定结构层包括：在柔性基底10上叠设的无机材料的第一绝缘层11、第二绝缘层12、第三绝缘层13、第四绝缘层14和第五绝缘层16，设置在第五绝缘层16上的有机材料的第一平坦层15，设置在第一平坦层15上的第一电源线210和第二电源线220，第二电源线220远离显示区域100的边缘覆盖第一平坦层15远离显示区域100的边缘。第一电源线210和第二电源线220与显示区域100的金属导电层同层设置，且通过同一次构图工艺形成。绑定区域200的绑定结构层上设置有第二平坦层17，第二平坦层17作为本公开的有机绝缘层，第二平坦层17上设置有隔断槽500和隔离区600，隔断槽500设置在第一电源线210所在区域，隔断槽500暴露出第一电源线210的表面，隔离区600设置在第二电源线220远离显示区域100的一侧，隔离区600内设置有第一隔离坝410和第二隔离坝420，第一隔离坝410和第二隔离坝420设置在第二电源线220上，除了第一隔离坝410和第二隔离坝420所在位置，隔离区600的其它位置暴露出第二电源线220和第五绝缘层16的表面。无机封装层包括叠设的第一封装层25和第三封装层27，无机材料的第一封装层25和第三封装层27覆盖隔断槽500和隔离区600，且包裹第一隔离坝410和第二隔离坝420。此外，邻近显示区域100的第二平坦层17上设置有像素定义层22，像素定义层22上设置有多个间隔设置的隔垫柱33，阴极24包裹多个隔垫柱33。
在示例性实施方式中，隔离槽500可以是一个或多个，隔断槽500的宽度为约20μm到约50μm，隔离槽500与显示区域边缘110的距离小于第一隔离坝410与显示区域边缘110的距离，隔离槽500与显示区域边缘110的距离大于阴极24边缘与显示区域边缘110的距离。隔断槽500可以设置在第二电源线220所在区域，隔断槽500暴露出第二电源线220的表面。或者，隔断槽500可以设置在第一电源线210与第二电源线220之间的区域，隔断槽500内的第一平坦层15和第二平坦层17被去除，暴露出第一电源线210与第二电源线220之间区域第五绝缘层16的表面。
在一些可能的实现方式中，第一电源线210和第二电源线220可以形成在第四绝缘层14上，与显示区域100的源漏金属层同层设置，且通过同一次构图工艺形成。形成第五绝缘层16、第一平坦层15和第二平坦层17后，隔断槽500中的第一平坦层15和第二平坦层17被去掉，隔断槽500暴露出第五绝缘层16的表面。在第二电源线220所在位置，通过去除部分区域的第五绝缘层16、第一平坦层15和第二平坦层17，使第一隔离坝410和第二隔离坝420设置在第二电源线220上。在一些可能的实现方式中，隔断槽500可以设置在第二电源线220所在位置，或者设置在第一电源线210和第二电源线220之间的区域，本公开在此不做具体的限定。
对于双源漏金属层(2SD)结构的显示基板，本公开通过在第二平坦层上设置隔断槽，隔断了第一电源线210边缘和第二电源线220边缘出现的水汽入侵路径。当水汽沿着第一电源线210边缘和第二电源线220边缘流通到第二平坦层后，水汽会在第二平坦层内向显示区域传导扩散，由于第二平坦层上设置了隔断槽，水汽受到隔断槽的阻挡，水汽需要绕过隔断槽才能进入显示区域，入侵路径被大大延长，降低了出现GDS的风险，避免了显示基板出现显示不良，提高了显示品质。
图19为本公开显示基板又一种结构的示意图，为图3中B-B向的剖视图。显示区域100中的结构、绑定区域200中隔离槽、隔离区、第一隔离坝和第二隔离坝的结构与图18所示实施例中描述的相应结构类似，与图18所示实施例中描述的结构不同的是，绑定区域200的绑定结构层还包括第二连接电极802和第三连接电极803。如图19所示，绑定区域200的绑定结构层包括：在柔性基底10上叠设的无机材料的第一绝缘层11、第二绝缘层12、第三绝缘层13和第四绝缘层14，设置在第四绝缘层14上的第二连接电极802和第三连接电极803，设置在第二连接电极802和第三连接电极803的第五绝缘层16，设置在第五绝缘层16上的第一平坦层15，设置在第一平坦层15上的第一电源线210和第二电源线220，第一电源线210通过贯通第一平坦层15和第五绝缘层16的过孔与第二连接电极802连接，第二电源线220通过贯通第一平坦层15和第五绝缘层16的过孔与第三连接电极803连接，第二电源线220远离显示区域100的边缘覆盖第一平坦层15远离显示区域100的边缘。第二连接电极802和第三连接电极803与显示区域100的源漏金属层同层设置，且通过同一次构图工艺形成，第一电源线210和第二电源线220与显示区域100的金属导电层同层设置，且通过同一次构图工艺形成。
在示例性实施方式中，通过在绑定区域200制备第二连接电极802和第三连接电极803，使第一电源线210与第二连接电极802通过过孔连接，第二电源线220与第三连接电极803通过过孔连接，增加了第一电源线210和第二电源线220的布局灵活性，有利于优化绑定区域200的膜层结构。
图20为本公开显示基板又一种结构的示意图，为图3中B-B向的剖视图。显示区域100中的结构、绑定区域200中隔离槽、隔离区、第一隔离坝和第二隔离坝的结构与图19所示实施例中描述的相应结构类似，与图19所示实施例中描述的结构不同的是，绑定区域200的绑定结构层没有设置第五绝缘层。如图20所示，绑定区域200的绑定结构层包括：在柔性基底10上叠设的第一绝缘层11、第二绝缘层12、第三绝缘层13和第四绝缘层14，设置在第四绝缘层14上的第二连接电极802和第三连接电极803，设置在第二连接电极802和第三连接电极803的第一平坦层15，设置在第一平坦层15上的第一电源线210和第二电源线220，第一电源线210通过过孔与第二连接电极802连接，第二电源线220通过过孔与第三连接电极803连接。在示例性实施方式中，由于没有形成第五绝缘层16，减少了制备工艺次数，降低了工艺复杂度。
图21为本公开显示基板又一种结构的示意图，为图3中B-B向的剖视图。显示区域100中的结构、绑定区域200中隔离槽、隔离区、第一隔离坝和第二隔离坝的结构与图20所示实施例中描述的相应结构类似，与图20所示实施例中描述的结构不同的是，绑定区域200的第一平坦层15被去除。如图21所示，绑定区域200的绑定结构层包括：在柔性基底10上叠设的第一绝缘层11、第二绝缘层12、第三绝缘层13和第四绝缘层14，设置在第四绝缘层14上的第二连接电极802和第三连接电极803，设置在第二连接电极802上的第一电源线210和设置在第三连接电极803上的第二电源线220。在示例性实施方式中，由于去除了绑定区域200的第一平坦层15，使得第一电源线210与第二连接电极802直接连接，第二电源线220与第三连接电极803直接连接，不仅增加了接触面积，增加了连接可靠性，而且减少了制备第一平坦层15过程中的产生的气体，提高了工艺质量。
在一些可能的实现方式中，可以去除绑定区域200的部分第一平坦层15，如仅去除第一电源线210和第二电源线220所在位置的第一平坦层15，其它区域保留第一平坦层15，使得第一电源线210与第二连接电极802直接连接，第二电源线220与第三连接电极803直接连接。在一些可能的实现方式中，当显示基板设置有第五绝缘层时，可以将绑定区域200的第一平坦层和第五绝缘层一起去除，或者，可以去除绑定区域200的部分第一平坦层和第五绝缘层，或者，可以去除绑定区域200的部分第五绝缘层和绑定区域200的全部第一平坦层，本公开在此不做具体的限定。
图22为本公开第一扇出区的另一种结构示意图。如图22所示，显示基板包括显示区域100、绑定区域200和边缘区域300，绑定区域200位于显示区域100的一侧，边缘区域300位于显示区域100的其它侧。绑定区域200至少包括第一扇出区和位于第一扇出区的第一隔离坝410、第二隔离坝420和隔断槽500，边缘区域300至少包括第一隔离坝410、第二隔离坝420和缝隙700，绑定区域200的第一隔离坝410和第二隔离坝420与边缘区域300的第一隔离坝410和第二隔离坝420为同层设置且通过相同的构图工艺同步制备的一体结构，形成环绕显示区域100的环形结构。在示例性实施方式中，绑定区域200的隔断槽500与边缘区域300的缝隙700通过相同的构图工艺同步制备，且在绑定区域200和边缘区域300的交界处相互连通。
图23为本公开双源漏金属层(2SD)结构显示区域和边缘区域的剖面结构示意图，为图22中C-C向的剖视图。如图23所示，在垂直于显示基板的平面内，显示区域100包括柔性基底10，设置在柔性基底10上的驱动结构层，设置在驱动结构层上的发光元件以及覆盖发光元件的复合封装层。边缘区域300包括柔性基底10，设置在柔性基底10上的电路结构层，设置在电路结构层上的缝隙700、第一隔离坝410和第二隔离坝420，覆盖缝隙700的复合封装层以及包裹第一隔离坝410和第二隔离坝420的无机封装层。
在示例性实施方式中，显示区域100的驱动结构层包括形成像素驱动电路的多个晶体管和存储电容，图23中以一个第一晶体管101和一个第一存储电容102为例进行示意。显示区域100的驱动结构层包括：设置在柔性基底10上的第一绝缘层11，设置在第一绝缘层11上的有源层，覆盖有源层的第二绝缘层12，设置在第二绝缘层12上的第一栅金属层，覆盖第一栅金属层的第三绝缘层13，设置在第三绝缘层13上的第二栅金属层，覆盖第二栅金属层的第四绝缘层14，设置在第四绝缘层14上的源漏金属层，覆盖源漏金属层的第五绝缘层16和第一平坦层15，设置在第一平坦层15上的金属导电层。有源层至少包括第一有源层，第一栅金属层至少包括第一栅电极和第一电容电极，第二栅金属层至少包括第二电容电极，源漏金属层至少包括第一源电极和第一漏电极，金属导电层至少包括第一连接电极801，第一连接电极801通过过孔与第一漏电极连接，第一有源层、第一栅电极、第一源电极和第一漏电极组成第一晶体管101，第一电容电极和第二电容电极组成第一存储电容102。在一些实施例中，源漏金属层称之为第一源漏金属层(SD1)，金属导电层称之为第二源漏金属层(SD2)。显示区域100的驱动结构层上设置有第二平坦层17，第二平坦层17覆盖金属导电层，发光元件设置在第二平坦层17上，发光元件包括阳极21、像素定义层22、有机发光层23和阴极24，阳极21通过第二平坦层17上开设的过孔与连接电极801连接，因而实现阳极21与第一晶体管101的第一漏电极连接。复合封装层包括叠设的第一封装层25、第二封装层26和第三封装层27，有机材料的第二封装层26设置在无机材料的第一封装层25和第三封装层27之间。
在示例性实施方式中，边缘区域300的电路结构层包括形成GOA电路的多个晶体管和存储电容，图23中以二个晶体管和二个存储电容为例进行示意。边缘区域300的电路结构层包括：设置在柔性基底10上的第一绝缘层11，设置在第一绝缘层11上的有源层，覆盖有源层的第二绝缘层12，设置在第二绝缘层12上的第一栅金属层，覆盖第一栅金属层的第三绝缘层13，设置在第三绝缘层13上的第二栅金属层，覆盖第二栅金属层的第四绝缘层14，设置在第四绝缘层14上的源漏金属层，覆盖源漏金属层的第五绝缘层16和第一平坦层15，设置在第一平坦层15上的金属导电层。有源层至少包括第二有源层和第三有源层，第一栅金属层至少包括第二栅电极、第三栅电极、第三电容电极和第四电容电极，第二栅金属层至少包括第五电容电极和第六电容电极，源漏金属层至少包括第二源电极、第二漏电极、第三源电极、第三漏电极和第三连接电极803，金属导电层至少包括第二电源线220。第二有源层、第二栅电极、第二源电极和第二漏电极组成第二晶体管103，第三有源层、第三栅电极、第三源电极和第三漏电极组成第三晶体管104，第三电容电极和第五电容电极组成第二存储电容105，第四电容电极和第六电容电极组成第三存储电容106。在一些实施例中，第一晶体管101可以是驱动晶体管，第二晶体管103可以是GOA中输出扫描(SCAN)信号的扫描晶体管，第三晶体管104可以是GOA中输出使能(EM)信号的使能晶体管。在一些实施例中，驱动晶体管、扫描晶体管和使能晶体管可以是薄膜晶体管。
边缘区域300的电路结构层上设置有第二平坦层17，第二平坦层17上设置有缝隙700、第一隔离坝410和第二隔离坝420，缝隙700设置在第二电源线220与显示区域100之间，缝隙700中的第一平坦层15和第二平坦层17被去除，暴露出第五绝缘层16的表面。第一隔离坝410设置在第二电源线220所在位置，第二隔离坝420设置在第一隔离坝410远离显示区域100的一侧。复合封装层包括叠设的第一封装层25、第二封装层26和第三封装层27，复合封装层覆盖缝隙700，无机封装层包括叠设的第一封装层25和第三封装层27，无机封装层包裹第一隔离坝410和第二隔离坝420。在示例性实施方式中，边缘区域300邻近显示区域100的第二平坦层17上设置有多个隔垫柱33。
在示例性实施方式中，显示区域100的驱动结构层、绑定区域200的绑定结构层和边缘区域300的电路结构层采用相同的工艺同步形成。驱动结构层中的第一有源层与电路结构层中的第二有源层和第三有源层同层设置，且通过同一次构图工艺形成。驱动结构层中的第一栅电极和第一电容电极与电路结构层中的第二栅电极、第三栅电极、第三电容电极和第四电容电极同层设置，且通过同一次构图工艺形成。驱动结构层中的第二电容电极与电路结构层中的第五电容电极和第六电容电极同层设置，且通过同一次构图工艺形成。驱动结构层中的第一源电极和第一漏电极、绑定结构层中的第二连接电极和第三连接电极、以及电路结构层中的第二源电极、第二漏电极、第三源电极、第三漏电极和第三连接电极同层设置，且通过同一次构图工艺形成。驱动结构层中的第一连接电极、绑定结构层中的第一电源线和第二电源线、以及电路结构层中的第二电源线同层设置，且通过同一次构图工艺形成。
边缘区域300中的第二平坦层17以及第二平坦层17上设置的缝隙700与绑定区域200中的第二平坦层17以及第二平坦层17上设置的隔断槽500通过同一次工艺形成。边缘区域300中的第一隔离坝、第二隔离坝、第一封装层和第三封装层与绑定区域200中的第一隔离坝、第二隔离坝、第一封装层和第三封装层同层设置，且通过同一次构图工艺形成。这样，在形成第二平坦层17的工艺中，绑定区域200的隔断槽500和边缘区域300的缝隙700同步形成，且两者在绑定区域200和边缘区域300的交界处连通，形成一体结构。连通的隔断槽500和缝隙700增加了水汽隔离范围，延长了水汽入侵路径，降低了出现GDS的风险，避免了显示基板出现显示不良，提高了显示品质。
结合图19和图23，显示基板的制备过程包括：
(11)在玻璃载板1上制备柔性基底10。
(12)在显示区域100、绑定区域200和边缘区域300分别形成驱动结构层、绑定结构层和电路结构层图案。显示区域100的驱动结构层包括第一晶体管101、第一电容电极102和第一连接电极801，绑定区域200的绑定结构层包括第二连接电极802和第三连接电极803，边缘区域300的电路结构层包括第二晶体管103、第三晶体管104、第二存储电容105、第三存储电容106和第三连接电极803。在示例性实施方式中，驱动结构层、绑定结构层和电路结构层的制备过程可以包括：
在柔性基底10上形成第一绝缘层11，以及设置在第一绝缘层11上的有源层图案，有源层至少包括第一有源层、第二有源层和第三有源层。
形成覆盖有源层图案的第二绝缘层12，以及设置在第二绝缘层12上的第一栅金属层图案，第一栅金属层至少包括第一栅电极、第二栅电极、第三栅电极、第一电容电极、第三电容电极和第四电容电极。
形成覆盖第一栅金属层的第三绝缘层13，以及设置在第三绝缘层13上的第二栅金属层图案，第二栅金属层图案至少包括第二电容电极、第五电容电极和第六电容电极。
形成覆盖第二栅金属层的第四绝缘层14图案，第四绝缘层14上开设有多个第一过孔。在第四绝缘层14上形成源漏金属层图案，源漏金属层至少包括第一源电极、第一漏电极、第二源电极、第二漏电极、第三源电极、第三漏电极、第二连接电极802和第三连接电极803，第一源电极和第一漏电极分别通过第一过孔与第一有源层连接，第二源电极和第二漏电极分别通过第一过孔与第二有源层连接，第三源电极和第三漏电极分别通过第一过孔与第三有源层连接。
形成覆盖源漏金属层的第五绝缘层16和第一平坦化层15图案，在第一平坦层15上形成多个第二过孔，显示区域100的第二过孔暴露出第一晶体管101的第一漏电极的表面，绑定区域200的第二过孔分别暴露出第二连接电极802和第三连接电极803的表面，边缘区域的第二过孔暴露出第三连接电极803的表面。
在第一平坦层15上形成金属导电层图案，金属导电层至少包括第一连接电极801、第一电源线210和第二电源线220，显示区域100的第一连接电极801通过第二过孔与第一晶体管101的第一漏电极连接，绑定区域200的第一电源线210和第二电源线220分别通过第二过孔与第二连接电极802和第三连接电极803连接，边缘区域的第二电源线220通过第二过孔与第三连接电极803连接，且第二电源线220远离显示区域100的边缘覆盖第一平坦层15远离显示区域100的边缘。
(13)形成第二平坦层17图案，显示区域100的第二平坦层17上开设有第三过孔，第三过孔暴露出第一连接电极801的表面。绑定区域200的第二平坦层17上设置有隔断槽500和隔离区600，隔断槽500设置在第一电源线210所在区域，隔断槽500暴露出第一电源线210的表面，隔离区600设置在第二电源线220远离显示区域100的一侧，隔离区600内的第二电源线220上设置有平坦坝基，除了平坦坝基，隔离区600其它位置的第二平坦层17被显影掉，暴露出第二电源线220的表面和第五绝缘层16的表面。边缘区域300的第二平坦层17上开设有第四过孔和缝隙700，第四过孔内设置有平坦坝基，除了平坦坝基，第四过孔内的第二平坦层17被显影掉，暴露出第二电源线220的表面，缝隙700设置在第二电源线220与显示区域100之间，缝隙700内的第一平坦层15和第二平坦层17被显影掉，暴露出第五绝缘层16的表面。在缝隙700所在区域，第二平坦层17的开口在柔性基底10上的正投影包含第一平坦层15的开口，即第二平坦层17的开口宽度大于第一平坦层15的开口宽度，第一平坦层15的开口暴露出第五绝缘层16，第二平坦层17的开口暴露出第一平坦层15的开口，在缝隙700的侧壁上形成阶梯状，使后续形成的阴极也具有阶梯状，以保证阴极与第四连接电极的可靠连接。
(14)在形成前述图案的基底上形成阳极21和第四连接电极804图案，阳极21形成在显示区域100的第二平坦层17上，通过第三过孔与第一连接电极801连接，第四连接电极804形成在边缘区域300的第二平坦层17上，第四连接电极804的一部分通过第四过孔与第二电源线220连接，另一部分设置在缝隙700中，第四过孔与缝隙700之间的第四连接电极804上开设有多个过孔。由于缝隙700的侧壁为阶梯状，因此设置在缝隙700中的第四连接电极804也为阶梯状。
(15)在形成前述图案的基底上形成像素定义层22、第一坝基和第二坝基图案，显示区域100的像素定义层22上开设有像素开口，像素开口暴露出阳极21的表面。第一坝基和第二坝基形成在绑定区域200和边缘区域300，绑定区域200的第一坝基形成在第二电源线220上，第二坝基形成在平坦坝基上。边缘区域300的第一坝基设置在第四过孔内，第二坝基设置在第一坝基远离显示区域100一侧的第二平坦层17上。
(16)在绑定区域200和边缘区域300形成多个隔离柱33图案，多个隔离柱33分别设置在像素定义层22、第一坝基、第二坝基以及缝隙700两侧的位置，在绑定区域200和边缘区域300同步形成第一支撑坝410和第二支撑坝420，绑定区域200和边缘区域300的第一支撑坝410为一体结构，绑定区域200和边缘区域300的第二支撑坝420为一体结构。
(17)在形成前述图案的基底上依次形成有机发光层23和阴极24。有机发光层23形成在像素开口内，由于阳极21与第一连接电极801连接，第一连接电极801与第一晶体管101的漏电极连接，因而实现了有机发光层23的发光控制。阴极24的一部分形成在显示区域100的有机发光层23上，另一部分形成在绑定区域200和边缘区域300。绑定区域200的阴极24包裹像素定义层22上的多个隔垫柱33，边缘区域300的阴极24通过缝隙700和第四过孔与第四连接电极804连接。由于第四连接电极804与第二电源线220连接，因而实现了阴极24与第二电源线220的连接。由于缝隙700位置的第四连接电极804为阶梯状，因此所形成的阴极24也具有阶梯状，在不同的台阶上与第四连接电极804接触，保证了阴极与第四连接电极804的可靠连接。
(18)在形成前述图案的基础上形成封装层，封装层包括叠设的第一封装层25、第二封装层26和第三封装层27。第一封装层25采用无机材料，在显示区域100覆盖阴极24，在绑定区域200分别包裹多个隔垫柱33、覆盖隔断槽500、覆盖隔离区600以及包裹第一支撑坝410和第二支撑坝420，在边缘区域300包裹多个隔垫柱33、覆盖缝隙700以及包裹第一支撑坝410和第二支撑坝420。第二封装层26采用有机材料，设置在显示区域100、绑定区域200的隔垫柱33所在区域和边缘区域300的隔垫柱33所在区域，第三封装层27采用无机材料，覆盖第一封装层25和第二封装层26。
图24为本公开单源漏金属层(1SD)结构显示区域和边缘区域的剖面结构示意图，为图22中C-C向的剖视图。如图24所示，在垂直于显示基板的平面内，显示区域100包括柔性基底10，设置在柔性基底10上的驱动结构层，设置在驱动结构层上的发光元件以及覆盖发光元件的复合封装层。边缘区域300包括柔性基底10，设置在柔性基底10上的电路结构层，设置在电路结构层上的缝隙700、第一隔离坝410和第二隔离坝420，覆盖缝隙700的复合封装层以及包裹第一隔离坝410和第二隔离坝420的无机封装层。
在示例性实施方式中，显示区域100的驱动结构层包括形成像素驱动电路的多个晶体管和存储电容，边缘区域300的电路结构层包括形成GOA电路的多个晶体管和存储电容，图24中以三个晶体管和三合存储电容为例进行示意。驱动结构层和电路结构层包括：设置在柔性基底10上的第一绝缘层11，设置在第一绝缘层11上的有源层，覆盖有源层的第二绝缘层12，设置在第二绝缘层12上的第一栅金属层，覆盖第一栅金属层的第三绝缘层13，设置在第三绝缘层13上的第二栅金属层，覆盖第二栅金属层的第四绝缘层14，设置在第四绝缘层14上的源漏金属层，覆盖源漏金属层的第五绝缘层16。有源层至少包括第一有源层、第二有源层和第三有源层，第一栅金属层至少包括第一栅电极、第二栅电极、第三栅电极、第一电容电极、第三电容电极和第四电容电极，第二栅金属层至少包括第二电容电极、第五电容电极和第六电容电极，源漏金属层至少包括第一源电极、第一漏电极、第二源电极、第二漏电极、第三源电极、第三漏电极和第二电源线220。第一有源层、第一栅电极、第一源电极和第一漏电极组成第一晶体管101，第二有源层、第二栅电极、第二源电极和第二漏电极组成第二晶体管103，第三有源层、第三栅电极、第三源电极和第三漏电极组成第三晶体管104，第一电容电极和第二电容电极组成第一存储电容102，第三电容电极和第五电容电极组成第二存储电容105，第四电容电极和第六电容电极组成第三存储电容106。
驱动结构层和电路结构层上设置有第一平坦层15，显示区域100的发光元件设置在第一平坦层15上，发光元件包括阳极21、像素定义层22、有机发光层23和阴极24，阳极21通过第一平坦层15上开设的过孔与第一晶体管101的第一漏电极连接。边缘区域300的第一平坦层15上设置有缝隙700、隔垫柱33、第一隔离坝410和第二隔离坝420，缝隙700设置在第二电源线220与显示区域100之间，缝隙700中的第一平坦层15被去除，暴露出第五绝缘层16的表面，多个隔垫柱33位于边缘区域300邻近显示区域100的第一平坦层15上，第一隔离坝410和第二隔离坝42设置在第二电源线220所在位置，第二隔离坝420设置在第一隔离坝410远离显示区域100的一侧。复合封装层包括叠设的第一封装层25、第二封装层26和第三封装层27，复合封装层覆盖显示区域100和边缘区域300的缝隙700和多个隔垫柱33，无机封装层包括叠设的第一封装层25和第三封装层27，无机封装层包裹第一隔离坝410和第二隔离坝420。
在示例性实施方式中，显示区域100的驱动结构层、绑定区域200的绑定结构层和边缘区域300的电路结构层采用相同的工艺同步形成。边缘区域300中的第一平坦层15以及第一平坦层15上设置的缝隙700与绑定区域200中的第一平坦层15以及第一平坦层15上设置的隔断槽500通过同一次工艺形成。边缘区域300中的第一隔离坝、第二隔离坝、第一封装层和第三封装层与绑定区域200中的第一隔离坝、第二隔离坝、第一封装层和第三封装层同层设置，且通过同一次构图工艺形成。这样，在形成第一平坦层15的工艺中，绑定区域200的隔断槽500和边缘区域300的缝隙700同步形成，且两者在绑定区域200和边缘区域300的交界处连通，形成一体结构。连通的隔断槽500和缝隙700增加了水汽隔离范围，延长了水汽入侵路径，降低了出现GDS的风险，避免了显示基板出现显示不良，提高了显示品质。
结合图17和图24，显示基板的制备过程包括：
(21)在玻璃载板1上制备柔性基底10。
(22)在显示区域100、绑定区域200和边缘区域300分别形成驱动结构层、绑定结构层和电路结构层图案。在示例性实施方式中，驱动结构层、绑定结构层和电路结构层的制备过程可以包括：
在柔性基底10上形成第一绝缘层11，以及设置在第一绝缘层11上的有源层图案，有源层至少包括第一有源层、第二有源层和第三有源层。
形成覆盖有源层图案的第二绝缘层12，以及设置在第二绝缘层12上的第一栅金属层图案，第一栅金属层至少包括第一栅电极、第二栅电极、第三栅电极、第一电容电极、第三电容电极和第四电容电极。
形成覆盖第一栅金属层的第三绝缘层13，以及设置在第三绝缘层13上的第二栅金属层图案，第二栅金属层图案至少包括第二电容电极、第五电容电极和第六电容电极。
形成覆盖第二栅金属层的第四绝缘层14图案，第四绝缘层14上开设有多个第一过孔。在第四绝缘层14上形成源漏金属层图案，源漏金属层至少包括第一源电极、第一漏电极、第二源电极、第二漏电极、第三源电极、第三漏电极和第二电源线220，第一源电极和第一漏电极分别通过第一过孔与第一有源层连接，第二源电极和第二漏电极分别通过第一过孔与第二有源层连接，第三源电极和第三漏电极分别通过第一过孔与第三有源层连接。
形成覆盖源漏金属层的第五绝缘层16。
(23)形成第一平坦层15图案，显示区域100的第一平坦层15上开设有过孔，过孔暴露出第一晶体管101的第一漏电极。绑定区域200的第一平坦层15上形成有隔断槽500和隔离区600，隔断槽500设置在第一电源线210所在区域，隔断槽500暴露出第一电源线210的表面，隔离区600设置在第二电源线220远离显示区域100的一侧，隔离区600内的第二电源线220上设置有平坦坝基。边缘区域300的第一平坦层15上开设有第四过孔和缝隙700，第四过孔暴露出第二电源线220的表面，缝隙700设置在第二电源线220与显示区域100之间，缝隙700暴露出第五绝缘层16的表面，平坦坝基设置在第四过孔远离显示区域100的一侧。
(24)在形成前述图案的基底上形成阳极21和第四连接电极804图案，阳极21形成在显示区域100的第一平坦层15上，通过过孔与第一晶体管101的第一漏电极连接，第四连接电极804形成在边缘区域300的第一平坦层15上，第四连接电极804的一部分通过第四过孔与第二电源线220连接，另一部分设置在缝隙700中，第四过孔与缝隙700之间的第四连接电极804上开设有多个过孔。
(25)在形成前述图案的基底上形成像素定义层22、第一坝基和第二坝基图案，显示区域100的像素定义层22上开设有像素开口，像素开口暴露出阳极21的表面。第一坝基和第二坝基形成在绑定区域200和边缘区域300，绑定区域200的第一坝基形成在第二电源线220上，第二坝基形成在平坦坝基上，边缘区域300的第一坝基设置在第四过孔内，第二坝基设置在平坦坝基上。
(26)在绑定区域200和边缘区域300形成多个隔离柱33图案，多个隔离柱33分别设置在像素定义层22、第一坝基、第二坝基以及缝隙700两侧的位置，在绑定区域200和边缘区域300同步形成第一支撑坝410和第二支撑坝420，绑定区域200和边缘区域300的第一支撑坝410为一体结构，绑定区域200和边缘区域300的第二支撑坝420为一体结构。
(27)在形成前述图案的基底上依次形成有机发光层23和阴极24。有机发光层23形成在像素开口内，阴极24的一部分形成在显示区域100的有机发光层23上，另一部分形成在绑定区域200和边缘区域300。绑定区域200的阴极24包裹像素定义层22上的多个隔垫柱33，边缘区域300的阴极24通过缝隙700和第四过孔与第四连接电极804连接。由于第四连接电极804与第二电源线220连接，因而实现了阴极24与第二电源线220的连接。
(28)在形成前述图案的基础上形成封装层，封装层包括叠设的第一封装层25、第二封装层26和第三封装层27。第一封装层25采用无机材料，在显示区域100覆盖阴极24，在绑定区域200分别包裹多个隔垫柱33、覆盖隔断槽500、覆盖隔离区600以及包裹第一支撑坝410和第二支撑坝420，在边缘区域300包裹多个隔垫柱33、覆盖缝隙700以及包裹第一支撑坝410和第二支撑坝420。第二封装层26采用有机材料，设置在显示区域100、绑定区域200的隔垫柱33所在区域和边缘区域300的隔垫柱33所在区域，第三封装层27采用无机材料，覆盖第一封装层25和第二封装层26。
图23和图24所示的边缘区域的结构仅仅是一种示例性说明。在示例性实施方式中，可以根据实际需要变更第二电源线220、第一支撑坝410和第二支撑坝420等边缘结构。例如，驱动结构层、绑定结构层和电路结构层中可以不设置第五绝缘层16。又如，第二电源线220可以向远离显示区域100的一侧延伸或。再如，可以设置多个缝隙700，本公开在此不做具体的限定。
图25和图26为本公开第一扇出区的另一种结构示意图，图26为图25中E区域的放大图。如图25所示，在平行于显示基板的平面内，绑定区域200位于显示区域100的一侧，绑定区域200的第一扇出区邻近显示区域边缘110。第一扇出区包括第一电源线210、第二电源线220、第一隔离坝410、第二隔离坝420和至少一个隔断槽500，第一电源线210与显示区域100的高电压电源线VDD连接，第二电源线220与边缘区域300的低电压电源线VSS连接，第一隔离坝410和第二隔离坝420沿着平行于显示区域边缘110的方向延伸，至少一个隔断槽500沿着平行于显示区域边缘110的方向延伸，隔断槽500与显示区域边缘110的距离小于第一隔离坝410与显示区域边缘110的距离。第一电源线210包括沿着平行于显示区域边缘110方向延伸的第一条形块2101和沿着远离显示区域100方向延伸的第二条形块2102，第二条形块2102邻近显示区域100的一端与第一条形块2101连接，形成T状结构。第二电源线220包括沿着平行于显示区域边缘110方向延伸的第三条形块2201和沿着远离显示区域100方向延伸的第四条形块2202，第四条形块2202邻近显示区域100的一端与第三条形块2201连接，形成角状结构。在示例性实施方式中，第一电源线210和第二电源线220的边缘设置有波浪结构230。沿着远离显示区域100的方向，波浪结构230可以设置在第一电源线210中第二条形块2102两侧的边缘上，可以设置在第二电源线220两侧的边缘上。在一些实施例中，波浪结构230可以设置在隔离槽500远离显示区域100一侧的第一电源线210和第二电源线220的边缘上，或者，波浪结构230可以设置在第一隔离坝410远离显示区域100一侧的第一电源线210和第二电源线220的边缘上，或者，波浪结构230可以设置在第二隔离坝420远离显示区域100一侧的第一电源线210和第二电源线220的边缘上，或者，波浪结构230可以设置在第一电源线210和第二电源线220与第一隔离坝410和第二隔离坝420重叠区域的第一电源线210和第二电源线220的边缘上。
如图26所示，波浪结构230包括间隔设置的多个凸起以及多个凸起之间的凹陷，形成第一电源线210和第二电源线220的波浪状边缘。对于第一电源线210和第二电源线220边缘出现的水汽传输路径，通过将第一电源线210和第二电源线220的边缘设置成波浪状，可以增加水汽传输路径的长度，迟滞和缓解水汽的扩散。在示例性实施方式中，波浪结构230中外侧最高点与内侧最低点之间的突起高度T1为约30μm到约60μm，相邻凸起之间的距离T2为约20μm到约50μm。
图25和图26所示的波浪结构仅仅是一种示例性说明。在示例性实施方式中，可以根据实际需要变更波浪结构230的设置位置和形状。例如，沿着远离显示区域100的方向，波浪结构230可以仅设置在第一隔离坝410和第二隔离坝420之间区域的电源线两侧的边缘上。又如，沿着远离显示区域100的方向，波浪结构230可以仅设置在第二隔离坝420远离显示区域100一侧区域的电源线两侧的边缘上。再如，波浪结构230可以仅设置在第二电源线220朝向第二条形块2102一侧的边缘上以及第二条形块2102朝向第二电源线220一侧的边缘上。再如，波浪结构230可以仅设置在第二电源线220远离第二条形块2102一侧的边缘上以及第二条形块2102远离第二电源线220一侧的边缘上。再如，波浪结构中的凸起和凹陷可以由多段弧线组成，或者可以由多段直线组成，或者可以由多段弧线和多段直线组成，本公开在此不做具体的限定。
本公开还提供了一种显示基板的制备方法，显示基板包括显示区域和位于显示区域一侧的绑定区域，所述制备方法包括：
S1、在所述显示区域和绑定区域分别形成驱动结构层和绑定结构层；所述驱动结构层包括像素驱动电路，所述绑定结构层包括与所述像素驱动电路连接的电源线；
S2、在所述驱动结构层和绑定结构层上形成有机绝缘层，所述绑定结构层上的有机绝缘层上形成有至少一个隔离槽；
S3、在所述显示区域和绑定区域分别形成发光元件和隔离坝；所述发光元件与所述像素驱动电路连接，所述隔离槽与显示区域边缘的距离小于所述隔离坝与显示区域边缘的距离；
S4、在所述绑定区域形成无机封装层，所述无机封装层覆盖所述隔离槽和包裹所述隔离坝。
在示例性实施方式中，在所述显示区域和绑定区域分别形成发光元件和隔离坝包括：在所述显示区域形成发光元件，所述发光元件与所述像素驱动电路连接；在所述绑定区域形成第一隔离坝和第二隔离坝，所述第一隔离坝与显示区域边缘的距离小于所述第二隔离坝与显示区域边缘的距离，所述隔离槽与显示区域边缘的距离小于所述第一隔离坝与显示区域边缘的距离。
在示例性实施方式中，在所述显示区域形成发光元件包括：在所述有机绝缘层上依次形成阳极、像素定义层、有机发光层和阴极，所述阳极与所述像素驱动电路连接，所述像素定义层和阴极延伸到所述绑定区域；沿着远离所述显示区域的方向，所述绑定区域中阴极的宽度小于所述隔离槽与显示区域边缘的距离。
在示例性实施方式中，所述电源线包括第一电源线和第二电源线，所述隔离槽设置在所述第一电源线上，或者设置在所述第二电源线上，或者设置在所述第一电源线与第二电源线之间，沿着远离所述显示区域的方向，所述隔离槽的宽度为约20μm～约70μm。
在示例性实施方式中，所述显示基板还包括边缘区域，所述制备方法还包括：在所述边缘区域形成电路结构层，在所述电路结构层上形成有机绝缘层，所述有机绝缘层上形成有至少一个缝隙，所述绑定区域的隔离槽和边缘区域的缝隙连通，且通过同一次工艺形成。
在示例性实施方式中，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层和设置在所述复合绝缘层上的第一电源线和第二电源线；或者，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层、设置在所述复合绝缘层上的第一电源线和第二电源线和设置在所述第一电源线和第二电源线上的第五绝缘层；或者，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层、设置在所述复合绝缘层上的第五绝缘层、设置在所述第五绝缘层上的第一平坦层以及设置在所述第一平坦层上的第一电源线和第二电源线；或者，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层、设置在所述复合绝缘层上的第一电源线和第二电源线、设置在所述第一电源线和第二电源线上的第五绝缘层以及设置在所述第五绝缘层上的第一平坦层；或者，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层、设置在所述复合绝缘层上的第二连接电极和第三连接电极、覆盖所述第二连接电极和第三连接电极的第五绝缘层、设置在所述第五绝缘层上的第一平坦层以及设置在所述第一平坦层上的第一电源线和第二电源线，所述第一电源线通过过孔与第二连接电极连接，所述第二电源线通过过孔与第三连接电极连接。设置在所述绑定结构层上的有机绝缘层包括第一平坦层，或者包括第二平坦层；所述复合绝缘层包括在基底上叠设的第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层。
在示例性实施方式中，所述电源线的边缘设置有波浪结构；所述波浪结构设置在所述隔离槽远离所述显示区域一侧的电源线的边缘上，或者，所述波浪结构设置在所述隔离坝远离所述显示区域一侧的电源线的边缘上，或者，所述波浪结构设置在所述电源线与隔离坝重叠区域的电源线的边缘上；所述波浪结构包括间隔设置的多个凸起，所述凸起的突起高度为约30μm到约60μm。
本公开还提供了一种显示装置，包括前述实施例的显示基板。显示装置可以为：手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本申请中的附图只涉及本公开涉及到的结构，其他结构可参考通常设计。在不冲突的情况下，本公开的实施例即实施例中的特征可以相互组合以得到新的实施例。
本领域的普通技术人员应当理解，可以对本公开的技术方案进行修改或者等同替换，而不脱离本公开技术方案的精神和范围，均应涵盖在本申请的权利要求的范围当中。
Claims (19)
1.一种显示基板，包括显示区域和位于显示区域一侧的绑定区域，所述显示区域包括驱动结构层、设置在所述驱动结构层上的有机绝缘层以及设置在所述有机绝缘层上的发光元件，所述驱动结构层包括像素驱动电路，所述发光元件与所述像素驱动电路连接；所述绑定区域包括绑定结构层、设置在所述绑定结构层上的有机绝缘层和隔离坝以及设置在所述有机绝缘层和隔离坝上的无机封装层，所述隔离坝包括第一隔离坝和第二隔离坝，所述绑定结构层包括与所述像素驱动电路连接的电源线；所述绑定区域的有机绝缘层上设置有至少一个隔离槽，所述无机封装层覆盖所述隔离槽和包裹所述隔离坝，所述隔离槽与显示区域边缘的距离小于所述第一隔离坝与显示区域边缘的距离，所述隔离槽与显示区域边缘的距离大于所述发光元件中的阴极边缘与显示区域边缘的距离；所述电源线包括第一电源线和第二电源线，所述隔离槽设置在所述第一电源线所在区域，所述隔离槽暴露出所述第一电源线的表面，所述无机封装层覆盖所述隔离槽内暴露出的所述第一电源线的表面，所述第一隔离坝和第二隔离坝设置在所述第二电源线上，所述第一隔离坝靠近显示区域的一侧、所述第二隔离坝远离显示区域的一侧、以及所述第一隔离坝和第二隔离坝之间暴露出所述第二电源线的表面，所述无机封装层包裹所述第一隔离坝和第二隔离坝，覆盖所述第一隔离坝靠近显示区域的一侧、所述第二隔离坝远离显示区域的一侧、以及所述第一隔离坝和第二隔离坝之间暴露出的所述第二电源线的表面，且覆盖所述第二电源线远离显示区域的边缘。
2.根据权利要求1所述的显示基板，其中，所述第一隔离坝与显示区域边缘的距离小于所述第二隔离坝与显示区域边缘的距离。
3.根据权利要求2所述的显示基板，其中，所述发光元件包括阳极、像素定义层、有机发光层和阴极，所述像素定义层和阴极延伸到所述绑定区域；沿着远离所述显示区域的方向，所述绑定区域中阴极边缘与显示区域边缘之间的距离小于所述隔离槽与显示区域边缘的距离。
4.根据权利要求1所述的显示基板，其中，沿着远离所述显示区域的方向，所述隔离槽的宽度为20μm ~70μm。
5.根据权利要求1所述的显示基板，其中，沿着所述显示区域边缘方向，所述隔离槽在基底上的正投影包含所述第一电源线在基底上的正投影。
6.根据权利要求1所述的显示基板，所述显示基板还包括边缘区域，所述边缘区域包括电路结构层和设置在所述电路结构层上的有机绝缘层，所述有机绝缘层上设置有缝隙，所述绑定区域的隔离槽和边缘区域的缝隙连通。
7.根据权利要求1所述的显示基板，其中，所述第一电源线包括第一条形块和第二条形块，所述第一条形块沿着所述显示区域边缘方向延伸，所述第二条形块沿着远离所述显示区域的方向延伸，所述第二条形块邻近所述显示区域的一端与所述第一条形块连接，形成T状结构；所述第二电压线位于所述第一条形块远离所述显示区域的一侧，所述隔离坝设置在所述的第二条形块和第二电源线上，所述隔离槽设置在所述第一条形块上。
8.根据权利要求1所述的显示基板，其中，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层和设置在所述复合绝缘层上的第一电源线和第二电源线；
设置在所述绑定结构层上的有机绝缘层包括第一平坦层；所述复合绝缘层包括在基底上叠设的第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层。
9.根据权利要求1所述的显示基板，其中，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层、设置在所述复合绝缘层上的第五绝缘层、设置在所述第五绝缘层上的第一平坦层以及设置在所述第一平坦层上的第一电源线和第二电源线；或者，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层、设置在所述复合绝缘层上的第二连接电极和第三连接电极、覆盖所述第二连接电极和第三连接电极的第五绝缘层、设置在所述第五绝缘层上的第一平坦层以及设置在所述第一平坦层上的第一电源线和第二电源线，所述第一电源线通过过孔与第二连接电极连接，所述第二电源线通过过孔与第三连接电极连接；
设置在所述绑定结构层上的有机绝缘层包括第二平坦层；所述复合绝缘层包括在基底上叠设的第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层。
10.根据权利要求1到9任一项所述的显示基板，其中，所述电源线的边缘设置有波浪结构；所述波浪结构设置在所述隔离槽远离所述显示区域一侧的电源线的边缘上，或者，所述波浪结构设置在所述隔离坝远离所述显示区域一侧的电源线的边缘上，或者，所述波浪结构设置在所述电源线与所述隔离坝重叠区域的电源线的边缘上。
11.根据权利要求10所述的显示基板，其中，所述波浪结构包括间隔设置的多个凸起，所述凸起的突起高度为30μm到60μm。
12.一种显示基板的制备方法，显示基板包括显示区域和位于显示区域一侧的绑定区域，所述制备方法包括：
在所述显示区域和绑定区域分别形成驱动结构层和绑定结构层；所述驱动结构层包括像素驱动电路，所述绑定结构层包括与所述像素驱动电路连接的电源线，所述电源线包括第一电源线和第二电源线；
在所述驱动结构层和绑定结构层上形成有机绝缘层，所述绑定结构层上的有机绝缘层上形成有至少一个隔离槽；所述隔离槽设置在所述第一电源线所在区域，所述隔离槽暴露出所述第一电源线的表面；
在所述显示区域和绑定区域分别形成发光元件和隔离坝，所述隔离坝包括第一隔离坝和第二隔离坝，所述第一隔离坝和第二隔离坝设置在所述第二电源线上，所述第一隔离坝靠近显示区域的一侧、所述第二隔离坝远离显示区域的一侧、以及所述第一隔离坝和第二隔离坝之间暴露出所述第二电源线的表面；所述发光元件与所述像素驱动电路连接，所述隔离槽与显示区域边缘的距离小于所述第一隔离坝与显示区域边缘的距离，所述隔离槽与显示区域边缘的距离大于所述发光元件中的阴极边缘与显示区域边缘的距离；
在所述显示区域和绑定区域分别形成复合封装层和无机封装层，所述无机封装层覆盖所述隔离槽和包裹所述隔离坝，所述无机封装层覆盖所述隔离槽内暴露出的所述第一电源线的表面，所述无机封装层包裹所述第一隔离坝和第二隔离坝，覆盖所述第一隔离坝靠近显示区域的一侧、所述第二隔离坝远离显示区域的一侧、以及所述第一隔离坝和第二隔离坝之间暴露出的所述第二电源线的表面，且覆盖所述第二电源线远离显示区域的边缘。
13.根据权利要求12所述的制备方法，其中，在所述显示区域和绑定区域分别形成发光元件和隔离坝包括：在所述显示区域形成发光元件，所述发光元件与所述像素驱动电路连接；在所述绑定区域形成第一隔离坝和第二隔离坝，所述第一隔离坝与显示区域边缘的距离小于所述第二隔离坝与显示区域边缘的距离。
14.根据权利要求13所述的制备方法，其中，在所述显示区域形成发光元件包括：在所述有机绝缘层上依次形成阳极、像素定义层、有机发光层和阴极，所述阳极与所述像素驱动电路连接，所述像素定义层和阴极延伸到所述绑定区域；沿着远离所述显示区域的方向，所述绑定区域中阴极边缘与显示区域边缘之间的距离小于所述隔离槽与显示区域边缘的距离。
15.根据权利要求12所述的制备方法，其中，沿着远离所述显示区域的方向，所述隔离槽的宽度为20μm ~70μm。
16.根据权利要求12所述的制备方法，其中，所述显示基板还包括边缘区域，所述制备方法还包括：在所述边缘区域形成电路结构层，在所述电路结构层上形成有机绝缘层，所述有机绝缘层上形成有至少一个缝隙，所述绑定区域的隔离槽和边缘区域的缝隙连通，且通过同一次工艺形成。
17.根据权利要求12所述的制备方法，其中，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层和设置在所述复合绝缘层上的第一电源线和第二电源线；或者，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层、设置在所述复合绝缘层上的第五绝缘层、设置在所述第五绝缘层上的第一平坦层以及设置在所述第一平坦层上的第一电源线和第二电源线；或者，所述绑定区域的绑定结构层包括设置在基底上的复合绝缘层、设置在所述复合绝缘层上的第二连接电极和第三连接电极、覆盖所述第二连接电极和第三连接电极的第五绝缘层、设置在所述第五绝缘层上的第一平坦层以及设置在所述第一平坦层上的第一电源线和第二电源线，所述第一电源线通过过孔与第二连接电极连接，所述第二电源线通过过孔与第三连接电极连接；
设置在所述绑定结构层上的有机绝缘层包括第一平坦层，或者包括第二平坦层；所述复合绝缘层包括在基底上叠设的第一绝缘层、第二绝缘层、第三绝缘层和第四绝缘层。
18.根据权利要求12到17任一项所述的制备方法，其中，所述电源线的边缘设置有波浪结构；所述波浪结构设置在所述隔离槽远离所述显示区域一侧的电源线的边缘上，或者，所述波浪结构设置在所述隔离坝远离所述显示区域一侧的电源线的边缘上，或者，所述波浪结构设置在所述电源线与隔离坝重叠区域的电源线的边缘上；所述波浪结构包括间隔设置的多个凸起，所述凸起的突起高度为30μm到60μm。
19.一种显示装置，包括如权利要求1到11任一项所述的显示基板。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/CN2020/085889 WO2021212313A1 (zh) | 2020-04-21 | 2020-04-21 | 显示基板及其制备方法、显示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113826210A CN113826210A (zh) | 2021-12-21 |
| CN113826210B true CN113826210B (zh) | 2023-06-27 |
Family
ID=78271051
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202080000578.0A Active CN113826210B (zh) | 2020-04-21 | 2020-04-21 | 显示基板及其制备方法、显示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US11963382B2 (zh) |
| EP (1) | EP4141942A4 (zh) |
| CN (1) | CN113826210B (zh) |
| WO (1) | WO2021212313A1 (zh) |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20210391404A1 (en) * | 2020-06-11 | 2021-12-16 | Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. | Display panel, manufacturing method thereof, and display device |
| CN113990884A (zh) * | 2020-07-27 | 2022-01-28 | 京东方科技集团股份有限公司 | 驱动基板及其制备方法和显示装置 |
| CN112164762B (zh) * | 2020-09-29 | 2023-10-17 | 京东方科技集团股份有限公司 | 显示面板及其制作方法、显示装置 |
| CN114430014A (zh) * | 2022-01-28 | 2022-05-03 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN114582253B (zh) * | 2022-03-07 | 2023-11-10 | 京东方科技集团股份有限公司 | 显示基板及其制备方法、显示装置 |
| CN114613825A (zh) * | 2022-03-11 | 2022-06-10 | 武汉华星光电半导体显示技术有限公司 | 显示面板及显示装置 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190065757A (ko) * | 2017-12-04 | 2019-06-12 | 엘지디스플레이 주식회사 | 표시장치 |
| CN110880524A (zh) * | 2018-09-06 | 2020-03-13 | 三星显示有限公司 | 显示装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7098069B2 (en) | 2002-01-24 | 2006-08-29 | Semiconductor Energy Laboratory Co., Ltd. | Light emitting device, method of preparing the same and device for fabricating the same |
| KR102648401B1 (ko) * | 2016-09-30 | 2024-03-18 | 삼성디스플레이 주식회사 | 디스플레이 장치 |
| KR102461357B1 (ko) | 2018-01-05 | 2022-11-01 | 삼성디스플레이 주식회사 | 표시 패널 및 이의 제조 방법 |
| KR102572719B1 (ko) | 2018-04-03 | 2023-08-31 | 삼성디스플레이 주식회사 | 표시 장치 |
| CN110993821B (zh) | 2019-12-10 | 2022-04-05 | 武汉华星光电半导体显示技术有限公司 | 一种oled显示面板 |
-
2020
- 2020-04-21 WO PCT/CN2020/085889 patent/WO2021212313A1/zh unknown
- 2020-04-21 US US17/265,193 patent/US11963382B2/en active Active
- 2020-04-21 CN CN202080000578.0A patent/CN113826210B/zh active Active
- 2020-04-21 EP EP20900717.8A patent/EP4141942A4/en active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20190065757A (ko) * | 2017-12-04 | 2019-06-12 | 엘지디스플레이 주식회사 | 표시장치 |
| CN110880524A (zh) * | 2018-09-06 | 2020-03-13 | 三星显示有限公司 | 显示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP4141942A1 (en) | 2023-03-01 |
| US11963382B2 (en) | 2024-04-16 |
| WO2021212313A1 (zh) | 2021-10-28 |
| US20220115625A1 (en) | 2022-04-14 |
| JP2023531333A (ja) | 2023-07-24 |
| EP4141942A4 (en) | 2023-06-07 |
| CN113826210A (zh) | 2021-12-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113826210B (zh) | 显示基板及其制备方法、显示装置 | |
| CN110120463B (zh) | 显示基板及其制备方法、显示装置 | |
| CN111564482B (zh) | 显示基板及制备方法、显示装置 | |
| CN112186023B (zh) | 一种显示基板及其制备方法、显示装置 | |
| US20200373373A1 (en) | Display substrate, method for manufacturing the same, and display device | |
| CN113937236B (zh) | 显示基板及其制备方法、显示装置 | |
| CN111490086B (zh) | 显示基板及其制备方法、显示装置 | |
| US11723257B2 (en) | Organic light emitting diode display substrate, manufacturing method therefor, and organic light emitting diode display device | |
| CN113284935B (zh) | 显示基板及其制备方法、显示装置 | |
| CN116324949A (zh) | 显示基板、显示装置 | |
| CN113892182B (zh) | 显示面板和显示装置 | |
| CN113658990A (zh) | 显示面板及其制备方法、显示装置 | |
| CN113875036A (zh) | 显示基板及其制作方法、显示装置 | |
| CN113711290B (zh) | 显示基板及其制备方法、显示母板和显示装置 | |
| CN114341965B (zh) | 显示基板及其制备方法、显示装置 | |
| WO2023143311A1 (zh) | 显示基板及显示装置 | |
| CN115552612A (zh) | 显示基板及其制备方法、显示装置 | |
| EP4273904A1 (en) | Display panel | |
| CN216389370U (zh) | 一种显示基板、显示装置 | |
| CN213042915U (zh) | 显示基板和显示装置 | |
| CN112864173B (zh) | 显示基板及其制备方法、显示装置 | |
| CN114868240B (zh) | 显示基板及其制备方法、显示装置 | |
| JP7486523B2 (ja) | 表示基板及びその製造方法、表示装置 | |
| CN114503274A (zh) | 显示基板及显示装置 | |
| US8860915B2 (en) | Display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |