CN113823623A - 半导体封装结构及其制造方法 - Google Patents

半导体封装结构及其制造方法 Download PDF

Info

Publication number
CN113823623A
CN113823623A CN202111050501.7A CN202111050501A CN113823623A CN 113823623 A CN113823623 A CN 113823623A CN 202111050501 A CN202111050501 A CN 202111050501A CN 113823623 A CN113823623 A CN 113823623A
Authority
CN
China
Prior art keywords
layer
semiconductor package
circuit layer
package structure
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111050501.7A
Other languages
English (en)
Inventor
黃文宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN202111050501.7A priority Critical patent/CN113823623A/zh
Publication of CN113823623A publication Critical patent/CN113823623A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H01L23/556—Protection against radiation, e.g. light or electromagnetic waves against alpha rays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Manufacturing & Machinery (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)

Abstract

本公开提供的半导体封装结构及其制造方法，可以将位于封装基板单元(unit)区域外的引线框架扩展延伸至unit内，将扩展延伸至unit内的引线框架作为电子元件之间的屏蔽结构。通过在内埋于基板中的电子元件之间形成屏蔽结构，以实现电子元件之间的电磁屏蔽。

Description

半导体封装结构及其制造方法
技术领域
本公开涉及半导体技术领域，具体涉及半导体封装结构及其制造方法。
背景技术
在系统级封装结构中，将半导体芯片埋入封装基板中的内埋元件技术(Semiconductor Embedded in Substrate，SESUB)具有减小封装基板产品尺寸的优点，近年来已成为本领域制造商的研发重点。目前SESUB量产的产品中，封装基板单元(unit)内的芯片数主要为一个，但即使有复数个芯片，但复数个芯片之间可能会存在电磁的干扰。
发明内容
本公开提供了半导体封装结构及其制造方法。
第一方面，本公开提供了一种半导体封装结构，该半导体封装结构包括：基板，内埋第一电子元件和第二电子元件，所述第一电子元件和所述第二电子元件之间设有屏蔽结构。
在一些可选的实施方式中，所述屏蔽结构环绕所述第一电子元件和/或所述第二电子元件。
在一些可选的实施方式中，所述半导体封装结构还包括：
第一线路层，设于所述基板之上分别与所述第一电子元件以及所述第二电子元件电连接，所述第一电子元件通过所述第一线路层与所述第二电子元件电连接。
在一些可选的实施方式中，所述第一线路层与所述屏蔽结构电连接。
在一些可选的实施方式中，所述半导体封装结构还包括：
第二线路层，设于所述基板之下且与所述屏蔽结构电连接。
在一些可选的实施方式中，所述第二线路层与所述第一线路层电连接，所述第二线路层通过所述第一线路层与所述第一电子元件和/或所述第二电子元件电连接。
在一些可选的实施方式中，所述第二线路层通过所述第一线路层与所述屏蔽结构电连接。
在一些可选的实施方式中，所述第一电子元件和/或所述第二电子元件与所述第一线路层之间通过第一导通孔电连接。
在一些可选的实施方式中，所述第一导通孔的内壁粗糙，所述第一导通孔为圆柱孔，所述第一导通孔具有相同的孔径。
在一些可选的实施方式中，所述第一线路层与所述第二线路层之间通过第二导通孔电连接。
在一些可选的实施方式中，所述第二导通孔为倒圆台孔，所述第二导通孔的孔径由所述第一线路层朝向所述第二线路层的方向逐渐缩小。
在一些可选的实施方式中，所述半导体封装结构还包括：
第一接地层，设于所述第一线路层上且与所述第一线路层电连接。
在一些可选的实施方式中，所述半导体封装结构还包括：
第二接地层，设于所述第二线路层上且与所述第二线路层电连接。
在一些可选的实施方式中，所述半导体封装结构还包括：
金属层，设于所述第一线路层至所述第二线路层之侧面，所述金属层电连接所述屏蔽结构和所述第二线路层。
在一些可选的实施方式中，所述屏蔽结构与所述第二接地层通过第三导通孔电连接。
在一些可选的实施方式中，所述第二线路层中设有正对所述屏蔽结构的对位通孔；以及
所述第三导通孔贯穿所述对位通孔与所述屏蔽结构电连接。
在一些可选的实施方式中，所述半导体封装结构还包括：
第一防焊层，设于所述第一接地层上且与所述第一接地层连接。
在一些可选的实施方式中，所述半导体封装结构还包括：
第二防焊层，设于所述第二接地层上且与所述第二接地层连接。
在一些可选的实施方式中，所述半导体封装结构还包括：
第三电子元件，设于所述基板上；
模封层，覆盖所述第三电子元件和所述基板。
在一些可选的实施方式中，所述半导体封装结构还包括：
第三线路层，设于所述模封层上且与所述屏蔽结构电连接。
第二方面，本公开提供了一种制造半导体封装结构的方法，包括：
将第一电子元件和第二电子元件内埋至基板中，在第一电子元件和第二电子元件之间形成屏蔽结构；
在所述基板上形成电连接所述第一电子元件和所述第二电子元件的第一线路层，在所述基板下形成电连接所述第一线路层的第二线路层；
在所述第一线路层上形成第一接地层，在所述第二线路层上形成第一接地层；
在所述第一接地层上形成第一防焊层，在所述第二接地层上形成第二防焊层。
本公开提供的半导体封装结构及其制造方法，可以将位于unit区域外的引线框架扩展延伸至unit内，将扩展延伸至unit内的引线框架作为电子元件之间的屏蔽结构。通过在内埋于基板中的电子元件之间形成屏蔽结构，以实现电子元件之间的电磁屏蔽。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本公开的其它特征、目的和优点将会变得更明显：
图1到图5是根据本公开的半导体封装结构的第一结构示意图至第五结构示意图；
图6到图10是根据本公开的半导体封装结构的制造过程中的结构示意图。
符号说明：
1-第一电子元件，2-第二电子元件，3-屏蔽结构，4-第一线路层，41-第一导通孔，42-第二导通孔，5-第二线路层，6-第一接地层，7-第二接地层，71-第三导通孔，8-第一防焊层，9-第二防焊层，10-金属层，11-第三电子元件，12-模封层，13-第三线路层，14-载体，15-封装基板条，16-封装基板单元，17-电子元件，18-引线框架，19-对位通孔，20-基板。
具体实施方式
下面结合附图和实施例对说明本公开的具体实施方式，通过本说明书记载的内容本领域技术人员可以轻易了解本公开所解决的技术问题以及所产生的技术效果。可以理解的是，此处所描述的具体实施例仅仅用于解释相关发明，而非对该发明的限定。另外，为了便于描述，附图中仅示出了与有关发明相关的部分。
需要说明的是，说明书附图中所绘示的结构、比例、大小等，仅用于配合说明书所记载的内容，以供本领域技术人员的了解与阅读，并非用以限定本公开可实施的限定条件，故不具技术上的实质意义，任何结构的修饰、比例关系的改变或大小的调整，在不影响本公开所能产生的功效及所能达成的目的下，均应仍落在本公开所揭示的技术内容得能涵盖的范围内。同时，本说明书中所引用的如“上”、“第一”、“第二”及“一”等用语，也仅为便于叙述的明了，而非用以限定本公开可实施的范围，其相对关系的改变或调整，在无实质变更技术内容下，当也视为本公开可实施的范畴。
应容易理解，本公开中的“在...上”、“在...之上”和“在...上面”的含义应该以最广义的方式解释，使得“在...上”不仅意味着“直接在某物上”，而且还意味着包括存在两者之间的中间部件或层的“在某物上”。
此外，为了便于描述，本文中可能使用诸如“在...下面”、“在...之下”、“下部”、“在...之上”、“上部”等空间相对术语来描述一个元件或部件与附图中所示的另一元件或部件的关系。除了在图中描述的方位之外，空间相对术语还意图涵盖装置在使用或操作中的不同方位。设备可以以其他方式定向(旋转90°或以其他定向)，并且在本文中使用的空间相对描述语可以被同样地相应地解释。
另外，在不冲突的情况下，本公开中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本公开。
图1示出了从一整版面封装基板(panel)中切割出多个封装基板条15(strip)，该封装基板条15可以包含多个封装基板单元16(unit)。从图1可以看出，相对于一些情形中将引线框架(lead frame)设于strip外，当做堤条(dam bar)用于防止材料溢流以及防止panel翘曲(warpage)。而本公开将引线框架18延伸设计至封装基板单元16区域内，除了保持原有的功能外，还可以实现电子元件17之间的电磁屏蔽(Electromagnetic Shielding)功能。延伸至unit中的引线框架18可以设于电子元件17之间。引线框架18可以是各种形状的，呈现半环绕、全环绕等态样。
图2中的图(a)为半导体封装结构的俯视图，沿AA’方向对半导体封装结构进行剖切，可以得到如图2中的图(b)所示的AA’剖切平面。如图2所示，该半导体封装结构包括基板20、第一电子元件1、第二电子元件2、屏蔽结构3、第一线路层4、第二线路层5、第一接地层6、第二接地层7、第一防焊层8以及第二防焊层9。基板20可以内埋第一电子元件1和第二电子元件2。屏蔽结构3可以设于第一电子元件1和第二电子元件2之间。第一线路层4可以设于基板20之上。第一线路层4可以分别与第一电子元件1以及第二电子元件2电连接。第一电子元件1可以通过第一线路层4与第二电子元件2电连接。第二线路层5可以设于基板20之下。第二线路层5可以与第一线路层4电连接。第二线路层5可以通过第一线路层4与第一电子元件1和/或第二电子元件2电连接。第一接地层6可以设于第一线路层4上。第一接地层6可以与第一线路层4电连接。第二接地层7可以设于第二线路层5上。第二接地层7可以与第二线路层5电连接。第一防焊层8可以设于第一接地层6上。第一防焊层8可以与第一接地层6连接。第二防焊层9可以设于第二接地层7上。第二防焊层9可以与第二接地层7连接。
在本实施例中，基板20可包括有机物和/或无机物，其中有机物例如可以是：聚酰胺纤维(Polyamide，PA)、聚酰亚胺(Polyimide，PI)、环氧树脂(Epoxy)、聚对苯撑苯并二噁唑(Poly-p-phenylene benzobisoxazole，PBO)纤维、FR-4环氧玻璃布层压板、PP(PrePreg，预浸材料或称为半固化树脂、半固化片)、ABF(Ajinomoto Build-up Film)等，而无机物例如可以是硅(Si)，玻璃(glass)，陶瓷(ceramic)，氧化硅，氮化硅，氧化钽等。基板20还可以是例如印刷电路板，比如纸基铜箔层合物、复合铜箔层合物或聚合物浸渍的玻璃纤维基铜箔层合物等。基板20还可包括互连结构(Interconnection)，比如导电迹线(Conductivetrace)、导电导孔(Conductive Via)等。这里，导电导孔可以是通孔、埋孔或盲孔，且通孔、埋孔或盲孔中可以填充例如金属或金属合金的导电材料，这里，金属例如可以是金(Au)、银(Ag)、铝(Al)、镍(Ni)、钯(Pd)、铜(Cu)或其合金。
在本实施例中，第一电子元件1/第二电子元件2可以是各种类型的元器件。例如，第一电子元件1/第二电子元件2可以是各种有源元件或者无源元件。其中，有源元件例如可以是各种芯片(电源管理芯片、逻辑功能芯片、存储芯片、通信芯片、微处理器芯片、图形芯片)。无源元件例如可以是电容、电阻、电感等。
在本实施例中，屏蔽结构3可以是采用电磁屏蔽材料，例如铜、铝、钢(例如SPTE(镀锡低碳钢-马口铁)两面镀锡的钢板)、不锈钢(例如SUS430)等金属材料。屏蔽结构3可以是各种形态的，屏蔽结构3可以环绕第一电子元件1和/或第二电子元件2。
在本实施例中，第一电子元件1和/或第二电子元件2与第一线路层4之间可以通过第一导通孔41电连接。由于第一电子元件1和/或第二电子元件2上的衬垫厚度有限，使用雷射钻孔工艺可能会被击穿，所以可以利用喷砂工艺形成第一导通孔41，因此第一导通孔41的内壁粗糙，呈现圆柱孔态样，第一导通孔41可以具有相同的孔径。第一线路层4与第二线路层5之间可以通过第二导通孔42电连接。在制程中，第二导通孔42可以是雷射钻孔工艺形成的，因此第二导通孔42呈现倒圆台孔态样，第二导通孔42的孔径可以由第一线路层4朝向第二线路层5的方向逐渐缩小。
图2示出的接地方式为：屏蔽结构3可以与第二接地层7通过第三导通孔71电连接。具体地，第二线路层5中设有正对屏蔽结构3的对位通孔19。第三导通孔71可以贯穿对位通孔19与屏蔽结构3电连接。
图3中的图(a)为半导体封装结构的俯视图，沿AA’方向对半导体封装结构进行剖切，可以得到如图3中的图(b)所示的AA’剖切平面。图3示出的接地方式为：第一线路层4可以与屏蔽结构3电连接。第二线路层5可以通过第一线路层4与屏蔽结构3电连接。
图4中的图(a)为半导体封装结构的俯视图，沿AA’方向对半导体封装结构进行剖切，可以得到如图4中的图(b)所示的AA’剖切平面。图4所示的半导体封装结构还可以包括金属层10。图4示出的接地方式为：金属层10可以设于第一线路层4至第二线路层5之侧面。金属层10可以电连接屏蔽结构3和第二线路层5。
图5所示的半导体封装结构还可以包括第三电子元件11、模封层12以及第三线路层13。第三电子元件11可以设于基板20上。模封层12可以覆盖第三电子元件11和基板20。第三线路层13可以设于模封层12上且与屏蔽结构3电连接。
图6图10是根据本公开的半导体封装结构的制造过程中的结构示意图。为了更好地理解本公开的各方面，已简化各图。
如图6所示，在载体14上形成第二线路层5。
这里，由于考虑到后续屏蔽结构3接地的问题，所以在第二线路层5中形成正对屏蔽结构预设位置的对位通孔19，有利于后续钻孔接地。
如图7所示，在第二线路层5上放置第一电子元件1和第二电子元件2。在第一电子元件1和第二电子元件2之间形成屏蔽结构3。
这里，与一些情形中在unit外设置引线框架的区别，本步骤可以是在整体panel上做引线框架的同时，将引线框架延伸至unit内的电子元件之间，作为屏蔽结构3。
另外，可以设计屏蔽结构3距离第一电子元件1/第二电子元件2有1mm-1.15mm，并且屏蔽结构3的厚度可以与第一电子元件1/第二电子元件2的厚度相当(共面性差异Coplanarity<10um)，防止出现屏蔽结构3与第一电子元件1/第二电子元件2之间平整度过大的问题，也可以顺利使用吸嘴(Collect)进行黏晶。
如8所示，形成第一线路层4。
图9所示，形成第一接地层6和第二接地层7。
这里，在形成第二接地层7的制程中，雷射钻孔穿过正对屏蔽结构3的对位通孔19后，形成贯穿对位通孔19与屏蔽结构3电连接的第三导通孔71，以实现第二接地层7与屏蔽结构3的电连接。
图10所示，形成第一防焊层8和第二防焊层9，得到半导体封装结构。
本公开提供的半导体封装结构及其制造方法，可以将位于封装基板20单元(unit)区域外的引线框架扩展延伸至unit内，将扩展延伸至unit内的引线框架作为电子元件之间的屏蔽结构3。通过在内埋于基板20中的电子元件之间形成屏蔽结构3，以实现电子元件之间的电磁屏蔽。
尽管已参考本公开的特定实施例描述并说明本公开，但这些描述和说明并不限制本公开。所属领域的技术人员可清楚地理解，可进行各种改变，且可在实施例内替代等效元件而不脱离如由所附权利要求书限定的本公开的真实精神和范围。图示可能未必按比例绘制。归因于制造过程中的变量等等，本公开中的技术再现与实际实施之间可能存在区别。可存在未特定说明的本公开的其它实施例。应将说明书和图示视为说明性的，而非限制性的。可作出修改，以使特定情况、材料、物质组成、方法或过程适应于本公开的目标、精神以及范围。所有此些修改都落入在此所附权利要求书的范围内。虽然已参考按特定次序执行的特定操作描述本文中所公开的方法，但应理解，可在不脱离本公开的教示的情况下组合、细分或重新排序这些操作以形成等效方法。因此，除非本文中特别指示，否则操作的次序和分组并不限制本公开。

Claims (10)

1.一种半导体封装结构，包括：
基板，内埋第一电子元件和第二电子元件，所述第一电子元件和所述第二电子元件之间设有屏蔽结构。
2.根据权利要求1所述的半导体封装结构，其中，所述屏蔽结构环绕所述第一电子元件和/或所述第二电子元件。
3.根据权利要求1所述的半导体封装结构，其中，所述半导体封装结构还包括：
第一线路层，设于所述基板之上且分别与所述第一电子元件以及所述第二电子元件电连接，所述第一电子元件通过所述第一线路层与所述第二电子元件电连接。
4.根据权利要求3所述的半导体封装结构，其中，所述第一线路层与所述屏蔽结构电连接。
5.根据权利要求4所述的半导体封装结构，其中，所述半导体封装结构还包括：
第二线路层，设于所述基板之下且与所述屏蔽结构电连接。
6.根据权利要求5所述的半导体封装结构，其中，所述第二线路层通过所述第一线路层与所述屏蔽结构电连接。
7.根据权利要求5所述的半导体封装结构，其中，所述第一线路层与所述第二线路层之间通过第二导通孔电连接。
8.根据权利要求5所述的半导体封装结构，其中，所述半导体封装结构还包括：
金属层，设于所述第一线路层至所述第二线路层之侧面，所述金属层电连接所述屏蔽结构和所述第二线路层。
9.根据权利要求1所述的半导体封装结构，其中，所述半导体封装结构还包括：
第三电子元件，设于所述基板上；
模封层，覆盖所述第三电子元件和所述基板。
10.根据权利要求9所述的半导体封装结构，其中，所述半导体封装结构还包括：
第三线路层，设于所述模封层上且与所述屏蔽结构电连接。
CN202111050501.7A 2021-09-08 2021-09-08 半导体封装结构及其制造方法 Pending CN113823623A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111050501.7A CN113823623A (zh) 2021-09-08 2021-09-08 半导体封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111050501.7A CN113823623A (zh) 2021-09-08 2021-09-08 半导体封装结构及其制造方法

Publications (1)

Publication Number Publication Date
CN113823623A true CN113823623A (zh) 2021-12-21

Family

ID=78914227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111050501.7A Pending CN113823623A (zh) 2021-09-08 2021-09-08 半导体封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN113823623A (zh)

Similar Documents

Publication Publication Date Title
CN106165554B (zh) 印刷电路板、封装基板及其制造方法
US9269673B1 (en) Semiconductor device packages
US9867296B2 (en) Printed circuit board and package substrate
US9190367B1 (en) Semiconductor package structure and semiconductor process
US8941230B2 (en) Semiconductor package and manufacturing method
US9443921B2 (en) Semiconductor package structure and semiconductor manufacturing process
EP2911484B1 (en) Printed circuit board and method of fabricating the same
JP6504665B2 (ja) 印刷回路基板、その製造方法、及び電子部品モジュール
US20160284665A1 (en) Semiconductor device package and method of manufacturing the same
KR20160140184A (ko) 패키지 기판 및 그 제조 방법
US11039536B2 (en) Printed circuit board and printed circuit board strip
US11127689B2 (en) Segmented shielding using wirebonds
US9064878B2 (en) Wiring board with shielding lid and shielding slots as electromagnetic shields for embedded device
US20150348918A1 (en) Package substrate, package, package on package and manufacturing method of package substrate
TWI647981B (zh) 印刷電路板、其製造方法及電子元件模組
JP4935320B2 (ja) 部品内蔵多層配線基板装置及びその製造方法
KR20150135046A (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
US20160113114A1 (en) Carrier substrate
US20190378817A1 (en) Semiconductor package device and method of manufacturing the same
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
CN113823623A (zh) 半导体封装结构及其制造方法
KR101300413B1 (ko) 반도체 패키지용 인쇄회로기판 및 그 제조방법
CN114334901A (zh) 半导体封装结构及其制造方法
US20200253044A1 (en) Wiring board
KR101219929B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination