CN113823553A - 一种双图案掩膜及其制作方法、半导体器件、电子设备 - Google Patents

一种双图案掩膜及其制作方法、半导体器件、电子设备 Download PDF

Info

Publication number
CN113823553A
CN113823553A CN202010566755.3A CN202010566755A CN113823553A CN 113823553 A CN113823553 A CN 113823553A CN 202010566755 A CN202010566755 A CN 202010566755A CN 113823553 A CN113823553 A CN 113823553A
Authority
CN
China
Prior art keywords
mask
pattern
layer
mask material
material layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202010566755.3A
Other languages
English (en)
Other versions
CN113823553B (zh
Inventor
郭炳容
贺晓彬
丁明正
杨涛
李俊峰
王文武
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Original Assignee
Institute of Microelectronics of CAS
Zhenxin Beijing Semiconductor Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS, Zhenxin Beijing Semiconductor Co Ltd filed Critical Institute of Microelectronics of CAS
Priority to CN202010566755.3A priority Critical patent/CN113823553B/zh
Publication of CN113823553A publication Critical patent/CN113823553A/zh
Application granted granted Critical
Publication of CN113823553B publication Critical patent/CN113823553B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0332—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their composition, e.g. multilayer masks, materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
    • H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
    • H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
    • H01L21/0335—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by their behaviour during the process, e.g. soluble masks, redeposited masks

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开一种双图案掩膜及其制作方法、半导体器件、电子设备，涉及半导体制作技术领域，实现了利用双重构图形成图案结构所具有的成本低的效果。该双图案掩膜的制作方法包括，提供衬底。在衬底上形成硬掩膜材料层。在硬掩膜材料层上形成掩膜材料层并进行图案化处理，形成沿第一方向延伸的第一方向掩膜图案。以第一方向掩膜图案为掩膜对硬掩膜材料层进行刻蚀，形成沿第一方向延伸的第一方向图案。在形成有第一方向图案的硬掩膜材料层上继续形成掩膜材料层并进行图案化处理，形成沿第二方向延伸的第二方向掩膜图案，第二方向与第一方向交叉。由交叉的第一方向图案和第二方向掩膜图案形成孔图案。本发明还提供双图案掩膜、半导体器件和电子设备。

Description

一种双图案掩膜及其制作方法、半导体器件、电子设备
技术领域
本发明涉及半导体器件制作技术领域，特别是涉及一种双图案掩膜及其制作方法、半导体器件、电子设备。
背景技术
半导体器件是导电性介于良导电体与绝缘体之间，利用半导体材料特殊电特性来完成特定功能的电子器件，可用来产生、控制、接收、变换、放大信号和进行能量转换。
半导体器件的制作过程中，通常需要在半导体器件所具有的衬底上形成孔，然后在孔内形成如电容器、导电柱或栅堆叠等。现有技术中，通常采用光刻工艺在衬底上形成孔，即在衬底上先形成孔图案，然后刻蚀衬底以形成孔。
随着半导体器件的逐渐缩小，孔的尺寸以及孔与孔之间的距离越来越小，对光刻工艺中所采用的光学设备和光学光刻胶的最小分辨率提出更高的要求，这将大大提高半导体器件的制作成本。
发明内容
本发明的目的在于提供一种双图案掩膜及其制作方法，半导体器件、电子设备，解决了现有技术中利用光刻工艺形成图案结构存在的成本高的问题，实现了利用双图案掩膜形成图案结构所具有的成本低的效果。
为了实现上述目的，本发明提供一种双图案掩膜的制作方法，包括：
提供一衬底；
在衬底上形成硬掩膜材料层；
在硬掩膜材料层上形成掩膜材料层并进行图案化处理，形成沿第一方向延伸的第一方向掩膜图案；
以第一方向掩膜图案为掩膜对硬掩膜材料层进行刻蚀，形成沿第一方向延伸的第一方向图案；
在形成有第一方向图案的硬掩膜材料层上继续形成掩膜材料层并进行图案化处理，形成沿第二方向延伸的第二方向掩膜图案，第二方向与第一方向交叉；
由交叉的所述第一方向图案和所述第二方向掩膜图案形成孔图案。
与现有技术相比，本发明提供的双图案掩膜的制作方法，处理硬掩膜材料层形成沿第一方向延伸的第一方向图案，即利用第一方向图案沿第一方向定义出凸起部和凹槽部。然后在第一方向图案上形成沿第二方向延伸的第二方向掩膜图案，第二方向掩膜图案形成在第一方向图案之上，而且第二方向掩膜图案与第一方向图案交叉，利用交叉的第一方向图案和第二方向掩膜图案可以在硬掩膜材料层上定义出孔图案。第一方向图案和第二方向掩膜图案交叉的凹槽部构成孔图案。与现有技术中采用光刻工艺形成孔图案相比，可以不用通过进一步降低最小分辨率来缩小孔图案，而是通过控制第一方向图案和第二方向掩膜图案的尺寸缩小孔图案，因此，可以降低孔图案的制作成本，使得半导体器件的制作成本也随之降低。
本发明还提供一种双图案掩膜，包括衬底和形成在衬底上的硬掩膜材料层，硬掩膜材料层形成有沿第一方向延伸的第一方向图案，在形成有第一方向图案的所述硬掩膜材料层上形成有沿第二方向延伸的第二方向掩膜图案，第二方向与所述第一方向交叉。由交叉的所述第一方向图案和第二方向掩膜图案形成孔图案。
与现有技术相比，本发明提供的双图案掩膜的有益效果与上述技术方案的双图案掩膜的制作方法的有益效果相同，在此不做赘述。
本发明还提供一种半导体器件，该半导体器件包括至少一个图案化结构，图案化结构在双图案掩膜的掩膜下形成，双图案掩膜采用本发明提供的双图案掩膜的制作方法形成。
与现有技术相比，本发明提供的半导体器件的有益效果与上述技术方案的双图案掩膜的有益效果相同，在此不做赘述。
本发明还提供一种电子设备，包括本发明提供的半导体器件。
与现有技术相比，本发明提供的电子设备的有益效果与上述技术方案的半导体器件的有益效果相同，在此不做赘述。
附图说明
此处所说明的附图用来提供对本发明的进一步理解，构成本发明的一部分，本发明的示意性实施例及其说明用于解释本发明，并不构成对本发明的不当限定。在附图中：
图1为本发明实施例提供的衬底的结构示意图；
图2为本发明实施例提供的在衬底上形成硬掩膜材料层的结构示意图；
图3为本发明实施例提供的在硬掩膜材料层上形成掩膜材料层的结构示意图；
图4A为本发明实施例提供的沿第一方向延伸的掩膜图案的主视示意图；
图4B为本发明实施例提供的沿第一方向延伸的掩膜图案的俯视示意图；
图5A为本发明实施例提供的沿第一方向延伸的顶层掩膜图案的主视示意图；
图5B为本发明实施例提供的沿第一方向延伸的顶层掩膜图案的俯视示意图；
图6A为本发明实施例提供的沿第一方向延伸的顶层侧墙图案的主视示意图；
图6B为本发明实施例提供的沿第一方向延伸的顶层侧墙图案的俯视示意图；
图7A为本发明实施例提供的沿第一方向延伸的中间层掩膜图案的主视示意图；
图7B为本发明实施例提供的沿第一方向延伸的中间层掩膜图案的俯视示意图；
图8A为本发明实施例提供的沿第一方向延伸的中间层侧墙图案的主视示意图；
图8B为本发明实施例提供的沿第一方向延伸的中间层侧墙图案的俯视示意图；
图9A为本发明实施例提供的第一方向掩膜图案的主视示意图；
图9B为本发明实施例提供的第一方向掩膜图案的俯视示意图；
图10A为本发明实施例提供的第一种第一方向图案的主视示意图；
图10B为本发明实施例提供的第一种第一方向图案的俯视示意图；
图11A为本发明实施例提供的第二种第一方向图案的主视示意图；
图11B为本发明实施例提供的第二种第一方向图案的俯视示意图；
图12为本发明实施例提供的在硬掩膜材料层上形成掩膜材料层的结构示意图；
图13A为本发明实施例提供的沿第二方向延伸的掩膜图案的左视示意图；
图13B为本发明实施例提供的沿第二方向延伸的掩膜图案的俯视示意图；
图14A为本发明实施例提供的沿第二方向延伸的顶层掩膜图案的左视示意图；
图14B为本发明实施例提供的沿第二方向延伸的顶层掩膜图案的俯视示意图；
图15A为本发明实施例提供的沿第二方向延伸的顶层侧墙图案的左视示意图；
图15B为本发明实施例提供的沿第二方向延伸的顶层侧墙图案的俯视示意图；
图16A为本发明实施例提供的沿第二方向延伸的中间层掩膜图案的左视示意图；
图16B为本发明实施例提供的沿第二方向延伸的中间层掩膜图案的俯视示意图；
图17A为本发明实施例提供的沿第二方向延伸的中间层侧墙图案的左视示意图；
图17B为本发明实施例提供的沿第二方向延伸的中间层侧墙图案的俯视示意图；
图18A为本发明实施例提供的第二方向掩膜图案的左视示意图；
图18B为本发明实施例提供的第二方向掩膜图案的俯视示意图；
图19为本发明实施例提供的第一种双图案掩膜的结构示意图；
图20为本发明实施例提供的第二种双图案掩膜的结构示意图；
图21为本发明实施例提供的第三种双图案掩膜的结构示意图。
其中：
100-衬底， 101-硬掩膜材料层， 102-第一掩膜材料组；
1020-下掩膜材料层， 1021-上掩膜材料层， 103-掩膜图案；
104-顶层掩膜图案， 105-顶层侧墙图案， 106-中间层掩膜图案；
107-中间层侧墙图案， 108-第一方向掩膜图案，109-第一方向图案；
200-第二掩膜材料组， 2000-下掩膜材料层， 2001-上掩膜材料层；
201-掩膜图案， 202-顶层掩膜图案， 203-顶层侧墙图案；
204-中间层掩膜图案， 205-中间层侧墙图案， 206-第二方向掩膜图案；
1090-第一双层环形掩膜， 1091-第一内环掩膜， 1092-第一外环掩膜；
1093-第一单层环形掩膜， 1094-第一线形掩膜， 2060-第二双层环形掩膜；
2061-第二内环掩膜， 2062-第二外环掩膜， 2063-第一单层环形掩膜；
2064-第一线形掩膜。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。
在附图中示出本发明实施例的各种示意图，这些图并非按比例绘制。其中，为了清楚明白的目的，放大了某些细节，并且可能省略了某些细节。图中所示出的各种区域、层的形状以及它们之间的相对大小、位置关系仅是示例性的，实际中可能由于制造公差或技术限制而有所偏差，并且本领域技术人员根据实际所需可以另外设计具有不同形状、大小、相对位置的区域/层。
以下，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”等的特征可以明示或者隐含地包括一个或更多个该特征。在本申请的描述中，除非另有说明，“多个”的含义是两个或两个以上。
此外，本发明中，“上”、“下”等方位术语是相对于附图中的部件示意置放的方位来定义，应当能理解到，这些方向性术语是相对概念，它们用于相对的描述和澄清，其可以根据附图中部件所放置的方位变化而相应地发生变化。
在本发明中，除非另有明确的规定和限定，术语“连接”应做广义理解，例如，“连接”可以是固定连接，也可以是可拆卸连接，或成一体；可以是直接相连，也可以是通过中间媒介间接相连。
本发明实施例提供一种双图案掩膜的制作方法，该双图案掩膜的制作方法，包括：
参见图1，提供一衬底100。应理解，该衬底100可以是体硅衬底，绝缘体上硅(Silicon-On-Insulator，缩写为SOI)衬底，锗衬底，绝缘体上锗(Germanium-on-Insulator，缩写为GOI)衬底，硅锗衬底，III-V族化合物半导体衬底或通过执行选择性外延生长(Selective epitaxial growth，缩写为SEG)获得的外延薄膜衬底。
参见图2，在衬底100上形成硬掩膜材料层101。应理解，可以采用如沉积或外延生长的方式在衬底100上形成硬掩膜材料层101。
参见图3，在硬掩膜材料层101上形成掩膜材料层。例如，可以利用沉积工艺在硬掩膜材料层101上依次沉积三组第一掩膜材料组102。也就是说，由三组第一掩膜材料组102构成上述掩膜材料层。每一组第一掩膜材料组102自下而上均包括下掩膜材料层1020和上掩膜材料层1021。其中，下掩膜材料层1020可以是碳掩膜材料层，碳掩膜材料层可以通过旋涂工艺形成。上掩膜材料层1021可以是氮氧化硅掩膜材料层，氮氧化硅掩膜材料层可以通过沉积工艺形成。应理解，第一掩膜材料组102的组数不仅限于三组，还可以是两组、四组、五组或更多组。
参见图4A和图4B，在硬掩膜材料层101上形成三组第一掩膜材料组102的情况下，在位于顶层的第一掩膜材料组102上，形成沿着第一方向延伸的掩膜图案103，掩膜图案103可以至少包括一个条状掩膜。应理解，第一方向可以是任意方向。
例如，掩膜图案103可以是处理形成在位于顶层的第一掩膜材料组102上的另一掩膜材料层形成的掩膜图案103。掩膜图案103可以包括遮光部和透光部。其中，遮光部可以是两个间隔分布的条状遮光部，两个条状遮光部相互平行。每一条状遮光部均可以包括两个半圆形端部和位于两半圆形端部之间的长方形中间部。也就是说，可以由两个半圆形端部和长方形中间部构成“回形针”状条状遮光部，“回形针”状条状遮光部也即上述条状掩膜。应理解，上述两个条状遮光部在位于顶层的第一掩膜材料组102上沿第一方向延伸。上述掩膜图案103包括的条状掩膜的形状不限于“回形针”状，还可以是直线形，当然也不仅限于此。
上述掩膜图案103还可以是在位于顶层的第一掩膜材料组102上形成的光刻胶图案，由光刻胶图案定义出的图形与由上述掩膜图案103定义出的图形相同，在此不做赘述。
参见图5A和图5B，在掩膜图案103所具有的条状掩膜的遮挡下，对位于顶层的第一掩膜材料组102进行刻蚀，并去除掩膜图案103，形成顶层掩膜图案104。
作为一种示例，在上述掩膜图案103包括两个相互平行的条状掩膜的情况下，顶层掩膜图案104相应地也包括与上述条状掩膜结构一致的两个条状顶层掩膜。
参见图6A和图6B，围绕顶层掩膜图案104形成环绕的顶层侧墙图案105。
例如，在顶层掩膜图案104包括两个条状顶层掩膜的情况下，围绕上述两个条状顶层掩膜形成环绕的顶层侧墙图案105。此时，每一个条状顶层掩膜的侧壁上均围绕一个顶层侧墙，相应地，两个条状顶层掩膜可以对应形成两个顶层侧墙。
作为一种示例，可以在顶层掩膜图案104上形成侧墙材料层。当第一掩膜材料组102为三组时，侧墙材料层覆盖位于中间层的第一掩膜材料组102的表面以及顶层掩膜图案104的表面。
参见图6A和图6B，刻蚀形成在中间层的第一掩膜材料组102的表面、每一个顶层掩膜图案104的顶面的侧墙材料层，形成顶层侧墙图案105。当顶层掩膜图案104包括“回形针”式条状结构的顶层掩膜时，顶层侧墙图案105所包括的每一顶层侧墙均为单层的环形侧墙。
参见图7A和图7B，以顶层侧墙图案105为掩膜，刻蚀被顶层侧墙包围的位于顶层的第一掩膜材料组102，以及位于中间层的第一掩膜材料组102，并去除顶层侧墙图案105，以形成中间层掩膜图案106。
作为一种示例，当顶层侧墙图案105所包括的顶层侧墙为单层的环形侧墙时，以单层的环形侧墙为掩膜，刻蚀单层的环形侧墙内的位于顶层的第一掩膜材料组102，以及环形侧墙外的中间层的第一掩膜材料组102。并在刻蚀完成后去除单层的环形侧墙，以获得中间层掩膜图案106。此时，中间层掩膜图案106与顶层侧墙图案105相同。也就是说，当顶层侧墙图案105所包括的顶层侧墙为单层的环形侧墙时，中间层掩膜图案106所包括的中间层掩膜为单层的环形掩膜。
参见图8A和图8B，围绕中间层掩膜图案106形成环绕的中间层侧墙图案107。
作为一种示例，可以在中间层掩膜图案106上形成侧墙材料层。当第一掩膜材料组102为三组时，侧墙材料层覆盖位于底层的第一掩膜材料组102的表面以及中间层掩膜图案106的表面。
参见图8A和图8B，刻蚀形成在位于底层的第一掩膜材料组102的上表面、中间层掩膜图案所包括的中间层掩膜的顶面的侧墙材料层，形成中间层侧墙图案107。当中间层掩膜图案106所包括的中间层掩膜为单层的环形掩膜时，中间层侧墙图案所包括的每一中间层侧墙均为双层的环形侧墙。也就是说，每一中间层侧墙均包括内环侧墙和环绕在内环侧墙的外环侧墙，而且内环侧墙和外环侧墙之间具有间隔。
参见图9A和图9B，以中间层侧墙图案107为掩膜，对位于底层的第一掩膜材料组102进行刻蚀，并去除中间层侧墙图案107，以形成第一方向掩膜图案108。
作为一种示例，当中间层侧墙图案107所包括的中间层侧墙为双层的环形侧墙时，以双层的环形侧墙为掩膜，刻蚀位于双层的环形侧墙内的第一掩膜材料组102，以及位于双层的环形侧墙外的底层的第一掩膜材料组102，并在刻蚀完成后去除双层的环形侧墙，以获得第一方向掩膜图案108。此时，第一方向掩膜图案108与中间层侧墙图案107相同。也就是说，当中间层侧墙图案107所包括的中间层侧墙为双层的环形侧墙时，第一方向掩膜图案108所包括的第一方向掩膜为双层的第一方向掩膜。也就是说，第一方向掩膜包括第一方向内环掩膜和环绕在第一方向内环掩膜外围的第一方向外环掩膜，而且第一方向内环掩膜和第一方向外环掩膜之间具有间隔。
参见图10A至图11B，在第一方向掩膜图案108的掩膜下，对硬掩膜材料层101进行处理，并去除第一方向掩膜图案108，获得第一方向图案109。应理解，获得的第一方向图案109的图案可以包括以下两种情况：
第一种情况，具体参见图10A和图10B，当第一方向掩膜图案108所具有的第一方向掩膜为双层的第一方向掩膜时，在双层的第一方向掩膜遮挡下，刻蚀硬掩膜材料层101。此时形成的第一方向图案109的图案与第一方向掩膜图案108的图案相同。也就是说，第一方向图案109包括第一方向内环凸起和围绕在第一方向内环图区的第一方向外环凸起，第一方向内环凸起和第二方向外环凸起之间具有间隔。
第二种情况，具体参见图11A和图11B，当第一方向掩膜图案108所具有的第一方向掩膜为双层的第一方向掩膜时，刻蚀第一方向掩膜图案108所具有的第一方向外环掩膜和第一方向内环掩膜以及位于其下方的硬掩膜材料层101。此时，在与第一方向外环掩膜和第一方向内环掩膜对应的硬掩膜材料层101的位置形成第一方向图案109的第一方向凹槽，而未被外环掩膜和内环掩膜覆盖的位置则形成第一方向图案109的第一方向凸起。
参见图12，在形成有第一方向图案109的硬掩膜材料层101上依次沉积三组第二掩膜材料组200。此时，沉积在具有第一方向图案109上的第二掩膜材料组200将第一方向图案109覆盖。
例如，可以利用沉积工艺在形成有第一方向图案109的硬掩膜材料层101上依次沉积三组第二掩膜材料组200。每一组第二掩膜材料组200自下而上均包括下掩膜材料层2000和上掩膜材料层2001。其中，下掩膜材料层2000可以是碳掩膜材料层，碳掩膜材料层可以通过旋涂工艺形成。上掩膜材料层2001可以是氮氧化硅掩膜材料层，氮氧化硅掩膜材料层可以通过沉积工艺形成。应理解，第二掩膜材料组200的组数不仅限于三组，还可以是两组、四组、五组或更多组。
参见图13A和图13B，在硬掩膜材料层101上形成三组第一掩膜材料组200的情况下，在位于顶层的第二掩膜材料组200上，形成沿着第二方向延伸的掩膜图案201，掩膜图案201至少包括一个条状掩膜。应理解，第二方向可以是与第一方向交叉的任意方向，第二方向和第一方向形成的夹角可以是30°至90°，例如，第二方向和第一方向形成的夹角是30°、60°或90°。
沿第二方向延伸的掩膜图案201可以是处理形成在位于顶层的第二掩膜材料组200上的另一掩膜材料层形成的掩膜图案。沿第二方向延伸的掩膜图案201的图案与上述沿第一方向延伸的掩膜图案103的图案相同，在此不做赘述。
参见图14A和图14B，在沿第二方向延伸的掩膜图案201所具有的条状掩膜的遮挡下，刻蚀位于顶层的第二掩膜材料组200，并去除沿第二方向延伸的掩膜图案201，形成沿第二方向延伸的顶层掩膜图案202。
例如，在上述沿第二方向延伸的掩膜图案201包括两个相互平行的条状掩膜的情况下，顶层掩膜图案202相应地也包括与上述条状掩膜相同的两个条状顶层掩膜。应理解，此处的相同包括结构相同和延伸方向相同。
参见图15A至图15B，围绕沿第二方向延伸的顶层掩膜图案202形成沿第二方向延伸的环绕的顶层侧墙图案203。
例如，在沿第二方向延伸的顶层掩膜图案202包括两个条状顶层掩膜的情况下，围绕上述两个条状顶层掩膜形成沿第二方向延伸的环绕的顶层侧墙图案203。此时，每一个条状顶层掩膜的侧壁上均围绕一个顶层侧墙，相应地，两个条状顶层掩膜可以对应形成两个顶层侧墙。
作为一种示例，可以在沿第二方向延伸的顶层掩膜图案202上形成侧墙材料层。当第二掩膜材料组200为三组时，侧墙材料层覆盖位于中间层的第二掩膜材料组200的表面以及沿第二方向延伸的顶层掩膜图案202的表面，此处的表面包括上表面和侧面。
参见图15A和图15B，刻蚀形成在中间层的第二掩膜材料组200的表面的侧墙材料层、以及沿第二方向延伸的顶层掩膜图案202的顶面的侧墙材料层，形成顶层侧墙图案203。当顶层掩膜图案202包括“回形针”式条状结构的顶层掩膜时，顶层侧墙图案203所包括的每一顶层侧墙均为单层的环形侧墙。
参见图16A和图16B，以沿第二方向延伸的顶层侧墙图案203为掩膜，刻蚀位于中间层的第二掩膜材料组200，并去除沿第二方向延伸的顶层侧墙图案203，以形成沿第二方向延伸的中间层掩膜图案204。
作为一种示例，当沿第二方向延伸的顶层侧墙图案203所包括的沿第二方向延伸的顶层侧墙为单层的环形侧墙时，以环形侧墙为掩膜，刻蚀单层的环形侧墙内的位于顶层的第二掩膜材料组200，单层的环形侧墙外的位于中间层的第二掩膜材料组200，并在刻蚀完成后去除单层的环形侧墙，以获得中间层掩膜图案204。此时，中间层掩膜图案204与顶层侧墙图案203相同。也就是说，当顶层侧墙图案203所包括的顶层侧墙为单层的环形侧墙时，中间层掩膜图案204所包括的中间层掩膜为单层的环形掩膜。
参见图17A和图17B，围绕沿第二方向延伸的中间层掩膜图案204形成环绕的中间层侧墙图案205。
作为一种示例，可以在形成有中间层掩膜图案204的第二掩膜材料组200上形成侧墙材料层。当第二掩膜材料组200为三组时，侧墙材料层覆盖位于底层的第二掩膜材料组200的表面、中间层掩膜图案204所具有的中间层掩膜的侧壁和顶面。
参见图17A和图17B，刻蚀形成在底层的第二掩膜材料组200的表面、中间层掩膜的顶面的侧墙材料层，形成中间层侧墙图案205。当中间层掩膜图案204所包括的中间层掩膜是单层的环形掩膜时，中间层侧墙图案205所包括的中间层侧墙为双层的环形侧墙。
参见图18A和图18B，以中间层侧墙图案205为掩膜，对位于底层的第二掩膜材料组200进行刻蚀，并去除中间层侧墙图案205，以形成第二方向掩膜图案206。此时，第二方向掩膜图案206可以与中间层侧墙图案205相同。也就是说，第二方向掩膜图案206所包括的第二方向掩膜为双层的环形掩膜。
在中间层侧墙图案205的遮挡下，刻蚀位于底层的第二掩膜材料组200时，未被中间层侧墙图案205所包括的双层的环形侧墙覆盖，且填充在第一方向图案109所具有的第一方向凹槽的底部的第二掩膜材料组200也会被刻蚀掉。也就是说，第二方向掩膜图案206所具有的双层的环形掩膜之间的空隙与第一方向图案109所具有的第一方向凹槽的交叉部会形成孔图案。
与现有技术中采用光刻工艺形成图案结构相比，可以不依赖于通过进一步降低最小分辨率来缩小孔图案，而是通过控制第一方向图案和第二方向掩膜图案的尺寸缩小孔图案。当孔图案被缩小时，基于孔图案在衬底上形成的孔以及孔与孔之间的距离相应地也被缩小。此时，能够满足半导体器件对小尺寸孔的需求。而且由于不需要采用最小分辨率更小的光学设备和光学光刻胶，因此，能够降低成本。由第一方向图案和第二方向掩膜图案共同定义的孔图案具有分布更加均匀的凸起部和凹槽部，在实际应用时，可以在衬底上形成分布更加均匀的孔，使得应用了上述孔的半导体器件的工作性能得到有效提升。
本发明还提供一种双图案掩膜，包括衬底，形成在衬底上的硬掩膜材料层。硬掩膜材料层形成有沿第一方向延伸的第一方向图案。在形成有第一方向图案的硬掩膜材料层上形成有沿第二方向延伸的第二方向掩膜图案，第二方向与所述第一方向交叉。由交叉的第一方向图案和第二方向掩膜图案形成孔图案。第一方向和第二方向形成的夹角为30°至90°。
为了便于理解，以下提供一种双图案掩膜的具体实施例，应理解，以下实施例仅用于解释，不作为限定。
实施例一
参见图19，双图案掩膜包括交叉的第一方向图案109和第二方向掩膜图案206，第一方向的延伸方向和第二方向的延伸方向的夹角为90°。其中，第一方向图案109包括沿第一方向延伸的第一双层环形掩膜1090。也就是说，第一方向图案109包括第一内环掩膜1091和环绕在第一内环掩膜1091外围的第一外环掩膜1092，第一内环掩膜1091和第一外环掩膜1091之间具有沿第一方向延伸的凹槽，第一内环掩膜的内侧壁围合也可以形成沿第一方向延伸的凹槽。第二方向掩膜图案206包括第二双层环形掩膜2060。也就是说，第二方向掩膜图案206包括第二内环掩膜2061和环绕在第二内环掩膜2061外围的第二外环掩膜2062，第二内环掩膜2061和第二外环掩膜2062之间具有沿第二方向延伸的凹槽，第二内环掩膜2061的内侧壁围合也可以形成沿第二方向延伸的凹槽。第一方向图案109所具有的沿第一方向延伸的凹槽与第二方向掩膜图案206所具有的沿第二方向延伸的凹槽叉形成孔图案。
实施例二
参见图20，双图案掩膜包括交叉的第一方向图案109和第二方向掩膜图案206，第一方向的延伸方向和第二方向的延伸方向的夹角为90°。其中，第一方向图案109包括沿第二方向间隔且相互平行分布的三个第一单层环形掩膜1093。相邻两个第一单层环形掩膜1093之间具有沿第一方向延伸的凹槽，第一单层环形掩膜1093的内侧壁围合也可以形成沿第一方向延伸的凹槽。第二方向掩膜图案206包括沿第一方向间隔且相互平行分布的三个第二单行环形掩膜2063。相邻两个第二单层环形掩膜2063之间具有沿第二方向延伸的凹槽，第二单层环形掩膜2063的内侧壁围合也可以形成沿第二方向延伸的凹槽。第一方向图案109所具有的沿第一方向延伸的凹槽和第二方向掩膜图案206所具有的沿第二方向延伸的凹槽交叉形成孔图案。
实施例三
具体参见图21，双图案掩膜包括交叉的第一方向图案109和第二方向掩膜图案206，第一方向的延伸方向和第二方向的延伸方向的夹角为90°。其中，第一方向图案109包括沿第二方向间隔且相互平行分布的三个第一线形掩膜1094。相邻两个第一线形掩膜1094之间具有沿第一方向延伸的凹槽。第二方向掩膜图案206包括沿第一方向间隔且相互平行分布的三个第二线形掩膜2064。相邻两个第二线形掩膜2064之间具有沿第二方向延伸的凹槽。第一方向图案109所具有的沿第一方向延伸的凹槽和第二方向掩膜图案206所具有的沿第二方向延伸的凹槽交叉形成孔图案。
本发明实施例还提供一种半导体器件，该半导体器件包括至少一个图案化结构，该图案化结构在双图案掩膜的掩膜下形成，双图案掩膜采用本发明实施例提供的双图案掩膜的制作方法形成。
作为一种可能的实现方式，图案化结构为电容孔、接触孔或硅通孔。
本发明实施例还提供一种电子设备，该电子设备包括本发明实施例提供的半导体器件。该电子设备可以是通信设备或终端设备等，但不仅限于此。进一步，终端设备包括手机，智能电话，平板电脑，计算机，人工智能设备，移动电源等。通信设备包括基站等，但不仅限于此。
本说明书中的各个实施例均采用递进的方式描述，各个实施例之间相同相似的部分互相参见即可，每个实施例重点说明的都是与其他实施例的不同之处。尤其，对于设备实施例而言，由于其基本相似于方法实施例，所以描述得比较简单，相关之处参见方法实施例的部分说明即可。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (17)

1.一种双图案掩膜的制作方法，其特征在于，包括：
提供一衬底；
在所述衬底上形成硬掩膜材料层；
在所述硬掩膜材料层上形成掩膜材料层并进行图案化处理，形成沿第一方向延伸的第一方向掩膜图案；
以所述第一方向掩膜图案为掩膜对所述硬掩膜材料层进行刻蚀，形成沿所述第一方向延伸的第一方向图案；
在形成有所述第一方向图案的硬掩膜材料层上继续形成所述掩膜材料层并进行图案化处理，形成沿第二方向延伸的第二方向掩膜图案，所述第二方向与所述第一方向交叉；由交叉的所述第一方向图案和所述第二方向掩膜图案形成孔图案。
2.根据权利要求1所述的双图案掩膜的制作方法，其特征在于，所述第一方向和所述第二方向的夹角为30°至90°。
3.根据权利要求1所述的双图案掩膜的制作方法，其特征在于，所述在所述硬掩膜材料层上形成掩膜材料层并进行图案化处理，形成沿第一方向延伸的第一方向掩膜图案包括：
在所述硬掩膜材料层上依次沉积两组以上的第一掩膜材料组，每一组所述第一掩膜材料组均包括位于下面的下掩膜材料层和位于上面的上掩膜材料层；
依次对每一组所述第一掩膜材料组进行刻蚀，形成沿所述第一方向延伸的所述第一方向掩膜图案。
4.根据权利要求3所述的双图案掩膜的制作方法，其特征在于，所述在所述硬掩膜材料层上形成掩膜材料层并进行图案化处理，形成沿第一方向延伸的第一方向掩膜图案包括：
在所述硬掩膜材料层上自下而上依次沉积三组所述第一掩膜材料组；
在位于顶层的所述第一掩膜材料组上，形成沿着所述第一方向延伸的掩膜图案，所述掩膜图案至少包括一个条状掩膜；
在所述掩膜图案的遮挡下，对位于顶层的所述第一掩膜材料组进行刻蚀，并除去所述掩膜图案，形成顶层掩膜图案；
围绕所述顶层掩膜图案形成环绕的顶层侧墙图案；
以所述顶层侧墙图案为掩膜，对位于中间层的所述第一掩膜材料组进行刻蚀，并去除所述顶层侧墙图案，形成中间层掩膜图案；
围绕所述中间层掩膜图案形成环绕的中间层侧墙图案；
以所述中间层侧墙图案为掩膜，对位于底层的所述第一掩膜材料组进行刻蚀，并去除所述中间层侧墙图案，以形成所述第一方向掩膜图案。
5.根据权利要求1所述的双图案掩膜的制作方法，其特征在于，
所述在形成有所述第一方向图案的硬掩膜材料层上形成掩膜材料层并进行图案化处理，形成沿第二方向延伸的第二方向掩膜图案包括：
在形成有所述第一方向图案的所述硬掩膜材料层上依次沉积两组以上的第二掩膜材料组，每一组所述第二掩膜材料组均包括位于下面的下掩膜材料层和位于上面的上掩膜材料层；
依次对每一组所述第二掩膜材料组进行刻蚀，形成沿第二方向延伸的所述第二方向掩膜图案。
6.根据权利要求5所述的双图案掩膜的制作方法，其特征在于，所述在形成有所述第一方向图案的硬掩膜材料层上形成掩膜材料层并进行图案化处理，形成沿第二方向延伸的第二方向掩膜图案包括：
在形成有所述第一方向图案的所述硬掩膜材料层上依次沉积三组所述第二掩膜材料组；
在位于顶层的所述第二掩膜材料组上，形成沿着所述第二方向延伸的掩膜图案，所述掩膜图案至少包括一个条状掩膜；
在所述掩膜图案的遮挡下，对位于顶层的所述第二掩膜材料组进行刻蚀，并除去所述掩膜图案，形成顶层掩膜图案；
围绕所述顶层掩膜图案形成环绕的顶层侧墙图案；
以所述顶层侧墙图案为掩膜，对位于中间层的所述第二掩膜材料组进行刻蚀，形成中间层掩膜图案；
围绕所述中间层掩膜图案形成环绕的中间层侧墙图案；
以所述中间层侧墙图案为掩膜，对位于底层的第二掩膜材料组进行刻蚀，形成所述第二方向掩膜图案。
7.根据权利要求4或6所述的双图案掩膜的制作方法，其特征在于，
所述顶层掩膜图案与所述掩膜图案相对应，至少包括一个顶层条状掩膜，
所述中间层掩膜图案与所述顶层侧墙图案相对应，是单层的环形中间层掩膜，
所述第一方向掩膜图案或第二方向掩膜图案与所述中间层侧墙图案相对应，是双层的环形第一方向掩膜或双层的第二方向掩膜。
8.根据权利要求4或6所述的双图案掩膜的制作方法，其特征在于，
围绕所述顶层掩膜图案形成环绕的顶层侧墙图案，和/或，围绕所述中间层掩膜图案形成环绕的中间层侧墙图案，包括：
在所述顶层掩膜图案和/或所述中间层掩膜图案上直接沉积侧墙材料层；
刻蚀所述侧墙材料层，以形成所述顶层侧墙图案和/或中间层侧墙图案。
9.根据权利要求3所述的双图案掩膜的制作方法，其特征在于，每一所述第一掩膜材料组的下掩膜材料层的材料为碳，采用旋涂工艺形成；每一所述第一掩膜材料组的下掩膜材料层的材料为氮氧化硅，采用沉积工艺形成。
10.根据权利要求5所述的双图案掩膜的制作方法，其特征在于，每一所述第二掩膜材料组的下掩膜材料层的材料为碳，采用旋涂工艺形成；每一所述第二掩膜材料组的下掩膜材料层的材料为氮氧化硅，采用沉积工艺形成。
11.一种双图案掩膜，其特征在于，包括:
衬底和形成在所述衬底上的硬掩膜材料层，
所述硬掩膜材料层形成有沿第一方向延伸的第一方向图案，
在形成有所述第一方向图案的所述硬掩膜材料层上形成有沿第二方向延伸的第二方向掩膜图案，所述第二方向与所述第一方向交叉；由交叉的所述第一方向图案和第二方向掩膜图案形成孔图案。
12.根据权利要求11所述的双图案掩膜，其特征在于，所述第一方向和所述第二方向的夹角为30°至90°。
13.根据权利要求11所述的双图案掩膜，其特征在于，
所述第一方向图案由所述硬掩膜材料层的上部形成；所述第二方向掩膜图案由位于所述硬掩膜材料层上面的第二掩膜材料组形成；
所述第一方向图案至少包含一组沿第一方向延伸的第一双层环形掩膜，所述第二方向掩膜图案至少包含一组沿第二方向延伸的第二双层环形掩膜；
或，
所述第一方向图案至少包含一组沿第一方向延伸的第一单层环形掩膜，所述第二方向掩膜图案至少包含一组沿第二方向延伸的第二单层环形掩膜；
或，
所述第一方向图案至少包含两组沿第一方向延伸的第一线形掩膜，所述第二方向掩膜图案至少包含两沿第二方向延伸的第二线形掩膜。
14.一种半导体器件，其特征在于，所述半导体器件包括至少一个图案化结构，所述图案化结构在双图案掩膜的掩膜下形成，所述双图案掩膜采用权利要求1至10任一项所述的双图案掩膜的制作方法形成。
15.根据权利要求14所述的半导体器件，其特征在于，所述图案化结构为电容孔、接触孔或硅通孔。
16.一种电子设备，其特征在于，所述电子设备包括权利要求14或15所述的半导体器件。
17.根据权利要求16所述的电子设备，其特征在于，所述电子设备包括通讯设备或终端设备。
CN202010566755.3A 2020-06-19 2020-06-19 一种双图案掩膜及其制作方法、半导体器件、电子设备 Active CN113823553B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010566755.3A CN113823553B (zh) 2020-06-19 2020-06-19 一种双图案掩膜及其制作方法、半导体器件、电子设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010566755.3A CN113823553B (zh) 2020-06-19 2020-06-19 一种双图案掩膜及其制作方法、半导体器件、电子设备

Publications (2)

Publication Number Publication Date
CN113823553A true CN113823553A (zh) 2021-12-21
CN113823553B CN113823553B (zh) 2024-05-31

Family

ID=78911647

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010566755.3A Active CN113823553B (zh) 2020-06-19 2020-06-19 一种双图案掩膜及其制作方法、半导体器件、电子设备

Country Status (1)

Country Link
CN (1) CN113823553B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110053613A (ko) * 2009-11-16 2011-05-24 주식회사 하이닉스반도체 반도체 장치의 제조 방법
KR20120126717A (ko) * 2011-05-12 2012-11-21 에스케이하이닉스 주식회사 반도체 소자의 패턴 형성 방법
KR20130005185A (ko) * 2011-07-05 2013-01-15 에스케이하이닉스 주식회사 미세 홀 배열 및 미세 전극 배열 형성 방법
KR20150049506A (ko) * 2013-10-30 2015-05-08 에스케이하이닉스 주식회사 홀 패터닝을 위한 마스크패턴 및 그를 이용한 반도체장치 제조 방법
CN106252228A (zh) * 2015-06-11 2016-12-21 中国科学院微电子研究所 一种复合鳍、半导体器件及其形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20110053613A (ko) * 2009-11-16 2011-05-24 주식회사 하이닉스반도체 반도체 장치의 제조 방법
KR20120126717A (ko) * 2011-05-12 2012-11-21 에스케이하이닉스 주식회사 반도체 소자의 패턴 형성 방법
KR20130005185A (ko) * 2011-07-05 2013-01-15 에스케이하이닉스 주식회사 미세 홀 배열 및 미세 전극 배열 형성 방법
KR20150049506A (ko) * 2013-10-30 2015-05-08 에스케이하이닉스 주식회사 홀 패터닝을 위한 마스크패턴 및 그를 이용한 반도체장치 제조 방법
CN106252228A (zh) * 2015-06-11 2016-12-21 中国科学院微电子研究所 一种复合鳍、半导体器件及其形成方法

Also Published As

Publication number Publication date
CN113823553B (zh) 2024-05-31

Similar Documents

Publication Publication Date Title
KR102245136B1 (ko) 반도체 소자 형성 방법
US20140374809A1 (en) Pads including curved sides and related electronic devices, structures, and methods
CN104934441B (zh) 一种goa单元及其制作方法、栅极驱动电路及显示器件
CN105810691B (zh) 像素结构与其制造方法
TWI506768B (zh) 非揮發性記憶體及其製造方法
KR20120036447A (ko) 수직 채널 트랜지스터를 구비하는 반도체 장치 및 그 제조 방법
KR20160087968A (ko) 반도체 소자 및 그 제조방법
KR20220155198A (ko) 적층된 나노시트 트랜지스터들을 포함하는 소자들
CN110854175A (zh) 阵列基板及其制备方法、显示面板
CN103227101A (zh) 半导体器件及其制造方法
CN107910351B (zh) Tft基板的制作方法
CN116209352B (zh) 半导体器件及其制造方法、存储器、电子设备
CN101261962B (zh) 有源元件阵列基板及其制造方法
CN113823553B (zh) 一种双图案掩膜及其制作方法、半导体器件、电子设备
CN114188330A (zh) 三维存储器
CN107464995A (zh) 一种薄膜天线及其制备方法
CN103839769A (zh) 形成图案的方法
CN108281424A (zh) 半导体元件以及其制作方法
CN216958032U (zh) 半导体结构
CN102983100A (zh) 半导体器件及其制造方法
CN102842536B (zh) 半导体装置的单元接触和位元线的制作方法
WO2014091947A1 (ja) 半導体装置
CN109117025B (zh) 显示面板及其制作方法、显示装置
CN111029407A (zh) 场效应晶体管及其制造方法
KR102323660B1 (ko) 반도체 소자 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant