CN113820799A - 用于光纤到光子芯片连接的装置和相关联方法 - Google Patents

用于光纤到光子芯片连接的装置和相关联方法 Download PDF

Info

Publication number
CN113820799A
CN113820799A CN202110942526.1A CN202110942526A CN113820799A CN 113820799 A CN113820799 A CN 113820799A CN 202110942526 A CN202110942526 A CN 202110942526A CN 113820799 A CN113820799 A CN 113820799A
Authority
CN
China
Prior art keywords
region
optical
substrate
photonic chip
end region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110942526.1A
Other languages
English (en)
Other versions
CN113820799B (zh
Inventor
M·沃德
孙晨
J·菲尼
R·E·米德
V·斯托加诺维奇
A·赖特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ayar Labs Inc
Original Assignee
Ayar Labs Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ayar Labs Inc filed Critical Ayar Labs Inc
Publication of CN113820799A publication Critical patent/CN113820799A/zh
Application granted granted Critical
Publication of CN113820799B publication Critical patent/CN113820799B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4228—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements
    • G02B6/423—Passive alignment, i.e. without a detection of the degree of coupling or the position of the elements using guiding surfaces for the alignment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/36—Mechanical coupling means
    • G02B6/3628—Mechanical coupling means for mounting fibres to supporting carriers
    • G02B6/3632—Mechanical coupling means for mounting fibres to supporting carriers characterised by the cross-sectional shape of the mechanical coupling means
    • G02B6/3636—Mechanical coupling means for mounting fibres to supporting carriers characterised by the cross-sectional shape of the mechanical coupling means the mechanical coupling means being grooves
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4204—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms
    • G02B6/4214—Packages, e.g. shape, construction, internal or external details the coupling comprising intermediate optical elements, e.g. lenses, holograms the intermediate optical element having redirecting reflective means, e.g. mirrors, prisms for deflecting the radiation from horizontal to down- or upward direction toward a device
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4219—Mechanical fixtures for holding or positioning the elements relative to each other in the couplings; Alignment methods for the elements, e.g. measuring or observing methods especially used therefor
    • G02B6/4236—Fixing or mounting methods of the aligned elements
    • G02B6/4239—Adhesive bonding; Encapsulation with polymer material
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4274—Electrical aspects
    • G02B6/4283—Electrical aspects with electrical insulation means

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Optical Couplings Of Light Guides (AREA)
  • Inspection Of Paper Currency And Valuable Securities (AREA)
  • Optical Integrated Circuits (AREA)

Abstract

光子芯片包括基板、形成在基板上方的电隔离区以及形成在电隔离区上方的线前端（FEOL）区。光子芯片还包括光学耦合区。在光学耦合区内移除电隔离区和FEOL区和基板的一部分。光学耦合区内的基板的顶表面包括配置成接收和对准多个光纤的多个凹槽。凹槽形成在基板内的垂直深度处，以在多个光纤位于光学耦合区内的多个凹槽内时提供多个光纤的光学芯与FEOL区的对准。

Description

用于光纤到光子芯片连接的装置和相关联方法
技术领域
本发明涉及光学数据通信。
背景技术
光学数据通信系统通过调制激光以编码数字数据模式来操作。调制的激光通过光学数据网络从发送节点传输到接收节点。已经到达接收节点的调制激光被解调以获得原始数字数据模式。因此，光学数据通信系统的实施方式和操作取决于具有用于在光学数据网络内的不同节点处传输激光和检测激光的可靠且高效的机制。在这点上，有必要将光从光纤传输到光子芯片，以及反之亦然。正是在此上下文内出现了本发明。
发明内容
在示例实施例中，公开了一种光子芯片。光子芯片包括基板、形成在基板上方的电隔离区以及形成在电隔离区上方的线前端区。线前端区包括晶体管和电光器件。光学耦合区被限定在从光子芯片的边缘向内延伸的水平区域内。电隔离区和线前端区在光学耦合区内被移除。基板的一部分在光学耦合区内被移除。在光学耦合区内的基板的剩余部分的顶表面包括被配置为接收和对准对应的多个光纤的多个凹槽。多个凹槽形成为跨光学耦合区从光子芯片的边缘线性延伸。多个凹槽形成在基板内的垂直深度处，以在多个光纤位于光学耦合区内的所述多个凹槽内时提供多个光纤的光学芯与线前端区的对准。
在示例实施例中，公开了一种光子芯片。光子芯片包括基板、形成在基板上方的电隔离区以及形成在电隔离区上方的线前端区。线前端区包括晶体管和电光器件。光子芯片还包括限定在从光子芯片的边缘向内延伸的水平区域内的光学耦合区。在光学耦合区内在从基板的底表面垂直延伸穿过光子芯片的方向上移除基板的一部分。在光学耦合区内的基板的剩余部分的底表面包括被配置为接收和对准对应的多个光纤的多个凹槽。多个凹槽形成为跨光学耦合区从光子芯片的边缘线性延伸。当多个光纤位于光学耦合区内的多个凹槽内时，形成多个凹槽以提供多个光纤的光学芯与线前端区内的对应垂直光学耦合器之间的对准。
在示例实施例中，公开了一种封装的光子芯片系统。封装的光子芯片系统包括光子芯片，该光子芯片包括基板、形成在基板上方的电隔离区以及形成在电隔离区上方的线前端区。线前端区包括晶体管和电光器件。光子芯片包括形成在线前端区上方的线后端区。线后端区包括层间介电材料和金属互连结构。光子芯片包括限定在从光子芯片的边缘向内延伸的水平区域内的光学耦合区。电隔离区和线前端区和线后端区在光学耦合区内被移除。在光学耦合区内移除基板的一部分。在光学耦合区内的基板的剩余部分的顶表面包括被配置为接收和对准对应的多个光纤的多个凹槽。多个凹槽形成为跨光学耦合区从光子芯片的边缘线性延伸。当多个光纤位于光学耦合区内的多个凹槽内时，形成多个凹槽以提供多个光纤与线前端区内的对应光学耦合器的光学对准。封装的光子芯片系统还包括封装基板，该封装基板包括电连接焊盘。封装的光子芯片系统还包括设置在光子芯片和封装基板之间的电连接。电连接被配置成将线后端区内的一些金属互连结构电连接到封装基板的电连接焊盘。移除封装基板的至少一部分以容纳多个光纤在光学耦合区内的定位。
附图说明
图1示出了根据一些实施例的示例光子芯片横截面。
图2示出了根据一些实施例的光子芯片横截面，其是图1的光子芯片横截面的修改，以支持到光子芯片的光学耦合。
图3示出了根据一些实施例的与如图2中参考的视图A-A对应的光子芯片横截面。
图4示出了根据一些实施例的光子芯片横截面，其是图2的光子芯片横截面的修改，以提供FEOL区中的光学器件与基板的光学隔离。
图5示出了根据一些实施例的光子芯片横截面，其是图2的光子芯片横截面的修改，以提供FEOL区中的光学器件与基板的光学隔离。
图6示出了根据一些实施例的在处理以根据图5中描绘的方法通过基板形成多个并排（side-by-side）定位的局部释放区之后的光子芯片的示例背面视图。
图7示出了根据一些实施例的光子芯片横截面，在其中基板的区被移除以允许光纤的放置通过光子芯片的基板侧将光耦合到平面外/垂直耦合器中。
图8A和图8B示出了根据一些实施例的可以用于移除区内的基板的部分以容纳光纤的放置以及用于移除位于FEOL区内的光学结构/器件下方的局部释放区内的基板的部分的示例基板蚀刻图案的背面视图。
图9A示出了根据一些实施例的可以同时支持光学封装和倒装芯片电封装的封装基板的顶视图。
图9B示出了根据一些实施例的穿过与如图9A中参考的视图A-A对应的封装基板的垂直横截面。
图9C示出了根据一些实施例的穿过与如图9A中参考的视图A-A对应的封装基板的另一垂直横截面。
图10A和图10B示出了根据一些实施例的具有两个不同封装基板选项的电学地和光学地封装的光子芯片的示例垂直横截面。
图11A示出了根据一些实施例的示例材料横截面，在其中低损耗多晶硅材料提供为晶体硅区上方（即，基板上方）的高折射率对比材料层，以在FEOL区内形成波导。
图11B示出了根据一些实施例的光子芯片制造过程流程的流程图。
图12A示出了根据一些实施例的示例材料横截面，在其中氮化硅（SiN）层提供为晶体硅区上方（即，基板上方）的高折射率对比材料层，以在FEOL区内形成波导。
图12B示出了根据一些实施例的光子芯片制造过程流程的流程图。
图13A示出了根据一些实施例的示例材料横截面，在其中氮化硅（SiN）衬垫被用作晶体硅区上方（即，基板上方）的高折射率对比材料层，以在FEOL区内形成波导。
图13B示出了根据一些实施例的光子芯片制造过程流程的流程图。
图14示出了根据一些实施例的示例过程流程的流程图。
具体实施方式
在以下描述中，阐述了许多特定细节以便提供对本发明的理解。然而，对于本领域技术人员将显而易见的是，可以在没有这些特定细节中的一些或全部的情况下实践本发明。在其它情况下，没有详细描述公知的处理操作，以免不必要地模糊本发明。
在光纤数据通信系统中，光从光纤耦合到光子芯片，以及反之亦然。用于将光从光纤耦合到光子芯片的各种实施例可以被分类为端面耦合或垂直耦合。在垂直耦合实施例中，使用垂直光栅耦合器来将光从光纤耦合到光子芯片。在端面耦合实施例中，（一个或多个）光纤和光子芯片被封装，使得光束有效地从光纤行进到光子芯片，以及反之亦然。在一些实施例中，（一个或多个）光纤与光子芯片上的光点大小转换器对准。在一些实施例中，光点大小转换器实施方案包括光子芯片上的顶侧蚀刻以提供一个或多个波导的悬挂。
在一些实施例中，将凹槽或通道的阵列图案化到光子芯片的硅基板中以被动地控制光纤或光纤阵列到光子芯片上的（一个或多个）光点大小转换器的对准。光纤可被动地放置在凹槽或通道的阵列中（即，不主动监视穿过光纤的光信号，因为它们被放置在凹槽或通道的阵列中），使得横过到凹槽/通道的光纤的位置和光纤的长度方向是固定的，其中最终的主动对准步骤用于调整光纤的单轴向对准，即，调整光纤的偏振定向。并且，在一些实施例中，可以在光纤和/或基板上提供附加的机械特征，以将光纤恰当地定向在正确的轴向对准，由此允许光纤的被动轴向对准。
图1示出了根据一些实施例的示例光子芯片横截面100。应当理解，光子芯片横截面100不是按比例的。横截面100包括线后端（BEOL）区110，其除了其它特征之外包括SOI管芯的层间介电（ILD）、金属互连和氮化硅钝化。BEOL区110也可以可选地包含聚酰亚胺保护层。横截面100还包括线前端（FEOL）区120，其包括各种电器件，除了别的以外，诸如晶体管、电阻器、电容器。FEOL区120还包括各种光学器件，除了别的以外，诸如电光调制器、光电检测器、光学耦合器、光学波导、光学光点大小转换器。横截面100还包括将FEOL区120与晶圆基板140分离的电隔离区130。在光子芯片是绝缘体上硅（SOI）管芯的一些实施例中，电隔离区130是掩埋氧化物（BOx）区。在光子芯片是块状CMOS管芯的一些实施例中，电隔离区130包括浅沟槽隔离（STI）区或STI区和深沟槽隔离（DTI）区的组合。应当理解，在各种实施例中，对应于横截面100的光子芯片可实现于SOI晶圆或CMOS晶圆或另一类型的半导体晶圆内。
图2示出了根据一些实施例的光子芯片横截面100A，其是光子芯片横截面100的修改以支持到光子芯片的光学耦合。应当理解，光子芯片横截面100A不按比例的。光子芯片横截面100A包括限定在从光子芯片的边缘向内延伸的水平区内的光学耦合区145。光子芯片横截面100A示出了区151，其中BEOL区110的一部分、FEOL区120的一部分和电隔离区130的一部分已经在光学耦合区145内被移除，以准备用于光学耦合（即，将光纤耦合到光子芯片的耦合）。光子芯片横截面100A还示出区161，其中基板140的一部分已在光学耦合区145内移除以支持光纤的放置。在一些实施例中，以在基板140中形成凹槽（诸如V形凹槽）的方式在区161中移除基板140的部分以促进光纤的放置。在各种实施例中，移除区151和161中的材料的处理可以在晶圆缩放（当晶圆仍然完整时）或在管芯缩放（在光子芯片已经从晶圆分割之后）完成。区151和161被形成为具有这样的厚度，使得当光纤被放置在区161中时，光纤芯将大部分与FEOL区120对准。具有横截面100A的光子芯片被配置为具有平面布置，其提供在区151和161中的材料的移除，而不扰乱光子芯片内的器件和系统的光学和电学性能，特别是在邻近区151和161的光子芯片的区域中。
图3示出了根据一些实施例的与如图2中参考的视图A-A对应的光子芯片横截面100A。如图3中所示出，V形凹槽170形成在基板140中以容纳光纤301的放置。每个V形凹槽170是用于放置光纤301的凹陷区，其中光纤301的外表面处于V形凹槽170内。V形凹槽170形成在基板140内的垂直深度162处，以在光纤301定位成位于V形凹槽170内时提供光纤301的中心303（即，光纤301的芯）与FEOL区120的对准。在各种实施例中，光子芯片可根据需要具有任何数量的V形凹槽170。在一些实施例中，给定光子芯片具有一个V形凹槽170。在一些实施例中，给定光子芯片中的V形凹槽170的数量在从2至200的范围内。在一些实施例中，给定光子芯片中的V形槽170的数量在从3至24的范围内。图3还示出了V形凹槽170可形成为具有固定的中心到中心距离（P）（即，凹槽节距（P）），如在相邻V形凹槽170之间水平测量的那样。换句话说，凹槽节距（P）在相邻V形凹槽170的中心线之间的水平平面内竖直地测量。凹槽节距P被限定成紧凑地配合光纤301包层的外部直径。例如，在一些实施例中，单模光纤301的包层外部直径为约125微米，且V形凹槽170的凹槽节距P大于125微米。在一些实施例中，凹槽节距P为127微米或250微米以容纳一些可用的标准封装部件和工具。在一些实施例中，凹槽节距P大于约100微米。然而，应当理解，在其它实施例中，凹槽节距P可以必要地设定为容纳光纤301在V形凹槽170内的定位的任何值。
在一些实施例中，形成在FEOL区120中的光学波导需要与它们周围的介电环境（诸如与硅基板140）光学隔离。这可以被完成以增加器件性能，诸如关于热调谐效率、模态转换、垂直光栅耦合器等，或者可以被完成以支持光子芯片中的结合光学模式，其中电隔离区130被限定为薄BOx区。例如，在一些实施例中，电隔离区130可以被限定为具有小于约1微米的垂直厚度的薄BOx区，其可以不足够垂直距离以将FEOL区120中的波导与硅基板140光学隔离。
图4示出了根据一些实施例的光子芯片横截面100B，其是光子芯片横截面100A的修改，以提供FEOL区120中的光学器件与基板140的光学隔离。应当理解，光子芯片横截面100B不是按比例的。在图4的示例中，多个孔180形成（例如，蚀刻）穿过BEOL区110且穿过FEOL区120且穿过电隔离区130且穿过基板140中的一些以在基板140内多个孔180的底附近形成局部释放区190。局部释放区对应于在其中移除基板140的材料以为FEOL区120内的一个或多个光学结构/器件提供光学隔离的体积。在一些实施例中，基板140内的局部释放区190为FEOL区120内的特定光学结构/器件提供局部光学隔离。图4示出了在局部释放区190中的基板140的隔离移除。然而，应当理解，如果需要，也可以移除BEOL区110和FEOL区120的部分，以提供FEOL区120内的光学结构/器件的光学隔离。在一些实施例中，多个孔180和局部释放区190保持为空，以便填充有空气。在一些实施例中，利用光学隔离材料回填多个孔180和局部释放区190。在各种实施例中，除了别的以外，该光学隔离材料可以是空气、二氧化硅、聚甲基丙烯酸甲酯（PMMA）、SU-8光刻胶、氮化硅、真空、苯并环丁烯（BCB）和介电材料中的一种或多种。应当理解，图4的光子芯片横截面100B对应于穿过光子芯片的垂直平面，其中定位光学结构/器件。此外，应当理解，穿过光子芯片的垂直横截面（其中光学结构/器件未定位）可不具有基板140内的多个孔180和局部释放区190。
图5示出了根据一些实施例的光子芯片横截面100C，其是光子芯片横截面100A的修改，以提供FEOL区120中的光学器件与基板140的光学隔离。应当理解，光子芯片横截面100C不是按比例的。图5示出了基板140内的局部释放区210，在其中移除基板140的材料以为FEOL区120内的一个或多个光学结构/器件提供光学隔离。基板140在局部释放区210内在通过从基板140的底表面211延伸到电隔离区130的光子芯片的垂直范围从光子芯片的背侧移除。在一些实施例中，通过对光子芯片执行背侧蚀刻过程来移除基板140的局部释放区210。在比较图4和5中描绘的用于FEOL区120中的光学结构/器件的光学隔离的方法时，应当领会，图5的方法可包括较少制造过程步骤且不包括与FEOL区120或BEOL区110的交互。并且，与图5的方法相反，在图4的方法中，当在FEOL区120中放置器件时以及当在BEOL区110内执行互连导体布线和导体焊盘放置时，需要考虑多个孔180。
应当理解，图5的光子芯片横截面100C对应于光子芯片的其中需要移除基板140以提供FEOL区120内的光学结构/器件的光学隔离的区。在光子芯片的其中不需要移除基板140以用于光学隔离目的的其它区中，光子芯片横截面包括以完整形式的基板140，以及以其相应完整形式的电隔离区130、FEOL区120和BEOL区110。
图6示出了根据一些实施例的在处理以根据图5中描绘的方法通过基板140形成多个并排（side-by-side）定位的局部释放区210之后的光子芯片的示例背面视图。应当理解，图6的光子芯片视图不是按比例的。在图6中，局部释放区210为FEOL区120内形成的光学结构/器件提供FEOL区120下方的光学隔离。如关于图2和图3所讨论的，光学耦合区145内的部分移除的基板140区包括用于放置光纤301的对准特征，诸如关于图3描述的V形凹槽170。应当理解，在FEOL区120内的光学结构/器件的光学隔离所需的位置处，在基板140内形成局部释放区210。在一些实施例中，光学耦合区145内的基板140的部分移除区域可延伸到基板140的局部释放区210，同时实现光纤301在光学耦合区145内的基板140的部分移除区域内的V形凹槽内的恰当放置。此外，在一些实施例中，基板140内的并排定位的局部释放区210由基板140的被配置为保持光子芯片的机械完整性的部分220彼此分离。在一些实施例中，基板140的部分220在形成光学耦合区145之前延伸穿过基板140的初始配置的整个垂直范围。
根据前述内容，在一些实施例中，光子芯片包括基板140、形成在基板140上方的电隔离区130以及形成在电隔离区130上方的FEOL区120。FEOL区120除了其它电器件和光学结构/器件之外包括晶体管和电光器件。在一些实施例中，电隔离区是掩埋氧化物区。在一些实施例中，电隔离区包括浅沟槽隔离区和深沟槽隔离区中的一个或多个。光学耦合区145被限定在从光子芯片的边缘向内延伸的水平区域内。电隔离区130和线前端区120在光学耦合区145内被移除。在光学耦合区145内移除基板140的一部分。光学耦合区145内的基板140的剩余部分的顶表面包括配置成接收及对准对应的多个光纤301的多个凹槽170。多个凹槽170形成为跨光学耦合区145从光子芯片的边缘线性延伸。当多个光纤301位于光学耦合区145内的多个凹槽170内时，在基板140内的垂直深度162处形成多个凹槽170以提供多个光纤301的光学芯（即，中心303）与FEOL区120的对准。
在一些实施例中，多个凹槽170具有在从2至200的范围内的多个凹槽。在一些实施例中，多个凹槽170具有在从3延伸到24的范围内的多个凹槽。在一些实施例中，多个凹槽170根据凹槽节距（P）形成，其中凹槽节距（P）在相邻凹槽170的中心线之间的水平平面内竖直地测量。在一些实施例中，凹槽节距（P）大于或等于多个光纤301内的每个光纤301的外部直径。在一些实施例中，凹槽节距（P）大于约125微米。在一些实施例中，凹槽节距（P）为约127微米或约250微米。
光子芯片还包括形成在FEOL区120上方的BEOL区110。除了其它结构以外，BEOL区110包括层间介电材料和金属互连结构。BEOL区110在光学耦合区145内被移除，以容纳多个光纤301在光学耦合区145内的定位。在一些实施例中，形成多个孔180以延伸穿过BEOL区110且穿过FEOL区120且穿过电隔离区130且穿过基板140中的一些。此外，局部释放区190在多个孔180的底附近形成在基板140内，其中局部释放区190对应于在其中移除基板140的材料以为FEOL区120内的一个或多个光学结构提供光学隔离的体积。在一些实施例中，利用光学隔离材料回填基板140内的多个孔180和局部释放区190。在各种实施例中，除了别的以外，光学隔离材料是空气、二氧化硅、聚甲基丙烯酸甲酯（PMMA）、SU-8光刻胶、氮化硅、真空、苯并环丁烯（BCB）和介电材料中的一种或多种。
在一些实施例中，至少一个局部释放区210形成在基板140内。基板140的材料在至少一个局部释放区210内被移除，以为FEOL区120内的一个或多个光学结构提供光学隔离。更具体地，基板140在至少一个局部释放区210内在通过从基板211的底表面延伸到电隔离区130的光子芯片的垂直范围被移除。在一些实施例中，基板140内的至少一个局部释放区210中的每个利用光学隔离材料回填。在各种实施例中，除了别的以外，光学隔离材料是空气、二氧化硅、聚甲基丙烯酸甲酯（PMMA）、SU-8光刻胶、氮化硅、真空、苯并环丁烯（BCB）和介电材料中的一种或多种。在一些实施例中，基板140内的至少一个局部释放区210紧接光学耦合区145内的基板140的剩余部分形成。在一些实施例中，基板140内的至少一个局部释放区210包括至少两个并排定位的局部释放区210，所述局部释放区210由基板140的被配置成保持光子芯片的机械完整性的部分220彼此分离。
图7示出了根据一些实施例的光子芯片横截面700，在其中基板140的区271被移除以允许放置光纤280以通过光子芯片的基板140侧将光281耦合到平面外/垂直耦合器272中。在一些实施例中，光纤280由光学转向机构282终止，所述光学转向机构282配置成将从光纤280的芯发射的光281转向到FEOL区120内的平面外/垂直耦合器272中。在一些实施例中，通过对基板140执行背侧蚀刻过程来移除基板140的区271。剩余基板140提供用于定位光纤280的尖端273的停止障碍270。假定可通过面向基板的方向利用平面外耦合器272（即，表面法线耦合器）实现对光子芯片的光学接入，当在区271内移除基板140以实现光子芯片与放置的（一个或多个）光纤280之间的自对准时，可形成V形凹槽和/或其它对准结构，其中V形凹槽和/或其它对准结构用于引导（一个或多个）光纤280的（一个或多个）位置。例如，图7示出当光纤280在水平方向x上插入时，光纤280的尖端273在其接触由剩余基板140形成的停止障碍270的点处停止。
图8A和图8B示出了根据一些实施例的可以用于移除区271内的基板140的部分以容纳光纤280的放置以及用于移除位于FEOL区120内的光学结构/器件下方的局部释放区210内的基板140的部分的示例基板140蚀刻图案的背侧视图。示例基板140蚀刻图案示出了在局部释放区210中暴露的电隔离区130的部分，其中基板140的部分已经被完全移除。基板蚀刻图案还示出形成在基板140内以提供光纤280到光子芯片结构的自对准的区271。示例基板140蚀刻图案还包括区275，其中基板140被移除以形成入口275，光学波导可通过所述入口275定位/形成。每个入口275被定大小为小于光纤280的宽度/直径，但是足够大以允许光学波导通过入口275定位。每个入口275与相应的区271对准，以使光纤280能够在水平和垂直两个方向上与入口275自对准。当光纤280在水平方向x上插入时，与入口275相邻的剩余基板140充当光纤280的停止障碍270。该配置允许光纤280的完全插入的静止位置由与入口275相邻的基板140壁的位置（即，当接近来自光纤280侧的入口275时由入口275的进口的位置）设定。
在一些实施例中，光纤280被插入，使得光纤280的尖端273接触与入口275相邻的基板140壁，这允许光纤280在水平方向x上的自对准。如果入口275足够宽，使得光纤280的圆形尖端273在水平方向x上创建光纤280的最终停止位置的不确定性，则入口275可以定位成与形成在区271内的V形凹槽170稍微偏离中心，如图8B中所示出，以确保光纤280的尖端273接触与入口275相邻的基板140壁，这与允许光纤280的尖端273突出到入口275中相反。应当理解，图8A和8B的示例基板蚀刻图案可被延伸以包括多于两个区271（具有相应的V形凹槽170）和用于定位多个光纤280的多于两个入口275。
根据前述内容，在一些实施例中，光子芯片包括基板140、形成在基板140上方的电隔离区130以及形成在电隔离区130上方的FEOL区120。除了其它电器件和光学结构/器件之外，FEOL区120包括晶体管和电光器件。在一些实施例中，电隔离区是掩埋氧化物区。在一些实施例中，电隔离区包括浅沟槽隔离区和深沟槽隔离区中的一个或多个。光子芯片还包括限定在从光子芯片的边缘向内延伸的水平区域内的光学耦合区145。在光学耦合区145内在从基板140的底表面211垂直延伸穿过光子芯片的方向上移除基板140的一部分。在一些实施例中，光学耦合区145内的基板140的剩余部分的底表面包括配置成接收和对准对应的多个光纤280的多个凹槽。多个凹槽形成为跨光学耦合区145从光子芯片的边缘线性延伸。当多个光纤280位于光学耦合区145内的多个凹槽内时，形成多个凹槽以提供多个光纤208的光学芯与FEOL区120内的对应垂直光学耦合器272之间的对准。在一些实施例中，多个光纤280中的每个光纤280由光学转向机构282终止，所述光学转向机构282配置成将从光纤280的芯发射的光转向到FEOL区120内的对应垂直光学耦合器272中。
在一些实施例中，位于光学耦合区145的内边缘处的基板140的向下突出部分为多个光纤280提供停止障碍270。停止障碍270被配置成当多个光纤280位于多个凹槽内以接触停止障碍270时,引导多个光纤280的恰当定位。在一些实施例中，波导延伸穿过穿过位于光学耦合区145的内边缘处的基板140的向下突出部分形成的入口275，波导被配置为与多个光纤280中的给定光纤280光学通信。在一些实施例中，波导被形成为与给定光纤280位于其内的多个凹槽中的给定凹槽基本上对准。在一些实施例中，波导形成在与给定光纤280位于其内的多个凹槽中的给定凹槽偏移的位置处。
在一些实施例中，光子芯片可以包括基板140内的至少一个局部释放区210，在其中移除基板140的材料以为FEOL区120内的一个或多个光学结构/器件提供光学隔离，其中基板140在至少一个局部释放区210内在通过从基板140的底表面211延伸到电隔离区130的光子芯片的垂直范围被移除。
在一些实施例中，基板140内的至少一个局部释放区210中的每个利用光学隔离材料回填。在一些实施例中，除了别的以外，光学隔离材料是空气、二氧化硅、聚甲基丙烯酸甲酯（PMMA）、SU-8光刻胶、氮化硅、真空、苯并环丁烯（BCB）和介电材料中的一种或多种。在一些实施例中，提供停止障碍270的基板140的向下突出部分位于基板140内的至少一个局部释放区210与光学耦合区145内的基板140的剩余部分之间。在一些实施例中，基板140内的至少一个局部释放区210包括至少两个并排定位的局部释放区210，所述局部释放区210由基板140的被配置为保持光子芯片的机械完整性并且连接到提供停止障碍270的基板140的向下突出部分的部分彼此分离。
图9A示出了根据一些实施例的可以同时支持光学封装和倒装芯片电封装的封装基板310的顶视图。封装基板310的区320被移除以实现同时的光学和电封装。更具体地，由于光纤芯应当大部分对准FEOL区120，如关于图2和图3所示出和讨论的那样，所以封装基板310可以被处理以使区320被移除，使得光纤可以与FEOL区120对准。
图9B示出了根据一些实施例的穿过封装基板310的与如图9A中参考的视图A-A对应的垂直横截面。在图9B的示例中，移除的区320延伸穿过封装基板310的整个垂直厚度。图9C示出了根据一些实施例的穿过封装基板310的与如图9A中参考的视图A-A对应的另一垂直横截面。在图9C的示例中，移除的区320延伸穿过封装基板310的垂直厚度的一部分，该部分小于封装基板310的整个垂直厚度。
图10A和图10B示出了根据一些实施例的具有两个不同封装基板310选项的电封装和光学封装光子芯片410的示例垂直横截面。图10A示出了在其中封装基板310的移除的区320在封装基板310内形成凹陷的实施例。在图10A的示例配置中，光子芯片410通过电连接420电连接到封装基板310。在各种实施例中，电连接420可以由C4焊球、铜柱或必要地任何其它类型的倒装芯片接合技术形成。此外，在图10A的配置中，光纤440光学连接到光子芯片410，其中封装基板310的凹陷区配置成使得能够将光纤440连接到光子芯片410。图10B示出在其中封装基板310的移除的区320对应于在光纤440下方移除封装基板310的整个垂直厚度的实施例。应当理解，在各种实施例中，可通过蚀刻或裂解（cleaving）过程来完成封装基板310的区320的移除。并且，在一些实施例中，封装基板310可以形成为使得当光纤440连接到光子芯片410时，封装基板的外边缘不侵占在由光纤440必须占据的区内。
根据前述内容，在一些实施例中，封装的光子芯片系统包括光子芯片410、包括电连接焊盘的封装基板310、以及设置在光子芯片410与封装基板310之间的电连接420。光子芯片410包括基板140和形成在基板140上方的电隔离区130。光子芯片410包括形成在电隔离区130上方的FEOL区120。除了其它电器件和光学结构/器件之外，FEOL区120包括晶体管和电光器件。在一些实施例中，电隔离区130是掩埋氧化物区。在一些实施例中，电隔离区130包括浅沟槽隔离区和深沟槽隔离区中的一个或多个。光子芯片410包括形成在FEOL区120上方的BEOL区110。除了其它结构以外，BEOL区110包括层间介电材料和金属互连结构。光子芯片410包括限定在从光子芯片410的边缘向内延伸的水平区域内的光学耦合区145。BEOL区110的一部分、FEOL区120的一部分、电隔离区130的一部分和基板140的一部分在光学耦合区145内被移除以容纳光纤440到光子芯片410的连接。在一些实施例中，光学耦合区145内的基板140的剩余部分的顶表面包括配置成接收和对准对应的多个光纤440的多个凹槽。电连接420设置在光子芯片410和封装基板310之间。电连接420被配置为将BEOL区110内的一些金属互连结构电连接到封装基板310的电连接焊盘。移除封装基板310的至少一部分以容纳多个光纤440在光学耦合区145内的定位。在一些实施例中，完全移除紧接光学耦合区145的封装基板310的一部分以容纳多个光纤440在光学耦合区145内的定位。
在本文中所描述的封装架构的一些实施例中，期望在FEOL区120内形成的波导中具有类似TE（类似横向电场）光学模式和类似TM（类似横向磁场）光学模式两者。类似TE模式被定义为具有相对于波导芯水平定向的主电场分量的光学模式。类似TM模式被定义为具有相对于波导芯垂直定向的主导电场分量的光学模式。在一些薄SOI过程中，晶体硅有源区太薄以至于不能支持良好引导的类似TM光学模式。因此，期望具有集成到前端过程流程中的具有低光学传播损耗的附加的高折射率对比材料，以创建导致良好引导的类似TM光学模式的较厚波导。应当领会，通过支持类似TE和类似TM光学模式，可以设计偏振分集光学电路。
图11A示出了根据一些实施例的示例材料横截面，在其中低损耗多晶硅材料620被提供为晶体硅区610上方（即，基板140上方）的高折射率对比材料层，以在FEOL区120内形成波导。在一些实施例中，低损耗多晶硅材料620具有竖直于下面的晶体硅区610的顶表面测量的厚度，其基本上等于用于形成晶体管器件的栅极电极的栅极多晶硅材料的厚度。然而，应当理解，在一些实施例中，低损耗多晶硅材料620的厚度可以不同于栅极多晶硅材料的厚度。
在一些实施例中，低损耗多晶硅材料620是与栅极多晶硅材料相同的材料。在一些实施例中，低损耗多晶硅材料620是非晶多晶硅，其可以与栅极多晶硅材料不同。此外，在一些实施例中，低损耗多晶硅材料620可以被固有地掺杂以在其中创建足够低的传播损耗。此外，为了降低低损耗多晶硅材料620的表面粗糙度（因为表面粗糙度增加了传播损耗），可以使用化学机械抛光/平面化（CMP）过程来平面化低损耗多晶硅材料620。并且，如果低损耗多晶硅材料620被非晶地沉积并且后续地结晶（例如，暴露于大于约550℃的温度），则可以不需要CMP过程。
图11B示出了根据一些实施例的光子芯片制造过程流程的流程图。图11B的流程图开始于光子芯片制造过程内的后栅极氧化步骤。过程流程包括用于在晶圆上方沉积和图案化硬掩模的操作1101。在一些实施例中，硬掩模均匀地沉积为晶圆上方的薄膜，并且后续的光刻和蚀刻技术用于暴露要沉积硅的区域。过程流程还包括用于在通过硬掩模暴露的区域内沉积硅的操作1103。在一些实施例中，在操作1103中沉积的硅是非晶硅。在一些实施例中，非晶硅在低于530℃的温度下沉积为硅膜。在一些实施例中，在操作1103中沉积的硅具有多晶形式，并且后续地经由离子注入（典型地利用大于1×1015原子/cm2的剂量）非晶形化（amorphize）。过程流程还包括用于图案化沉积的硅以在FEOL区120内形成光学波导的操作1105。在一些实施例中，使用光刻和蚀刻技术来图案化硅膜，包括但不限于完全和/或部分膜厚度蚀刻。在各种实施例中，可以在晶圆上的器件图案化之前或之后执行光刻和注入过程。此外，在各种实施例中，硬掩模可以用作在要形成光学波导的区域之外的区中的蚀刻停止。
图12A示出了根据一些实施例的示例材料横截面，在其中氮化硅（SiN）层630被提供为晶体硅区610上方（即，基板140上方）的高折射率对比材料层，以在FEOL区120内形成波导。应当领会，SiN与大多数先进的CMOS过程兼容并且存在于大多数先进的CMOS过程中。在一些实施例中，SiN层630可以是制造过程的独立添加。
图12B示出了根据一些实施例的光子芯片制造过程流程的流程图。图12B的流程图开始于光子芯片制造过程内的后栅极氧化步骤。过程流程包括用于在晶圆上方沉积氮化硅的操作1201。在一些实施例中，操作1201包括大致均匀地在晶圆上的氮化硅的LP-CVD（低压化学气相沉积）。在一些实施例中，在操作1201中沉积氮化硅之前，在下面的晶体硅（c-Si）材料（基板/膜）上生长或沉积至少50埃的二氧化硅膜。过程流程还包括用于图案化氮化硅膜以形成期望的光学波导的操作1203。在一些实施例中，使用光刻和蚀刻技术来图案化氮化硅，包括但不限于完全和/或部分膜厚度蚀刻。
图13A示出了根据一些实施例的示例材料横截面，在其中氮化硅（SiN）衬垫640用作晶体硅区610上方（即，基板140上方）的高折射率对比材料层，以在FEOL区120内形成波导。在一些实施例中，SiN衬垫640材料可能已经存在于半导体器件的晶体管级架构中，并且可以被操纵以用作高折射率对比材料。例如，在一些实施例中，沿着多晶硅晶体管栅极材料650共形地限定的SiN衬垫640材料可以用作高折射率对比材料。例如，在一些实施例中，晶体管设计中用于漏极“间隔件”的轻掺杂SiN材料也可以用作高折射率对比材料。
图13B示出了根据一些实施例的光子芯片制造过程流程的流程图。图13B的流程图开始于光子芯片制造过程内的后栅极氧化步骤。过程流程包括用于在晶圆上方沉积和图案化硬掩模的操作1301。在一些实施例中，硬掩模均匀地沉积为晶圆上方的薄膜，并且后续的光刻和蚀刻技术用于暴露要沉积硅的区域。过程流程还包括用于在通过硬掩模暴露的区域内沉积硅的操作1303。在一些实施例中，在操作1303中沉积的硅是非晶硅。在一些实施例中，非晶硅在低于530℃的温度下沉积为硅膜。在一些实施例中，在操作1303中沉积的硅具有多晶形式，并且后续地经由离子注入（典型地利用大于1×1015原子/cm2的剂量）非晶形化。过程流程还包括用于图案化沉积的硅以在FEOL区120内形成晶体管栅极电极结构的操作1305。在一些实施例中，使用光刻和蚀刻技术来图案化硅膜，包括但不限于完全和/或部分膜厚度蚀刻。在各种实施例中，可以在晶圆上的器件图案化之前或之后执行光刻和注入过程。此外，在各种实施例中，硬掩模可以用作在要形成光学波导的区域之外的区中的蚀刻停止。过程流程还包括用于在晶圆上方沉积大致均匀的氮化硅层的操作1307。在一些实施例中，操作1307包括大致均匀地在晶圆上方的氮化硅的LP-CVD（低压化学气相沉积）。过程流程还包括用于蚀刻沉积的氮化硅以形成与栅极电极结构（多晶硅栅极电极结构）的一个或多个侧相邻的氮化硅间隔件使得氮化硅间隔件被配置为充当光学波导的操作1309。在一些实施例中，在不使用光刻掩模的情况下完成操作1309的蚀刻。在一些实施例中，操作1309的蚀刻包括使用光刻掩模。如果在操作1309中使用光刻掩模，则可以生长不对称的氮化硅间隔件（例如，在给定栅极电极结构的一侧或另一侧上但不在给定栅极电极结构的两侧上的氮化硅间隔件）。
关于图11A、11B、12A、12B、13A和13B描述的示例实施例概述了将（一个或多个）多晶硅和/或SiN特征插入到半导体过程流程中作为高折射率对比材料。应当理解，低损耗多晶硅（称为p-Si）或SiN或衬垫材料可以在半导体制造过程中的各种步骤处被插入。因此，应当理解，关于图11A、11B、12A、12B、13A和13B提供的半导体制造过程流程描述是通过示例的方式提供的，并且不旨在包括以其可以在半导体器件制造中实现本文中公开的技术的所有可能的方式。
图14示出了根据一些实施例的示例过程流程的流程图。过程流程包括其中制造光子芯片的操作1401。光子芯片可以必要地是任何类型，除了别的以外，包括但不限于硅、InP、GaAs、InGaAsP。过程流程还包括操作1403，在其中在光子芯片内形成光学耦合区145。在一些实施例中，操作1403包括使用光刻胶或硬掩模形成与芯片上的光学回路对准的掩模。操作1403还包括在通过掩模暴露的区域中蚀刻以移除BEOL区110、FEOL区120、电隔离区130的部分和光学耦合区145内的基板140中的一些。在一些实施例中，V形凹槽170形成在光学耦合区145内的基板140中。在各种实施例中，用以形成光学耦合区145的蚀刻可包括反应离子蚀刻（RIE）、氢氧化四甲基铵（TMAH）蚀刻、氢氧化钾（KOH）蚀刻和/或湿式蚀刻与干式蚀刻的任何组合中的一个或多个。在一些实施例中，为了控制晶圆内变化，可以使用停止层来改进蚀刻变化。例如，电隔离区130可以用作在基板140蚀刻之前的蚀刻停止，因此改进了光纤301到FEOL区120内的光学回路的垂直对准。
过程流程可以可选地包括操作1405，以在基板140内形成一个或多个局部释放区，以提供FEOL区120内的光学结构/器件的光学隔离。在一些实施例中，执行操作1405以实现关于图4描述的局部释放区190形成过程。更具体地，在一些实施例中，操作1405可以包括穿过BEOL区110、FEOL区120、电隔离区130和基板140的一部分形成多个孔180，以在基板内形成局部释放区190。局部释放区190底切FEOL区120内的光学器件/结构，以为那些光学器件/结构提供光学隔离。
在一些实施例中，执行操作1405以实现关于图5和图6描述的局部释放区210形成过程。更具体地，在一些实施例中，操作1405可以包括从光子芯片的背侧穿过基板140蚀刻以形成（一个或多个）局部释放区210。在这些实施例中，可以使用晶圆处理技术将掩模与晶圆的背侧对准。
过程流程还包括操作1407，在其中光子芯片是附接到封装基板（或“扇出”基板）的倒装芯片，诸如关于图9A、9B、9C、10A、10B所讨论的。在各种实施例中，封装基板的材料可以是双马来酰亚胺-三嗪（BT）树脂、低温共烧陶瓷（LTCC）、高温共烧陶瓷（HTCC）、氧化铝、氮化铝或电子封装中使用的任何其它材料中的一种或多种。在各种实施例中，光子芯片可使用以下过程中的一个或多个而接合到封装基板：质量回流、热压接合、热超声接合或电子封装中使用的各种接合技术中的任何。在一些实施例中，使用毛细底部填充（CUF）或非导电填充（NCF）在光子芯片与封装基板之间施加底部填充材料。
过程流程还包括操作1409，在其中光纤被插入并固定在形成在光子芯片内的光学耦合区145内。在一些实施例中，诸如关于图10A所公开的，封装基板在与光学耦合区145相邻的位置处被部分地移除，以便在光子芯片与要在其内插入光纤的封装基板之间形成腔。在这些实施例中，光纤沿着光纤的轴在水平（x）方向上插入光子芯片与封装基板之间的腔中。V形凹槽170形成在光子芯片引导件的基板140中并在光纤插入光子芯片与封装基板之间的腔中时使光纤对准。
在一些实施例中，诸如关于图10B所公开的，在与要附接光纤的光学耦合区145相邻位置处完全移除（或以不存在来开始）封装基板。在这些实施例中，光纤可以在横向（竖直）于光纤的轴的方向上被插入到光学耦合区145中，即，在横向（竖直）于水平方向x的方向上被插入到光学耦合区145中。在光子芯片引导件的基板140中形成V形凹槽170，并且在光纤在横向（竖直）于光纤的轴的方向上被插入到光学耦合区145中时使光纤对准。
在一些实施例中，在将光纤插入到光学耦合区145中之前，将环氧树脂或另一粘合剂施加到光子芯片/封装基板组件以固定光纤。在一些实施例中，在将光纤插入到光学耦合区145中之前，可将环氧树脂或另一粘合剂施加到光纤以固定光纤。当光纤被插入到光学耦合区145中时，如果环氧树脂或粘合剂在光学路径中，则环氧树脂或粘合剂可以被折射率匹配到光纤以减少返回光损失。此外，在各种实施例中，用于固定光纤的环氧树脂或其它类型的粘合剂可以通过热固化（包括室温固化）和/或通过紫外线（UV）固化来固化。除了别的以外，示例环氧树脂/粘合剂包括Norland光学粘合剂86H、Epo-Tek OG142-87和Epo-TekOG198-54。
已经出于图示和描述的目的提供了实施例的前述描述。其并不旨在穷举或限制本发明。特殊实施例的单独元件或特征通常不限于该特殊实施例，而是在可适用的情况下是可互换的，并且可以在其它实施例中使用，即使没有具体示出或描述。本文中所公开的示例实施例的这样的变型不被认为是脱离了本发明，并且所有这样的修改旨在被包括在本发明的范围内。
虽然为了理解的清楚性的目的，已经详细地描述了前述发明，但是将显而易见的是，可以在本发明描述的范围内实践某些改变和修改。因此，本文中公开的示例实施例被认为是说明性的而非限制性的，并且本发明不限于本文中给出的细节，而是可以在所描述的实施例的范围和等同物内被修改。

Claims (20)

1.一种光子芯片，包括：
基板；
形成在基板上方的线前端区，所述线前端区包括晶体管和电光器件；和
形成用于接收多个光纤的光学耦合区，其中所述线前端区在所述光学耦合区内被去除，其中当所述多个光纤位于所述光学耦合区内时，所述光学耦合区提供所述多个光纤的光学芯与所述线前端区的对准。
2.如权利要求1所述的光子芯片，还包括：
掩埋氧化物区，设置在所述基板和所述线前端区之间。
3.如权利要求2所述的光子芯片，其中在所述光学耦合区内去除所述掩埋氧化物区。
4.如权利要求1所述的光子芯片，还包括：
浅沟槽隔离区，设置在所述基板和所述线前端区之间。
5.如权利要求4所述的光子芯片，其中在所述光学耦合区内去除所述浅沟槽隔离区。
6.如权利要求1所述的光子芯片，还包括：
深沟槽隔离区，设置在所述基板和所述线前端区之间。
7.如权利要求6所述的光子芯片，其中在所述光学耦合区内去除所述深沟槽隔离区。
8.如权利要求1所述的光子芯片，其中所述光学耦合区包括用于将所述多个光纤的光学芯与所述线前端区对准的对准结构。
9.如权利要求1所述的光子芯片，其中所述对准结构包括以基本平行的方式跨所述光学耦合区延伸的多个凹陷区。
10.根据权利要求1所述的光子芯片，其中所述光学耦合区提供所述多个光纤的光学芯与所述线前端区内的相应多个光波导的对准。
11.根据权利要求1所述的光子芯片，其中所述光学耦合区提供所述多个光纤的光学芯与所述线前端区内的相应多个光栅耦合器的对准。
12.如权利要求1所述的光子芯片，还包括：
形成在所述线前端区上方的线后端区，所述线后端区在所述光学耦合区内被去除，所述线后端区包括金属互连结构。
13.如权利要求1所述的光子芯片，还包括：
光学隔离材料，设置在所述基板与所述线前端区之间。
14. 一种光子芯片，包括：
基板，其中去除所述基板的一部分以形成光学耦合区，所述光学耦合区被形成用于接收多个光纤；和
形成在所述基板上方的线前端区，所述线前端区包括晶体管和电光器件，所述线前端区包括多个光栅耦合器，所述多个光栅耦合器定位成通过相应的光学转向机构与所述多个光纤的相应光学芯光耦合。
15.如权利要求14所述的光子芯片，其中在所述光学耦合区的边缘处的所述基板为所述多个光纤提供停止障碍。
16.如权利要求14所述的光子芯片，还包括：
电隔离区，设置在所述基板和所述线前端区之间，其中在所述电隔离区中存在开口以实现在所述多个光栅耦合器和所述多个光纤之间的光传输。
17.如权利要求16所述的光子芯片，其中所述电隔离区是掩埋氧化物区、浅沟槽隔离区和深沟槽隔离区中的一个或多个。
18.如权利要求14所述的光子芯片，其中所述光学耦合区包括：对准结构，用于为了通过相应的光学转向机制将所述光栅耦合器与所述多个光纤的相应光学芯光耦合而需要对准所述多个光纤的光学芯。
19.如权利要求14所述的光子芯片，其中所述基板的被去除以形成光学耦合区的部分的深度大于所述多个光纤中的任何光纤的外部直径，其中所述基板的被去除以形成光学耦合区的所述部分的深度是垂直于所述基板的底表面测量的。
20.如权利要求14所述的光子芯片，还包括：
所述线后端区形成在所述线前端区上方，所述线后端区包括金属互连结构。
CN202110942526.1A 2017-02-23 2018-02-23 用于光纤到光子芯片连接的装置和相关联方法 Active CN113820799B (zh)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201762462711P 2017-02-23 2017-02-23
US62/462711 2017-02-23
US15/902923 2018-02-22
US15/902,923 US10641976B2 (en) 2017-02-23 2018-02-22 Apparatus for optical fiber-to-photonic chip connection and associated methods
CN201880026867.0A CN110520772B (zh) 2017-02-23 2018-02-23 用于光纤到光子芯片连接的装置和相关联方法
PCT/US2018/019439 WO2018156907A1 (en) 2017-02-23 2018-02-23 Apparatus for optical fiber-to-photonic chip connection and associated methods

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201880026867.0A Division CN110520772B (zh) 2017-02-23 2018-02-23 用于光纤到光子芯片连接的装置和相关联方法

Publications (2)

Publication Number Publication Date
CN113820799A true CN113820799A (zh) 2021-12-21
CN113820799B CN113820799B (zh) 2023-07-07

Family

ID=63166535

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201880026867.0A Active CN110520772B (zh) 2017-02-23 2018-02-23 用于光纤到光子芯片连接的装置和相关联方法
CN202110942526.1A Active CN113820799B (zh) 2017-02-23 2018-02-23 用于光纤到光子芯片连接的装置和相关联方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201880026867.0A Active CN110520772B (zh) 2017-02-23 2018-02-23 用于光纤到光子芯片连接的装置和相关联方法

Country Status (4)

Country Link
US (2) US10641976B2 (zh)
CN (2) CN110520772B (zh)
TW (4) TWI756368B (zh)
WO (1) WO2018156907A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10641939B2 (en) * 2017-05-19 2020-05-05 Ayar Labs, Inc. Beam turning assembly with polarization splitter
US10962711B2 (en) * 2018-11-29 2021-03-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor package and manufacturing method thereof
US12092861B2 (en) * 2019-09-27 2024-09-17 Taiwan Semiconductor Manufacturing Co., Ltd. Photonic semiconductor device and method of manufacture
US11145606B1 (en) 2020-03-26 2021-10-12 Globalfoundries U.S. Inc. Corner structures for an optical fiber groove
CN113612110B (zh) * 2020-04-17 2022-08-26 浙江睿熙科技有限公司 Vcsel芯片及其制造方法
US11686906B1 (en) * 2020-10-12 2023-06-27 Poet Technologies, Inc. Self-aligned structure and method on interposer-based PIC
US11567262B2 (en) * 2021-01-29 2023-01-31 Cisco Technology, Inc. End-face coupling structures underneath a photonic layer
GB2607913A (en) 2021-06-15 2022-12-21 Rockley Photonics Ltd Thermosonic bonding for securing photonic components
US11650381B1 (en) * 2022-02-12 2023-05-16 Globalfoundries U.S. Inc. PIC die and package with cover for multiple level and multiple depth connections of fibers to on-chip optical components

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070274630A1 (en) * 2006-01-11 2007-11-29 Sioptical, Inc. Wideband optical coupling into thin SOI CMOS photonic integrated circuit
US20110075965A1 (en) * 2009-09-30 2011-03-31 Demeritt Jeffery Alan Channeled Substrates For Integrated Optical Devices Employing Optical Fibers
US9274283B1 (en) * 2014-09-30 2016-03-01 Globalfoundries Inc. Silicon photonics alignment tolerant vertical grating couplers

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0155508B1 (ko) 1994-11-30 1998-10-15 정선종 자기 정렬된 광섬유-광소자 결합장치의 제조방법
JP3221541B2 (ja) * 1995-01-26 2001-10-22 日本電信電話株式会社 光導波路と光ファイバとの接続構造および接続方法
JP3592406B2 (ja) * 1995-07-10 2004-11-24 富士通株式会社 光モジュール及び光モジュールの製造方法
GB9700150D0 (en) * 1997-01-07 1997-02-26 Cambridge Consultants Hybrid chip process
KR100277695B1 (ko) * 1998-09-12 2001-02-01 정선종 에스 오 아이 광도파로를 이용한 하이브리드 광집적회로용 기판 제조방법
US6866426B1 (en) 2000-04-07 2005-03-15 Shipley Company, L.L.C. Open face optical fiber array for coupling to integrated optic waveguides and optoelectronic submounts
JP2003167175A (ja) * 2001-12-04 2003-06-13 Matsushita Electric Ind Co Ltd 光実装基板及び光デバイス
KR20040098688A (ko) 2003-05-15 2004-11-26 삼성전자주식회사 광 모듈
CN101382623A (zh) * 2007-09-07 2009-03-11 中国科学院微电子研究所 带光纤定位槽的斜面接收光电探测器及其阵列的制作方法
US8139907B2 (en) * 2009-12-29 2012-03-20 United Microelectronics Corp. Optoelectronic device and method of forming the same
EP2541295B1 (en) * 2010-02-23 2017-12-13 Panasonic Intellectual Property Management Co., Ltd. Optical module
TWI433323B (zh) * 2011-09-09 2014-04-01 Ct A Photonics Inc 光電模組
US9229169B2 (en) * 2011-08-16 2016-01-05 International Business Machines Corporation Lens array optical coupling to photonic chip
CN202256764U (zh) * 2011-09-29 2012-05-30 吴江市欣达通信科技股份有限公司 光纤阵列
US8757897B2 (en) * 2012-01-10 2014-06-24 Invensas Corporation Optical interposer
US20160274318A1 (en) * 2012-03-05 2016-09-22 Nanoprecision Products, Inc. Optical bench subassembly having integrated photonic device
JP5929716B2 (ja) * 2012-11-09 2016-06-08 日立金属株式会社 光基板、光基板の製造方法、及び光モジュール
CN102998751A (zh) * 2012-11-27 2013-03-27 孙麦可 平面光波导与光纤耦合方法和结构
WO2014093616A1 (en) * 2012-12-13 2014-06-19 Poet Technologies, Inc. Fiber optic coupler array
TWM536364U (zh) * 2015-03-12 2017-02-01 山姆科技公司 包含矽光晶片和耦合器晶片的光學模組
US12057332B2 (en) 2016-07-12 2024-08-06 Ayar Labs, Inc. Wafer-level etching methods for planar photonics circuits and devices
US9995881B1 (en) * 2017-06-28 2018-06-12 Cisco Technology, Inc. TSV compatible fiber array coupler for silicon photonics

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20070274630A1 (en) * 2006-01-11 2007-11-29 Sioptical, Inc. Wideband optical coupling into thin SOI CMOS photonic integrated circuit
US20110075965A1 (en) * 2009-09-30 2011-03-31 Demeritt Jeffery Alan Channeled Substrates For Integrated Optical Devices Employing Optical Fibers
US9274283B1 (en) * 2014-09-30 2016-03-01 Globalfoundries Inc. Silicon photonics alignment tolerant vertical grating couplers

Also Published As

Publication number Publication date
US20200264390A1 (en) 2020-08-20
CN110520772B (zh) 2021-09-07
CN110520772A (zh) 2019-11-29
TWI756368B (zh) 2022-03-01
US20180239095A1 (en) 2018-08-23
TWI811104B (zh) 2023-08-01
WO2018156907A1 (en) 2018-08-30
TW202218174A (zh) 2022-05-01
TW201841377A (zh) 2018-11-16
TW202306183A (zh) 2023-02-01
CN113820799B (zh) 2023-07-07
US10641976B2 (en) 2020-05-05
TW202341507A (zh) 2023-10-16
TWI839259B (zh) 2024-04-11
TWI781046B (zh) 2022-10-11

Similar Documents

Publication Publication Date Title
CN110520772B (zh) 用于光纤到光子芯片连接的装置和相关联方法
CN114830003B (zh) 用于封装内光互连的垂直集成光子小芯片
US9995881B1 (en) TSV compatible fiber array coupler for silicon photonics
US7349614B2 (en) VLSI-photonic heterogeneous integration by wafer bonding
WO2013086047A1 (en) Integrated multi-chip module optical interconnect platform
CN110892301A (zh) 晶圆规模键合的有源光子中介层
WO2011136741A1 (en) An optical arrangement and a method of forming the same
TW201530205A (zh) 積體模組及其形成方法
US20030098511A1 (en) Flip-chip-bonded optical module package and method of packaging optical module using flip chip bonding
CN112558240A (zh) 封装总成及其制造方法
US11101617B2 (en) Wafer-level handle replacement
US20220365294A1 (en) Structures and process flow for integrated photonic-electric ic package by using polymer waveguide
CN112017973A (zh) 硅光模块的封装方法及硅光模块
US20240264388A1 (en) Package devices and methods of manufacture
EP4439139A1 (en) Optical input/output interfaces between photonics chips
JP6322059B2 (ja) 光デバイスの作製方法
TW202430943A (zh) 半導體裝置、其製造方法以及訊息的傳輸方法
TW202433106A (zh) 積體電路裝置、其製造方法及光學裝置的製造方法
CN117457625A (zh) 封装件、半导体封装件及其形成方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant