CN113783553A - 一种基于动态相位选择的数字控制振荡器及其时钟产生方法 - Google Patents
一种基于动态相位选择的数字控制振荡器及其时钟产生方法 Download PDFInfo
- Publication number
- CN113783553A CN113783553A CN202111084728.3A CN202111084728A CN113783553A CN 113783553 A CN113783553 A CN 113783553A CN 202111084728 A CN202111084728 A CN 202111084728A CN 113783553 A CN113783553 A CN 113783553A
- Authority
- CN
- China
- Prior art keywords
- clock
- phase
- module
- position information
- edge
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 230000000630 rising effect Effects 0.000 claims description 60
- 238000007493 shaping process Methods 0.000 claims description 4
- 238000001914 filtration Methods 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 6
- 238000004519 manufacturing process Methods 0.000 abstract description 5
- 238000005259 measurement Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000007704 transition Effects 0.000 description 4
- 238000012545 processing Methods 0.000 description 3
- 125000004122 cyclic group Chemical group 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000001186 cumulative effect Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/131—Digitally controlled
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明的目的在于提供一种基于动态相位选择的数字控制振荡器及其时钟产生方法。本发明所提供的数字控制振荡器可以接收非多相的时钟信号,这个时钟信号可以是一个差分时钟信号,通过数字控制字向数字控制振荡器分配时钟调节要求,数字控制振荡器根据数字控制字可以动态地调节接收到的差分时钟信号的相位,以输出目标时钟信号。本发明减少了对芯片面积、功耗以及设计要求,降低了制造成本,具有优异的市场应用前景。
Description
技术领域
本发明涉及振荡器的技术领域,尤其涉及一种基于动态相位选择的数字控制振荡器及其时钟产生方法。
背景技术
数字控制振荡器(NCO)是软件无线电、直接数据频率合成器(DDS)、快速傅里叶变换(FFT)等的重要组成部分,同时也是决定其性能的主要因素之一,用于产生可控的正弦波或余弦波。随着芯片集成度的提高、在信号处理、数字通信领域、调制解调、变频调速、制导控制、电力电子等方面得到越来越广泛的应用。
现有技术中的数字控制振荡器,通常需要借助于多相位时钟发生器和例如延时锁定环、锁相环、振荡器的组合,或者其他可以发生多相位时钟的发生装置来产生多相位时钟输入至相位选择装置,以生成目标时钟信号。从而导致承载数字控制振荡器的芯片负载工作量大、功耗大,所要求的芯片面积大、设计及制造成本高。
发明内容
为了克服上述技术缺陷,本发明的目的在于提供一种基于动态相位选择的数字控制振荡器及其时钟产生方法。本发明所提供的数字控制振荡器可以接收非多相的时钟信号,这个时钟信号可以是一个差分时钟信号,通过数字控制字向数字控制振荡器分配时钟调节要求,数字控制振荡器根据数字控制字可以调节接收到的差分时钟信号的相位,以输出目标时钟信号。另外,本发明的数字控制振荡器还包括校准装置,其可以实时校准由数字控制振荡器产生的时钟信号,并通知数字控制振荡器调节存在误差的时钟信号,也可以生成误差查找表提供至数字控制振荡器。
本发明的一方面在于提供,一种数字控制振荡器,包括第一输入端、第二输入端和输出端,还包括相位调节模块和动态相位计算和时钟沿控制模块,其中所述相位调节模块与所述第一输入端和所述输出端连接,用于接收从所述第一输入端输入的第一时钟,还用于根据所述动态相位计算和时钟沿控制模块生成的控制信号调节所述第一时钟的相位以得到第二时钟,并通过所述输出端输出所述第二时钟;所述动态相位计算和时钟沿控制模块与所述第二输入端和所述输出端连接,用于接收从所述第二输入端输入的数字控制字,和从输出端输出的第二时钟,还用于根据所述数字控制字和第二时钟生成所述控制信号发送至所述相位调节模块。
一些优选实施例中,数字控制振荡器中,所述动态相位计算和时钟沿控制模块还用于,读取所述第二时钟中的最近一次时钟沿的第一位置信息,并根据所述第一位置信息及所述数字控制字计算下一次时钟沿的第二位置信息,并生成包含所述第二位置信息的控制信号。
一些优选实施例中,数字控制振荡器中,所述动态相位计算和时钟沿控制模块还用于,读取所述第二时钟中的最近一次时钟沿的上升沿位置信息,并根据所述上升沿位置信息及所述数字控制字计算下一次时钟沿的上升沿位置信息,并生成包含所述上升沿位置信息的控制信号,所述相位调节模块还用于,调节所述第一时钟的相位在所述上升沿位置信息所对应的上升沿位置发生第二时钟的上升沿,以及根据预设的信号延时策略及所述上升沿位置信息,计算下降沿位置信息,并调节所述第一时钟的相位在所述下降沿位置信息所对应的下降沿位置发生第二时钟的下降沿。
一些优选实施例中,所述数字控制振荡器处于初始条件时,所述相位调节模块用于,根据预设的第一次时钟沿位置的位置信息,在所述第一次时钟沿位置发生第二时钟的时钟沿,并通过所述输出端输出所述第二时钟。
一些优选实施例中,数字控制振荡器中还包括输出级,所述输出级与所述输出端连接,用于对由所述输出端输出的第二时钟进行整形处理。
一些优选实施例中,数字控制振荡器中,所述相位调节模块中包括电流模相位调整单元或者电压模相位调整单元。
一些优选实施例中,数字控制振荡器中,还包括时钟调节模块,所述时钟调节模块连接于所述第一输入端,用于接收并调节原始时钟的频率,以生成所述第一时钟并通过所述第一输入端输入所述相位调节模块。
一些优选实施例中,数字控制振荡器中所述时钟调节模块包括锁相环、时钟分频模块或者时钟倍频模块。
一些优选实施例中,数字控制振荡器中,还包括校准模块,所述校准模块连接于所述数字控制振荡器的输出端与相位调节模块之间,用于接收校准时钟和第二时钟,通过对比所述校准时钟和所述第二时钟,以判断所述第二时钟是否存在相位误差,并根据比较结果生成相位调整策略,以通知所述相位调节模块调整所述第二时钟。
一些优选实施例中,数字控制振荡器中,所述校准模块包括测量单元和连接于所述测量单元的校准单元,其中所述测量单元还连接于所述输出端,用于接收所述校准时钟和所述第二时钟,通过对比所述校准时钟和所述第二时钟,以判断所述第二时钟是否存在相位误差,所述校准单元还连接于所述相位调节模块,用于根据所述测量单元的比较结果,生成相位调整策略发送至所述相位调节模块。
一些优选实施例中,数字控制振荡器中,所述相位调整策略为包括至少一个与第二时钟的时钟信息对应的调整策略的误差查找表,所述校准模块还包括查找表单元,用于根据所述相位调整策略及与所述相位调整策略相对应的所述第二时钟的时钟信息生成误差查找表,并发送至相位调节模块;所述相位调节模块中包括存储单元、检索单元和调节单元,所述存储单元用于存储所述误差查找表,所述检索单元用于根据所述第二时钟的时钟信息从所述误差查找表中检索对应的调整策略,所述调节单元用于根据所述调整策略调整所述第二时钟。
一些优选实施例中,数字控制振荡器应用于锁相环,所述锁相环连接于所述输出端及所述第二输入端,所述锁相环根据所述第二时钟及参考时钟生成所述数字控制字。
一些优选实施例中,所述锁相环为包括数字鉴频鉴相器、数字滤波器和数字分频器的数字锁相环,其中所述数字分频器连接于所述数字鉴频鉴相器和所述输出端,用于根据所述输出端输出的第二时钟生成反馈时钟,所述数字鉴频鉴相器还连接于所述数字滤波器,用于接收参考时钟及所述反馈时钟,并计算所述反馈时钟与所述参考时钟的频率和/或相位差,以发送至所述数字滤波器,所述数字滤波器还连接于所述第二输入端,用于根据所述频率和/或相位差生成所述数字控制字,以发送至第二输入端。
一些优选实施例中,所述锁相环为包括鉴频鉴相器、模拟滤波器、模拟数字转换器和分频器的数模混合锁相环,其中所述分频器连接于所述鉴频鉴相器和所述输出端,用于根据所述输出端输出的第二时钟生成反馈时钟,所述鉴频鉴相器还连接于所述模拟滤波器,用于接收参考时钟及所述反馈时钟,并计算到所述反馈时钟与所述参考时钟的频率和/或相位差,以发送至所述模拟滤波器,所述模拟滤波器还连接于所述模拟数字转换器,用于对所述频率和/或相位差进行滤波处理,所述模拟数字转换器还连接于所述第二输入端,用于根据所述频率和/或相位差生成数字控制字,以发送至第二输入端。
本发明的另一方面,还在于提供一种基于数字控制振荡器的时钟产生方法,其包括以下步骤:相位调节模块从第一输入端接收第一时钟,根据控制信号调节所述第一时钟得到第二时钟;动态相位计算和时钟沿控制模块从第二输入端接收数字控制字;所述动态相位计算和时钟沿控制模块从输出端接收所述第二时钟;所述动态相位计算和时钟沿控制模块根据所述数字控制字及所述第二时钟生成控制信号,并发送至所述相位调节模块;所述相位调节模块根据所述控制信号,调节所述第一时钟的相位以得到第二时钟;通过所述输出端输出所述第二时钟。
一些优选实施例中,时钟产生方法中,所述动态相位计算和时钟沿控制模块根据所述数字控制字及所述第二时钟生成控制信号的步骤包括:所述动态相位计算和时钟沿控制模块读取所述第二时钟中的最近一次时钟沿的第一位置信息,并根据所述第一位置信息及所述数字控制字计算下一次时钟沿的第二位置信息,并生成包含所述第二位置信息的控制信号。
一些优选实施例中,时钟产生方法中,所述动态相位计算和时钟沿控制模块根据所述数字控制字及所述第二时钟生成控制信号,所述相位调节模块根据所述控制信号,调节所述第一时钟的相位以得到第二时钟的步骤包括,所述动态相位计算和时钟沿控制模块读取所述第二时钟中的最近一次时钟沿的上升沿位置信息,并根据所述上升沿位置信息及所述数字控制字计算下一次时钟沿的上升沿位置信息,并生成包含所述上升沿位置信息的控制信号,所述相位调节模块根据所述控制信号,调节所述第一时钟的相位在所述上升沿位置信息所对应的上升沿位置发生第二时钟的上升沿,所述相位调节模块还根据预设的信号延时策略及所述上升沿位置信息,计算下降沿位置信息,并调节所述第一时钟的相位在所述下降沿位置信息所对应的下降沿位置发生第二时钟的下降沿。
一些优选实施例中,时钟产生方法中,所述数字控制振荡器处于初始条件时,所述相位调节模块根据预设的第一次时钟沿位置的位置信息,在所述第一次时钟沿位置发生第二时钟的时钟沿,并通过所述输出端输出所述第二时钟。
一些优选实施例中,时钟产生方法中,还包括,输出级接收从所述输出端输出的第二时钟,并对所述第二时钟进行整形处理。
一些优选实施例中,时钟产生方法中,还包括,所述相位调节模块中包括电流模相位调整单元或者电压模相位调整单元,通过电流或者电压调节实现对时钟信号的相位的调节。
一些优选实施例中,时钟产生方法中,还包括,时钟调节模块接收并调节原始时钟的频率,以生成所述第一时钟并通过所述第一输入端输入所述相位调节模块。
一些优选实施例中,时钟产生方法中,所述时钟调节模块包括锁相环、时钟分频模块或者时钟倍频模块。
一些优选实施例中,时钟产生方法中,还包括如下时钟校准步骤,校准模块接收校准时钟和第二时钟,通过对比所述校准时钟和所述第二时钟,以判断所述第二时钟是否存在相位误差,并根据比较结果生成相位调整策略,以通知所述相位调节模块调整所述第二时钟。
一些优选实施例中,时钟产生方法中,所述相位调整策略为包括至少一个与第二时钟的时钟信息对应的调整策略的误差查找表,所述相位调节模块中存储有所述误差查找表,所述相位调节模块根据所述第二时钟的时钟信息从所述误差查找表中检索对应的调整策略,所述相位调节模块还根据所述调整策略调整所述第二时钟。
一些优选实施例中,时钟产生方法中,所述时钟校准方法,包括以下步骤:
S001:校准模块获取第二时钟及校准时钟,
S002:获取并记录所述第二时钟的时钟信息,查询是否以遍历所有待校准的第二时钟,
S003:当已遍历所有待校准的第二时钟,生成误差查找表;
当未遍历所有待校准的第二时钟,执行步骤S004,
S004:比较所述校准时钟与所述第二时钟,判断所述第二时钟是否存在相位误差,
S005:当所述第二时钟不存在相位误差时,进行步骤S001,
当所述第二时钟存在相位误差时,生成调整策略发送至所述相位调节模块,记录并关联所述调整策略及所述第二时钟信息,
S006:获取所述相位调节模块根据所述调整策略调整后的第二时钟,
S007:比较所述校准时钟与调整后的第二时钟,判断所述调整后的第二时钟是否存在相位误差,
S008:当所述调整后的第二时钟不存在相位误差时,存储所记录的与所述第二时钟
信息关联的所述调整策略,并执行步骤S001;
当所述调整后的第二时钟存在相位误差时,更新所述调整策略并发送至所述相位调节模块,并更新记录与所述第二时钟信息关联的所述调整策略,并执行步骤S006。
一些优选实施例中,所述时钟校准方法,当所述第二时钟或者所述调整后的第二时钟与所述标准时钟比较存在相位差,则当所述相位差不大于阈值时,判断为所述第二时钟或者所述调整后的第二时钟不存在相位误差,当所述相位差大于阈值时,判断为所述第二时钟或者所述调整后的第二时钟存在相位误差。
采用了上述技术方案后,与现有技术相比,具有以下有益效果:
1.本发明的数字控制振荡器及其时钟产生方法,可以基于非多相时钟信号,动态调节时钟相位,满足各种应用需求;
2.本发明的校准装置及其时钟校准方法,可以动态校准时钟信号,也可以生成误差查找表,提高校准效率;
3.本发明的数字控制振荡器及其校准装置,减少了对芯片面积以及设计要求,降低了制造成本,具有优异的市场应用前景。
附图说明
图1为一符合本发明优选实施例的数字控制振荡器的结构示意图;
图2为一符合本发明优选实施例的电流模相位调节电路的结构示意图;
图3为一符合本发明优选实施例的电压模相位调节电路的结构示意图;
图4为另一符合本发明优选实施例的数字控制振荡器的结构示意图;
图5为一符合本发明优选实施例的包括校准模块的数字控制振荡器的结构示意图;
图6为一符合本发明优选实施例的应用于锁相环中的数字控制振荡器的结构示意图;
图7为另一符合本发明优选实施例的应用于锁相环中的数字控制振荡器的结构示意图;
图8为一符合本发明优选实施例的数字控制振荡器的时钟产生方法的流程示意图;
图9为一符合本发明优选实施例的动态选择相位产生时钟信号的示意图;
图10为一符合本发明优选实施例的数字控制振荡器的时钟校准方法的流程示意图;
图11为另一符合本发明优选实施例的数字控制振荡器的时钟校准方法的流程示意图。
具体实施方式
以下结合附图与具体实施例进一步阐述本发明的优点。
然而应当理解的是,本公开可以通过各种形式来实现,不应该被解释为限于这里阐述的实施例,相反提供这些实施例是为了更加透彻和完整地理解本公开。应当理解的是,本公开的附图及实施例仅用于示例性作用,并非用于限制本公开的保护范围。
在本公开的实施例的描述中,术语“包括”及其类似用语应当理解为开放性包含,即“包括但不限于”。术语“基于”应当理解为“至少部分地基于”。术语“一个实施例”或“该实施例”应当理解为“至少一个实施例”。下文还可能包括其他明确的和隐含的定义。
参阅图1,其为一符合本发明优选实施例的数字控制振荡器的结构示意图。从图中可以看出,本实施例所提供的数字控制振荡器主要包括:第一输入端,连接于该第一输入端的相位调节模块,相位调节模块还连接于输出端和动态相位计算和时钟沿控制模块,该动态相位计算和时钟沿控制模块还连接于上述的输出端及第二输入端。基于上述结构设计,可以通过第一输入端向该数字控制振荡器输入一第一时钟,这里的第一时钟为一非多相的时钟,可以优选为差分时钟,其包含相位相反的一对时钟信号,具有优异的抗外界干扰的能力;则相位调节模块可以从第一输入端接收该第一时钟,另外,相位调节模块还可以从动态相位计算和时钟沿控制模块接收控制信号,从而,相位调节模块可以根据上述的控制信号调节第一时钟的相位,以得到具有目标频率和相位的第二时钟;而本实施例中可以通过第二输入端向数字控制振荡器输入包含目标频率和/或相位信息的数字控制字,与该第二输入端连接的动态相位计算和时钟沿控制模块可以从该第二输入端接收上述数字控制字,以及从上述的输出端接收第二时钟,并根据所述数字控制字及第二时钟生成上述的控制信号以发送至相位调节模块中用于调节第一时钟。其中,优选的,当数字控制振荡器处于初始条件,也即上电启动时,相位调节模块根据预设的控制指令,调节接收到的第一时钟的相位以生成第二时钟。其中,优选地,所述第一时钟与所述第二时钟可以具有相同或者不同的频率。
应当理解的,本实施例以及本发明其他实施例中所提及的术语“第一时钟”指代未从数字控制振荡器输出的时钟,而术语“第二时钟”则指代从数字控制振荡器中输出的时钟。基于本实施例所提供的数字控制振荡器,“第一时钟”可以被累次、叠加地调节,而“第二时钟”则可以是任何一次调节“第一时钟”得到的时钟中的任何一个。在本发明的一些实施例中,也有存在使用“第二时钟”表示“第一时钟”的情况,本领域的技术人员完全可以根据具体实施例的描述进行区分。
基于上述实施例,可以看出,发明所提供的数字控制振荡器可以实现,基于可控的数字控制字以及反馈的第二时钟,对非多相位时钟进行多次可控地相位调节,得到符合需求的目标时钟。从而,减少承载数字控制振荡器的芯片所负载的计算工作量,降低了芯片的功耗,进一步可以减小对芯片的面积要求,降低了芯片的设计和制造成本。
在一些实施例中,数字控制振荡器中的动态相位计算和时钟沿控制模块还用于,读取第二时钟中的最近一次时钟沿的第一位置信息,并根据该第一位置信息及数字控制字计算下一次时钟沿的第二位置信息,并生成包含该第二位置信息的控制信号。这里的最近一次时钟沿指的是在数字控制振荡器的本次时钟相位调节之前,产生的第二时钟的时钟沿。时钟沿指由于数字时钟信号的电平跳变产生的信号状态,包括上升沿,表示时钟信号从低电平跳变到高电平;下降沿,表示时钟信号从高电平跳变到低电平,因此这里的最近一次时钟沿可以是最近一次上升沿,也可以是最近一次下降沿。数字控制字可以为所需求的时钟的时钟频率控制字,可以根据实际需求定义为整数或者小数格式。
在符合本发明的一具体实施方式中,还可以设定数字控制振荡器的精度控制参数为M,该精度控制参数M可以是本领域技术人员根据实际应用环境而设定的,则数字振荡器所产生的时钟的最小周期因子为相位步长P,其取决于精度控制参数M及所输入的第一时钟的频率,也即P=1/(M*Fin),则第二时钟的周期Tout=P*DCW,若设定最近一次时钟沿的第一位置信息为edge(n),下一次时钟沿的第二位置信息为edge(n+1),则edge(n+1)=edge(n)+K*P*DCW,其中K为常数,该K为根据实际需要,所设定数字控制振荡器的一工作参数,当K=1时,若edge(n)为上升沿位置信息,则edge(n+1)为下一个时钟周期中的上升沿位置信息,若edge(n)为下降沿位置信息,则edge(n+1)为下一个时钟周期中的下降沿位置信息;当K等于一小数时,若edge(n)为上升沿位置信息,则edge(n+1)为同一时钟周期中的下降沿位置信息(edge’(n)),若edge(n)为下降沿位置信息,则edge(n+1)为下一时钟周期中的上升沿位置信息。基于上述策略,本发明数字控制振荡器中的动态相位计算和时钟沿控制模块,可以从输出端接收到的第二时钟中计算得到最近一次时钟沿的第一位置信息edge(n),并从第二输入端接收到数字控制字,计算得到下次时钟沿的位置信息edge(n+1),从而得到具有需求的频率和相位的时钟信号。
为了更好的理解本发明上述技术方案的实现方式,此处还提供一些更具体的实施例,例如,可以设置数字控制振荡器的精度控制参数M=32,工作参数K=1,第一时钟的频率Fin=1Ghz,此时,数字控制振荡器所产生时钟的相位步长P=1/(M*Fin)=0.03125ns,则当输入一数字控制字DCW=40时,数字控制振荡器所产生的第二时钟的时钟周期Tout=1.25ns,时钟频率Fout=1/Tout=800Mhz,可以用于要求时钟频率为800Mhz的任何场景中。应当理解的,本领域技术人员根据实际需求,可以设置精度控制参数M和数字控制字可以是任何满足实际需求的数值,例如M=1000、1000、80、40、32、30、20、10、1、0.8、0.4、0.2、0.01、0.001等等,DCW=100、80、40、20.5、9、3、1、0.5、0.01等等。
在一些实施例中,数字控制振荡器中的动态相位计算和时钟沿控制模块还用于,读取第二时钟中的最近一次时钟沿的上升沿位置信息,并根据该上升沿位置信息及数字控制字计算下一次时钟沿的上升沿位置信息,并生成包含上升沿位置信息的控制信号;而相位调剂模块还用于,调节第一时钟的相位在上述上升沿位置信息所对应的上升沿位置发生第二时钟的上升沿,以及根据预设的信号延时策略及上升沿位置信息,计算下降沿位置信息,并调节第一时钟的相位在上述下降沿位置信息所对应的下降沿位置发生第二时钟的下降沿。
例如,参阅图9,最近一次时钟沿的上升沿的位置信息为edge(n),接收到的数字控制字为DCW,那么下一次时钟沿的上升沿位置信息可以是edge(n+1)=edge(n)+K*DCW*P,此时K=1,edge(n+1)始终为下一个时钟周期中的上升沿的位置信息,也即本实施例中不再计算下降沿的位置信息。本实施例中,无需计算下降沿的位置信息,而是可以根据信号延时策略进行推算,减少了动态相位计算和时钟沿控制模块的工作量,降低了设计和制造成本。
在一些实施例中,数字控制振荡器处于初始条件时,相位调节模块用于,根据预设的第一次时钟沿位置的位置信息,在第一次时钟沿位置发生第二时钟的时钟沿,并通过输出端输出所述第二时钟。从而可以启动数字控制振荡器进入动态地、循环地相位调整,以得到符合频率和/或相位要求的时钟信号。
在一些实施例中,数字控制振荡器中还包括输出级,该输出级与上述的输出端连接,该输出级可以对由所述输出端输出的第二时钟进行整形处理,以得到具有满足应用需求的波形的时钟信号,从而可以提高所产生的时钟信号的适用领域和适用范围。优选地,本实施例中的输出级可以是能够实现上述功能的任意输出级电路。
在一些实施例中,数字控制振荡器的相位调节模块中可以包括电流模相位调整单元或者电压模相位调整单元,优选地,参阅图2和图3,该电流模相位调节单元或者电压模相位调节单元可以为电流模相位调节电路或者电压模相位调节电路,基于此,本实施例可以通过电流或者电压调节以实现对时钟信号的相位的调节。
参阅图4,在一些实施例中,数字控制振荡器中还包括时钟调节模块,优选的,该时钟调节模块包括锁相环、时钟分频模块或者时钟倍频模块,该时钟调节模块连接于上述的第一输入端,从而在输入至第一输入端之前,由时钟产生装置产生的原始时钟首先输入该时钟调节模块,该时钟调节模块通过调节上述原始时钟的频率,得到具有需求频率的第一时钟,该第一时钟将通过第一输入端输入相位调节模块以被后续相位调节使用。
参阅图5,在一些实施例中,数字控制振荡器中还包括校准模块,该校准模块连接于数字控制振荡器的输出端与相位调节模块之间,可以接收一校准时钟和数字控制振荡器产生的第二时钟,通过对比校准时钟和第二时钟,判断数字控制振荡器产生的第二时钟是否存在相位误差,并根据比较结果生成相位调整策略,以通知相位调节模块调整所述第二时钟。可以是优选地,当比较结果显示第二时钟与标准时钟之间存在相位差,且该相位差不大于一阈值,则可忽略该相位差,认为第二时钟不存在相位误差;当第二时钟与标准时钟之间存在相位差大于这一阈值,则认为第二时钟存在相位误差,该情况下,校准模块根据第二时钟与标准时钟之间地相位差生成相位调整策略,该相位调整策略可以使得相位调节模块可以根据该相位调整策略调整第一时钟,以得到消除了相位误差的第二时钟。
在一些实施例中,上述的校准模块包括测量单元和连接于该测量单元的校准单元,其中测量单元还连接于数字控制振荡器的输出端,从而测量单元可以接收数字控制振荡器产生的第二时钟以及一校准时钟,测量单元可以通过对比校准时钟和第二时钟,判断第二时钟是否存在相位误差;校准单元还连接于数字控制振荡器的相位调节模块,校准单元可以根据测量单元的比较结果,生成相位调整策略,该相位调整策略可以使得相位调节模块可以根据该相位调整策略调整第一时钟,以得到消除了相位误差的第二时钟。
在一些实施例中,其中的相位调整策略为包括至少一个与第二时钟的时钟信息对应的调整策略的误差查找表,这种情况下,上述的校准模块还包括查找表单元,该查找表单元可以根据相位校准单元生成的相位调整策略及与该相位调整策略相对应的第二时钟的时钟信息生成误差查找表,并可以将该误差查找表发送至相位调节模块。而,当相位调节模块中存储有该误差查找表,且当相位调节模块调节第一时钟得到第二时钟时,相位调节模块将根据第二时钟的时钟信息在该误差查找表中检索,判断该第二时钟是否存在相位误差,且可以根据从该误差查找表中检索到的对应调整策略,再次调整其中的第一时钟,得到消除了相位误差的第二时钟。优选地,数字控制振荡器中的相位调节模块中还包括存储单元、检索单元和调节单元,其中的存储单元可以存储所述误差查找表,检索单元可以根据第二时钟的时钟信息从误差查找表中检索对应的调整策略,调节单元可以根据检索单元检索到的调整策略调整第二时钟以得到消除了相位误差的第二时钟。
在一些实施例中,上述各实施例中的数字控制振荡器,可以应用于锁相环中,这种情况下,该锁相环连接于数字控制振荡器的输出端及所述第二输入端,该锁相环可以实现根据数字控制振荡器产生的第二时钟以及接收到的,如由固定频率和相位的时钟源发出的参考时钟生成相应的数字控制字,该数字控制字反映了要求的时钟频率和/或相位,输入到数字控制振荡器,可以根据上述各实施例中的方法实现控制数字控制振荡器产生符合频率和/或相位要求的第二时钟信号。可见,本发明所提供的数字控制振荡器,可以在应用中,实现根据具体应用动态产生具体时钟信号,应用灵活,成本可控。
参阅图6,在一些实施例中,上述的锁相环可以是包括数字鉴频鉴相器、数字滤波器和数字分频器的数字锁相环,其中的数字分频器连接于数字鉴频鉴相器和数字控制振荡器的输出端,该数字分频器根据输出端输出的第二时钟生成反馈时钟;而数字鉴频鉴相器还连接于上述数字滤波器,该数字鉴频鉴相器接收参考时钟及上述的反馈时钟,并计算反馈时钟与参考时钟的频率和/或相位差,以将计算得到的频率和/或相位差发送至数字滤波器,数字滤波器还连接于数字控制振荡器的第二输入端,因此可以根据接收到的频率和/或相位差生成一数字控制字,以发送至第二输入端,实现控制数字控制振荡器产生符合频率和/或相位需求的第二时钟信号。
参阅图7,在一些实施例中,上述的锁相环可以是包括鉴频鉴相器、模拟滤波器、数模模拟数字转换器和分频器的数模混合锁相环,其中的分频器连接于鉴频鉴相器和数字控制振荡器的输出端,可以根据输出端输出的第二时钟生成反馈时钟;上述的鉴频鉴相器还连接于模拟滤波器,可以接收参考时钟及反馈时钟,并计算得到反馈时钟与参考时钟的频率和/或相位差,以将该频率和/或相位差发送至模拟滤波器,该模拟滤波器还连接于模拟数字转换器,可以对上述频率和/或相位差进行滤波处理,而该模拟数字转换器还连接于数字控制振荡器的第二输入端,其可以根据经滤波处理后的频率和/或相位差生成一数字控制字,以发送至第二输入端,实现控制数字控制振荡器产生符合频率和/或相位需求的第二时钟信号。
本发明的另一方面,还提供一种基于数字控制振荡器的时钟产生方法,该方法可以应用于上述各实施例中所描述的数字控制振荡器。参阅图8,其为符合本发明一优选实施例的时钟产生方法的流程示意图,从图中可以看出,本实施例的时钟产生方法包括以下步骤:
-相位调节模块从第一输入端接收第一时钟,根据控制信号调节所述第一时钟得到第二时钟;
-动态相位计算和时钟沿控制模块从第二输入端接收数字控制字;
-所述动态相位计算和时钟沿控制模块从输出端接收所述第二时钟;
-所述动态相位计算和时钟沿控制模块根据所述数字控制字及所述第二时钟生成控制信号,并发送至所述相位调节模块;
-所述相位调节模块根据所述控制信号,调节所述第一时钟的相位以得到第二时钟;
-通过所述输出端输出所述第二时钟。
其中的第一时钟为非多相的时钟,可以优选为差分时钟。
在一些实施中,所述动态相位计算和时钟沿控制模块根据所述数字控制字及所述第二时钟生成控制信号的步骤包括:
-所述动态相位计算和时钟沿控制模块读取所述第二时钟中的最近一次时钟沿的第一位置信息;
-所述动态相位计算和时钟沿控制模块根据所述第一位置信息及所述数字控制字计算下一次时钟沿的第二位置信息,并生成包含所述第二位置信息的控制信号。
这里的最近一次时钟沿指的是在数字控制振荡器的本次时钟相位调节之前,产生的第二时钟的时钟沿。时钟沿指由于数字时钟信号的电平跳变产生的信号状态,包括上升沿,表示时钟信号从低电平跳变到高电平;下降沿,表示时钟信号从高电平跳变到低电平,因此这里的最近一次时钟沿可以是最近一次上升沿,也可以是最近一次下降沿。数字控制字为所需求的时钟的时钟频率控制字,可以根据实际需求定义为整数或者小数格式。关于本实施例中动态相位计算和时钟沿控制模块的具体工作原理及具体实现方式的示例可参见关于数字控制振荡器部分的详细描述,这里不在赘述。
在一些实施例中,所述动态相位计算和时钟沿控制模块根据所述数字控制字及所述第二时钟生成控制信号,所述相位调节模块根据所述控制信号,调节所述第一时钟的相位以得到第二时钟的步骤包括:
-所述动态相位计算和时钟沿控制模块读取所述第二时钟中的最近一次时钟沿的上升沿位置信息,并根据所述上升沿位置信息及所述数字控制字计算下一次时钟沿的上升沿位置信息,并生成包含所述上升沿位置信息的控制信号;
-所述相位调节模块根据所述控制信号,调节所述第一时钟的相位在所述上升沿位置信息所对应的上升沿位置发生第二时钟的上升沿;
-所述相位调节模块还根据预设的信号延时策略及所述上升沿位置信息,计算下降沿位置信息,并调节所述第一时钟的相位在所述下降沿位置信息所对应的下降沿位置发生第二时钟的下降沿。
关于本实施例中动态相位计算和时钟沿控制模块的具体工作原理及具体实现方式的示例可参见关于数字控制振荡器部分的详细描述,这里不在赘述。
在一些实施例中,所述数字控制振荡器处于初始条件时,所述相位调节模块根据预设的第一次时钟沿位置的位置信息,在所述第一次时钟沿位置发生第二时钟的时钟沿,并通过所述输出端输出所述第二时钟。从而可以启动数字控制振荡器进入动态地、循环地相位调整,以得到符合频率和/或相位要求的时钟信号。
在一些实施例中,时钟产生方法中还包括步骤使用输出级接收从所述输出端输出的第二时钟,并对所述第二时钟进行整形处理,以得到具有满足应用需求的波形的时钟信号,从而可以提高所产生的时钟信号的适用领域和适用范围。
在一些实施例中,所应用的数字控制振荡器中的相位调节模块中包括电流模相位调整单元或者电压模相位调整单元,可以通过电流或者电压调节实现对时钟信号的相位的调节。
在一些实施例中,时钟产生方法中还包括步骤,使用时钟调节模块接收并调节原始时钟的频率,以生成满足应用需求的所述第一时钟并通过所述第一输入端输入所述相位调节模块。优选地,该时钟调节模块可以包括锁相环、时钟分频模块或者时钟倍频模块。
参阅图10,在一些实施例中,时钟产生方法中还包括步骤,使用校准模块接收校准时钟和第二时钟,通过对比所述校准时钟和所述第二时钟,以判断所述第二时钟是否存在相位误差,并根据比较结果生成相位调整策略,以通知所述相位调节模块调整所述第二时钟。可以是优选地,当比较结果显示第二时钟与标准时钟之间存在相位差,且该相位差不大于一阈值,则可忽略该相位差,认为第二时钟不存在相位误差;当第二时钟与标准时钟之间存在相位差大于这一阈值,则认为第二时钟存在相位误差,该情况下,校准模块根据第二时钟与标准时钟之间地相位差生成相位调整策略,该相位调整策略可以使得相位调节模块可以根据该相位调整策略调整第一时钟,以得到消除了相位误差的第二时钟。
在一些实施例中,所述相位调整策略为包括至少一个与第二时钟的时钟信息对应的调整策略的误差查找表,基于此,若所述相位调节模块中存储有所述误差查找表,所述相位调节模块可以根据所述第二时钟的时钟信息从所述误差查找表中检索对应的调整策略,并根据所述调整策略再次调整所述第二时钟以得到消除相位误差的第二时钟。
参阅图11,其为一符合本发明一优选实施例的时钟校准方法的流程示意图,从图中可以看出,在一些实施例中,时钟校准方法还可以包括以下步骤:
S001:校准模块获取第二时钟及校准时钟;
S002:获取并记录所述第二时钟的时钟信息,查询是否以遍历所有待校准的第二时钟;
S003:当以遍历所有待校准的第二时钟,生成误差查找表;
当未遍历所有待校准的第二时钟,执行步骤S004;
S004:比较所述校准时钟与所述第二时钟,判断所述第二时钟是否存在相位误差;
S005:当所述第二时钟不存在相位误差时,进行步骤S001;
当所述第二时钟存在相位误差时,生成调整策略发送至所述相位调节模块,记录并关联所述调整策略及所述第二时钟信息,
S006:获取所述相位调节模块根据所述调整策略调整后的第二时钟,
S007:比较所述校准时钟与调整后的第二时钟,判断所述调整后的第二时钟是否存在相位误差,
S008:当所述调整后的第二时钟不存在相位误差时,存储所记录的与所述第二时钟信息关联的所述调整策略,并执行步骤S001;
当所述调整后的第二时钟存在相位误差时,更新所述调整策略并发送至所述相位调节模块,并更新记录与所述第二时钟信息关联的所述调整策略,并执行步骤S006。
基于上述实施例,可以看出,本实施所提供的校准方法还可以实现对数字控制振荡器所产生的全部时钟信号进行预先校准,并生成误差查找表,以便存储于数字控制振荡器的相位调节模块中,从而,在运行中,相位调节模块可以实时对产生的第二时钟进行校准并调整,以使数字控制振荡器的第二时钟无相位误差,满足实际应用需求。
在一些实施例中,当所述第二时钟或者所述调整后的第二时钟与所述标准时钟比较存在相位差,则当所述相位差不大于阈值时,判断为所述第二时钟或者所述调整后的第二时钟不存在相位误差,当所述相位差大于阈值时,判断为所述第二时钟或者所述调整后的第二时钟存在相位误差。这里的阈值可以根据实际应用需求进行调整,以满足不同应用中对于时钟精度的不同需求。
应当注意的是,本发明的实施例有较佳的实施性,且并非对本发明作任何形式的限制,任何熟悉该领域的技术人员可能利用上述揭示的技术内容变更或修饰为等同的有效实施例,但凡未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何修改或等同变化及修饰,均仍属于本发明技术方案的范围内。
Claims (26)
1.一种数字控制振荡器,包括第一输入端、第二输入端和输出端,其特征在于,还包括相位调节模块和动态相位计算和时钟沿控制模块,其中
所述相位调节模块与所述第一输入端和所述输出端连接,用于接收从所述第一输入端输入的第一时钟,还用于
根据所述动态相位计算和时钟沿控制模块生成的控制信号调节所述第一时钟的相位以得到第二时钟,并通过所述输出端输出所述第二时钟,
所述动态相位计算和时钟沿控制模块与所述第二输入端和所述输出端连接,用于接收从所述第二输入端输入的数字控制字,和从所述输出端输出的第二时钟,还用于根据所述数字控制字和所述第二时钟生成所述控制信号发送至所述相位调节模块。
2.如权利要求1所述的数字控制振荡器,其特征在于,
所述动态相位计算和时钟沿控制模块还用于,读取所述第二时钟中的最近一次时钟沿的第一位置信息,并根据所述第一位置信息及所述数字控制字计算下一次时钟沿的第二位置信息,并生成包含所述第二位置信息的控制信号。
3.如权利要求1所述的数字控制振荡器,其特征在于,
所述动态相位计算和时钟沿控制模块还用于,读取所述第二时钟中的最近一次时钟沿的上升沿位置信息,并根据所述上升沿位置信息及所述数字控制字计算下一次时钟沿的上升沿位置信息,并生成包含所述上升沿位置信息的控制信号,
所述相位调节模块还用于,调节所述第一时钟的相位在所述上升沿位置信息所对应的上升沿位置发生第二时钟的上升沿,以及根据预设的信号延时策略及所述上升沿位置信息,计算下降沿位置信息,并调节所述第一时钟的相位在所述下降沿位置信息所对应的下降沿位置发生第二时钟的下降沿。
4.如权利要求1所述的数字控制振荡器,其特征在于,
所述数字控制振荡器处于初始条件时,
所述相位调节模块用于,根据预设的第一次时钟沿位置的位置信息,在所述第一次时钟沿位置发生第二时钟的时钟沿,并通过所述输出端输出所述第二时钟。
5.如权利要求1所述的数字控制振荡器,其特征在于,还包括
输出级,所述输出级与所述输出端连接,用于对由所述输出端输出的第二时钟进行整形处理。
6.如权利要求1所述的数字控制振荡器,其特征在于,
所述相位调节模块中包括电流模相位调整单元或者电压模相位调整单元。
7.如权利要求1所述的数字控制振荡器,其特征在于,还包括
时钟调节模块,所述时钟调节模块连接于所述第一输入端,用于接收并调节原始时钟的频率,以生成所述第一时钟并通过所述第一输入端输入所述相位调节模块。
8.如权利要求7所述的数字控制振荡器,其特征在于,
所述时钟调节模块包括锁相环、时钟分频模块或者时钟倍频模块。
9.如权利要求1所述的数字控制振荡器,其特征在于,还包括
校准模块,
所述校准模块连接于所述数字控制振荡器的输出端与相位调节模块之间,用于接收校准时钟和第二时钟,通过对比所述校准时钟和所述第二时钟,以判断所述第二时钟是否存在相位误差,并根据比较结果生成相位调整策略,以通知所述相位调节模块调整所述第二时钟。
10.如权利要求9所述的数字控制振荡器,其特征在于,
所述校准模块包括测量单元和连接于所述测量单元的校准单元,其中
所述测量单元还连接于所述输出端,用于接收所述校准时钟和所述第二时钟,通过对比所述校准时钟和所述第二时钟,以判断所述第二时钟是否存在相位误差,所述校准单元还连接于所述相位调节模块,用于根据所述测量单元的比较结果,生成相位调整策略发送至所述相位调节模块。
11.如权利要求9所述的数字控制振荡器,其特征在于,
所述相位调整策略为包括至少一个与第二时钟的时钟信息对应的调整策略的误差查找表,
所述校准模块还包括查找表单元,用于根据所述相位调整策略及与所述相位调整策略相对应的所述第二时钟的时钟信息生成误差查找表,并发送至相位调节模块,所述相位调节模块中包括存储单元、检索单元和调节单元,
所述存储单元用于存储所述误差查找表,
所述检索单元用于根据所述第二时钟的时钟信息从所述误差查找表中检索对应的调整策略,
所述调节单元用于根据所述调整策略调整所述第二时钟。
12.如权利要求1-11任一所述的数字控制振荡器,其特征在于,所述数字控制振荡器应用于锁相环,
所述锁相环连接于所述输出端及所述第二输入端,所述锁相环根据所述第二时钟及参考时钟生成所述数字控制字。
13.如权利要求12所述的数字控制振荡器,其特征在于,
所述锁相环为包括数字鉴频鉴相器、数字滤波器和数字分频器的数字锁相环,其中所述数字分频器连接于所述数字鉴频鉴相器和所述输出端,用于根据所述输出端输出的第二时钟生成反馈时钟,
所述数字鉴频鉴相器还连接于所述数字滤波器,用于接收参考时钟及所述反馈时钟,并计算所述反馈时钟与所述参考时钟的频率和/或相位差,以发送至所述数字滤波器,所述数字滤波器还连接于所述第二输入端,用于根据所述频率和/或相位差生成所述数字控制字,以发送至第二输入端。
14.如权利要求12所述的数字控制振荡器,其特征在于,
所述锁相环为包括鉴频鉴相器、模拟滤波器、模拟数字转换器和分频器的数模混合锁相环,其中
所述分频器连接于所述鉴频鉴相器和所述输出端,用于根据所述输出端输出的第二时钟生成反馈时钟,
所述鉴频鉴相器还连接于所述模拟滤波器,用于接收参考时钟及所述反馈时钟,并计算所述反馈时钟与所述参考时钟的频率和/或相位差,以发送至所述模拟滤波器,所述模拟滤波器还连接于所述模拟数字转换器,用于对所述频率和/或相位差进行滤波处理,
所述模拟数字转换器还连接于所述第二输入端,用于根据所述频率和/或相位差生成数字控制字,以发送至第二输入端。
15.一种基于数字控制振荡器的时钟产生方法,其特征在于,包括以下步骤:
相位调节模块从第一输入端接收第一时钟,根据控制信号调节所述第一时钟得到第二时钟;
动态相位计算和时钟沿控制模块从第二输入端接收数字控制字;
所述动态相位计算和时钟沿控制模块从输出端接收所述第二时钟;
所述动态相位计算和时钟沿控制模块根据所述数字控制字及所述第二时钟生成控制信号,并发送至所述相位调节模块;
所述相位调节模块根据所述控制信号,调节所述第一时钟的相位以得到第二时钟;通过所述输出端输出所述第二时钟。
16.如权利要求15所述的时钟产生方法,其特征在于,
所述动态相位计算和时钟沿控制模块根据所述数字控制字及所述第二时钟生成控制信号的步骤包括:
所述动态相位计算和时钟沿控制模块读取所述第二时钟中的最近一次时钟沿的第一位置信息,并根据所述第一位置信息及所述数字控制字计算下一次时钟沿的第二位置信息,并生成包含所述第二位置信息的控制信号。
17.如权利要求15所述的时钟产生方法,其特征在于,
所述动态相位计算和时钟沿控制模块根据所述数字控制字及所述第二时钟生成控制信号,所述相位调节模块根据所述控制信号,调节所述第一时钟的相位以得到第二时钟的步骤包括,
所述动态相位计算和时钟沿控制模块读取所述第二时钟中的最近一次时钟沿的上升沿位置信息,并根据所述上升沿位置信息及所述数字控制字计算下一次时钟沿的上升沿位置信息,并生成包含所述上升沿位置信息的控制信号,
所述相位调节模块根据所述控制信号,调节所述第一时钟的相位在所述上升沿位置信息所对应的上升沿位置发生第二时钟的上升沿,
所述相位调节模块还根据预设的信号延时策略及所述上升沿位置信息,计算下降沿位置信息,并调节所述第一时钟的相位在所述下降沿位置信息所对应的下降沿位置发生第二时钟的下降沿。
18.如权利要求15所述的时钟产生方法,其特征在于,
所述数字控制振荡器处于初始条件时,
所述相位调节模块根据预设的第一次时钟沿位置的位置信息,在所述第一次时钟沿位置发生第二时钟的时钟沿,并通过所述输出端输出所述第二时钟。
19.如权利要求15所述的时钟产生方法,其特征在于,还包括
输出级接收从所述输出端输出的第二时钟,并对所述第二时钟进行整形处理。
20.如权利要求15所述的时钟产生方法,其特征在于,还包括
所述相位调节模块中包括电流模相位调整单元或者电压模相位调整单元,通过电流或者电压调节实现对时钟信号的相位的调节。
21.如权利要求15所述的时钟产生方法,其特征在于,还包括
时钟调节模块接收并调节原始时钟的频率,以生成所述第一时钟并通过所述第一输入端输入所述相位调节模块。
22.如权利要求15所述的时钟产生方法,其特征在于,
所述时钟调节模块包括锁相环、时钟分频模块或者时钟倍频模块。
23.如权利要求15所述的时钟产生方法,其特征在于,还包括如下的时钟校准步骤:
校准模块接收校准时钟和第二时钟,通过对比所述校准时钟和所述第二时钟,以判断所述第二时钟是否存在相位误差,并根据比较结果生成相位调整策略,以通知所述相位调节模块调整所述第二时钟。
24.如权利要求23所述的时钟产生方法,其特征在于,
所述相位调整策略为包括至少一个与第二时钟的时钟信息对应的调整策略的误差查找表,
所述相位调节模块中存储有所述误差查找表,
所述相位调节模块根据所述第二时钟的时钟信息从所述误差查找表中检索对应的调整策略,
所述相位调节模块还根据所述调整策略调整所述第二时钟。
25.如权利要求23所述的时钟产生方法,其特征在于,所述时钟校准,包括以下步骤:
S001:校准模块获取第二时钟及校准时钟,
S002:获取并记录所述第二时钟的时钟信息,查询是否以遍历所有待校准的第二时钟,
S003:当已遍历所有待校准的第二时钟,生成误差查找表;
当未遍历所有待校准的第二时钟,执行步骤S004,
S004:比较所述校准时钟与所述第二时钟,判断所述第二时钟是否存在相位误差,
S005:当所述第二时钟不存在相位误差时,进行步骤S001,
当所述第二时钟存在相位误差时,生成调整策略发送至所述相位调节模块,记录并关联所述调整策略及所述第二时钟信息,
S006:获取所述相位调节模块根据所述调整策略调整后的第二时钟,
S007:比较所述校准时钟与调整后的第二时钟,判断所述调整后的第二时钟是否存在相位误差,
S008:当所述调整后的第二时钟不存在相位误差时,存储所记录的与所述第二时钟信息关联的所述调整策略,并执行步骤S001;
当所述调整后的第二时钟存在相位误差时,更新所述调整策略并发送至所述相位调节模块,并更新记录与所述第二时钟信息关联的所述调整策略,并执行步骤S006。
26.如权利要求23所述的时钟产生方法,其特征在于,
当所述第二时钟或者所述调整后的第二时钟与所述标准时钟比较存在相位差,则当所述相位差不大于阈值时,判断为所述第二时钟或者所述调整后的第二时钟不存在相位误差,
当所述相位差大于阈值时,判断为所述第二时钟或者所述调整后的第二时钟存在相位误差。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202110863813 | 2021-07-29 | ||
CN2021108638133 | 2021-07-29 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN113783553A true CN113783553A (zh) | 2021-12-10 |
Family
ID=78844428
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202111084728.3A Pending CN113783553A (zh) | 2021-07-29 | 2021-09-16 | 一种基于动态相位选择的数字控制振荡器及其时钟产生方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN113783553A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118677459A (zh) * | 2024-08-22 | 2024-09-20 | 成都电科星拓科技有限公司 | 校正adpll中dco步长的方法 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006029511A1 (en) * | 2004-09-13 | 2006-03-23 | Nortel Networks Limited | Method and apparatus for synchronizing internal state of frequency generators on a communications network |
KR20100047983A (ko) * | 2008-10-30 | 2010-05-11 | 포항공과대학교 산학협력단 | 동작영역이 넓은 디지털제어발진기 |
WO2015038166A1 (en) * | 2013-09-16 | 2015-03-19 | Entropic Communications, Inc. | Digitally controlled oscillator |
CN105743496A (zh) * | 2016-01-28 | 2016-07-06 | 南京邮电大学 | 一种工作在近阈值电源电压下的数控振荡器 |
CN108270437A (zh) * | 2017-01-04 | 2018-07-10 | 京东方科技集团股份有限公司 | 数控振荡器和基于数控振荡器的全数字锁频环和锁相环 |
US20190199358A1 (en) * | 2017-12-26 | 2019-06-27 | Intel Corporation | Phase and frequency digital synchronizer |
-
2021
- 2021-09-16 CN CN202111084728.3A patent/CN113783553A/zh active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2006029511A1 (en) * | 2004-09-13 | 2006-03-23 | Nortel Networks Limited | Method and apparatus for synchronizing internal state of frequency generators on a communications network |
KR20100047983A (ko) * | 2008-10-30 | 2010-05-11 | 포항공과대학교 산학협력단 | 동작영역이 넓은 디지털제어발진기 |
WO2015038166A1 (en) * | 2013-09-16 | 2015-03-19 | Entropic Communications, Inc. | Digitally controlled oscillator |
CN105743496A (zh) * | 2016-01-28 | 2016-07-06 | 南京邮电大学 | 一种工作在近阈值电源电压下的数控振荡器 |
CN108270437A (zh) * | 2017-01-04 | 2018-07-10 | 京东方科技集团股份有限公司 | 数控振荡器和基于数控振荡器的全数字锁频环和锁相环 |
US20190199358A1 (en) * | 2017-12-26 | 2019-06-27 | Intel Corporation | Phase and frequency digital synchronizer |
Non-Patent Citations (2)
Title |
---|
R.B. STASZEWSKI ET AL.: "Digitally controlled oscillator (DCO)-based architecture for RF frequency synthesis in a deep-submicrometer CMOS Process", IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS II: ANALOG AND DIGITAL SIGNAL PROCESSING, vol. 50, no. 11, 30 November 2003 (2003-11-30), pages 815 - 828, XP011103647, DOI: 10.1109/TCSII.2003.819128 * |
徐盼盼;张朝杰;娄延年;徐九凌;: "基于FPGA的全数字时钟生成方法", 浙江大学学报(工学版), no. 12, 31 December 2017 (2017-12-31), pages 49 - 55 * |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN118677459A (zh) * | 2024-08-22 | 2024-09-20 | 成都电科星拓科技有限公司 | 校正adpll中dco步长的方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5694696B2 (ja) | 周波数シンセサイザ装置及び変調周波数変位調整方法 | |
US5182528A (en) | Frequency synthesizer having microcomputer supplying analog and digital control signals to VCO | |
US8571161B2 (en) | Electronic device for generating a fractional frequency | |
US20110059704A1 (en) | Transmitter and semiconductor integrated circuit available for it | |
CN105959003A (zh) | 数字分频锁相环 | |
US10236898B2 (en) | Digital synthesizer, communication unit and method therefor | |
CN105827238B (zh) | 校准双端口锁相环路的系统及方法 | |
US7587180B2 (en) | FM modulator | |
US20170373638A1 (en) | Temperature-compensated crystal oscillator based on digital circuit | |
US6429796B1 (en) | Method and device for spectrally pure, programmable signal generation | |
CN101783680B (zh) | 频率综合器及其校准方法 | |
US6104252A (en) | Circuit for automatic frequency control using a reciprocal direct digital synthesis | |
CN113783553A (zh) | 一种基于动态相位选择的数字控制振荡器及其时钟产生方法 | |
WO2002097989A1 (en) | Method for estimating crystal coefficient values for a signal generator | |
EP1657812A1 (en) | Wide band modulation pll and modulation factor adjustment method thereof | |
CN114421977B (zh) | 一种通信设备用晶体振荡器频率的快速校准装置和方法 | |
US8674780B2 (en) | Oscillator with frequency adjustment | |
CN107276581B (zh) | 一种晶体振荡器的步进温度补偿方法 | |
CN110754041A (zh) | 用于校准数字到时间转换器的相位非线性的方法和系统 | |
WO2010043932A1 (en) | Temperature compensation in a phase-locked loop | |
CN101488752B (zh) | 温度频率校正装置 | |
CN101388646B (zh) | 逐次逼近型温度频率校正方法和装置 | |
CN101488751B (zh) | 温度频率校正装置的测量系统和方法 | |
JP2880971B2 (ja) | 周波数安定化回路 | |
WO2010036376A1 (en) | Temperature compensation method and apparatus for an output frequency signal based on successive approximation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination |