CN113781950B - 一种新型栅极驱动电路及驱动方法 - Google Patents

Abstract

本发明涉及栅极驱动电路技术领域，具体的说是一种新型栅极驱动电路及驱动方法，该新型栅极驱动电路包括第一开关元件、第二开关元件、第三开关元件、第四开关元件、第五开关元件、第六开关元件、第七开关元件、第八开关元件、第九开关元件、第十开关元件、第十一开关元件、第十二开关元件和第十三开关元件，所述第一开关元件包括第一通路端、第二通路端和第一控制端，所述第一通路端与向前信号相连，所述第二通路端与本级栅极驱动信号相连，所述第一控制端与前四级栅极驱动信号相连。本发明采用一种新型栅极驱动电路设计，可改善LongH模式下的横纹现象，获得更良好的显示效果。

Description

一种新型栅极驱动电路及驱动方法

技术领域

本发明涉及栅极驱动电路技术领域，具体为一种新型栅极驱动电路及驱动方法。

背景技术

随着社会的发展和进步，人们对显示设备体验需求进一步提高，因此相比传统的外挂式显示触控模组,内嵌式显示触控模组以其可降低模组成本低，减小模组厚度，提高模组亮度，触控精度更好等优点逐渐走进大众视野，获得人们青睐，而在内嵌式显示触控模组在驱动上，触控模式又可分为LongV模式和LongH模式，前者是在1帧内完成显示后再做触控侦测，显示和触控的时序控制不干扰，后者相比前者，因其在1帧内可多次侦测触控，所以拥有更好触控报点率，以达到更精确，灵敏的触控响应，但缺点是会压缩显示的时间，且因其在触控识别时间会在显示时间中间进行， 所以造成显示会产生相关的横纹现象。

在现有技术中的栅极驱动电路中，如图1所示，当采用LongV触控模式时，是在显示结束后进行触控侦测，每一级的栅极驱动电路的Q点维持的VGH的时间相同，且时间较短，所以G[n]输出波形正常，G[n]输出正常下，画素充电正常，则显示正常。

在现有技术中的栅极驱动电路中，如图1所示，当采用LongH 触控模式时，若进入触控侦测时，会在某些行栅极驱动电路中进入触控模式，显示相关的CK/CKB等讯号需要进入低电位，如图2所示，即进入小坑位置，此时这些栅极驱动电路的Q仍维持在VGH准位，但因小坑时间，即Q点维持VGH的时间，远大于正常显示时Q点维持的时间，而在实际中因薄膜晶体管存在漏电，所以Q点电压会漏掉，如图1所示，会通过T7,T3器件等器件漏电，这样会导致Q点电压不足，因此，当从触控侦测时间转为显示时间时，即出小坑时，Q点需要再次升压时，但是因漏电原因，导致Q点电压从不足，影响T4开启，导致栅极输出波形电压准位不足，进而影响画素充电，导致显示上横纹效果，如图3所示。

为此，我们推出一种新型栅极驱动电路及驱动方法。

发明内容

本发明的目的在于提供一种新型栅极驱动电路及驱动方法，以解决上述背景技术中提出的问题。

为实现上述目的，本发明提供如下技术方案：一种新型栅极驱动电路，包括第一开关元件、第二开关元件、第三开关元件、第四开关元件、第五开关元件、第六开关元件、第七开关元件、第八开关元件、第九开关元件、第十开关元件、第十一开关元件、第十二开关元件和第十三开关元件。

所述第一开关元件包括第一通路端、第二通路端和第一控制端，所述第一通路端与向前信号相连，所述第二通路端与本级栅极驱动信号相连，所述第一控制端与前四级栅极驱动信号相连；

所述第二开关元件包括第三通路端、第四通路端和第二控制端，所述第三通路端与第一开关元件的第二通路端相连, 所述第四通路端与低准位相连，所述第二控制端与第一开关元件的第二通路端相连；

所述第三开关元件包括第五通路端、第六通路端和第三控制端，所述第五通路端与第二开关元件的第三通路端相连，所述第六通路端与第二开关元件的第四通路端相连，所述第三控制端与第二开关元件的第三通路端相连；

所述第四开关元件包括第七通路端、第八通路端和第四控制端，所述第七通路端与第一时钟脉冲信号相连，所述第八通路端与本级栅极驱动信号相连，所述第四控制端与第一开关元件的第二通路端相连；

所述第五开关元件包括第九通路端、第十通路端和第五控制端，所述九通路端与本级栅极驱动信号相连，所述第十通路端与第三开关元件的第六通路端相连，所述第五控制端与第二时钟脉冲信号相连；

所述第六开关元件包括第十一通路端、第十二通路端和第六控制端，所述十一通路端与第五开关元件的第九通路端相连，所述第十二通路端与第五开关元件的第十通路端相连，所述第六控制端与第二开关元件的第三通路端相连；

所述第七开关元件包括第十三通路端、第十四通路端和第七控制端，所述第十三通路端与向后信号相连，所述第十四通路端与第一开关元件的第二通路端相连，所述第七控制端与后四级栅极驱动信号相连；

所述第八开关元件包括第十五通路端、第十六通路端和第八控制端，所述第十五通路端与第六开关元件的第六控制端相连，所述第十六通路端与第五开关元件的第十通路端相连，所述第八控制端与第五开关元件的第十通路端相连；

所述第九开关元件包括第十七通路端、第十八通路端和第九控制端，所述第十七通路端第六开关元件的第六控制端相连，所述第十八通路端与第五开关元件的第十通路端相连，所述第九控制端与第八开关元件的第八控制端相连；

所述第十开关元件包括第十九通路端、第二十通路端和第十控制端，所述第十九通路端与第六开关元件的十一通路端相连，所述第二十通路端与第五开关元件的第十通路端相连，所述第十控制端与第五开关元件的第十通路端相连；

所述第十一开关元件包括第二十一通路端、第二十二通路端和第十一控制端，所述第二十一通路端与第一开关元件的第二通路端相连，所述第二十二通路端与第六开关元件的第六控制端相连，所述第十一控制端与第十一开关元件的第二十一通路端相连；

所述第十二开关元件包括第二十三通路端、第二十四通路端和第十二控制端，所述第二十三通路端与第六开关元件的第六控制端相连，所述第二十四通路端与第五开关元件的第十通路端相连，所述第十二控制端与第二开关元件的第三通路端相连；

所述第十三开关元件包括第二十五通路端、第二十六通路端和第十三控制端，所述第二十五通路端与输入讯号相连，所述第二十六通路端与第一开关元件的第二通路端相连，所述第十三控制端与第十三开关元件的第二十五通路端相连。

优选的，所述第一开关元件、第二开关元件、第三开关元件、第四开关元件、第五开关元件、第六开关元件、第七开关元件、第八开关元件、第九开关元件、第十开关元件、第十一开关元件、第十二开关元件和第十三开关元件均为薄膜晶体管。

优选的，所述第二通路端与本级栅极驱动信号之间设置有第一电容。

优选的，所述第三通路端接收第二时钟脉冲信号。

优选的，所述第八控制端接收清零信号。

优选的，所述第十控制端接收清零信号。

优选的，所述第二十一通路端接收第一时钟脉冲信号。

优选的，所述第二时钟脉冲信号为第一时钟脉冲信号的反信号。

本发明还提供了一种新型栅极驱动电路的驱动方法，具体包括以下步骤：

S1、在显示阶段，Q点处漏电时间短，对显示无影响，不需要启用第十三开关元件对Q点处进行电荷补充，因此将输入讯号设为低准位；

S2、当进入触控阶段时，Q点处漏电时间较长，需要启用第十三开关元件对Q点处进行电荷补充，所以输入讯号由低准位转高准位，此时第十三开关元件打开；

S3、然后输入讯号的高电位充至Q点，然后在整个触控阶段持续对Q点进行充电，以保持Q点电压为高准位不变；

S4、然后在从触控阶段切换为显示时，再由高转低，关闭第十三开关元件，停止对Q点充电,因输入讯号QC的持续充电，所以Q点电位不会减低，因此Q点再升压后的电压不会降低，第四开关元件可正常工作，栅极输出正常，不会影响画素充电，进而不会出现横纹问题；

S5、若有需求工作在LongV模式下，如上所述，相对LongH模式下，Q点漏电影响较低，不会出现横纹问题，因此不需要启用第十三开关元件给Q点充电，只需要将输入讯号输出为低电位，将第十三开关元件处于关断状态，这样输入讯号就不会传输至Q点，即可停用此功能。

与现有技术相比，本发明的有益效果是：本发明采用一种新型栅极驱动电路设计，可改善LongH模式下的横纹现象，获得更良好的显示效果。在显示阶段，Q点处漏电时间短，对显示无影响，不需要启用第十三开关元件对Q点处进行电荷补充，因此将输入讯号设为低准位，当进入触控阶段时，Q点处漏电时间较长，需要启用第十三开关元件对Q点处进行电荷补充，所以输入讯号由低准位L转高准位，此时第十三开关元件打开，然后输入讯号的高电位充至Q点，然后在整个触控阶段持续对Q点进行充电，以保持Q点电压为高准位不变，然后在从触控阶段切换为显示时，再由高转低，关闭第十三开关元件，停止对Q点充电,因输入讯号的持续充电，所以Q点电位不会减低，因此Q点再升压后的电压不会降低，第四开关元件可正常工作，栅极输出正常，不会影响画素充电，进而不会出现横纹问题；若有需求工作在LongV模式下，如上所述，相对LongH模式下，Q点漏电影响较低，不会出现横纹问题，因此不需要启用第十三开关元件给Q点充电，只需要将输入讯号输出为低电位，将第十三开关元件处于关断状态，这样输入讯号就不会传输至Q点，即可停用此功能。

附图说明

图1为现有技术中的栅极驱动电路示意图；

图2为现有技术中的栅极驱动时序示意图；

图3为现有技术中的显示区上的横纹位置示意图；

图4为本发明的新型栅极驱动电路示意图；

图5为本发明在LongH模式下的新型栅极驱动时序示意图；

图6为本发明在LongV模式下的新型栅极驱动时序示意图。

图中：T1、第一开关元件；T2、第二开关元件；T3、第三开关元件；T4、第四开关元件；T5、第五开关元件；T6、第六开关元件；T7、第七开关元件；T8、第八开关元件；T9、第九开关元件；T10、第十开关元件；T11、第十一开关元件；T12、第十二开关元件；T13、第十三开关元件；G[n]、本级栅极驱动信号；G[n-4]、前四级栅极驱动信号；VGL、低准位；CK、第一时钟脉冲信号；CKB、第二时钟脉冲信号；CLR、清零信号；FW、向前信号；BW、向后信号；QC、输入讯号；C1、第一电容。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

请参阅图4-6，本发明提供一种技术方案：一种新型栅极驱动电路，包括第一开关元件T1、第二开关元件T2、第三开关元件T3、第四开关元件T4、第五开关元件T5、第六开关元件T6、第七开关元件T7、第八开关元件T8、第九开关元件T9、第十开关元件T10、第十一开关元件T11、第十二开关元件T12和第十三开关元件T13，所述第一开关元件T1、第二开关元件T2、第三开关元件T3、第四开关元件T4、第五开关元件T5、第六开关元件T6、第七开关元件T7、第八开关元件T8、第九开关元件T9、第十开关元件T10、第十一开关元件T11、第十二开关元件T12和第十三开关元件T13均为薄膜晶体管。

所述第一开关元件T1包括第一通路端、第二通路端和第一控制端，所述第一通路端与向前信号FW相连，所述第二通路端与本级栅极驱动信号G[n]相连，所述第一控制端与前四级栅极驱动信号G[n-4]相连，所述第二通路端与本级栅极驱动信号G[n]之间设置有第一电容C1；

所述第二开关元件T2包括第三通路端、第四通路端和第二控制端，所述第三通路端与第一开关元件T1的第二通路端相连, 所述第四通路端与低准位VGL相连，所述第二控制端与第一开关元件T1的第二通路端相连，所述第三通路端接收第二时钟脉冲信号CKB；

所述第三开关元件T3包括第五通路端、第六通路端和第三控制端，所述第五通路端与第二开关元件T2的第三通路端相连，所述第六通路端与第二开关元件T2的第四通路端相连，所述第三控制端与第二开关元件T2的第三通路端相连；

所述第四开关元件T4包括第七通路端、第八通路端和第四控制端，所述第七通路端与第一时钟脉冲信号CK相连，所述第八通路端与本级栅极驱动信号G[n]相连，所述第四控制端与第一开关元件T1的第二通路端相连；

所述第五开关元件T5包括第九通路端、第十通路端和第五控制端，所述九通路端与本级栅极驱动信号G[n]相连，所述第十通路端与第三开关元件T3的第六通路端相连，所述第五控制端与第二时钟脉冲信号CKB相连；

所述第六开关元件T6包括第十一通路端、第十二通路端和第六控制端，所述十一通路端与第五开关元件T5的第九通路端相连，所述第十二通路端与第五开关元件T5的第十通路端相连，所述第六控制端与第二开关元件T2的第三通路端相连；

所述第七开关元件T7包括第十三通路端、第十四通路端和第七控制端，所述第十三通路端与向后信号BW相连，所述第十四通路端与第一开关元件T1的第二通路端相连，所述第七控制端与后四级栅极驱动信号G[n+4]相连；

所述第八开关元件T8包括第十五通路端、第十六通路端和第八控制端，所述第十五通路端与第六开关元件T6的第六控制端相连，所述第十六通路端与第五开关元件T5的第十通路端相连，所述第八控制端与第五开关元件T5的第十通路端相连，所述第八控制端接收清零信号CLR；

所述第九开关元件T9包括第十七通路端、第十八通路端和第九控制端，所述第十七通路端第六开关元件T6的第六控制端相连，所述第十八通路端与第五开关元件T5的第十通路端相连，所述第九控制端与第八开关元件T8的第八控制端相连；

所述第十开关元件T10包括第十九通路端、第二十通路端和第十控制端，所述第十九通路端与第六开关元件T6的十一通路端相连，所述第二十通路端与第五开关元件T5的第十通路端相连，所述第十控制端与第五开关元件T5的第十通路端相连，所述第十控制端接收清零信号CLR；

所述第十一开关元件T11包括第二十一通路端、第二十二通路端和第十一控制端，所述第二十一通路端与第一开关元件T1的第二通路端相连，所述第二十二通路端与第六开关元件T6的第六控制端相连，所述第十一控制端与第十一开关元件T11的第二十一通路端相连，所述第二十一通路端接收第一时钟脉冲信号CK；

所述第十二开关元件T12包括第二十三通路端、第二十四通路端和第十二控制端，所述第二十三通路端与第六开关元件T6的第六控制端相连，所述第二十四通路端与第五开关元件T5的第十通路端相连，所述第十二控制端与第二开关元件T2的第三通路端相连；

所述第十三开关元件T13包括第二十五通路端、第二十六通路端和第十三控制端，所述第二十五通路端与输入讯号QC相连，所述第二十六通路端与第一开关元件T1的第二通路端相连，所述第十三控制端与第十三开关元件T13的第二十五通路端相连。

具体的，所述第二时钟脉冲信号CKB为第一时钟脉冲信号CK的反信号。

本发明还提供了一种新型栅极驱动电路的驱动方法，具体包括以下步骤：

S1、在显示阶段，Q点处漏电时间短，对显示无影响，不需要启用第十三开关元件T13对Q点处进行电荷补充，因此将输入讯号QC设为低准位VGL；

S2、当进入触控阶段时，Q点处漏电时间较长，需要启用第十三开关元件T13对Q点处进行电荷补充，所以输入讯号QC由低准位VGL转高准位VGH，此时第十三开关元件T13打开；

S3、然后输入讯号QC的高电位充至Q点，然后在整个触控阶段持续对Q点进行充电，以保持Q点电压为高准位VGH不变；

S4、然后在从触控阶段切换为显示时，再由高VGH转低VGL，关闭第十三开关元件T13，停止对Q点充电,因输入讯号QC的持续充电，所以Q点电位不会减低，因此Q点再升压后的电压不会降低，第四开关元件T4可正常工作，栅极输出正常，不会影响画素充电，进而不会出现横纹问题；

S5、若有需求工作在LongV模式下，如上所述，相对LongH模式下，Q点漏电影响较低，不会出现横纹问题，因此不需要启用第十三开关元件T13给Q点充电，只需要将输入讯号QC输出为低电位，将第十三开关元件T13处于关断状态，这样输入讯号QC就不会传输至Q点，即可停用此功能。

综上所述，与现有技术相比，本发明采用一种新型栅极驱动电路设计。在显示阶段，Q点处漏电时间短，对显示无影响，不需要启用第十三开关元件T13对Q点处进行电荷补充，因此将输入讯号QC设为低准位VGL，当进入触控阶段时，Q点处漏电时间较长，需要启用第十三开关元件T13对Q点处进行电荷补充，所以输入讯号QC由低准位VGL转高准位VGH，此时第十三开关元件T13打开，然后输入讯号QC的高电位充至Q点，然后在整个触控阶段持续对Q点进行充电，以保持Q点电压为高准位VGH不变，然后在从触控阶段切换为显示时，再由高VGH转低VGL，关闭第十三开关元件T13，停止对Q点充电,因输入讯号QC的持续充电，所以Q点电位不会减低，因此Q点再升压后的电压不会降低，第四开关元件T4可正常工作，栅极输出正常，不会影响画素充电，进而不会出现横纹问题；若有需求工作在LongV模式下，如上所述，相对LongH模式下，Q点漏电影响较低，不会出现横纹问题，因此不需要启用第十三开关元件T13给Q点充电，只需要将输入讯号QC输出为低电位，将第十三开关元件T13处于关断状态，这样输入讯号QC就不会传输至Q点，即可停用此功能。

尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。

Claims (9)

1.一种新型栅极驱动电路，包括第一开关元件（T1）、第二开关元件（T2）、第三开关元件（T3）、第四开关元件（T4）、第五开关元件（T5）、第六开关元件（T6）、第七开关元件（T7）、第八开关元件（T8）、第九开关元件（T9）、第十开关元件（T10）、第十一开关元件（T11）、第十二开关元件（T12）和第十三开关元件（T13），其特征在于：

所述第一开关元件（T1）包括第一通路端、第二通路端和第一控制端，所述第一通路端与向前信号（FW）相连，所述第二通路端与本级栅极驱动信号（G[n]）相连，所述第一控制端与前四级栅极驱动信号（G[n-4]）相连；

所述第二开关元件（T2）包括第三通路端、第四通路端和第二控制端，所述第三通路端与第一开关元件（T1）的第二通路端相连, 所述第四通路端与低准位（VGL）相连，所述第二控制端与第一开关元件（T1）的第二通路端相连；

所述第三开关元件（T3）包括第五通路端、第六通路端和第三控制端，所述第五通路端与第二开关元件（T2）的第三通路端相连，所述第六通路端与第二开关元件（T2）的第四通路端相连，所述第三控制端与第二开关元件（T2）的第三通路端相连；

所述第四开关元件（T4）包括第七通路端、第八通路端和第四控制端，所述第七通路端与第一时钟脉冲信号（CK）相连，所述第八通路端与本级栅极驱动信号（G[n]）相连，所述第四控制端与第一开关元件（T1）的第二通路端相连；

所述第五开关元件（T5）包括第九通路端、第十通路端和第五控制端，所述九通路端与本级栅极驱动信号（G[n]）相连，所述第十通路端与第三开关元件（T3）的第六通路端相连，所述第五控制端与第二时钟脉冲信号（CKB）相连；

所述第六开关元件（T6）包括第十一通路端、第十二通路端和第六控制端，所述十一通路端与第五开关元件（T5）的第九通路端相连，所述第十二通路端与第五开关元件（T5）的第十通路端相连，所述第六控制端与第二开关元件（T2）的第三通路端相连；

所述第七开关元件（T7）包括第十三通路端、第十四通路端和第七控制端，所述第十三通路端与向后信号（BW）相连，所述第十四通路端与第一开关元件（T1）的第二通路端相连，所述第七控制端与后四级栅极驱动信号（G[n+4]）相连；

所述第八开关元件（T8）包括第十五通路端、第十六通路端和第八控制端，所述第十五通路端与第六开关元件（T6）的第六控制端相连，所述第十六通路端与第五开关元件（T5）的第十通路端相连，所述第八控制端与第五开关元件（T5）的第十通路端相连；

所述第九开关元件（T9）包括第十七通路端、第十八通路端和第九控制端，所述第十七通路端第六开关元件（T6）的第六控制端相连，所述第十八通路端与第五开关元件（T5）的第十通路端相连，所述第九控制端与第八开关元件（T8）的第八控制端相连；

所述第十开关元件（T10）包括第十九通路端、第二十通路端和第十控制端，所述第十九通路端与第六开关元件（T6）的十一通路端相连，所述第二十通路端与第五开关元件（T5）的第十通路端相连，所述第十控制端与第五开关元件（T5）的第十通路端相连；

所述第十一开关元件（T11）包括第二十一通路端、第二十二通路端和第十一控制端，所述第二十一通路端与第一开关元件（T1）的第二通路端相连，所述第二十二通路端与第六开关元件（T6）的第六控制端相连，所述第十一控制端与第十一开关元件（T11）的第二十一通路端相连；

所述第十二开关元件（T12）包括第二十三通路端、第二十四通路端和第十二控制端，所述第二十三通路端与第六开关元件（T6）的第六控制端相连，所述第二十四通路端与第五开关元件（T5）的第十通路端相连，所述第十二控制端与第二开关元件（T2）的第三通路端相连；

所述第十三开关元件（T13）包括第二十五通路端、第二十六通路端和第十三控制端，所述第二十五通路端与输入讯号（QC）相连，所述第二十六通路端与第一开关元件（T1）的第二通路端相连，所述第十三控制端与第十三开关元件（T13）的第二十五通路端相连。

2.根据权利要求1所述的一种新型栅极驱动电路，其特征在于：所述第一开关元件（T1）、第二开关元件（T2）、第三开关元件（T3）、第四开关元件（T4）、第五开关元件（T5）、第六开关元件（T6）、第七开关元件（T7）、第八开关元件（T8）、第九开关元件（T9）、第十开关元件（T10）、第十一开关元件（T11）、第十二开关元件（T12）和第十三开关元件（T13）均为薄膜晶体管。

3.根据权利要求1所述的一种新型栅极驱动电路，其特征在于：所述第二通路端与本级栅极驱动信号（G[n]）之间设置有第一电容（C1）。

4.根据权利要求1所述的一种新型栅极驱动电路，其特征在于：所述第三通路端接收第二时钟脉冲信号（CKB）。

5.根据权利要求1所述的一种新型栅极驱动电路，其特征在于：所述第八控制端接收清零信号（CLR）。

6.根据权利要求1所述的一种新型栅极驱动电路，其特征在于：所述第十控制端接收清零信号（CLR）。

7.根据权利要求1所述的一种新型栅极驱动电路，其特征在于：所述第二十一通路端接收第一时钟脉冲信号（CK）。

8.根据权利要求1所述的一种新型栅极驱动电路，其特征在于：所述第二时钟脉冲信号（CKB）为第一时钟脉冲信号（CK）的反信号。

9.一种权利要求1-8任意一项所述的新型栅极驱动电路的驱动方法，其特征在于：具体包括以下步骤：

S1、在显示阶段，Q点处漏电时间短，对显示无影响，不需要启用第十三开关元件（T13）对Q点处进行电荷补充，因此将输入讯号（QC）设为低准位（VGL）；

S2、当进入触控阶段时，Q点处漏电时间较长，需要启用第十三开关元件（T13）对Q点处进行电荷补充，所以输入讯号（QC）由低准位（VGL）转高准位（VGH），此时第十三开关元件（T13）打开；

S3、然后输入讯号（QC）的高电位充至Q点，然后在整个触控阶段持续对Q点进行充电，以保持Q点电压为高准位（VGH）不变；

S4、然后在从触控阶段切换为显示时，再由高（VGH）转低（VGL），关闭第十三开关元件（T13），停止对Q点充电,因输入讯号（QC）的持续充电，所以Q点电位不会减低，因此Q点再升压后的电压不会降低，第四开关元件（T4）可正常工作，栅极输出正常，不会影响画素充电，进而不会出现横纹问题；

S5、若有需求工作在LongV模式下，如上所述，相对LongH模式下，Q点漏电影响较低，不会出现横纹问题，因此不需要启用第十三开关元件（T13）给Q点充电，只需要将输入讯号（QC）输出为低电位，将第十三开关元件（T13）处于关断状态，这样输入讯号（QC）就不会传输至Q点，即可停用此功能。

Images