CN113778162B - 带隙基准电压产生电路、集成电路及电子设备 - Google Patents

Abstract

本公开涉及一种带隙基准电压产生电路、集成电路及电子设备，所述电路包括：电压产生单元，用于产生正温度系数电压及负温度系数电压，根据所述正温度系数电压及负温度系数电压产生带隙基准电压；放大器，用于对所述带隙基准电路进行电压钳位，其中，所述放大器的失调电压与温度成正比。本公开实施例通过设置放大器的失调电压与温度成正比，大大降低了电路复杂度，由于不再需要很大的密勒补偿电容，进一步降低了电路复杂度，并且避免了chopping噪声，提高了基准电压的精度。

Description

带隙基准电压产生电路、集成电路及电子设备

技术领域

本公开涉及技术领域，尤其涉及一种带隙基准电压产生电路、集成电路及电子设备。

背景技术

带隙基准(Bandgap Reference,BGR)的作用是产生基准电压。因为其基准电压与硅的带隙电压差不多，因而被称为带隙基准。带隙基准是模拟电路中的关键部件，广泛应用于模数转换器、传感器、物联网、可穿戴设备等领域。

带隙基准所产生的基准电压会受到工艺偏差的影响。例如，晶体管失配、工艺角都会影响基准电压的绝对值和温度系数。为了确保基准电压的精度，通常需要对基准电压进行调节(trim)。传统的trim方法包括多点trim以及单点trim(single-trim)。多点trim的优势是能够实现非常精确的基准电压，缺点是trim过程非常麻烦，需要在多个温度下进行trim。相比之下，single trim的优势是trim过程非常简单方便，只需在室温下即可完成trim，但缺点是需要非常仔细地对电路进行设计，从而保证能够实现single trim。

然而，相关技术中的带隙基准电路由于失调电压的影响，精度较低，并且很难实现single trim。

发明内容

根据本公开的一方面，提供了一种带隙基准电压产生电路，所述电路包括：

电压产生单元，用于产生正温度系数电压及负温度系数电压，并根据所述正温度系数电压及负温度系数电压产生带隙基准电压；

放大器，连接于所述电压产生单元，用于对所述电压产生单元进行电压钳位，其中，所述放大器的失调电压与温度成正比。

在一种可能的实施方式中，所述电压产生单元包括第零BJT晶体管、第一BJT晶体管、第二BJT晶体管、第一支路电阻、第二支路电阻、第二电阻、第三电阻，其中，

所述第零BJT晶体管的射极用于接收电源电压，所述第零BJT晶体管的基极连接于所述放大器的输出端，所述第零BJT晶体管的集电极连接于所述第三电阻的第一端，用于输出所述带隙基准电压；

所述第三电阻的第二端连接于所述第一支路电阻的第一端及所述第二支路电阻的第一端，所述第一支路电阻的第二端连接于所述第一BJT晶体管的集电极、所述第一BJT晶体管的基极及所述放大器的第一输入端，所述第二支路电阻的第二端连接于所述第二电阻的第一端及所述放大器的第二输入端，

所述第二电阻的第二端连接于所述第二BJT晶体管的集电极、所述第二BJT晶体管的基极，

所述第一BJT晶体管的射极及所述第二BJT晶体管的射极接地。

在一种可能的实施方式中，所述第一BJT晶体管及所述第二BJT晶体管为NPN型，所述第零BJT晶体管为PNP型。

在一种可能的实施方式中，所述放大器包括第三BJT晶体管、第四BJT晶体管、第五BJT晶体管、第六BJT晶体管、第七BJT晶体管、第一NMOS晶体管，其中，

所述第三BJT晶体管的基极作为所述放大器的第一输入端，所述第四BJT晶体管的基极作为所述放大器的第二输入端，所述第三BJT晶体管的射极连接于所述第四BJT晶体管的射极，

所述第五BJT晶体管的射极、所述第六BJT晶体管的射极、所述第七BJT晶体管的射极相连接，用于接收电源电压，

所述第五BJT晶体管的基极、所述第六BJT晶体管的基极、所述第七BJT晶体管的基极相互连接，

所述第六BJT晶体管的基极还连接于所述第六BJT晶体管的集电极及所述第一NMOS晶体管的源极，

所述第五BJT晶体管的集电极连接于所述第三BJT晶体管的集电极及所述第一NMOS晶体管的栅极，所述第一NMOS晶体管的漏极接地，

所述第七BJT晶体管的集电极连接于所述第四BJT晶体管的集电极，作为所述放大器的输出端。

在一种可能的实施方式中，所述放大器还包括第二NMOS晶体管及第八BJT晶体管，

所述第八BJT晶体管的射极连接于所述第五BJT晶体管的射极、所述第六BJT晶体管的射极、所述第七BJT晶体管的射极，用于接收所述电源电压，

所述第八BJT晶体管的集电极、所述第八BJT晶体管的基极及所述第二NMOS晶体管的源极相连接，作为所述放大器的输出端，

所述第二NMOS晶体管的栅极连接于所述第七BJT晶体管的集电极及所述第四BJT晶体管的集电极，所述第二NMOS晶体管的漏极接地。

在一种可能的实施方式中，所述放大器还包括第四电阻，所述第四电阻的第一端连接于所述第三BJT晶体管的集电极及所述第四BJT晶体管的集电极。

在一种可能的实施方式中，所述第一BJT晶体管的面积与第三BJT晶体管、所述第四BJT晶体管的面积之和的比为1：N，N为整数，其中，所述第四电阻与所述第二电阻的阻值满足如下关系：

R4＝(N/2)·R2，其中，R4表示所述第四电阻的阻值，R2表示所述第二电阻的阻值。

根据本公开的一方面，提供了一种集成电路，所述集成电路包括所述的带隙基准电压产生电路。

根据本公开的一方面，提供了一种电子设备，所述电子设备包括所述的集成电路。

本公开实施例通过设置放大器的失调电压与温度成正比，确保了放大器失调只在带隙基准电压处产生PTAT(Proportional-to-Absolute，正比于绝对温度)误差，由于带隙基准的single trim功能能够消除带隙基准电压处的PTAT误差，因此single trim可以把放大器失调所导致的带隙基准电压的误差一并消除掉，本公开实施例的带隙基准电压产生电路不需要再单独校正放大器失调，也不必像为了校正放大器失调而使用额外的chopping电路以及notch filter，这也就大大降低了电路复杂度，由于不再需要很大的密勒补偿电容，进一步降低了电路复杂度，并且避免了chopping噪声，提高了基准电压的精度。

应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，而非限制本公开。根据下面参考附图对示例性实施例的详细说明，本公开的其它特征及方面将变得清楚。

附图说明

此处的附图被并入说明书中并构成本说明书的一部分，这些附图示出了符合本公开的实施例，并与说明书一起用于说明本公开的技术方案。

图1示出了根据本公开一实施例的带隙基准电压产生电路的框图。

图2a示出了根据本公开一实施例的电压产生单元的示意图。

图2b示出了根据本公开一实施例的放大器的示意图。

图3示出了根据本公开一实施例的一种电子设备的框图。

图4示出了根据本公开一实施例的一种电子设备的框图。

具体实施方式

以下将参考附图详细说明本公开的各种示例性实施例、特征和方面。附图中相同的附图标记表示功能相同或相似的元件。尽管在附图中示出了实施例的各种方面，但是除非特别指出，不必按比例绘制附图。

在本公开的描述中，需要理解的是，术语“长度”、“宽度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本公开和简化描述，而不是指示或暗示所指的电路或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本公开的限制。

此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本公开的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。

在本公开中，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等术语应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或成一体；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本公开中的具体含义。

在这里专用的词“示例性”意为“用作例子、实施例或说明性”。这里作为“示例性”所说明的任何实施例不必解释为优于或好于其它实施例。

本文中术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中术语“至少一种”表示多种中的任意一种或多种中的至少两种的任意组合，例如，包括A、B、C中的至少一种，可以表示包括从A、B和C构成的集合中选择的任意一个或多个元素。

另外，为了更好地说明本公开，在下文的具体实施方式中给出了众多的具体细节。本领域技术人员应当理解，没有某些具体细节，本公开同样可以实施。在一些实例中，对于本领域技术人员熟知的方法、手段、元件和电路未作详细描述，以便于凸显本公开的主旨。

带隙基准电路使用放大器进行电压钳位，一般来说，由于放大器的引入，放大器存在输入失调电压，并且此失调电压的大小是随机的，完全取决于工艺偏差，会严重地影响基准电压的精度，并且会导致很难实现single trim功能。为了实现single trim功能，相关技术提出了基于chopping(斩波)的技术来消除放大器失调电压，如先对放大器进行chopping，然后使用陷波滤波器(Notch Filter)对chopping后的电压进行滤波，采样此技术具有很好的效果，但它的缺点也很明显，首先，这种方案需要使用chopping电路，而且要对放大器输入端以及输出端同时进行chopping，这增加了电路复杂度。此外，放大器的偏置电压需要由额外的偏置电路产生，这进一步增加了电路复杂度。另外，chopping电路会引入高频噪声，虽然这种噪声可以被notch filter滤除掉，但是潜在的寄生电容可能仍然会把这种高频噪声耦合到基准电压，最终影响基准电压的精度。而且，引入notch filter会导致环路相位裕度恶化，这就要求添加非常大的密勒补偿电容(15pF)，这么大的电容会浪费很大的芯片面积。

本公开实施例提出一种带隙基准电压产生电路，所述电路包括：电压产生单元，用于产生正温度系数电压及负温度系数电压，根据所述正温度系数电压及负温度系数电压产生带隙基准电压；放大器，连接于所述电压产生单元，用于对所述电压产生单元进行电压钳位，其中，所述放大器的失调电压与温度成正比，通过设置放大器的失调电压与温度成正比，确保了放大器失调只在带隙基准电压处产生PTAT(Proportional-to-Absolute，正比于绝对温度)误差，由于带隙基准的single trim功能能够消除带隙基准电压处的PTAT误差，因此single trim可以把放大器失调所导致的带隙基准电压的误差一并消除掉，本公开实施例的带隙基准电压产生电路不需要再单独校正放大器失调，也不必像为了校正放大器失调而使用额外的chopping电路以及notch filter，这也就大大降低了电路复杂度，由于不再需要很大的密勒补偿电容，进一步降低了电路复杂度，并且避免了chopping噪声，提高了基准电压的精度。

图1示出了根据本公开一实施例的带隙基准电压产生电路的框图。

在一些可能的实现方式中，所述带隙基准电压产生电路可以应用于集成电路，并配置为处理组件。在一个示例中，处理组件包括但不限于单独的处理器，或者分立元器件，或者处理器与分立元器件的组合。所述处理器可以包括电子设备中具有执行指令功能的控制器，所述处理器可以按任何适当的方式实现，例如，被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现。在所述处理器内部，可以通过逻辑门、开关、专用集成电路(Application Specific Integrated Circuit，ASIC)、可编程逻辑控制器和嵌入微控制器等硬件电路执行可执行指令。

在一些可能的实现方式中，所述带隙基准电压产生电路可以应用于终端设备或服务器或其它处理设备中。其中，终端设备可以是用户设备(User Equipment，UE)、移动设备、用户终端、终端、手持设备、计算设备或者车载设备等，示例性的，一些终端的举例为：手机(Mobile Phone)、平板电脑、笔记本电脑、掌上电脑、移动互联网设备(MobileInternetdevice，MID)、可穿戴设备，虚拟现实(Virtual Reality，VR)设备、增强现实(Augmentedreality，AR)设备、工业控制(Industrial Control)中的无线终端、无人驾驶(Selfdriving)中的无线终端、远程手术(Remote medical Surgery)中的无线终端、智能电网(Smart Grid)中的无线终端、运输安全(Transportation Safety)中的无线终端、智慧城市(Smart City)中的无线终端、智慧家庭(Smart Home)中的无线终端、车联网中的无线终端等。例如，服务器可以是本地服务器，也可以是云服务器。

如图1所示，所述带隙基准电压产生电路1包括：

电压产生单元10，用于产生正温度系数电压及负温度系数电压，并根据所述正温度系数电压及负温度系数电压产生带隙基准电压V_BG；

放大器20，连接于所述电压产生单元10，用于对所述电压产生单元10进行电压钳位，其中，所述放大器20的失调电压与温度成正比。

本公开实施例对电压产生单元及放大器的具体实现方式不做限定，本领域技术人员可以根据需要进行配置，只要实现电压产生单元用于产生正温度系数电压及负温度系数电压、根据所述正温度系数电压及负温度系数电压产生带隙基准电压，放大器用于对所述电压产生单元进行电压钳位的功能，并确保放大器的失调电压与温度成正比即可。

本公开实施例的正温度系数电压为电压随温度上升而增加，负温度系数电压为电压随温度上升而减少，零温度系数电压为电压不随温度变化。

下面对电压产生单元10、及放大器20的可能实现方式进行示例性介绍。

带隙基准的工作原理是：先产生正温度系数的电压以及负温度系数的电压，然后把两者相加，从而实现零温度系数的电压。基于带隙基准的工作原理，下面对电压产生单元10进行示例性介绍。

请参阅图2a，图2a示出了根据本公开一实施例的电压产生单元的示意图。

在一种可能的实施方式中，如图2a所示，所述电压产生单元10可以包括第一BJT(Bipolar Junction Transistor,双极结型晶体管)晶体管Q₁、第二BJT晶体管Q₂、第零BJT晶体管Q₀、第一支路电阻R_1A、第二支路电阻R_1B、第二电阻R₂、第三电阻R₃，其中，

所述第零BJT晶体管Q₀的射极用于接收电源电压V_DD，所述第零BJT晶体管Q₀的基极连接于所述放大器20的输出端，所述第零BJT晶体管Q₀的集电极连接于所述第三电阻R₃的第一端，用于输出所述带隙基准电压V_BG；

所述第三电阻R₃的第二端连接于所述第一支路电阻R_1A的第一端及所述第二支路电阻R_1B的第一端，所述第一支路电阻R_1A的第二端连接于所述第一BJT晶体管Q₁的集电极、所述第一BJT晶体管Q₁的基极及所述放大器20的第一输入端，所述第二支路电阻R_1B的第二端连接于所述第二电阻R₂的第一端及所述放大器20的第二输入端，

所述第二电阻R₂的第二端连接于所述第二BJT晶体管Q₂的集电极、所述第二BJT晶体管Q₂的基极，

所述第一BJT晶体管Q₁的射极及所述第二BJT晶体管Q₂的射极接地。

本公开实施例的正温度系数和负温度系数电压可用第一BJT晶体管Q₁、第二BJT晶体管Q₂产生，第一BJT晶体管Q₁、第二BJT晶体管Q₂的电流密度成固定比例(如1：N，N为正整数)，正温度系数电压可以为第一BJT晶体管Q₁、第二BJT晶体管Q₂的基极-射极压降之差，负温度系数电压可以为第一BJT晶体管Q₁、第二BJT晶体管Q₂中任意一个BJT管的基极-射极压降。

通过以上电压产生单元10，本公开实施例可以方便地产生零温度系数电压，电路面积小，成本低。

应该说明的是，当放大器20存在输入失调电压V_OS时，带隙基准所产生的基准电压V_BG可表示为：

其中，V_T为热电压，N为第一BJT晶体管Q₁、第二BJT晶体管Q₂的面积比例。由上式可知，如果放大器20的失调电压V_OS为PTAT电压，那么其在V_BG中产生的误差也为PTAT误差。这种PTAT误差可通过single trim轻松消除掉，例如在室温下对电阻第三电阻R₃进行trim，并让基准电压V_BG恢复至理想值即可。由于第三电阻R₃上的电流为PTAT电流，因此这种trim可产生PTAT电压从而抵消掉V_BG中的PTAT误差，从而提高带隙基准电压V_BG的精度。

在一种可能的实施方式中，所述第一BJT晶体管Q₁及所述第二BJT晶体管Q₂为NPN型，所述第零BJT晶体管Q₀为PNP型。

请参阅图2b，图2b示出了根据本公开一实施例的放大器的示意图。

在一种可能的实施方式中，如图2b所示，所述放大器20可以包括第三BJT晶体管Q₃、第四BJT晶体管Q₄、第五BJT晶体管Q₅、第六BJT晶体管Q₆、第七BJT晶体管Q₇、第一NMOS晶体管M₁，其中，

所述第三BJT晶体管Q₃的基极作为所述放大器20的第一输入端，所述第四BJT晶体管Q₄的基极作为所述放大器20的第二输入端，所述第三BJT晶体管Q₃的射极连接于所述第四BJT晶体管Q₄的射极，

所述第五BJT晶体管Q₅的射极、所述第六BJT晶体管Q₆的射极、所述第七BJT晶体管Q₇的射极相连接，用于接收电源电压V_DD，

所述第五BJT晶体管Q₅的基极、所述第六BJT晶体管Q₆的基极、所述第七BJT晶体管Q₇的基极相互连接，

所述第六BJT晶体管Q₆的基极还连接于所述第六BJT晶体管Q₆的集电极及所述第一NMOS晶体管M₁的源极，

所述第五BJT晶体管Q₅的集电极连接于所述第三BJT晶体管Q₃的集电极及所述第一NMOS晶体管M₁的栅极，所述第一NMOS晶体管M₁的漏极接地，

所述第七BJT晶体管Q₇的集电极连接于所述第四BJT晶体管Q₄的集电极，作为所述放大器20的输出端。

本公开实施例提供的放大器20，失调电压具有PTAT特性，与电压产生单元10配合可以使得带隙电压产生电路能够实现单点调节，提高基准电压的精度。

下面对以上放大器20具有PTAT的失调电压的原理进行示例性介绍。

如图2b可知，放大器20的输入失调电压仅仅取决于第三BJT晶体管Q₃、第四BJT晶体管Q₄的失配，以及第五BJT晶体管Q₅与第七BJT晶体管Q₇的失配。在这里，BJT管的I-V关系可表示为：

其中，V_G表示硅的带隙电压，T表示温度，T_r表示任意的参考温度，η表示工艺相关参数，I_C表示集电极电流。

由于第五BJT晶体管Q₅与第七BJT晶体管Q₇拥有相同的电压V_BE，因此第五BJT晶体管Q₅与第七BJT晶体管Q₇间的失配仅仅会导致不同的I_C(T)和I_C(T_r)，而上式(2)中其他参数都是一样的。在这种情况下，可得下式：

类似地，在式(2)中，第三BJT晶体管Q₃、第四BJT晶体管Q₄的失配会导致不同的V_BE(T)、V_BE(T_r)、I_C(T)、I_C(T_r)，而式(2)中其他参数都是一样的。此外，由于第三BJT晶体管Q₃、第四BJT晶体管Q₄的电流分别等于第五BJT晶体管Q₅与第七BJT晶体管Q₇的电流(上下串联的关系)，因此可得：

结合式(2)和式(4)，可得：

上式(5)表明，所提出放大器20的输入失调电压是PTAT电压。

此外，还需注意的是，为了产生第五BJT晶体管Q₅与第七BJT晶体管Q₇的基极电压，因此不能将第五BJT晶体管Q₅直接接成二极管接法，因为二极管接法会导致基极电流流入集电极，从而破坏电流镜第五BJT晶体管Q₅与第七BJT晶体管Q₇的电流匹配性，使得放大器20失调电压不再是PTAT电压，因为BJT管的电流增益β存在很大的非线性，它会导致基极电流也存在很大的非线性，从而严重破坏放大器20失调电压的PTAT特性。

相反地，在图2b中，本公开实施例引入了额外的第一NMOS晶体管M₁和第六BJT晶体管Q₆来产生第五BJT晶体管Q₅与第七BJT晶体管Q₇的基极电压。由于第一NMOS晶体管M₁的栅极不存在漏电，因此可以很好地保证电流镜第五BJT晶体管Q₅与第七BJT晶体管Q₇的电流匹配性。

在一种可能的实施方式中，所述放大器20还可以包括第二NMOS晶体管M₂及第八BJT晶体管Q₈，

所述第八BJT晶体管Q₈的射极连接于所述第五BJT晶体管Q₅的射极、所述第六BJT晶体管Q₆的射极、所述第七BJT晶体管Q₇的射极，用于接收所述电源电压V_DD，

所述第八BJT晶体管Q₈的集电极、所述第八BJT晶体管Q₈的基极及所述第二NMOS晶体管M₂的源极相连接，作为所述放大器20的输出端，

所述第二NMOS晶体管M₂的栅极连接于所述第七BJT晶体管Q₇的集电极及所述第四BJT晶体管Q₄的集电极，所述第二NMOS晶体管M₂的漏极接地。

本公开实施例通过设置第二NMOS晶体管M₂及第八BJT晶体管Q₈，可以确保电流镜即所述第五BJT晶体管Q₅和第七BJT晶体管Q₇拥有相似的集电极电压，从而进一步改善电流镜第五BJT晶体管Q₅和第七BJT晶体管Q₇的电流匹配性。

如图2a和图2b所示，因为第六BJT晶体管Q₆的电流等于第五BJT晶体管Q₅与第七BJT晶体管Q₇的电流，而第八BJT晶体管Q₈的电流等于第零BJT晶体管Q₀的电流，因此，第六BJT晶体管Q₆和第八BJT晶体管Q₈的电流同样得到了精确控制。

在一种可能的实施方式中，所述第三BJT晶体管Q₃、第四BJT晶体管Q₄为NPN型，所述第五BJT晶体管Q₅、第六BJT晶体管Q₆、第七BJT晶体管Q₇、第八BJT晶体管Q₈为PNP型。

在一种可能的实施方式中，所述放大器20还包括第四电阻R₄，所述第四电阻R₄的第一端连接于所述第三BJT晶体管Q₃的集电极及所述第四BJT晶体管Q₄的集电极。

本公开实施例通过设置第四电阻R₄代替偏置电路，进一步节省了电路面积、成本。

本公开实施例只要放大器20尾电阻与带隙基准主支路的电阻成一定比例，便可保证放大器20电流精确等于带隙基准主支路电流，而且这种精确相等的关系在任何温度下均能成立。在这种情况下，放大器20并不需要额外的偏置电路，因此进一步降低了电路复杂度。

本公开实施例采用尾电阻即第四电阻R₄代替复杂的偏置电路，第四电阻R₄的工作原理类似于图2a中的第二电阻R₂。在图2a中，由于第一BJT晶体管Q₁、第二BJT晶体管Q₂的面积之比为1:N，因此第二电阻R₂上的电流为(V_TlnN)/R₂。类似地，在图2a和图2b中，假设第一BJT晶体管Q₁面积与第三BJT晶体管Q₃、第四BJT晶体管Q₄总面积之比也是1:N，并假设R4＝R2，那么第四电阻R₄上的电流也将是(V_TlnN)/R₂。在一个示例中，为了便于设计，可以将第一BJT晶体管Q₁面积与第三BJT晶体管Q₃、第四BJT晶体管Q₄总面积之比设为1:2，而非1:N。这时，可以将第四电阻R₄设置为R4＝(N/2)·R2，从而保证第四电阻R₄上的电流为(2/N)·(V_TlnN)/R₂。这种用尾电阻即第四电阻R₄代替偏置电路的方法轻松地实现了对放大器20尾电流的精确控制，使得放大器20尾电流与带隙基准主支路电流按比例精确相等。

由于本公开实施例没有使用复杂的偏置电路，因此电路复杂度得到了明显降低。本公开实施例的电压产生单元10，通过设置第零BJT晶体管Q₀、第一BJT晶体管Q₁、第二BJT晶体管Q₂为BJT晶体管，可以保证放大器20输入失调电压为PTAT电压，同时可以使得放大器20不再需要额外的偏置电路。

本公开实施例提出的方案，通过使放大器20输入管和电流镜都采用BJT管，实现了放大器20输入失调电压为PTAT电压。这个特性的意义在于，它确保了放大器20失调只在V_BG处产生PTAT误差。由于带隙基准的single trim功能能够消除V_BG处的PTAT误差，因此singletrim可以把放大器20失调所导致的V_BG误差一并消除掉。也就是说，本公开实施例不需要再单独校正放大器20失调，也不必为了校正放大器20失调而使用额外的chopping电路以及notch filter。这也就大大降低了电路复杂度，避免了chopping噪声，并且不再需要很大的密勒补偿电容。

本公开实施例提出的放大器20还有另一个好处，它不需要使用额外的偏置电路。相反，它的偏置电流可由尾电阻精确控制。由于放大器20与带隙基准主支路存在特殊关系，因此只要放大器20尾电阻与带隙基准主支路的电阻成一定比例，便可保证放大器20电流精确等于带隙基准主支路电流，而且这种精确相等的关系在任何温度下均能成立。在这种情况下，由于放大器20并不需要额外的偏置电路，因此进一步降低了电路复杂度。

根据本公开的一方面，提供了一种集成电路，所述集成电路包括所述的带隙基准电压产生电路。

根据本公开的一方面，提供了一种电子设备，所述电子设备包括所述的集成电路。

电子设备可以被提供为终端、服务器或其它形态的设备。

请参阅图3，图3示出了根据本公开一实施例的一种电子设备的框图。

例如，电子设备800可以是移动电话，计算机，数字广播终端，消息收发设备，游戏控制台，平板设备，医疗设备，健身设备，个人数字助理等终端。

参照图3，电子设备800可以包括以下一个或多个组件：处理组件802，存储器804，电源组件806，多媒体组件808，音频组件810，输入/输出(I/O)的接口812，传感器组件814，以及通信组件816。

处理组件802通常控制电子设备800的整体操作，诸如与显示，电话呼叫，数据通信，相机操作和记录操作相关联的操作。处理组件802可以包括一个或多个处理器820来执行指令，以完成上述的方法的全部或部分步骤。此外，处理组件802可以包括一个或多个模块，便于处理组件802和其他组件之间的交互。例如，处理组件802可以包括多媒体模块，以方便多媒体组件808和处理组件802之间的交互。

存储器804被配置为存储各种类型的数据以支持在电子设备800的操作。这些数据的示例包括用于在电子设备800上操作的任何应用程序或方法的指令，联系人数据，电话簿数据，消息，图片，视频等。存储器804可以由任何类型的易失性或非易失性存储设备或者它们的组合实现，如静态随机存取存储器(SRAM)，电可擦除可编程只读存储器(EEPROM)，可擦除可编程只读存储器(EPROM)，可编程只读存储器(PROM)，只读存储器(ROM)，磁存储器，快闪存储器，磁盘或光盘。

电源组件806为电子设备800的各种组件提供电力。电源组件806可以包括电源管理系统，一个或多个电源，及其他与为电子设备800生成、管理和分配电力相关联的组件。

多媒体组件808包括在所述电子设备800和用户之间的提供一个输出接口的屏幕。在一些实施例中，屏幕可以包括液晶显示器(LCD)和触摸面板(TP)。如果屏幕包括触摸面板，屏幕可以被实现为触摸屏，以接收来自用户的输入信号。触摸面板包括一个或多个触摸传感器以感测触摸、滑动和触摸面板上的手势。所述触摸传感器可以不仅感测触摸或滑动动作的边界，而且还检测与所述触摸或滑动操作相关的持续时间和压力。在一些实施例中，多媒体组件808包括一个前置摄像头和/或后置摄像头。当电子设备800处于操作模式，如拍摄模式或视频模式时，前置摄像头和/或后置摄像头可以接收外部的多媒体数据。每个前置摄像头和后置摄像头可以是一个固定的光学透镜系统或具有焦距和光学变焦能力。

音频组件810被配置为输出和/或输入音频信号。例如，音频组件810包括一个麦克风(MIC)，当电子设备800处于操作模式，如呼叫模式、记录模式和语音识别模式时，麦克风被配置为接收外部音频信号。所接收的音频信号可以被进一步存储在存储器804或经由通信组件816发送。在一些实施例中，音频组件810还包括一个扬声器，用于输出音频信号。

I/O接口812为处理组件802和外围接口模块之间提供接口，上述外围接口模块可以是键盘，点击轮，按钮等。这些按钮可包括但不限于：主页按钮、音量按钮、启动按钮和锁定按钮。

传感器组件814包括一个或多个传感器，用于为电子设备800提供各个方面的状态评估。例如，传感器组件814可以检测到电子设备800的打开/关闭状态，组件的相对定位，例如所述组件为电子设备800的显示器和小键盘，传感器组件814还可以检测电子设备800或电子设备800一个组件的位置改变，用户与电子设备800接触的存在或不存在，电子设备800方位或加速/减速和电子设备800的温度变化。传感器组件814可以包括接近传感器，被配置用来在没有任何的物理接触时检测附近物体的存在。传感器组件814还可以包括光传感器，如互补金属氧化物半导体(CMOS)或电荷耦合装置(CCD)图像传感器，用于在成像应用中使用。在一些实施例中，该传感器组件814还可以包括加速度传感器，陀螺仪传感器，磁传感器，压力传感器或温度传感器。

通信组件816被配置为便于电子设备800和其他设备之间有线或无线方式的通信。电子设备800可以接入基于通信标准的无线网络，如无线网络(WiFi)，第二代移动通信技术(2G)或第三代移动通信技术(3G)，或它们的组合。在一个示例性实施例中，通信组件816经由广播信道接收来自外部广播管理系统的广播信号或广播相关信息。在一个示例性实施例中，所述通信组件816还包括近场通信(NFC)模块，以促进短程通信。例如，在NFC模块可基于射频识别(RFID)技术，红外数据协会(IrDA)技术，超宽带(UWB)技术，蓝牙(BT)技术和其他技术来实现。

在示例性实施例中，电子设备800可以被一个或多个应用专用集成电路(ASIC)、数字信号处理器(DSP)、数字信号处理设备(DSPD)、可编程逻辑器件(PLD)、现场可编程门阵列(FPGA)、控制器、微控制器、微处理器或其他电子元件实现，用于执行上述方法。

在示例性实施例中，还提供了一种非易失性计算机可读存储介质，例如包括计算机程序指令的存储器804，上述计算机程序指令可由电子设备800的处理器820执行以完成上述方法。

请参阅图4，图4示出了根据本公开一实施例的一种电子设备的框图。

例如，电子设备1900可以被提供为一服务器。参照图4，电子设备1900包括处理组件1922，其进一步包括一个或多个处理器，以及由存储器1932所代表的存储器资源，用于存储可由处理组件1922的执行的指令，例如应用程序。存储器1932中存储的应用程序可以包括一个或一个以上的每一个对应于一组指令的模块。

电子设备1900还可以包括一个电源组件1926被配置为执行电子设备1900的电源管理，一个有线或无线网络接口1950被配置为将电子设备1900连接到网络，和一个输入输出(I/O)接口1958。电子设备1900可以操作基于存储在存储器1932的操作系统，例如微软服务器操作系统(Windows Server^TM)，苹果公司推出的基于图形用户界面操作系统(Mac OSX^TM)，多用户多进程的计算机操作系统(Unix^TM),自由和开放原代码的类Unix操作系统(Linux^TM)，开放原代码的类Unix操作系统(FreeBSD^TM)或类似。

以上已经描述了本公开的各实施例，上述说明是示例性的，并非穷尽性的，并且也不限于所披露的各实施例。在不偏离所说明的各实施例的范围和精神的情况下，对于本技术领域的普通技术人员来说许多修改和变更都是显而易见的。本文中所用术语的选择，旨在最好地解释各实施例的原理、实际应用或对市场中的技术的改进，或者使本技术领域的其它普通技术人员能理解本文披露的各实施例。

Claims (9)

1.一种带隙基准电压产生电路，其特征在于，所述电路包括：

电压产生单元，用于产生正温度系数电压及负温度系数电压，并根据所述正温度系数电压及负温度系数电压产生带隙基准电压；

放大器，连接于所述电压产生单元，用于对所述电压产生单元进行电压钳位，其中，所述放大器的失调电压与温度成正比。

2.根据权利要求1所述的电路，其特征在于，所述电压产生单元包括第零BJT晶体管、第一BJT晶体管、第二BJT晶体管、第一支路电阻、第二支路电阻、第二电阻、第三电阻，其中，

所述第零BJT晶体管的射极用于接收电源电压，所述第零BJT晶体管的基极连接于所述放大器的输出端，所述第零BJT晶体管的集电极连接于所述第三电阻的第一端，用于输出所述带隙基准电压；

所述第三电阻的第二端连接于所述第一支路电阻的第一端及所述第二支路电阻的第一端，所述第一支路电阻的第二端连接于所述第一BJT晶体管的集电极、所述第一BJT晶体管的基极及所述放大器的第一输入端，所述第二支路电阻的第二端连接于所述第二电阻的第一端及所述放大器的第二输入端，

所述第二电阻的第二端连接于所述第二BJT晶体管的集电极、所述第二BJT晶体管的基极，

所述第一BJT晶体管的射极及所述第二BJT晶体管的射极接地。

3.根据权利要求2所述的电路，其特征在于，所述第一BJT晶体管及所述第二BJT晶体管为NPN型，所述第零BJT晶体管为PNP型。

4.根据权利要求2所述的电路，其特征在于，所述放大器包括第三BJT晶体管、第四BJT晶体管、第五BJT晶体管、第六BJT晶体管、第七BJT晶体管、第一NMOS晶体管，其中，

所述第三BJT晶体管的基极作为所述放大器的第一输入端，所述第四BJT晶体管的基极作为所述放大器的第二输入端，所述第三BJT晶体管的射极连接于所述第四BJT晶体管的射极，

所述第五BJT晶体管的射极、所述第六BJT晶体管的射极、所述第七BJT晶体管的射极相连接，用于接收电源电压，

所述第五BJT晶体管的基极、所述第六BJT晶体管的基极、所述第七BJT晶体管的基极相互连接，

所述第六BJT晶体管的基极还连接于所述第六BJT晶体管的集电极及所述第一NMOS晶体管的源极，

所述第五BJT晶体管的集电极连接于所述第三BJT晶体管的集电极及所述第一NMOS晶体管的栅极，所述第一NMOS晶体管的漏极接地，

所述第七BJT晶体管的集电极连接于所述第四BJT晶体管的集电极，作为所述放大器的输出端。

5.根据权利要求4所述的电路，其特征在于，所述放大器还包括第二NMOS晶体管及第八BJT晶体管，

所述第八BJT晶体管的射极连接于所述第五BJT晶体管的射极、所述第六BJT晶体管的射极、所述第七BJT晶体管的射极，用于接收所述电源电压，

所述第八BJT晶体管的集电极、所述第八BJT晶体管的基极及所述第二NMOS晶体管的源极相连接，作为所述放大器的输出端，

所述第二NMOS晶体管的栅极连接于所述第七BJT晶体管的集电极及所述第四BJT晶体管的集电极，所述第二NMOS晶体管的漏极接地。

6.根据权利要求4或5所述的电路，其特征在于，所述放大器还包括第四电阻，所述第四电阻的第一端连接于所述第三BJT晶体管的集电极及所述第四BJT晶体管的集电极。

7.根据权利要求6所述的电路，其特征在于，所述第一BJT晶体管的面积与第三BJT晶体管、所述第四BJT晶体管的面积之和的比为1：N，N为整数，其中，所述第四电阻与所述第二电阻的阻值满足如下关系：

R4＝(N/2)·R2，其中，R4表示所述第四电阻的阻值，R2表示所述第二电阻的阻值。

8.一种集成电路，其特征在于，所述集成电路包括权利要求1-7任一项所述的带隙基准电压产生电路。

9.一种电子设备，其特征在于，所述电子设备包括如权利要求8所述的集成电路。

Images