CN113764450A - 光接收元件、成像元件和成像装置 - Google Patents

Abstract

本技术涉及特性改善的光接收元件、成像元件和成像装置。根据本发明的光接收元件包括片上透镜；配线层；和配置在所述片上透镜和所述配线层之间的半导体层。所述半导体层包括被施加第一电压的第一电压施加部，被施加不同于第一电压的第二电压的第二电压施加部，配置在第一电压施加部周围的第一电荷检测部，和配置在第二电压施加部周围的第二电荷检测部。所述配线层包括具有构造成供给第一电压的第一电压施加配线、构造成供给第二电压的第二电压施加配线和反射构件的至少一个层。在平面图中，所述反射构件被设置为与第一电荷检测部或第二电荷检测部重叠。例如，本技术可以适用于构造成测量距离的光接收元件。

Description

光接收元件、成像元件和成像装置

相关申请的交叉参考

本申请是中国专利申请第201880004031.0号的分案申请，第201880004031.0号的专利申请其申请日是2018年1月5日，发明名称是“光接收元件、成像元件和成像装置”。

技术领域

本技术涉及光接收元件、成像元件和成像装置，尤其涉及可以改善特性的光接收元件、成像元件和成像装置。

背景技术

在现有技术中，使用间接飞行时间(ToF)方法的距离测量系统是已知的。在这样的距离测量系统中，能够在高速下将信号电荷分类为不同区域的传感器是绝对必要的，该信号电荷通过接收经由使用特定相位的发光二极管(LED)或激光器来发射并在对象上反射的活性光而获得。

因此，例如，已经提出了一种技术，其中电压直接施加到传感器的基板并且在基板中产生电流，因此，在高速下可以调制基板内的宽范围的区域(例如，参见专利文献1)。这种传感器也称为电流辅助光子解调器(CAPD)传感器。

引用文献列表

专利文献

专利文献1：日本专利申请公开No.2011-86904

发明内容

发明要解决的问题

然而，在上述技术中，难以获得具有足够特性的CAPD传感器。

例如，上述的CAPD传感器是前面照射型传感器，其中配线等配置在基板的从外部接收光那侧的表面上。

为了确保光电转换区域，期望在光电二极管(PD)(即，光电转换单元)的光接收面侧上未设置遮挡将要入射的光的光路的部件，例如配线。然而，在前面照射型CAPD传感器中，需要根据结构在PD的光接收面侧配置用于电荷提取的配线、各种控制线或信号线，因此，光电转换区域受限。即，不可能确保足够的光电转换区域，并且存在诸如像素感度等特性降低的情况。

另外，当考虑到在外部光存在下使用CAPD传感器的情况下，外部光成分变为针对通过使用活性光测量距离的间接ToF方法的噪声成分，因此，为了通过确保足够的信噪比(SN比)来获得距离信息，有必要确保足够的饱和信号量(Qs)。然而，在前面照射型CAPD传感器中，配线布局存在限制，因此，需要设计使用配线电容之外的方法，例如，提供用于确保容量的附加晶体管的方法。

此外，在前面照射型CAPD传感器中，被称为阱(Tap)的信号提取部配置在基板的光入射那侧。另一方面，在考虑到Si基板内的光电转换的情况下，在光的波长下的衰减率存在差异，但是在光入射面侧执行光电转换的比例增加。为此，在前面型CAPD传感器中，存在这样的可能性：在设置信号提取部的阱区域中，在作为信号电荷未被分类的阱区域的失活阱区域中执行光电转换的概率增加。在间接ToF传感器中，通过使用根据活性光的相位分类到各个电荷累积区域的信号来获得距离测量信息，因此，在失活阱区域中直接进行光电转换的成分变为噪声，结果，存在距离测量精度劣化的可能性。即，存在CAPD传感器的特性降低的可能性。

本技术是考虑到这种情况而作出的，旨在改善特性。

解决问题的方案

本技术第一方面的光接收元件，包括：

片上透镜；

配线层；和

配置在所述片上透镜和所述配线层之间的半导体层，

其中所述半导体层包括

被施加第一电压的第一电压施加部，

被施加不同于第一电压的第二电压的第二电压施加部，

配置在第一电压施加部周围的第一电荷检测部，和

配置在第二电压施加部周围的第二电荷检测部，

所述配线层包括

具有构造成供给第一电压的第一电压施加配线、构造成供给第二电压的第二电压施加配线和反射构件的至少一个层，和

在平面图中，所述反射构件被设置为与第一电荷检测部或第二电荷检测部重叠。

在本技术的第一方面中，设置片上透镜、配线层和配置在所述片上透镜和所述配线层之间的半导体层，并且在所述半导体层中设置被施加第一电压的第一电压施加部、被施加不同于第一电压的第二电压的第二电压施加部、配置在第一电压施加部周围的第一电荷检测部和配置在第二电压施加部周围的第二电荷检测部。在所述配线层中设置具有构造成供给第一电压的第一电压施加配线、构造成供给第二电压的第二电压施加配线和反射构件的至少一个层，并且在平面图中，所述反射构件被设置为与第一电荷检测部或第二电荷检测部重叠。

本技术第二方面的成像元件，包括：

像素阵列部，其包括构造成对入射光执行光电转换的多个像素，

其中所述像素包括

构造成对入射光执行光电转换的基板，和

信号提取部，其包括用于通过向所述基板施加电压来产生电场的电压施加部和用于检测由光电转换产生的信号载流子的电荷检测部，所述信号提取部在所述基板内设置在所述基板的与光入射的入射面相对那侧的表面上。

可以在所述像素中形成两个信号提取部。

可以在所述像素中形成一个信号提取部。

可以在所述像素中形成三个以上的信号提取部。

可以在所述像素和与所述像素相邻的另一像素之间共享所述信号提取部。

可以在所述像素与所述像素相邻的另一像素之间共享所述电压施加部。

在所述信号提取部中，可以设置作为所述电压施加部的P型半导体区域以及作为所述电荷检测部的N型半导体区域，所述N型半导体区域形成为包围所述P型半导体区域。

在所述信号提取部中，可以设置作为所述电荷检测部的N型半导体区域以及作为所述电压施加部的P型半导体区域，所述P型半导体区域形成为包围所述N型半导体区域。

在所述信号提取部中，可以设置作为所述电荷检测部的第一N型半导体区域和第二N型半导体区域以及作为所述电压施加部的P型半导体区域，所述P型半导体区域形成在夹于第一N型半导体区域和第二N型半导体区域之间的位置。

在所述信号提取部中，可以设置作为所述电压施加部的第一P型半导体区域和第二P型半导体区域以及作为所述电荷检测部的N型半导体区域，所述N型半导体区域形成在夹于第一P型半导体区域和第二P型半导体区域之间的位置。

电压可以被施加到所述基板中的所述入射面侧。

在所述像素中，还可以设置构造成反射从所述入射面入射在所述基板上的光的反射构件，所述反射构件形成在所述基板的与入射面相对那侧的表面上。

所述信号载流子可以包括电子。

所述信号载流子可以包括空穴。

在所述像素中，还可以设置构造成会聚光并使光入射在所述基板上的透镜。

在所述像素中，还可以设置构造成遮挡入射光的像素间遮光部，所述像素间遮光部在所述基板的入射面上形成在像素端部处。

在所述像素中，还可以设置构造成贯通所述基板的至少一部分并遮挡入射光的像素分离区域，所述像素分离区域在所述基板内形成在像素端部处。

所述基板可以包括电阻大于或等于500[Ωcm]的P型半导体基板。

所述基板可以包括电阻大于或等于500[Ωcm]的N型半导体基板。

在本技术的第二方面中，

包括构造成对入射光执行光电转换的多个像素的像素阵列部设置在所述成像元件中，和

构造成对入射光执行光电转换的基板和包括信号提取部的提取部设置在所述像素中，

所述信号提取部包括用于通过向所述基板施加电压来产生电场的电压施加部和用于检测由光电转换产生的信号载流子的电荷检测部，所述提取部在所述基板内设置在所述基板的与光入射的入射面相对那侧的表面上。

本技术第三方面的成像装置，包括：

像素阵列部，其包括构造成对入射光执行光电转换的多个像素；和

信号处理部，其构造成基于从所述像素输出的信号计算到对象的距离信息，

其中所述像素包括

构造成对入射光执行光电转换的基板，和

信号提取部，其包括用于通过向所述基板施加电压来产生电场的电压施加部和用于检测由光电转换产生的信号载流子的电荷检测部，所述信号提取部在所述基板内设置在所述基板的与光入射的入射面相对那侧的表面上。

在本技术的第三方面中，

包括构造成对入射光执行光电转换的多个像素的像素阵列部和构造成基于从所述像素输出的信号计算到对象的距离信息的信号处理部设置在所述成像装置中，和

构造成对入射光执行光电转换的基板和包括信号提取部的提取部设置在所述像素中，

所述信号提取部包括用于通过向所述基板施加电压来产生电场的电压施加部和用于检测由光电转换产生的信号载流子的电荷检测部，所述提取部在所述基板内设置在所述基板的与光入射的入射面相对那侧的表面上。

发明的效果

根据本技术的第一方面至第三方面，可以改善特性。

此外，这里记载的效果不必须受取限制，而是可以包括本公开中记载的任何效果。

附图说明

图1是示出固态成像元件的构成例的图。

图2是示出像素的构成例的图。

图3是示出像素的信号提取部的一部分的构成例的图。

图4是示出感度改善的图。

图5是说明电荷分离效率的改善的图。

图6是说明电子的提取效率的改善的图。

图7是说明前面照射型中的信号载流子的移动速度的图。

图8是说明背面照射型中的信号载流子的移动速度的图。

图9是示出像素的信号提取部的一部分的另一构成例的图。

图10是说明像素和片上透镜之间的关系的图。

图11是示出像素的信号提取部的一部分的另一构成例的图。

图12是示出像素的信号提取部的一部分的另一构成例的图。

图13是示出像素的信号提取部的一部分的另一构成例的图。

图14是示出像素的信号提取部的一部分的另一构成例的图。

图15是示出像素的信号提取部的一部分的另一构成例的图。

图16是示出像素的另一构成例的图。

图17是示出像素的另一构成例的图。

图18是示出像素的另一构成例的图。

图19是示出像素的另一构成例的图。

图20是示出像素的另一构成例的图。

图21是示出像素的另一构成例的图。

图22是示出像素的另一构成例的图。

图23是示出像素的另一构成例的图。

图24是示出像素的另一构成例的图。

图25是示出像素的另一构成例的图。

图26是示出像素的另一构成例的图。

图27是示出像素的另一构成例的图。

图28是示出像素的另一构成例的图。

图29是示出像素的另一构成例的图。

图30是示出像素的另一构成例的图。

图31是示出像素的等效电路的图。

图32是示出像素的另一等效电路的图。

图33是示出周期配置采用的电压供给线的配置例的图。

图34是示出镜像配置采用的电压供给线的配置例的图。

图35是说明周期配置和镜像配置的特性的图。

图36是第十四实施方案中的多个像素的断面图。

图37是第十四实施方案中的多个像素的断面图。

图38是第九实施方案中的多个像素的断面图。

图39是第九实施方案的变形例1中的多个像素的断面图。

图40是第十五实施方案中的多个像素的断面图。

图41是第十实施方案中的多个像素的断面图。

图42是说明多层配线层的五层的金属膜的图。

图43是说明多层配线层的五层的金属膜的图。

图44是说明多晶硅层的图。

图45是示出在金属膜上形成的反射构件的变形例的图。

图46是示出在金属膜上形成的反射构件的变形例的图。

图47是说明固态成像元件的基板构成的图。

图48是示出距离测量模块的构成例的框图。

图49是示出车辆控制系统的示意性构成的示例的框图。

图50是说明车外信息检测单元和成像部的安装位置的示例的图。

具体实施方式

在下文中，将参照附图说明本技术适用的实施方案。

<第一实施方案>

<固态成像元件的构成例>

本技术旨在通过具有背面照射型构成的CAPD传感器来改善诸如像素感度等特性。

例如，本技术可以适用于构成通过间接ToF方法测量距离的距离测量系统的固态成像元件、包括这种固态成像元件的成像装置等。

例如，距离测量系统安装在车辆上，并且可以适用于测量到车辆外部的对象的距离的车载系统、测量到对象(例如，使用者的手)的距离并且基于测量结果识别使用者手势的手势识别系统等。在这种情况下，手势识别的结果可以用于例如操纵汽车导航系统等。

图1是示出本技术适用的固态成像元件(光接收元件)的一个实施方案的构成例的图。

图1所示的固态成像元件11是背面照射型CAPD传感器，并且设置在具有距离测量功能的成像装置中。

固态成像元件11包括形成在半导体基板(未示出)上的像素阵列部21和集成在半导体基板(其与像素阵列部21的半导体基板相同)上的外围电路部。外围电路部包括例如垂直驱动部22、列处理部23、水平驱动部24和系统控制部25。

在固态成像元件11中还设置有信号处理部26和数据存储部27。此外，信号处理部26和数据存储部27可以安装在与固态成像元件11的基板相同的基板上或者可以布置在成像装置的与固态成像元件11的基板不同的基板上。

在像素阵列部21中，产生与接收光量对应的电荷并输出与电荷对应的信号的单位像素(下文中，也简称为像素)在行方向和列方向上二维地排列，即，矩阵形状。换句话说，像素阵列部21包括对入射光执行光电转换并且根据通过光电转换获得的电荷输出信号的多个像素。

这里，行方向表示像素行的像素排列方向(即，水平方向)，列方向表示像素列的像素排列方向(即，垂直方向)。行方向是图中的横向，列方向是图中的纵向。

在像素阵列部21中，相对于矩阵状像素阵列，对于每个像素行，沿着行方向配线像素驱动线28，并且对于每个像素列，沿着列方向配线两个垂直信号线29。例如，像素驱动线28传输用于在从像素读出信号时执行驱动的驱动信号。此外，在图1中，像素驱动线28被示为一个配线，但不限于一个配线。像素驱动线28的一端连接到与垂直驱动部22的每行对应的输出端。

垂直驱动部22包括移位寄存器、地址解码器等，并且对于所有像素、以行为单位等同时驱动像素阵列部21的各像素。即，垂直驱动部22构成连同控制垂直驱动部22的系统控制部25一起控制像素阵列部21的各像素的操作的驱动部。

此外，在间接ToF方法的距离测量中，连接到一个控制线的高速驱动的元件(CAPD元件)的数量影响高速驱动的可控性或驱动精度。在间接ToF方法的距离测量中使用的固态成像元件在水平方向上形成为长像素阵列的情况很多。因此，在这种情况下，垂直信号线29或在垂直方向上长的其他控制线可以用在将要高速驱动的元件的控制线中。在这种情况下，例如，在垂直方向上排列的多个像素连接到垂直信号线29或在垂直方向上长的其他控制线，并且经由垂直信号线29或其他控制线，像素被与垂直驱动部22分开设置的驱动部、水平驱动部24等驱动，即，CAPD传感器被驱动。

响应于垂直驱动部22的驱动控制从像素行的各像素输出的信号通过垂直信号线29输入到列处理部23。列处理部23对通过垂直信号线29从各像素输出的信号执行预定的信号处理，并在信号处理之后临时保持像素信号。

具体地，列处理部23作为信号处理执行去噪处理、模数(AD)转换处理等。

水平驱动部24包括移位寄存器、地址解码器等，并依次选择与列处理部23的像素列对应的单位电路。根据水平驱动部24的选择扫描，针对列处理部23中的各单位电路，依次输出经过信号处理的像素信号。

系统控制部25包括产生各种定时信号等的定时发生器，并且基于由定时发生器产生的各种定时信号执行垂直驱动部22、列处理部23、水平驱动部24等的驱动控制。

信号处理部26至少具有算术处理功能，并且基于从列处理部23输出的像素信号执行诸如算术处理等各种信号处理。对于信号处理部26中的信号处理，数据存储部27临时存储处理所需的数据。

<像素的构成例>

接下来，说明像素阵列部21中设置的像素的构成例。设置在像素阵列部21中的像素例如具有如图2所示的构成。

图2示出了设置在像素阵列部21中的一个像素51的断面，并且像素51接收从外部入射的光，特别是红外光，对光执行光电转换，并且输出对应于通过光电转换获得的电荷的信号。

像素51例如包括硅基板，即，作为包括P型半导体区域的P型半导体基板的基板61(半导体层)，以及形成在基板61上的片上透镜62。

例如，在图中，基板61在纵向方向上的厚度，即，基板61在垂直于基板61的表面的方向上的厚度小于或等于20μm。此外，基板61的厚度可以大于或等于20μm，并且根据固态成像元件11的目标特性等来设定厚度就足够了。

另外，基板61例如包括基板浓度小于或等于1E+13阶的具有高电阻的P-Epi基板等，并且基板61的电阻(电阻率)例如大于或等于500[Ωcm]。

这里，在基板61的基板浓度与电阻之间的关系中，例如，当基板浓度为6.48E+12[cm³]时，电阻为2000[Ωcm]，当基板浓度为1.30E+13[cm³]时，电阻为1000[Ωcm]，当基板浓度为2.59E+13[cm³]时，电阻为500[Ωcm]，当基板浓度为1.30E+14[cm³]时，电阻为100[Ωcm]等。

在图中，基板61的上侧前表面，即，来自外部的光入射到其上的基板61的表面(下文中，也称为入射面)形成有收集来自外部的入射光并使光入射到基板61上的片上透镜62。

此外，在像素51中，用于防止相邻像素之间的颜色混合的像素间遮光部63-1和像素间遮光部63-2在基板61的入射面上形成在像素51的端部处。

在该示例中，来自外部的光经由片上透镜62入射到基板61上，但是来自外部的入射光未穿过片上透镜62或基板61的一部分而入射在与基板61的像素51相邻设置的另一像素的区域上。换句话说，从外部入射到片上透镜62上并导向与像素51相邻的另一像素的光被像素间遮光部63-1或像素间遮光部63-2遮挡，从而未入射到相邻的另一像素。在下文中，在不需要特别区分的情况下，像素间遮光部63-1和像素间遮光部63-2也简称为像素间遮光部63。

固态成像元件11是背面照射型CAPD传感器，因此，基板61的入射面是所谓的背面，并且背面未形成包括配线等的配线层。此外，在基板61的与入射面相对那侧的表面的一部分中，层叠形成用于驱动形成在像素51中的晶体管等的配线、用于从像素51读出信号的配线等的配线层。

在基板61的与入射面相对那侧的表面上，即，图中下侧表面的内侧的一部分，形成有氧化物膜64以及被称为阱(tap)的信号提取部65-1和信号提取部65-2。

在该示例中，氧化物膜64形成在像素51的与基板61的入射面相对那侧的表面附近的中央部，并且氧化物膜64的两端分别形成有信号提取部65-1和信号提取部65-2。

这里，信号提取部65-1包括作为N型半导体区域的N+半导体区域71-1、施主杂质浓度低于N+半导体区域71-1的N-半导体区域72-1、作为P型半导体区域的P+半导体区域73-1和受主杂质浓度低于P+半导体区域73-1的P-半导体区域74-1。这里，施主杂质的示例包括属于元素周期表第5族的元素，如相对于Si的磷(P)或砷(As)，受主杂质的示例包括属于元素周期表第3族的元素，如相对于Si的硼(B)。作为施主杂质的元素被称为施主元素，并且作为受主杂质的元素被称为受主元素。

换句话说，N+半导体区域71-1在基板61的与入射面相对那侧的表面的前内侧部中形成在与图中的氧化物膜64的右侧相邻的位置。此外，N-半导体区域72-1形成在图中的N+半导体区域71-1的上侧，以覆盖(包围)N+半导体区域71-1。

此外，P+半导体区域73-1在基板61的与入射面相对那侧的表面的前内侧部中形成在与图中的N+半导体区域71-1的右侧相邻的位置。此外，P-半导体区域74-1形成在图中的P+半导体区域73-1的上侧，以覆盖(包围)P+半导体区域73-1。

此外，尽管这里未示出，但是更详细地，当从垂直于基板61的表面的方向观察基板61时，以P+半导体区域73-1和P-半导体区域74-1为中心，N+半导体区域71-1和N-半导体区域72-1形成为包围P+半导体区域73-1和P-半导体区域74-1的周围。

类似地，信号提取部65-2包括作为N型半导体区域的N+半导体区域71-2、施主杂质浓度低于N+半导体区域71-2的N-半导体区域72-2、作为P型半导体区域的P+半导体区域73-2和受主杂质浓度低于P+半导体区域73-2的P-半导体区域74-2。

换句话说，N+半导体区域71-2在基板61的与入射面相对那侧的表面的前内侧部中形成在与图中的氧化物膜64的左侧相邻的位置。此外，N-半导体区域72-2形成在图中的N+半导体区域71-2的上侧，以覆盖(包围)N+半导体区域71-2。

此外，P+半导体区域73-2在基板61的与入射面相对那侧的表面的前内侧部中形成在与图中的N+半导体区域71-2的左侧相邻的位置。此外，P-半导体区域74-2形成在图中的P+半导体区域73-2的上侧，以覆盖(包围)P+半导体区域73-2。

此外，尽管这里未示出，但是更详细地，当从垂直于基板61的表面的方向观察基板61时，以P+半导体区域73-2和P-半导体区域74-2为中心，N+半导体区域71-2和N-半导体区域72-2形成为包围P+半导体区域73-2和P-半导体区域74-2的周围。

在下文中，在不需要特别区分信号提取部65-1和信号提取部65-2的情况下，信号提取部65-1和信号提取部65-2也简称为信号提取部65。

此外，在下文中，在不需要特别区分N+半导体区域71-1和N+半导体区域71-2的情况下，N+半导体区域71-1和N+半导体区域71-2也简称为N+半导体区域71，并且在不需要特别区分N-半导体区域72-1和N-半导体区域72-2的情况下，N-半导体区域72-1和N-半导体区域72-2也简称为N-半导体区域72。

此外，在下文中，在不需要特别区分P+半导体区域73-1和P+半导体区域73-2的情况下，P+半导体区域73-1和P+半导体区域73-2也简称为P+半导体区域73，并且在不需要特别区分P-半导体区域74-1和P-半导体区域74-2的情况下，P-半导体区域74-1和P-半导体区域74-2也简称为P-半导体区域74。

此外，在基板61中，用于分离N+半导体区域71-1和P+半导体区域73-1之间的区域的分离部75-1包括氧化物膜等。类似地，用于分离N+半导体区域71-2和P+半导体区域73-2之间的区域的分离部75-2包括氧化物膜等。在下文中，在不需要特别区分分离部75-1和分离部75-2的情况下，分离部75-1和分离部75-2也简称为分离部75。

设置在基板61上的N+半导体区域71用作电荷检测部，用于检测从外部入射在像素51上的光量，即，通过基板61的光电转换产生的信号载流子的量。除了N+半导体区域71之外，具有低施主杂质浓度的N-半导体区域72也可以被视为电荷检测部。此外，P+半导体区域73用作用于将多个载流子电流注入基板61的电压施加部，即，通过直接向基板61施加电压在基板61中产生电场。此外，除了P+半导体区域73之外，具有低受主杂质浓度的P-半导体区域74也可以视为电压施加部。

在像素51中，作为浮动扩散区域(未示出)的浮动扩散(FD)部(在下文中也特别称为FD部A)直接连接到N+半导体区域71-1，并且FD部A还经由放大晶体管(未示出)等连接到垂直信号线29。

类似地，与FD部A不同的另一个FD部(在下文中特别称为FD部B)直接连接到N+半导体区域71-2，并且FD部B经由放大晶体管(未示出)等连接到垂直信号线29。这里，FD部A和FD部B连接到彼此不同的垂直信号线29。

例如，在通过间接ToF方法测量到对象的距离的情况下，从设置有固态成像元件11的成像装置向对象发射红外光。于是，在红外光在对象上被反射并作为反射光返回到成像装置的情况下，固态成像元件11的基板61接收入射的反射光(红外光)并执行光电转换。

此时，垂直驱动部22驱动像素51，并将与通过光电转换获得的电荷对应的信号分类为FD部A和FD部B。此外，如上所述，像素51可以不是由垂直驱动部22驱动，而是经由垂直信号线29或在垂直方向上长的另一控制线由单独设置的驱动部、水平驱动部24等驱动。

例如，在某个定时，垂直驱动部22经由接触点等将电压施加到两个P+半导体区域73。具体地，例如，垂直驱动部22向P+半导体区域73-1施加1.5V的电压，并且向P+半导体区域73-2施加0V的电压。

然后，在基板61中的两个P+半导体区域73之间产生电场，并且电流从P+半导体区域73-1流到P+半导体区域73-2。在这种情况下，基板61中的空穴在P+半导体区域73-2的方向上移动，因此，电子在P+半导体区域73-1的方向上移动。

因此，在这种状态下，在来自外部的红外光(反射光)经由片上透镜62入射到基板61上并且红外光在基板61中经受光电转换而转换成电子和空穴对的情况下，得到的电子通过P+半导体区域73之间的电场在P+半导体区域73-1的方向上被引导，并且移动到N+半导体区域71-1中。

在这种情况下，通过光电转换产生的电子用作信号载流子，用于检测与入射在像素51上的红外光量对应的信号，即，红外光的接收光量。

利用这种配置，对应于移动到N+半导体区域71-1中的电子的电荷累积在N+半导体区域71-1中，并且该电荷由列处理部23经由FD部A、放大晶体管、垂直信号线29等检测。

换句话说，N+半导体区域71-1的累积电荷被转移到直接连接到N+半导体区域71-1的FD部A，并且经由放大晶体管或垂直信号线29由列处理部23读出对应于转移到FD部A的电荷的信号。于是，在列处理部23中对读出的信号执行处理，例如，AD转换处理，并且通过处理得到的像素信号被供给到信号处理部26。

该像素信号是表示与由N+半导体区域71-1检测到的电子对应的电荷量的信号，即，FD部A上累积的电荷量。换句话说，该像素信号可以是表示由像素51接收的红外光量的信号。

此外，此时，如同N+半导体区域71-1那样，与由N+半导体区域71-2检测到的电子对应的像素信号可以适当地用于测量距离。

此外，在下一个定时，通过垂直驱动部22经由接触点等将电压施加到两个P+半导体区域73，使得在与已经在基板61中产生的电场相反的方向上产生电场。具体地，例如，将1.5V的电压施加到P+半导体区域73-2，并且将0V的电压施加到P+半导体区域73-1。

利用这种配置，在基板61的两个P+半导体区域73之间产生电场，并且电流从P+半导体区域73-2流到P+半导体区域73-1。

在这种状态下，在来自外部的红外光(反射光)经由片上透镜62入射到基板61上并且红外光在基板61中经受光电转换而转换成电子和空穴对的情况下，通过P+半导体区域73之间的电场得到的电子在P+半导体区域73-2的方向上被引导，并且移动到N+半导体区域71-2中。

利用这种配置，对应于移动到N+半导体区域71-2中的电子的电荷累积在N+半导体区域71-2中，并且该电荷由列处理部23经由FD部B、放大晶体管、垂直信号线29等检测。

换句话说，N+半导体区域71-2的累积电荷被转移到直接连接到N+半导体区域71-2的FD部B，并且经由放大晶体管或垂直信号线29由列处理部23读出对应于转移到FD部B的电荷的信号。于是，在列处理部23中对读出的信号执行处理，例如，AD转换处理，并且通过处理得到的像素信号被供给到信号处理部26。

此外，此时，如同N+半导体区域71-2那样，与由N+半导体区域71-1检测到的电子对应的像素信号可以适当地用于测量距离。

因此，当在同一像素51中获得通过不同时间段的光电转换获得的像素信号时，信号处理部26基于像素信号计算指示到对象距离的距离信息，并输出距离信息到后续阶段。

因此，将信号载流子分类到不同的N+半导体区域71中并且基于对应于信号载流子的信号计算距离信息的方法称为间接ToF方法。

此外，这里，已经说明了如下示例：通过垂直驱动部22控制相对于P+半导体区域73的电压的施加，如上所述，用作控制相对于P+半导体区域73的电压的施加的电压施加控制部的驱动部(块)可以与垂直驱动部22分开地设置在固态成像元件11中。

此外，当在从图2中的上到下的方向(即，垂直于基板61的表面的方向)上观察像素51的信号提取部65的一部分时，可以看到P+半导体区域73被N+半导体区域71包围，例如，如图3所示。此外，在图3中，相同的附图标记应用于与图2中对应的部分，并且将适当地省略其说明。

在图3所示的示例中，氧化物膜64(未示出)形成在像素51的中央部分中，并且信号提取部65形成在从像素51的中央的稍微端侧的部分中。特别地，这里，在像素51中形成两个信号提取部65。

于是，在各信号提取部65中，P+半导体区域73在中央位置形成为矩形形状，并且P+半导体区域73由矩形的N+半导体区域71包围，更具体地，包围P+半导体区域73的矩形框架形状。换句话说，N+半导体区域71形成为包围P+半导体区域73。

此外，在像素51中，片上透镜62形成为使得从外部入射的红外光会聚到像素51的中央部，即，箭头A11所示的部分。换句话说，从外部入射在片上透镜62上的红外光由片上透镜62会聚到箭头A11所示的位置，即，在图2中，图2的氧化物膜64的上侧位置。

因此，红外光会聚到信号提取部65-1和信号提取部65-2之间的位置。利用这种配置，可以防止红外光入射在与像素51相邻的像素上而产生颜色混合，并且还可以防止红外光直接入射在信号提取部65上。

例如，在红外光直接入射在信号提取部65上的情况下，电荷分离效率(即，活性阱和失活阱之间的对比度(Cmod))或调制对比度(Modulation contrast)降低。

这里，读出对应于通过光电转换获得的电荷(电子)的信号的信号提取部65(阱)，即，检测通过光电转换获得的电荷的信号提取部65，也称为活性阱。

相反，基本上不读出对应于通过光电转换获得的电荷的信号的信号提取部65(阱)，即，不是活性阱的信号提取部65，也被称为失活阱。

在上述示例中，向P+半导体区域73施加1.5V电压的信号提取部65是活性阱，并且向P+半导体区域73施加0V电压的信号提取部65是失活阱。

Cmod是指示在由入射的红外光的光电转换产生的电荷中，可以由作为活性阱的信号提取部65的N+半导体区域71检测到的电荷％为何的指标，即，是否提取对应于电荷的信号，并且指示电荷分离效率。

因此，例如，在从外部入射的红外光入射到失活阱的区域上并且在失活阱中执行光电转换的情况下，作为由光电转换产生的信号载流子的电子移动到失活阱内的N+半导体区域71的可能性很高。于是，通过光电转换获得的一部分电子的电荷未被活性阱内的N+半导体区域71检测到，因此，Cmod(即，电荷分离效率)降低。

因此，在像素51中，红外光在距离两个信号提取部65大致相等距离的位置处会聚在像素51的中央部分附近，因此，从外部入射的红外光在失活阱的区域中经受光电转换的概率降低，并且可以改善电荷分离效率。另外，在像素51中，还可以改善调制对比度。换句话说，通过光电转换获得的电子可以容易地被透导到活性阱内的N+半导体区域71。

根据如上所述的固态成像元件11，可以获得以下效果。

换句话说，首先，固态成像元件11是背面照射型传感器，因此，可以使量子效率(QE)×开口率(填充因子(FF))最大化，并且改善固态成像元件11的距离测量特性。

例如，如图4中的箭头W11所示，一般的前面照射型图像传感器具有这样的结构，其中配线102或配线103形成在作为光电转换单元的PD 101的来自外部的光入射的入射面侧。

为此，例如，如箭头A21或箭头A22所示，存在从外部以一定角度倾斜地入射在PD101上的光的一部分由于配线102或配线103的遮挡而未入射到PD 101的情况。

相比而言，背面照射型图像传感器，例如，如箭头W12所示，具有这样的结构，其中配线105或配线106形成在作为光电转换单元的PD 104的与光从外部入射的入射面相对那侧的表面上。

因此，与前面照射型图像传感器相比，可以确保足够的开口率。即，例如，如箭头A23或箭头A24所示，从外部以一定角度倾斜地入射在PD 104上的光入射到PD 104上而未被配线遮挡。利用这种配置，可以通过接收更多光来改善像素感度。

通过背面照射型图像传感器获得的像素感度的这种改善效果也可以在作为背面照射型CAPD传感器的固态成像元件11中获得。

另外，例如，在前面照射型CAPD传感器中，如箭头W13所示，在作为光电转换单元的PD 111中，被称为阱的信号提取部112，更具体地，阱的P+半导体区域或N+半导体区域形成在来自外部的光入射的入射面侧。另外，前面照射型CAPD传感器具有这样的结构，其中配线113或连接到信号提取部112的配线114(例如接触点或金属)形成在入射面侧。

为此，例如，存在如箭头A25或箭头A26所示的情况，从外部以一定角度倾斜地入射在PD 111上的光的一部分由于配线113等遮挡而未入射到PD 111上，并且如箭头A27所示，垂直入射在PD 111上的光也由于配线114遮挡而未入射到PD 111上。

相比而言，背面照射型CAPD传感器，例如，如箭头W14所示，具有这样的结构，其中信号提取部116形成在作为光电转换单元的PD 115的与来自外部的光入射的入射面相对那侧的表面的一部分中。另外，在PD 115的与入射面相对那侧的表面上形成配线117或连接到信号提取部116的配线118(例如接触点或金属)。

这里，PD 115对应于图2中所示的基板61，并且信号提取部116对应于图2中所示的信号提取部65。

在具有这种结构的背面照射型CAPD传感器中，与前面照射型传感器相比，可以确保足够的开口率。因此，可以使量子效率(QE)×开口率(FF)最大化，并改善距离测量特性。

换句话说，例如，如箭头A28或箭头A29所示，从外部以一定角度倾斜地入射在PD115上的光入射到PD 115上而未被配线遮挡。类似地，如箭头A30所示，垂直入射在PD 115上的光也入射在PD 115上而未被配线等遮挡。

因此，在背面照射型CAPD传感器中，不仅可以接收以一定角度入射的光，而且可以接收垂直入射在PD 115上和在前面照射型传感器中在连接到信号提取部(阱)的配线等上反射的光。利用这种配置，可以通过接收更多光来改善像素感度。换句话说，可以使量子效率(QE)×开口率(FF)最大化，从而改善距离测量特性。

特别地，当阱配置在像素的中央附近而不在像素的外边缘的情况下，在前面照射型CAPD传感器中，不可能确保足够的开口率并且像素感度降低，但是在作为背面照射型CAPD传感器的固态成像元件11中，无论阱的配置位置如何，都可以确保足够的开口率，并且改善像素感度。

另外，信号提取部65在背面照射型固态成像元件11中形成在基板61的与来自外部的红外光入射的入射面相对那侧的表面附近，因此，可以减少在失活阱区域中红外光的光电转换的发生。利用这种配置，Cmod(即，电荷分离效率)可以改善。

图5示出了前面照射型CAPD传感器和背面照射型CAPD传感器的像素断面图。

在图5中左侧的前面照射型CAPD传感器中，在图中，基板141的上侧是光入射面，并且包括多层配线的配线层152、像素间遮光部153和片上透镜154层叠在基板141的入射面侧。

在图5右侧的背面照射型CAPD传感器中，在图中，包括多层配线的配线层152形成在基板142的与光入射面相对那侧的下侧，并且像素间遮光部153和片上透镜154层叠在基板142的光入射面侧的上侧。

此外，在图5中，灰色梯形示出了其中红外光被片上透镜154会聚并因此光强度很强的区域。

例如，在前面照射型CAPD传感器中，存在失活阱和活性阱的区域R11设置在基板141的入射面侧。为此，在存在直接入射在失活阱上的许多成分并且在失活阱的区域中执行光电转换的情况下，通过光电转换获得的信号载流子未被活性阱的N+半导体区域检测到。

在前面照射型CAPD传感器中，红外光的强度在基板141的入射面附近的区域R11中很强，因此，在区域R11中执行红外光的光电转换的概率增加。即，入射在失活阱附近的红外光量很大，因此，不能在活性阱中检测到的信号载流子增加，并且电荷分离效率降低。

相比而言，在背面照射型CAPD传感器中，存在失活阱和活性阱的区域R12设置在远离基板142的入射面的位置，即，在与入射面侧相对的表面附近的位置。这里，基板142对应于图2中所示的基板61。

在该示例中，区域R12设置在基板142的与入射面侧相对那侧的表面的一部分中，并且区域R12处于远离入射面的位置，因此，入射红外光的强度在区域R12的附近变得相对较弱。

在红外光的强度强的区域，例如基板142的中心附近或入射面附近，通过光电转换获得的信号载流子通过在基板142中产生的电场被引导到活性阱，并由活性阱的N+半导体区域检测。

另一方面，在包括失活阱的区域R12附近，入射红外光的强度相对较弱，因此，在区域R12中进行红外光的光电转换的概率降低。即，入射在失活阱附近的红外光量很小，因此，通过在失活阱附近的光电转换产生并移动到失活阱的N+半导体区域的信号载流子(电子)的数量减少，并且可以改善电荷分离效率。结果，可以改善距离测量特性。

此外，在背面照射型固态成像元件11中，可以实现基板61的薄化，因此，可以改善作为信号载流子的电子(电荷)的提取效率。

例如，在前面照射型CAPD传感器中，不能充分确保开口率，因此，如图6中的箭头W31所示，为了确保更高的量子效率并且抑制量子效率×开口率降低，需要将基板171的厚度增加到一定程度。

于是，在基板171的与入射面相对那侧的表面附近的区域中，例如，区域R21的一部分，电势的倾斜变得平缓，并且在基本上垂直于基板171的方向上电场变弱。在这种情况下，信号载流子的移动速度变慢，因此，在执行光电转换之后检测活性阱的N+半导体区域中的信号载流子所需的时间变长。此外，在图6中，基板171内的箭头表示基板171中垂直于基板171的方向上的电场。

另外，在基板171很厚的情况下，信号载流子从远离基板171内的活性阱的位置到活性阱内的N+半导体区域的移动距离变长。因此，在远离活性阱的位置，在执行光电转换之后检测活性阱的N+半导体区域中的信号载流子所需的时间变得更长。

图7示出了基板171的厚度方向上的位置与信号载流子的移动速度之间的关系。区域R21对应于扩散电流区域。

因此，在基板171变厚的情况下，例如，当驱动频率高时，即，当在阱(信号提取部)的活性状态和失活状态之间的切换以高速执行时，在远离活性阱的位置(如区域R21)中产生的电子不能完全被吸引到活性阱的N+半导体区域中。即，在阱处于活性状态的时间短的情况下，在区域R21等中产生的电子(电荷)不能在活性阱的N+半导体区域中被检测到，并且电子的提取效率降低。

相比而言，在背面照射型CAPD传感器中，可以确保足够的开口率，因此，例如，如图6中的箭头W32所示，即使在基板172薄的情况下，也可以确保足够的量子效率×开口率。这里，基板172对应于图2中的基板61，并且基板172中的箭头表示垂直于基板172的方向上的电场。

图8示出了基板172的厚度方向上的位置与信号载流子的移动速度之间的关系。

因此，在基板172的垂直于基板172的方向上的厚度薄的情况下，在基本上垂直于基板172的方向上的电场变强，仅使用在信号载流子的移动速度快的漂移电流区域中的电子(电荷)，并且不使用在信号载流子的移动速度慢的扩散电流区域中的电子。仅使用仅在漂移电流区域中的电子(电荷)，因此，在执行光电转换之后检测活性阱的N+半导体区域中的信号载流子所需的时间变短。另外，在基板172变薄的情况下，信号载流子到活性阱内的N+半导体区域的移动距离也变短。

因此，在背面照射型CAPD传感器中，即使当驱动频率高时，在活性阱的N+半导体区域中也可以充分地吸引在基板172内的各区域中产生的信号载流子(电子)，并且可以改善电子的提取效率。

此外，根据基板172的变薄，甚至在更高的驱动频率下也可以确保足够的电子提取效率，并且可以改善高速驱动耐性。

特别地，在背面照射型CAPD传感器中，可以直接向基板172(即，基板61)施加电压，因此，在阱的活性状态和失活状态之间切换的响应速度很快，并且可以以高驱动频率执行驱动。另外，电压可以直接施加到基板61，因此，基板61内的可调区域变宽。

此外，在背面照射型固态成像元件11(CAPD传感器)中，可以获得足够的开口率，因此，可以使像素小型化，并且可以改善像素的小型化耐性。

另外，固态成像元件11是背面照射型传感器，因此，可以自由化后端线(BEOL)容量设计，并且利用这种配置，可以改善饱和信号量(Qs)的设计自由度。

<第一实施方案的变形例1>

<像素的构成例>

此外，在以上说明中，如图3所示，已经作为例子说明了基板61中的信号提取部65的一部分是其中N+半导体区域71和P+半导体区域73为矩形形状的情况。然而，在从垂直于基板61的方向看时，N+半导体区域71和P+半导体区域73的形状可以是任何形状。

具体地，例如，如图9所示，N+半导体区域71和P+半导体区域73可以是圆形形状。此外，在图9中，相同的附图标记应用于与图3中对应的部分，并且将适当地省略其说明。

图9示出了当从垂直于基板61的方向观察像素51中的信号提取部65的一部分时的N+半导体区域71和P+半导体区域73。

在该示例中，氧化物膜64(未示出)形成在像素51的中央部分中，并且信号提取部65形成在从像素51的中央的稍微端侧的部分中。具体地，这里，在像素51中形成两个信号提取部65。

于是，在各信号提取部65中，在中心位置形成圆形的P+半导体区域73，并且P+半导体区域73以在P+半导体区域73为中心被圆形的N+半导体区域71包围，更具体地，环形的N+半导体区域71。

图10是片上透镜62与像素阵列部21的一部分重叠的平面图，其中包括图9所示的信号提取部65的像素51二维地配置成矩阵形状。

如图10所示，片上透镜62形成在像素单元中。换句话说，其中形成一个片上透镜62的单位区域对应于一个像素。

此外，在图2中，包括氧化物膜等的分离部75配置在N+半导体区域71和P+半导体区域73之间，但是分离部75不限于此。

<第一实施方案的变形例2>

<像素的构成例>

图11是示出像素51中的信号提取部65的平面形状的变形例的平面图。

除了图3所示的矩形形状和图7所示的圆形形状之外，信号提取部65的平面形状例如可以是图11所示的八边形形状。

另外，图11示出了在N+半导体区域71和P+半导体区域73之间形成包括氧化物膜等的分离部75的情况下的平面图。

在图11中，线A-A'表示后述的图37中的断面线，线B-B'表示后述的图36中的断面线。

<第二实施方案>

<像素的构成例>

此外，在上面的说明中，在信号提取部65中，已经作为示例说明了其中P+半导体区域73被N+半导体区域71包围的构成，但是N+半导体区域可以被P+半导体区域包围。

在这种情况下，像素51例如如图12所示地构成。此外，在图12中，相同的附图标记应用于与图3中对应的部分，并且将适当地省略其说明。

图12示出了当从垂直于基板61的方向观察像素51中的信号提取部65的一部分时的N+半导体区域和P+半导体区域的配置。

在该示例中，氧化物膜64(未示出)形成在像素51的中央部分中，信号提取部65-1形成在从像素51的中央稍微在图中上侧的部分中，信号提取部65-2形成在从像素51的中央稍微在图中下侧的部分中。具体地，在该示例中，像素51中的信号提取部65的形成位置与图3中的位置相同。

在信号提取部65-1中，在信号提取部65-1的中心形成与图3所示的N+半导体区域71-1对应的矩形的N+半导体区域201-1。于是，N+半导体区域201-1被矩形的P+半导体区域202-1包围，更具体地，对应于图3所示的P+半导体区域73-1的矩形框架形状的P+半导体区域202-1。即，P+半导体区域202-1形成为包围N+半导体区域201-1。

类似地，在信号提取部65-2中，在信号提取部65-2的中心形成对应于图3所示的N+半导体区域71-2的矩形的N+半导体区域201-2。于是，N+半导体区域201-2被矩形的P+半导体区域202-2包围，更具体地，对应于图3所示的P+半导体区域73-2的矩形框架形状的P+半导体区域202-2。

此外，在下文中，在不需要特别区分N+半导体区域201-1和N+半导体区域201-2的情况下，N+半导体区域201-1和N+半导体区域201-2也简称为N+半导体区域201。另外，在下文中，在不需要特别区分P+半导体区域202-1和P+半导体区域202-2的情况下，P+半导体区域202-1和P+半导体区域202-2也简称为P+半导体区域202。

即使在信号提取部65具有图12所示的构成的情况下，如同图3所示的构成的情况那样，N+半导体区域201用作用于检测信号载流子的量的电荷检测部，P+半导体区域202用作用于通过直接向基板61施加电压来产生电场的电压施加部。

<第二实施方案的变形例1>

<像素的构成例>

另外，如同图9所示的示例那样，即使在N+半导体区域201被P+半导体区域202包围的配置的情况下，N+半导体区域201和P+半导体区域202的形状也可以是任何形状。

换句话说，例如，如图13所示，N+半导体区域201和P+半导体区域202可以是圆形形状。此外，在图13中，相同的附图标记应用于与图12中对应的部分，并且将适当地省略其说明。

图13示出了当从垂直于基板61的方向观察像素51中的信号提取部65的一部分时的N+半导体区域201和P+半导体区域202。

在该示例中，氧化物膜64(未示出)形成在像素51的中央部分中，并且信号提取部65形成在位于像素51的中央的稍微端侧的部分中。具体地，这里，在像素51中形成两个信号提取部65。

于是，在各信号提取部65中，在中心位置形成圆形的N+半导体区域201，并且N+半导体区域201以N+半导体区域201为中心被圆形的P+半导体区域202包围，更具体地，环形的P+半导体区域202。

<第三实施方案>

<像素的构成例>

此外，形成在信号提取部65中的N+半导体区域和P+半导体区域可以形成为线形状(长方形状)。

在这种情况下，例如，像素51如图14所示构成。此外，在图14中，相同的附图标记应用于与图3中对应的部分，并且将适当地省略其说明。

图14示出了当从垂直于基板61的方向观察像素51中的信号提取部65的一部分时的N+半导体区域和P+半导体的配置。

在该示例中，氧化物膜64(未示出)形成在像素51的中央部分中，信号提取部65-1形成在从像素51的中央稍微在图中的上侧的部分中。信号提取部65-2形成在从像素51的中央稍微在图中的下侧的部分中。具体地，在该示例中，信号提取部65在像素51中的形成位置与图3中的位置相同。

在信号提取部65-1中，在信号提取部65-1的中心形成与图3所示的P+半导体区域73-1对应的线形状的P+半导体区域231。于是，在P+半导体区域231的周围形成对应于图3所示的N+半导体区域71-1的线形状的N+半导体区域232-1和线形状的N+半导体区域232-2，使得P+半导体区域231插入在N+半导体区232-1和N+半导体区232-2之间。即，P+半导体区域231形成在夹于N+半导体区域232-1和N+半导体区域232-2之间的位置。

此外，在下文中，在不需要特别区分N+半导体区域232-1和N+半导体区域232-2的情况下，N+半导体区域232-1和N+半导体区域232-2也简称为N+半导体区域232。

在图3所示的示例中，P+半导体区域73被N+半导体区域71包围，但是在图14所示的示例中，P+半导体区域231插入在彼此邻近设置的两个N+半导体区域232之间。

类似地，在信号提取部65-2中，在信号提取部65-2的中心形成对应于图3所示的P+半导体区域73-2的线形状的P+半导体区域233。于是，在P+半导体区域233周围形成对应于图3所示的N+半导体区域71-2的线形状的N+半导体区域234-1和线形状的N+半导体区域234-2，使得P+半导体区域233插入在N+半导体区域234-1和N+半导体区域234-2之间。

此外，在下文中，在不需要特别区分N+半导体区域234-1和N+半导体区域234-2的情况下，N+半导体区域234-1和N+半导体区域234-2也简称为N+半导体区域234。

在图14的信号提取部65中，P+半导体区域231和P+半导体区域233用作对应于图3所示的P+半导体区域73的电压施加部，N+半导体区域232和N+半导体区域234用作对应于图3所示的N+半导体区域71的电荷检测部。在这种情况下，例如，N+半导体区域232-1和N+半导体区域232-2都连接到FD部A。

另外，在图中，线形状的P+半导体区域231、线形状的N+半导体区域232、线形状的P+半导体区域233和线形状的N+半导体区域234中的每一个在横方向上的长度可以是任何长度，并且各区域可以不具有相同的长度。

<第四实施方案>

<像素的构成例>

此外，在图14所示的示例中，已经作为示例说明了其中P+半导体区域231或P+半导体区域233插入在N+半导体区域232或N+半导体区域234之间的结构，但是相反，N+半导体区域可以插入在P+半导体区域之间。

在这种情况下，例如，像素51如图15所示构成。此外，在图15中，相同的附图标记应用于与图3中对应的部分，并且将适当地省略其说明。

图15示出了当从垂直于基板61的方向观察像素51中的信号提取部65的一部分时的N+半导体区域和P+半导体区域的配置。

在该示例中，氧化物膜64(未示出)形成在像素51的中央部分中，并且信号提取部65形成在位于像素51的中央的稍微端侧的部分中。特别是，在该示例中，像素51中的两个信号提取部65中的每一个的形成位置与图3中的位置相同。

在信号提取部65-1中，在信号提取部65-1的中心形成对应于图3所示的N+半导体区域71-1的线形状的N+半导体区域261。于是，在N+半导体区域261周围形成对应于图3所示的P+半导体区域73-1的线形状的P+半导体区域262-1和线形状的P+半导体区域262-2，使得N+半导体区域261插入在P+半导体区域262-1和P+半导体区域262-2之间。即，N+半导体区域261形成在由P+半导体区域262-1和P+半导体区域262-2夹设的位置。

此外，在下文中，在不需要特别区分P+半导体区域262-1和P+半导体区域262-2的情况下，P+半导体区域262-1和P+半导体区域262-2也简称为P+半导体区域262。

类似地，在信号提取部65-2中，在信号提取部65-2的中心形成对应于图3所示的N+半导体区域71-2的线形状的N+半导体区域263。于是，在N+半导体区域263周围形成对应于图3所示的P+半导体区域73-2的线形状的P+半导体区域264-1和线形状的P+半导体区域264-2，使得N+半导体区域263插入在P+半导体区域264-1和P+半导体区域264-2之间。

此外，在下文中，在不需要特别区分P+半导体区域264-1和P+半导体区域264-2的情况下，P+半导体区域264-1和P+半导体区域264-2也简称为P+半导体区域264。

在图15的信号提取部65中，P+半导体区域262和P+半导体区域264用作对应于图3所示的P+半导体区域73的电压施加部，N+半导体区域261和N+半导体区域263用作对应于图3所示的N+半导体区域71的电荷检测部。此外，在图中，线形状的N+半导体区域261、线形状的P+半导体区域262、线形状的N+半导体区域263和线形状的P+半导体区域264中的每一个的长度在横方向上可以是任何长度，并且每个区域可以不具有相同的长度。

<第五实施方案>

<像素的构成例>

此外，在上面的说明中，已经说明了在构成像素阵列部21的各像素中设置两个信号提取部65中的每一个的示例，但是将要在像素中设置的信号提取部的数量可以是一个，或者可以是三个以上。

例如，在像素中形成一个信号提取部的情况下，例如，像素部分如图16所示构成。此外，在图16中，相同的附图标记应用于与图3中对应的部分，并且将适当地省略其说明。

图16示出了当从垂直于基板的方向观察在像素阵列部21中设置的一部分像素中的信号提取部的一部分时的N+半导体区域和P+半导体区域的配置。

在该示例中，示出了设置在像素阵列部21中的像素51、与像素51相邻的像素291-1至像素291-3，并且在各像素中形成一个信号提取部。

换句话说，在像素51中，在像素51的中央部分中形成一个信号提取部65。于是，在信号提取部65中，在中心位置形成圆形的P+半导体区域301，并且P+半导体区域301以P+半导体区域301为中心被圆形的N+半导体区域302包围，更具体地，环形的N+半导体区域302。

这里，P+半导体区域301对应于图3所示的P+半导体区域73，并且用作电压施加部。另外，N+半导体区域302对应于图3所示的N+半导体区域71，并且用作电荷检测部。此外，P+半导体区域301或N+半导体区域302可以是任何形状。

另外，像素51周围的像素291-1至像素291-3具有与像素51的结构类似的结构。

换句话说，例如，一个信号提取部303形成在像素291-1的中央部分中。于是，在信号提取部303中，在中心位置形成圆形的P+半导体区域304，并且P+半导体区域304以P+半导体区域304为中心被圆形的N+半导体区域305包围，更具体地，环形的N+半导体区域305。

P+半导体区域304和N+半导体区域305分别对应于P+半导体区域301和N+半导体区域302。

此外，在下文中，在不需要特别区分像素291-1至像素291-3的情况下，像素291-1至像素291-3也简称为像素291。

因此，在各像素中形成一个信号提取部(阱)的情况下，在通过间接ToF方法测量到对象的距离时使用彼此相邻的几个像素，并且基于相对于像素获得的像素信号计算距离信息。

例如，关注像素51，在像素51的信号提取部65是活性阱的状态下，例如，驱动各像素，使得包括像素291-1的与像素51相邻的几个像素291的信号提取部303变为失活阱。

作为示例，例如，驱动像素291-1、像素291-3等，使得与在图中左侧、右侧、顶部和底部与像素51相邻的像素的信号提取部变为失活阱。

之后，在切换将要施加的电压使得像素51的信号提取部65变为失活阱的情况下，此时，包括像素291-1的与像素51相邻的几个像素291的信号提取部303变为活性阱。

于是，基于在信号提取部65是活性阱的状态下从信号提取部65读出的像素信号和在信号提取部303是活性阱的状态从信号提取部303读出的像素信号，计算距离信息。

因此，即使在像素中设置的信号提取部(阱)的数量是一个的情况下，也可以通过使用彼此相邻的像素根据间接ToF方法来测量距离。

<第六实施方案>

<像素的构成例>

另外，如上所述，可以在各像素中设置三个以上的信号提取部(阱)。

例如，在像素中设置四个信号提取部(阱)的情况下，像素阵列部21的各像素如图17所示构成。此外，在图17中，相同的附图标记应用于与图16中对应的部分，并且将适当地省略其说明。

图17示出了当从垂直于基板的方向观察设置在像素阵列部21中的一部分像素的信号提取部的一部分时的N+半导体区域和P+半导体区域的配置。

图17中所示的线C-C'的断面图是后述的图36。

在该示例中，示出了像素阵列部21中设置的像素51和像素291，并且在各像素中形成四个信号提取部。

换句话说，在像素51中，信号提取部331-1、信号提取部331-2、信号提取部331-3和信号提取部331-4形成在像素51的中央和像素51的端部之间的位置，即，像素51的中央的图中的左下侧的位置、左上侧的位置、右上侧的位置和在右下侧的位置。

信号提取部331-1至信号提取部331-4对应于图16所示的信号提取部65。

例如，在信号提取部331-1中，在中心位置形成圆形的P+半导体区域341，并且P+半导体区域341以P+半导体区域341为中心被圆形的N+半导体区域342包围，更具体地，环形的N+半导体区域342。

这里，P+半导体区域341对应于图16中所示的P+半导体区域301，并且用作电压施加部。另外，N+半导体区域342对应于图16中所示的N+半导体区域302，并且用作电荷检测部。此外，P+半导体区域341或N+半导体区域342可以是任何形状。

另外，信号提取部331-2至信号提取部331-4也具有类似信号提取部331-1的构成，并且分别包括用作电压施加部的P+半导体区域和用作电荷检测部的N+半导体区域。此外，在像素51周围形成的像素291具有与像素51的结构类似的结构。

此外，在下文中，在不需要特别区分信号提取部331-1至信号提取部331-4的情况下，信号提取部331-1至信号提取部331-4也简称为信号提取部331。

因此，在各像素中设置四个信号提取部的情况下，例如，在根据间接ToF方法测量距离时，通过使用像素中的四个信号提取部来计算距离信息。

作为示例，关注像素51，例如，在信号提取部331-1和信号提取部331-3是活性阱的状态下，驱动像素51，使得信号提取部331-2和信号提取部331-4变为失活阱。

之后，切换将要施加到各信号提取部331的电压。即，驱动像素51使得信号提取部331-1和信号提取部331-3变为失活阱，并且信号提取部331-2和信号提取部331-4变为活性阱。

于是，在信号提取部331-1和信号提取部331-3是活性阱的状态下，基于从信号提取部331-1和信号提取部331-3读出的像素信号和在信号提取部331-2和信号提取部331-4是活性阱的状态下从信号提取部331-2和信号提取部331-4读出的像素信号，计算距离信息。

<第七实施方案>

<像素的构成例>

此外，信号提取部(阱)可以在像素阵列部21中彼此相邻的像素之间共享。

在这种情况下，像素阵列部21的各像素例如如图18所示构成。此外，在图18中，相同的附图标记应用于与图16中对应的部分，并且将适当地省略其说明。

图18示出了当从垂直于基板的方向观察设置在像素阵列部21中的一部分像素的信号提取部的一部分时，N+半导体区域和P+半导体区域的配置。

在该示例中，示出了设置在像素阵列部21中的像素51和像素291，并且在各像素中形成两个信号提取部。

例如，在像素51中，信号提取部371形成在像素51的图中的上侧的端部，并且信号提取部372形成在像素51的图中的下侧的端部。

信号提取部371在像素51和像素291-1之间共享。即，信号提取部371用作像素51的阱，并且还用作像素291-1的阱。另外，信号提取部372在像素51和与像素51的图中下侧相邻的像素(未示出)之间共享。

在信号提取部371中，在中心位置形成与图14所示的P+半导体区域231对应的线形状的P+半导体区域381。于是，在图中，形成对应于图14中所示的N+半导体区域232的线形状的N+半导体区域382-1和线形状的N+半导体区域382-2，使得P+半导体区域381在P+半导体区域381的上部位置和下部位置插入在N+半导体区域382-1和N+半导体区域382-2之间。

特别地，在该示例中，P+半导体区域381形成在像素51和像素291-1之间的边界部分中。另外，N+半导体区域382-1形成在像素51内的区域中，并且N+半导体区域382-2形成在像素291-1内的区域中。

这里，P+半导体区域381用作电压施加部，并且N+半导体区域382-1和N+半导体区域382-2用作电荷检测部。此外，在下文中，在不需要特别区分N+半导体区域382-1和N+半导体区域382-2的情况下，N+半导体区域382-1和N+半导体区域382-2也简称为N+半导体区域382。

另外，P+半导体区域381或N+半导体区域382可以是任何形状。此外，N+半导体区域382-1和N+半导体区域382-2可以连接到相同的FD部，或者可以连接到彼此不同的FD部。

在信号提取部372中，形成线形状的P+半导体区域383、N+半导体区域384-1和N+半导体区域384-2。

P+半导体区域383、N+半导体区域384-1和N+半导体区域384-2分别对应于P+半导体区域381、N+半导体区域382-1和N+半导体区域382-2，并且具有类似的配置、类似的形状和类似的功能。此外，在下文中，在不需要特别区分N+半导体区域384-1和N+半导体区域384-2的情况下，N+半导体区域384-1和N+半导体区域384-2也简称为N+半导体区域384。

如上所述，即使在相邻像素之间共享信号提取部(阱)的情况下，也可以根据类似于图3所示的示例的操作通过间接ToF方法测量距离。

如图18所示，在像素之间共享信号提取部的情况下，例如，用于产生电场(即，电流)的一对P+半导体区域之间的距离变长，如P+半导体区域381和P+半导体区域383之间的距离。换句话说，信号提取部在像素之间共享，因此，可以使P+半导体区域之间的距离最大化。

利用这种配置，电流难以在P+半导体区域之间流动，因此，可以降低像素的功耗，并且还有利于像素的小型化。

此外，这里，已经说明了在彼此相邻的两个像素之间共享一个信号提取部的示例，但是可以在彼此相邻的三个以上的像素中共享一个信号提取部。另外，在信号提取部在彼此相邻的两个以上的像素中共享的情况下，在信号提取部中，可以仅共享用于检测信号载流子的电荷检测部，或者可以仅共享用于产生电场的电压施加部。

<第八实施方案>

<像素的构成例>

此外，可以不特别设置在诸如像素阵列部21的像素51等各像素中设置的片上透镜或像素间遮光部。

具体地，例如，像素51可以如图19所示构成。此外，在图19中，相同的附图标记应用于与图2中对应的部分，并且将适当地省略其说明。

除了未设置片上透镜62之外，图19所示的像素51的构成与图2所示的像素51的构成相同。

在图19所示的像素51中，片上透镜62未设置在基板61的入射面侧，因此，可以进一步减少从外部入射在基板61上的红外光的衰减。利用这种配置，由基板61接收的红外光量可以增加，并且可以改善像素51的感度。

<第八实施方案的变形例1>

<像素的构成例>

另外，像素51的构成例如可以是图20中所示的构成。此外，在图20中，相同的附图标记应用于与图2中对应的部分，并且将适当地省略其说明。

除了未设置像素间遮光部63-1和像素间遮光部63-2之外，图20中所示的像素51的构成与图2中所示的像素51的构成相同。

在图20所示的示例中，像素间遮光部63未设置在基板61的入射面侧，因此，抑制颜色混合的效果降低，但是被像素间遮光部63遮挡的红外光也入射在基板61上，因此，可以改善像素51的感度。

此外，显而易见的是，片上透镜62和像素间遮光部63都可以未设置在像素51中。

<第八实施方案的变形例2>

<像素的构成例>

另外，例如，如图21所示，可以优化片上透镜在光轴方向上的厚度。此外，在图21中，相同的附图标记应用于与图2中对应的部分，并且将适当地省略其说明。

除了设置片上透镜411代替片上透镜62之外，图21所示的像素51的构成与图2所示的像素51的构成相同。

在图21所示的像素51中，片上透镜411形成在基板61的入射面侧，即，图中的上侧。与图2所示的片上透镜62相比，片上透镜411在光轴方向上的厚度，即，片上透镜411在图中的纵向方向上的厚度薄。

通常，随着设置在基板61的前表面上的片上透镜变得更厚，有利于入射在片上透镜上的光的会聚。然而，片上透镜411变薄，因此透射率变高，并且可以改善像素51的感度，因此，根据基板61的厚度，红外光会聚的位置等，适当地设定片上透镜411的厚度就足够了。

<第九实施方案>

<像素的构成例>

此外，可以在像素阵列部21中形成的像素和像素之间设置用于改善相邻像素之间的分离特性和用于抑制颜色混合的分离区域。

在这种情况下，像素51例如如图22所示构成。此外，在图22中，相同的附图标记应用于与图2中对应的部分，并且将适当地省略其说明。

除了在基板61中设置分离区域441-1和分离区域441-2之外，图22所示的像素51的构成与图2所示的像素51的构成相同。

在图22所示的像素51中，贯通基板61的至少一部分的分离区域441-1和分离区域441-2通过遮光膜等在基板61中形成在像素51和与像素51相邻的另一像素之间的边界部分中，即，像素51的图中的左右端部。此外，在下文中，在不需要特别区分分离区域441-1和分离区域441-2的情况下，分离区域441-1和分离区域441-2也简称为分离区域441。

例如，当形成分离区域441时，从基板61的入射面侧，即，基板61的图中上侧的表面，在向下方向上(在垂直于基板61的表面的方向上)形成纵向凹槽(沟槽)，通过在凹槽部中埋入而形成遮光膜，因此，形成分离区域441。分离区域441用作构造成遮挡从入射面入射在基板61上并且朝向与像素51相邻的另一像素导向的红外光的像素分离区域。

如上所述形成埋入式分离区域441，因此，可以改善像素之间的红外光的分离特性，并且可以抑制颜色混合的发生。

<第九实施方案的变形例1>

<像素的构成例>

此外，在埋入式分离区域形成在像素51中的情况下，例如，如图23所示，可以设置贯通整个基板61的分离区域471-1和分离区域471-2。此外，在图23中，相同的附图标记应用于与图2中对应的部分，并且将适当地省略其说明。

除了在基板61中设置分离区域471-1和分离区域471-2之外，图23所示的像素51的构成与图2所示的像素51的构成相同。即，在图23所示的像素51中，设置分离区域471-1和分离区域471-2来代替图22所示的像素51的分离区域441。

在图23所示的像素51中，贯通整个基板61的分离区域471-1和分离区域471-2通过遮光膜等在基板61中形成在像素51和与像素51相邻的另一像素之间的边界部分中，即，像素51的图中的右端部和左端部。此外，在下文中，在不需要特别区分分离区域471-1和分离区域471-2的情况下，分离区域471-1和分离区域471-2也简称为分离区域471。

例如，当形成分离区域471时，从基板61的与入射面侧相对那侧的表面，即，基板61的图中下侧的表面，在图中的向上方向上形成纵向凹槽(沟槽)。此时，这样的凹槽形成以到达基板61的入射面，即，贯通基板61。然后，通过在如上所述形成的沟槽部中埋入形成遮光膜，因此，形成分离区域471。

根据埋入式分离区域471，可以改善像素之间的红外光的分离特性，并且可以抑制颜色混合的发生。

<第十实施方案>

<像素的构成例>

此外，可以根据像素的各种特性等来设置其上形成有信号提取部65的基板的厚度。

因此，例如，如图24所示，构成像素51的基板501可以比图2所示的基板61厚。此外，在图24中，相同的附图标记应用于与图2中对应的部分，并且将适当地省略其说明。

除了设置基板501代替基板61之外，图24所示的像素51的构成与图2所示的像素51的构成相同。

即，在图24所示的像素51中，片上透镜62和像素间遮光部63形成在基板501的入射面侧。此外，氧化物膜64、信号提取部65和分离部75形成在基板501的与入射面侧相对那侧的前表面附近。

基板501例如包括厚度大于或等于20μm的P型半导体基板，基板501和基板61仅在基板的厚度上彼此不同，并且形成氧化物膜64、信号提取部65和分离部75的位置在基板501和基板61之间是相同的位置。

此外，可以根据像素51的特性等优化在基板501或基板61的入射面侧等上适当地形成的各种层(膜)的膜厚度等。

<第十一实施方案>

<像素的构成例>

此外，在上面的说明中，已经说明了构成像素51的基板包括P型半导体基板的示例，但是例如，如图25所示，基板可以包括N型半导体基板。此外，在图25中，相同的附图标记应用于与图2中对应的部分，并且将适当地省略其说明。

除了设置基板531代替基板61之外，图25所示的像素51的构成与图2所示的像素51的构成相同。

在图25所示的像素51中，例如，片上透镜62和像素间遮光部63形成在作为硅基板(即，包括N型半导体区域的N型半导体基板)的基板531的入射面侧。

另外，氧化物膜64、信号提取部65和分离部75形成在基板531的与入射面侧相对那侧的前表面附近。形成氧化物膜64、信号提取部65和分离部75的位置在基板531和基板61之间是相同的位置，并且信号提取部65的构成与基板531和基板61的构成相同。

基板531例如在图中的纵向方向上的厚度，即，基板531的在垂直于基板531的表面的方向上的厚度，小于或等于20μm。

另外，基板531例如包括基板浓度小于或等于1E+13阶的具有高电阻的N-Epi基板等，并且基板531的电阻(电阻率)例如大于或等于500[Ωcm]。利用这种配置，可以降低像素51的功耗。

这里，在基板531的基板浓度与电阻之间的关系中，例如，当基板浓度为2.15E+12[cm³]时，电阻为2000[Ωcm]，当基板浓度为4.30E+12[cm³]时，电阻为1000[Ωcm]，当基板浓度为8.61E+12[cm³]时，电阻为500[Ωcm]，当基板浓度为4.32E+13[cm³]时，电阻为100[Ωcm]等。

因此，即使在像素51的基板531构造为N型半导体基板的情况下，根据类似于图2所示的示例的操作也可以获得类似的效果。

<第十二实施方案>

<像素的构成例>

此外，如同参照图24说明的示例那样，N型半导体基板的厚度也可以根据像素的各种特性等来设定。

因此，例如，如图26所示，构成像素51的基板561可以比图25所示的基板531厚。此外，在图26中，相同的附图标记应用于与图25中对应的部分，并且将适当地省略其说明。

除了设置基板561代替基板531之外，图26所示的像素51的构成与图25所示的像素51的构成相同。

换句话说，在图26所示的像素51中，片上透镜62和像素间遮光部63形成在基板561的入射面侧。此外，氧化物膜64、信号提取部65和分离部75形成在基板561的与入射面侧相对那侧的前表面附近。

基板561例如包括厚度大于或等于20μm的N型半导体基板，基板561和基板531仅在基板的厚度上彼此不同，并且形成氧化物膜64、信号提取部65和分离部75的位置在基板561和基板531之间是相同的位置。

<第十三实施方案>

<像素的构成例>

另外，例如，偏压施加到基板61的入射面侧，因此，在基板61中，垂直于基板61的表面的方向(下文中，也称为Z方向)上的电场可以增强。

在这种情况下，例如，像素51如图27所示构成。此外，在图27中，相同的附图标记应用于与图2中对应的部分，并且将适当地省略其说明。

在图27中，图2中所示的像素51在箭头W61所示的部分中示出，并且像素51的基板61中的箭头表示在基板61中在Z方向上的电场强度。

相比而言，在向入射面施加偏压(电压)的情况下像素51的构成在箭头W62所示的部分中示出。箭头W62所示的像素51的构成与图2所示的像素51的构成基本相同，但是包括向基板61的入射面侧施加电压的构成。像素51的基板61中的箭头表示在基板61中在Z方向上的电场强度，即，将要施加的偏压的强度。

在箭头W62所示的示例中，P+半导体区域601形成在基板61的入射面(即，基板61的图中的上侧的表面)的正下方。

例如，层叠具有正的固定电荷的膜，并且将P+半导体区域601设定为覆盖整个入射面，并且将基板61的入射面侧设定为空穴累积状态，因此，抑制了暗电流的发生。此外，显然P+半导体区域601也形成在图2所示的基板61中。

这里，通过在像素阵列内或从外部向P+半导体区域601施加小于或等于0V的电压来施加偏压，因此，增强了Z方向上的电场。换句话说，已知的是，基板61中示出的箭头的厚度也大于箭头W61的示例的厚度，并且Z方向上的电场变得更强。因此，电压被施加到基板61的入射面侧，即，P+半导体区域601，因此，Z方向上的电场增强，并且可以改善信号提取部65中的电子的提取效率。

此外，用于向基板61的入射面侧施加电压的构成不限于设置P+半导体区域601的构成，并且可以是任何其他构成。例如，通过层叠在基板61的入射面和片上透镜62之间形成透明电极膜，并且向透明电极膜施加电压，因此，可以施加偏压。

<第十四实施方案>

<像素的构成例>

此外，为了相对于红外线改善像素51的感度，可以在基板61的与入射面相对那侧的表面上设置具有大面积的反射构件。

在这种情况下，像素51例如如图28所示构成。此外，在图28中，相同的附图标记应用于与图2中对应的部分，并且将适当地省略其说明。

除了在基板61的与入射面相对那侧的表面上设置反射构件631之外，图28所示的像素51的构成与图2所示的像素51的构成相同。

在图28所示的示例中，设置反射红外光的反射构件631以覆盖基板61的与入射面相对那侧的整个表面。

反射构件631可以是任何反射构件，只要具有高的红外光反射率。例如，设置在层叠于基板61的与入射面相对那侧的表面上的多层配线层内的诸如铜或铝等金属可以用作反射构件631，或者在基板61的与入射面相对那侧的表面上可以形成诸如多晶硅或氧化物膜等反射结构，并且可以用作反射构件631。

因此，反射构件631设置在像素51中，并且因此经由片上透镜62从入射面入射在基板61上并且透过基板61而在基板61内未经受光电转换的红外光可以通过在反射构件631上反射而再次入射在基板61上。利用这种配置，将要在基板61内进行光电转换的红外光量增加，因此，可以改善量子效率(QE)，即，相对于红外光的像素51的感度。

<第十五实施方案>

<像素的构成例>

此外，可以在像素51的基板61中设置包括P型半导体区域的P阱区域来代替氧化物膜64。

在这种情况下，像素51例如如图29所示构成。此外，在图29中，相同的附图标记应用于与图2中对应的部分，并且将适当地省略其说明。

除了设置P阱区域671、分离部672-1和分离部672-2代替氧化物膜64之外，图29所示的像素51的构成与图2所示的像素51的构成相同。

在图29所示的示例中，包括P型半导体区域的P阱区域671在基板61中形成在与入射面相对的表面侧的中央部分中，即，图中的下侧表面的内侧。另外，用于将P阱区域671与N+半导体区域71-1分离的分离部672-1通过氧化物膜等形成在P阱区域671和N+半导体区域71-1之间。类似地，用于将P阱区域671与N+半导体区域71-2分离的分离部672-2通过氧化物膜等形成在P阱区域671和N+半导体区域71-2之间。在图29所示的像素51中，在图中，P-半导体区域74是在向上方向上比N-半导体区域72宽的区域。

<第十六实施方案>

<像素的构成例>

另外，除了在像素51的基板61中的氧化物膜64之外，还可以设置包括P型半导体区域的P阱区域。

在这种情况下，像素51例如如图30所示构成。此外，在图30中，相同的附图标记应用于与图2中对应的部分，并且将适当地省略其说明。

除了新设置的P阱区域701之外，图30所示的像素51的构成与图2所示的像素51的构成相同。即，在图30所示的示例中，在基板61中的氧化物膜64的图中的上侧形成包括P型半导体区域的P阱区域701。

如上所述，根据本技术，CAPD传感器构造为背面照射型传感器，因此，可以改善诸如像素感度等特性。

<像素的等效电路构成例>

图31示出了像素51的等效电路。

相对于包括N+半导体区域71-1、P+半导体区域73-1等的信号提取部65-1，像素51包括传输晶体管721A、FD 722A、复位晶体管723A，放大晶体管724A和选择晶体管725A。

另外，相对于包括N+半导体区域71-2、P+半导体区域73-2等的信号提取部65-2，像素51包括传输晶体管721B、FD 722B、复位晶体管723B、放大晶体管724B和选择晶体管725B。

垂直驱动部22将预定电压MIX0(第一电压)施加到P+半导体区域73-1，并将预定电压MIX1(第二电压)施加到P+半导体区域73-2。在上述示例中，电压MIX0和MIX1中的一个是1.5V，另一个是0V。P+半导体区域73-1和73-2是被施加第一电压或第二电压的电压施加部。

N+半导体区域71-1和71-2是电荷检测部，其检测通过对入射在基板61上的光执行光电转换而产生的电荷，并累积电荷。

在将要供给到栅极的驱动信号TRG处于激活状态的情况下，传输晶体管721A处于导通状态，因此，将在N+半导体区域71-1中累积的电荷传输到FD 722A。在将要供给到栅极的驱动信号TRG处于激活状态的情况下，传输晶体管721B处于导通状态，因此，将在N+半导体区域71-2中累积的电荷传输到FD 722B。

FD 722A临时保持从N+半导体区域71-1供给的电荷。FD 722B临时保持从N+半导体区域71-2供给的电荷。FD 722A对应于参照图2说明的FD部A，FD 722B对应于FD部B.

在将要供给到栅极的驱动信号RST处于激活状态的情况下，复位晶体管723A处于导通状态，因此，将FD 722A的电位复位到预定电平(复位电压VDD)。在将要供给到栅极的驱动信号RST处于激活状态的情况下，复位晶体管723B处于导通状态，因此，将FD 722B的电位复位到预定电平(复位电压VDD)。此外，当复位晶体管723A和723B处于激活状态时，传输晶体管721A和721B也同时处于激活状态。

在放大晶体管724A中，源极经由选择晶体管725A连接到垂直信号线29A，因此，放大晶体管724A连同连接到垂直信号线29A的一端的恒流源电路部726A的负荷MOS一起构成源极跟随器电路。在放大晶体管724B中，源极经由选择晶体管725B连接到垂直信号线29B，因此，放大晶体管724B连同连接到垂直信号线29B的一端的恒流源电路部726B的负荷MOS一起构成源极跟随器电路。

选择晶体管725A连接在放大晶体管724A的源极和垂直信号线29A之间。在将要供给到栅极的选择信号SEL处于激活状态的情况下，选择晶体管725A处于导通状态，并且将从放大晶体管724A输出的像素信号输出到垂直信号线29A。

选择晶体管725B连接在放大晶体管724B的源极和垂直信号线29B之间。在将要供给到栅极的选择信号SEL处于有效状态的情况下，选择晶体管725B处于导通状态，并且将从放大晶体管724B输出的像素信号输出到垂直信号线29B。

例如，像素51的传输晶体管721A和721B、复位晶体管723A和723B、放大晶体管724A和724B以及选择晶体管725A和725B由垂直驱动部22控制。

<像素的其他等效电路构成例>

图32示出了像素51的另一等效电路。

在图32中，相同的附图标记应用于与图31中对应的部分，并且将适当地省略其说明。

图32中的等效电路对应于图31中的等效电路，并且附加电容727和控制其连接的开关晶体管728被添加到信号提取部65-1和65-2。

具体地，附加电容727A经由开关晶体管728A连接在传输晶体管721A和FD 722A之间，并且附加电容727B经由开关晶体管728B连接在传输晶体管721B和FD 722B之间。

在将要供给到栅极的驱动信号FDG处于激活状态的情况下，开关晶体管728A处于导通状态，因此，将附加电容727A连接到FD 722A。在将要供给到栅极的驱动信号FDG处于激活状态的情况下，开关晶体管728B处于导通状态，因此，将附加电容727B连接到FD 722B。

例如，在具有大量入射光的高照度下，垂直驱动部22将开关晶体管728A和728B设定为激活状态，并且将FD 722A和附加电容727A连接在一起，将FD 722B和附加电容727B连接在一起。利用这种配置，可以在高照度下累积更多电荷。

另一方面，在具有少量入射光的低照度下，垂直驱动部22将开关晶体管728A和728B设定为无效状态，并且将附加电容727A和727B分别与FD 722A和722B断开连接。

如同图31中的等效电路那样，可以省略附加电容727，但是设置附加电容727并且根据入射光的量不同地使用，因此可以确保高动态范围。

<电压供给线的配置例>

接下来，参照图33至图35说明用于将预定电压MIX0或MIX1施加到作为各像素51的信号提取部65的电压施加部的P+半导体区域73-1和73-2的电压供给线的配置。

此外，在图33和图34中，将采用图9中所示的圆形构成并将其作为各像素51的信号提取部65的构成说明，但是显然可以采用其他构成。

图33的A是示出电压供给线的第一配置例的平面图。

在第一配置例中，相对于二维地配置成矩阵形状的多个像素51，电压供给线741-1或741-2沿着垂直方向在水平方向上相邻的两个像素之间(在边界上)配线。

电压供给线741-1连接到作为像素51内的两个信号提取部65中的一个的信号提取部65-1的P+半导体区域73-1。电压供给线741-2连接到作为像素51内的两个信号提取部65中的另一个的信号提取部65-2的P+半导体区域73-2。

在第一配置例中，相对于两列像素配置两个电压供给线741-1和741-2，因此，在像素阵列部21中，将要配置的电压供给线741的数量与像素51的列数大致相同。

图33的B是示出电压供给线的第二配置例的平面图。

在第二配置例中，相对于二维地配置成矩阵形状的多个像素51的一个像素列，两个电压供给线741-1和741-2沿着垂直方向配线。

电压供给线741-1连接到作为像素51内的两个信号提取部65中的一个的信号提取部65-1的P+半导体区域73-1，电压供给线741-2连接到作为像素51内的两个信号提取部65中的另一个的信号提取部65-2的P+半导体区域73-2。

在第二配置例中，两个电压供给线741-1和741-2相对于一个像素列配线，因此，四个电压供给线741相对于两列像素配置。在像素阵列部21中，将要配置的电压供给线741的数量是像素51的列数的大约两倍。

图33的A和B的两个配置例是周期配置，其中将电压供给线741-1连接到信号提取部65-1的P+半导体区域73-1以及将电压供给线741-2连接到信号提取部65-2的P+半导体区域73-2的构成相对于在垂直方向上排列的像素周期性重复。

在图33的A的第一配置例中，可以减少将要相对于像素阵列部21配线的电压供给线741-1和741-2的数量。

在图33的B的第二配置例中，与第一配置例相比，将要配线的电压供给线741-1和741-2的数量增加，但是将要连接到一个电压供给线741的信号提取部65的数量变为1/2，因此，可以减小配线的负荷，并且第二配置例在高速驱动下或者当像素阵列部21的总像素数大时有效。

图34的A是示出电压供给线的第三配置例的平面图。

第三配置例是其中相对于两列像素配置两个电压供给线741-1和741-2的示例，如同图33的A的第一配置例那样。

第三配置例与图33的A的第一配置例的不同之处在于，信号提取部65-1和65-2的连接目的地在沿垂直方向排列的两个像素中不同。

具体地，例如，在某个像素51中，电压供给线741-1连接到信号提取部65-1的P+半导体区域73-1，电压供给线741-2连接到信号提取部65-2的P+半导体区域73-2，并且在该某个像素51的上方和下方的像素51中，电压供给线741-1连接到信号提取部65的P+半导体区域73-2，电压供给线741-2连接到信号提取部65-1的P+半导体区域73-1。

图34的B是示出电压供给线的第四配置例的平面图。

第四配置例是相对于两列像素配置两个电压供给线741-1和741-2的示例，如同图33的B的第二配置例那样。

第四配置例与图33的B的第二配置例的不同之处在于，信号提取部65-1和65-2的连接目的地在沿垂直方向配置的两个像素中不同。

具体地，例如，在某个像素51中，电压供给线741-1连接到信号提取部65-1的P+半导体区域73-1，电压供给线741-2连接到信号提取部65-2的P+半导体区域73-2，并且在该某个像素51的上方和下方的像素51中，电压供给线741-1连接到信号提取部65的P+半导体区域73-2，电压供给线741-2连接到信号提取部65-1的P+半导体区域73-1。

在图34的A的第三配置例中，可以减少将要相对于像素阵列部21配线的电压供给线741-1和741-2的数量。

在图34的B的第四配置例中，与第三配置例相比，将要配线的电压供给线741-1和741-2的数量增加，但是将要连接到一个电压供给线741的信号提取部65的数量变为1/2，因此，可以减小配线的负荷，并且第四配置例在高速驱动下或者当像素阵列部21的总像素数大时有效。

图34的A和B的两个配置例是镜像配置，其中上下(在垂直方向上)相邻的两个像素的连接目的地被镜像反转。

如图35的A所示，在周期配置中，将要施加到插入像素边界的两个相邻信号提取部65的电压是不同的电压，因此，发生相邻像素之间的电荷交换。为此，电荷的转移效率在周期配置中比在镜像配置中更优异，但是相邻像素的颜色混合特性在周期配置中比在镜像配置中更差。

另一方面，如图35的B所示，在镜像配置中，将要施加到插入像素边界的两个相邻信号提取部65的电压是相同的电压，因此，相邻像素之间的电荷交换被抑制。为此，电荷的转移效率在镜像配置中比在周期配置中更差，但是相邻像素的颜色混合特性在镜像配置中比在周期配置中更优异。

<第十四实施方案的多个像素的断面构成>

在图2等所示的像素的断面构成中，未示出以P+半导体区域73-1和P-半导体区域74-1为中心包围P+半导体区域73-1和P-半导体区域74-1的N+半导体区域71-1和N-半导体区域72-1中的一个。另外，还未示出在基板61的与入射面相对那侧的表面上形成的多层配线层。

因此，在下文中，在上述几个实施方案中，示出了多个相邻像素的断面图，其中未示出P+半导体区域73-1和P-半导体区域74-1周围的N+半导体区域71-1和N-半导体区域72-1区域74-1或者多层配线层。

首先，图36和图37示出了图28中所示的第十四实施方案的多个像素的断面图。

图28所示的第十四实施方案是在基板61的与入射面相对那侧上包括具有大面积的反射构件631的像素的构成。

图36对应于图11中的线B-B'的断面图，图37对应于图11中的线A-A'的断面图。此外，图17中的线C-C'的断面图也可以如图36所示。

如图36所示，在各像素51中，氧化物膜64形成在中央部分，信号提取部65-1和信号提取部65-2分别形成在氧化物膜64的两侧。

在信号提取部65-1中，N+半导体区域71-1和N-半导体区域72-1形成为以P+半导体区域73-1和P-半导体区域74-1为中心包围P+半导体区域73-1和P-半导体区域74-1。P+半导体区域73-1和N+半导体区域71-1与多层配线层811接触。P-半导体区域74-1配置在P+半导体区域73-1的上侧(在片上透镜62侧上)，以覆盖P+半导体区域73-1，并且N-半导体区域72-1配置在N+半导体区域71-1的上侧(在片上透镜62侧上)，以覆盖N+半导体区域71-1。换句话说，P+半导体区域73-1和N+半导体区域71-1配置在基板61中的多层配线层811侧，并且N-半导体区域72-1和P-半导体区域74-1配置在基板61中的片上透镜62侧。另外，用于将N+半导体区域71-1与P+半导体区域73-1分离的分离部75-1通过氧化物膜等形成在N+半导体区域71-1和P+半导体区域73-1之间。

在信号提取部65-2中，N+半导体区域71-2和N-半导体区域72-2形成为以P+半导体区域73-2和P-半导体区域74-2为中心包围P+半导体区域73-2和P-半导体区域74-2。P+半导体区域73-2和N+半导体区域71-2与多层配线层811接触。P-半导体区域74-2配置在P+半导体区域73-2的上侧(在片上透镜62侧上)，以覆盖P+半导体区域73-2，并且N-半导体区域72-2配置在N+半导体区域71-2的上侧(在片上透镜62侧上)，以覆盖N+半导体区域71-2。换句话说，P+半导体区域73-2和N+半导体区域71-2配置在基板61中的多层配线层811侧，并且N-半导体区域72-2和P-半导体区域74-2配置在基板61中的片上透镜62侧。另外，用于将N+半导体区域71-2与P+半导体区域73-2分离的分离部75-2通过氧化物膜等形成在N+半导体区域71-2和P+半导体区域73-2之间。

氧化物膜64也形成在预定像素51的信号提取部65-1的N+半导体区域71-1和与预定像素51相邻的像素51的信号提取部65-2的N+半导体区域71-2之间，其是相邻像素51之间的边界区域。

层叠具有正的固定电荷的膜，因此，覆盖整个光入射面的P+半导体区域601形成在基板61的光入射面侧(图36和图37中的上表面)的边界面上。

如图36所示，当在各像素中形成在基板61的光入射面侧的片上透镜62在高度方向上被分成在像素内的整个区域中厚度均匀平整的平整部821和根据在像素内的位置厚度不同的弯曲部822的情况下，平整部821的厚度形成为小于弯曲部822的厚度。随着平整部821的厚度变薄，倾斜的入射光容易在像素间遮光部63上反射，因此，平整部821的厚度形成为薄，因此，也可以将倾斜的入射光结合在基板61内。另外，随着弯曲部822的厚度变厚，可以将入射光会聚到像素中心。

多层配线层811形成在基板61的与在各像素中形成片上透镜62的光入射面侧相对那侧的表面上。换句话说，作为半导体层的基板61配置在片上透镜62和多层配线层811之间。多层配线层811包括五层金属膜M1～M5和其间的层间绝缘膜812。此外，在图36中，在多层配线层811的五层金属膜M1～M5中，最外侧的金属膜M5处于未看到的位置，因此未示出，但是在作为在与图36的断面图不同的方向上的断面图的图37中示出。

如图37所示，像素晶体管Tr形成在多层配线层811相对于基板61的边界面部分的像素边界区域中。像素晶体管Tr是如图31和图32所示的传输晶体管721、复位晶体管723、放大晶体管724和选择晶体管725中的任何一个。

在多层配线层811的五层金属膜M1～M5中，最靠近基板61的金属膜M1包括用于供给电源电压的电源线813、用于向P+半导体区域73-1或73-2供给预定电压的电压施加配线814和作为反射入射光的构件的反射构件815。在图36的金属膜M1中，除了电源线813和电压施加配线814之外的配线被示出为反射构件815，但是为了防止附图复杂化，省略了一些附图标记。反射构件815是为了反射入射光而设置的虚设配线，并且对应于图28所示的反射构件631。在平面图中，反射构件815配置在N+半导体区域71-1和71-2的下侧，以与作为电荷检测部的N+半导体区域71-1和71-2重叠。另外，在金属膜M1中，累积在N+半导体区域71中的电荷被转移到FD 722，因此，也形成将N+半导体区域71和传输晶体管721连接在一起的电荷提取配线(图36中未示出)。

此外，在该示例中，反射构件815(反射构件631)和电荷提取配线配置在金属膜M1的同一层上，但是不必限于配置在同一层上。

在从基板61侧起的第二层的金属膜M2中，例如，形成连接到金属膜M1的电压施加配线814的电压施加配线816、传输驱动信号TRG、驱动信号RST、选择信号SEL、驱动信号FDG等的控制线817、接地线等。另外，在金属膜M2中，形成FD 722B或附加电容727A。

在从基板61侧起的第三层的金属膜M3中，例如，形成垂直信号线29、遮挡配线等。

在从基板61侧起的第四层和第五层的金属膜M4和M5中，例如，形成作为信号提取部65的电压施加部的用于向P+半导体区域73-1和73-2施加预定电压MIX0或MIX1的电压供给线741-1和741-2(图33和图34)。

此外，后面将参照图42和图43说明多层配线层811的五层金属膜M1～M5的平面配置。

<第九实施方案的多个像素的断面构成>

图38是示出相对于多个像素的图22所示的第九实施方案的像素结构的断面图，其中未省略N+半导体区域71-1和N-半导体区域72-1或者多层配线层。

图22所示的第九实施方案是在基板61中的像素边界上包括分离区域441的像素的构成，其中细长凹槽(沟槽)从基板61的背面(入射面)侧形成至预定深度，并且遮光膜埋在凹槽中。

包括信号提取部65-1和65-2、多层配线层811的五层金属膜M1～M5等的其他构成类似于图36中所示的构成。

<第九实施方案的变形例1的多个像素的断面构成>

图39是示出相对于多个像素的图23所示的第九实施方案的变形例1的像素结构的断面图，其中未省略N+半导体区域71-1和N-半导体区域72-1或者多层配线层。

图23所示的第九实施方案的变形例1是在基板61中的像素边界上包括贯通整个基板61的分离区域471的像素的构成。

包括信号提取部65-1和65-2、多层配线层811的五层金属膜M1～M5等的其他构成类似于图36中所示的构成。

<第十五实施方案的多个像素的断面构成>

图40是示出相对于多个像素的图29所示的第十五实施方案的像素结构的断面图，其中未省略N+半导体区域71-1和N-半导体区域72-1或者多层配线层。

图29所示的第十五实施方案是在基板61的与入射面相对的表面侧(即，图中的下侧表面的内侧)的中央部分中包括P阱区域671的构成。另外，分离部672-1通过氧化物膜等形成在P阱区域671和N+半导体区域71-1之间。类似地，分离部672-2通过氧化物膜等形成在P阱区域671和N+半导体区域71-2之间。P阱区域671也形成在基板61的下侧的表面的像素边界上。

包括信号提取部65-1和65-2、多层配线层811的五层金属膜M1～M5等的其他构成类似于图36中所示的构成。

<第十实施方案的多个像素的断面构成>

图41是示出相对于多个像素的图24所示的第十实施方案的像素结构的断面图，其中未省略N+半导体区域71-1和N-半导体区域72-1或者多层配线层。

图24所示的第十实施方案是设置具有大的基板厚度的基板501来代替基板61的像素的构成。

包括信号提取部65-1和65-2、多层配线层811的五层金属膜M1～M5等的其他构成类似于图36中所示的构成。

<五层金属膜M1～M5的平面配置例>

接下来，将参照图42和图43说明图36～图41中所示的多层配线层811的五层金属膜M1～M5的平面配置例。

图42的A示出了在多层配线层811的五层金属膜M1～M5中作为第一层的金属膜M1的平面配置例。

图42的B示出了在多层配线层811的五层金属膜M1～M5中作为第二层的金属膜M2的平面配置例。

图42的C示出了在多层配线层811的五层金属膜M1～M5中作为第三层的金属膜M3的平面配置例。

图43的A示出了在多层配线层811的五层金属膜M1～M5中作为第四层的金属膜M4的平面配置例。

图43中的B示出了在多层配线层811的五层金属膜M1～M5中作为第五层的金属膜M5的平面配置例。

此外，在图42的A～C以及图43的A和B中，像素51的区域以及图11中所示的具有八边形形状的信号提取部65-1和65-2的区域用虚线表示。

在图42的A～C以及图43的A和B中，图中的纵向方向是像素阵列部21的垂直方向，并且图中的横向方向是像素阵列部21的水平方向。

如图42的A所示，反射红外光的反射构件631形成在作为多层配线层811的第一层的金属膜M1中。在像素51的区域中，两个反射构件631相对于各个信号提取部65-1和65-2形成，并且信号提取部65-1的两个反射构件631和信号提取部65-1的两个反射构件631相对于垂直方向对称地形成。

另外，像素晶体管配线区域831在水平方向上配置在相邻像素51的反射构件631之间。用于连接传输晶体管721、复位晶体管723、放大晶体管724或选择晶体管725的像素晶体管Tr的配线形成在像素晶体管配线区域831中。用于像素晶体管Tr的配线也以两个信号提取部65-1和65-2的中间线(未示出)为基准相对于垂直方向对称地形成。

另外，诸如接地线832、电源线833和接地线834等配线在垂直方向上形成在相邻像素51的反射构件631之间。各配线也以两个信号提取部65-1和65-2的中间线为基准相对于垂直方向对称地形成。

因此，第一层的金属膜M1对称地配置在像素内的信号提取部65-1侧的区域和信号提取部65-2侧的区域中，因此，配线负荷由信号提取部65-1和65-2均匀地调整。利用这种配置，减小了信号提取部65-1和65-2中的驱动变化。

在第一层的金属膜M1中，具有大面积的反射构件631形成在形成于基板61上的信号提取部65-1和65-2的下侧，因此，经由片上透镜62入射在基板61上并且透过基板61而在基板61内未经受光电转换的红外光可以通过在反射构件631上反射而再次入射在基板61上。利用这种配置，将要在基板61内进行光电转换的红外光量增加，因此，可以改善量子效率(QE)，即，相对于红外光的像素51的感度。

如图42的B所示，在作为多层配线层811的第二层的金属膜M2中，其中形成有在水平方向上传输预定信号的控制线841～844等的控制线区域851配置在信号提取部65-1和65-2之间的位置。控制线841～844例如是传输驱动信号TRG、驱动信号RST、选择信号SEL或驱动信号FDG的线。

在第二层的金属膜M2中，控制线区域851配置在相邻像素51的边界区域中，并且相对于各个信号提取部65-1和65-2的影响变得均匀，因此，可以降低信号提取部65-1和65-2中的驱动变化。

另外，其中形成有FD 722B或附加电容727A的电容区域852配置在与控制线区域851不同的预定区域中。在电容区域852中，金属膜M2的图案形成为梳齿的形状，因此构成FD722B或附加电容727A。

FD 722B或附加电容727A配置在作为第二层的金属膜M2上，因此，根据设计上所需的配线电容，可以自由地配置FD 722B或附加电容727A的图案，并改善设计自由度。

如图42的C所示，在作为多层配线层811的第三层的金属膜M3中，至少形成将从各像素51输出的像素信号传输到列处理部23的垂直信号线29。为了改善像素信号的读出速度，相对于一个像素列可以配置三个以上的垂直信号线29。另外，除了垂直信号线29之外，可以配置遮挡配线，因此，可以减小耦合电容。

在多层配线层811的第四层的金属膜M4和第五层的金属膜M5中，形成用于将预定电压MIX0或MIX1施加到各像素51的信号提取部65的P+半导体区域73-1和73-2的电压供给线741-1和741-2。

图43的A和B中所示的金属膜M4和金属膜M5示出了在采用图33的A中所示的第一配置例的电压供给线741的情况下的示例。

金属膜M4的电压供给线741-1经由金属膜M3和M2连接到金属膜M1的电压施加配线814(例如，图36)，并且电压施加配线814连接到像素51的信号提取部65-1的P+半导体区域73-1。类似地，金属膜M4的电压供给线741-2经由金属膜M3和M2连接到金属膜M1的电压施加配线814(例如，图36)，并且电压施加配线814连接到像素51的信号提取部65-2的P+半导体区域73-2。

金属膜M5的电压供给线741-1和741-2连接到像素阵列部21的周边的外围电路部的驱动部。金属膜M4的电压供给线741-1和金属膜M5的电压供给线741-1通过通孔(未示出)等在其中两个金属膜存在于平面区域中的预定位置彼此连接。来自像素阵列部21的周边的外围电路部的驱动部的预定电压(电压MIX0或MIX1)被传输到金属膜M5的电压供给线741-1和741-2，通过传输供给到金属膜M4的电压供给线741-1和741-2，并且经由金属膜M3和M2从电压供给线741-1和741-2供给到金属膜M1的电压施加配线814。

如上所述，像素51可以仅由垂直驱动部22驱动，并且可以由水平驱动部24或者由独立于垂直驱动部22和水平驱动部24设置的驱动部经由在垂直方向上配线的控制线来控制。

固态成像元件11构造为背面照射型CAPD传感器，因此，例如，如图43的A和B所示，用于向各像素51的信号提取部65施加预定电压MIX0或MIX1的电压供给线741-1和741-2例如可以在垂直方向上配线，并且可以自由地设计驱动配线的配线宽度和布局。另外，也可以是适于高速驱动的配线或者考虑到负荷减小配线。

<像素晶体管的平面配置例>

图44是其中图42的A中所示的第一层的金属膜M1和形成在金属膜M1上形成的像素晶体管Tr的栅极等的多晶硅层彼此重叠的平面图。

图44的A是其中图44的C中的金属膜M1和图44的B中的多晶硅层彼此重叠的平面图，图44的B是仅多晶硅的平面图，图44的C是仅金属膜M1的平面图。图44的C中的金属膜M1的平面图与图42的A中所示的平面图相同，但是省略了阴影线。

如参照图42的A说明的，像素晶体管配线区域831形成在各像素的反射构件631之间。

如图44的B所示，例如，与信号提取部65-1和65-2中的每一个对应的像素晶体管Tr配置在像素晶体管配线区域831中。

在图44的B中，以两个信号提取部65-1和65-2的中间线(未示出)为基准，复位晶体管、传输晶体管721A和721B、开关晶体管728A和728B、选择晶体管725A和725B和放大晶体管724A和724B的栅极723A和723B从形成靠近中间线的一侧形成。

以两个信号提取部65-1的中间线(未示出)为基准，如图44的C所示的金属膜M1的像素晶体管Tr之间连接的配线相对于垂直方向对称地连接。

因此，像素晶体管配线区域831中的多个像素晶体管Tr对称地配置在信号提取部65-1侧的区域和信号提取部65-2侧的区域中，因此，可以降低信号提取部65-1和65-2的驱动变化。

<反射构件631的变形例>

接下来，将参照图45和图46说明形成在金属膜M1上的反射构件631的变形例。

在上述示例中，如图42的A所示，具有大面积的反射构件631配置在像素51中的信号提取部65的周边的区域中。

相比而言，例如，如图45的A所示，反射构件631可以配置成格子状图案。因此，反射构件631形成为格子状图案，因此，可以消除图案各向异性，并且可以减小反射能力的XY各向异性。换句话说，反射构件631形成为格子状图案，因此，可以减少入射光在偏置的部分区域上的反射，并且可以容易地执行各向同性反射，因此，距离测量精度改善。

另外，如图45的B所示，反射构件631例如可以配置成条纹状图案。因此，反射构件631形成为条纹状图案，因此，反射构件631的图案也可以用作配线电容，因此，可以实现其中动态范围扩展到最大值的构成。

此外，图45的B是在垂直方向上的条纹状形状的示例，但是可以是水平方向上的条纹状形状。

另外，如图45的C所示，反射构件631例如可以仅配置在像素中心区域中，更具体地，仅配置在两个信号提取部65之间。因此，反射构件631形成在像素中心区域中，并且未形成在像素端上，因此，在倾斜光入射的情况下可以抑制在相邻像素上反射的成分，并且可以实现关注于抑制颜色混合的构成，同时获得相对于像素中心区域的反射构件631的感度改善效果。

另外，如图46的A所示，反射构件631的一部分例如以梳齿形状图案配置，因此，金属膜M1的一部分可以分配给FD 722或附加电容727的配线电容。在图46的A中，由实线圆圈包围的区域861～864中的梳齿形状构成FD 722或附加电容727的至少一部分。可以通过适当地分类为金属膜M1和金属膜M2来配置FD 722或附加电容727。金属膜M1的图案可以以优异的平衡配置在反射构件631以及FD 722或附加电容727的电容中。

图46的B示出了在未配置反射构件631的情况下金属膜M1的图案。为了增加将要在基板61中进行光电转换的红外光的量以及为了改善像素51的感度，优选的是配置反射构件631，但是也可以采用其中未配置反射构件631的构成。

<固态成像元件的基板构成例>

在图1的固态成像元件11中，可以采用图47的A～C的任何基板构成。

图47的A示出了其中固态成像元件11包括一片半导体基板911和位于半导体基板911下方的支撑基板912的示例。

在这种情况下，在上侧的半导体基板911中形成对应于上述像素阵列部21的像素阵列区域951、控制像素阵列区域951的各像素的控制电路952以及包括像素信号的信号处理电路的逻辑电路953。

控制电路952包括如上所述的垂直驱动部22、水平驱动部24等。逻辑电路953包括执行像素信号的AD转换处理等的列处理部23以及执行从在像素内的两个以上信号提取部65中的每一个中获取的像素信号的比率计算距离的距离计算处理、校准处理等的信号处理部26。

另外，如图47的B所示，在固态成像元件11中，在其上形成有像素阵列区域951和控制电路952的第一半导体基板921和在其上形成有逻辑电路953的第二半导体基板922可以层叠。此外，第一半导体基板921和第二半导体基板922例如通过通孔或Cu-Cu的金属结合而彼此电气连接。

另外，如图47的C所示，在固态成像元件11中，在其上仅形成像素阵列区域951的第一半导体基板931以及在其上形成有在一个像素单位或多个像素的面积单位中设置有控制各像素的控制电路和处理像素信号的信号处理电路的面积控制电路954的第二半导体基板932可以层叠。第一半导体基板931和第二半导体基板932例如通过通孔或Cu-Cu的金属结合而彼此电气连接。

与图47的C中的固态成像元件11那样，根据在一个像素单位或面积单位中设置控制电路和信号处理电路的构成，可以在各分割控制单位中设定最佳驱动时序或增益，并且可以获得最优化的距离信息，无论距离或反射率如何。另外，可以通过仅驱动区域的一部分而不是整个像素阵列区域951来计算距离信息，因此，还可以根据操作模式来抑制功耗。

<距离测量模块的构成例>

图48是示出通过使用图1中的固态成像元件11输出距离测量信息的距离测量模块的构成例的框图。

距离测量模块1000包括发光部1011、发光控制部1012和光接收部1013。

发光部1011包括发射预定波长的光的光源，发射亮度周期性波动的照射光，并用照射光照射物体。例如，发光部1011包括发射波长在780nm～1000nm范围内的红外光的发光二极管作为光源，并且与从发光控制部1012供给的矩形波的发光控制信号CLKp同步地产生照射光。

此外，发光控制信号CLKp不限于矩形波，只要是周期信号即可。例如，发光控制信号CLKp可以是正弦波。

发光控制部1012将发光控制信号CLKp供给到发光部1011和光接收部1013，并控制照射光的照射定时。发光控制信号CLKp的频率例如是20兆赫兹(MHz)。此外，发光控制信号CLKp的频率不限于20兆赫兹(MHz)，并且可以是5兆赫兹(MHz)等。

光接收部1013接收来自物体的反射光，根据光接收结果计算各像素的距离信息，通过各像素的灰度值生成表示到物体的距离的深度图像，并且输出深度图像。

上述固态成像元件11用在光接收部1013中，并且作为光接收部1013的固态成像元件11例如基于发光控制信号CLKp从由像素阵列部21的各像素51的信号提取部65-1和65-2中的每一个的电荷检测部(N+半导体区域71)检测到的信号强度计算各像素的距离信息。

如上所述，图1中的固态成像元件11可以作为通过间接ToF方法获得并输出到被写体的距离信息的距离测量模块1000的光接收部1013。采用上述各实施方案的固态成像元件11(具体地，具有改善的像素感度的作为背面照射型传感器的固态成像元件)作为距离测量模块1000的光接收部1013，因此，可以改善作为距离测量模块1000的距离测量特性。

如上所述，根据本技术，CAPD传感器构造为背面照射型光接收元件，因此，可以改善距离测量特性。

此外，在本技术中，显然可以适当地组合上述实施方案。换句话说，例如，根据诸如像素感度等何种特性优先，可以适当地选择将要在像素中设置的信号提取部的数量或信号提取部的配置位置、是否设定信号提取部的形状或共享结构、片上透镜的存在与否、像素间遮光部的存在与否、分离区域的存在与否、片上透镜或基板的厚度、基板的种类或膜设计、相对于入射面的偏置的存在与否、反射构件的存在与否等。

另外，在上面的说明中，已经说明了使用电子作为信号载流子的示例，但是通过光电转换产生的空穴可以用作信号载流子。在这种情况下，用于检测信号载流子的电荷检测部包括P+半导体区域和用于在基板中产生电场的电压施加部包括N+半导体区域就足够了，因此，作为信号载流子的空穴在信号提取部中设置的电荷检测部中被检测。

<关于移动体的应用例>

根据本公开的技术(本技术)可以应用于各种产品。例如，根据本公开的技术被实现为待安装在诸如汽车、电动汽车、混合电动汽车、摩托车、自行车、个人移动设备、飞机、无人机、船舶和机器人等任何类型的移动体上的装置。

图49是作为根据本公开的技术可以适用的移动体控制系统的例子的车辆控制系统的示例性构成例的框图。

车辆控制系统12000包括经由通信网络12001彼此连接的多个电子控制单元。在图49所示的例子中，车辆控制系统12000包括驱动系统控制单元12010、主体系统控制单元12020、车外信息检测单元12030、车内信息检测单元12040和综合控制单元12050。此外，作为综合控制单元12050的功能构成，示出了微型计算机12051、声音图像输出部12052和车载网络接口(I/F)12053。

驱动系统控制单元12010根据各种程序来控制与车辆的驱动系统有关的装置的操作。例如，驱动系统控制单元12010用作诸如用于产生如内燃机或驱动电机等车辆的驱动力的驱动力产生装置、用于向车轮传递驱动力的驱动力传递机构、调节车辆的转向角的转向机构以及产生车辆的制动力的制动装置等装置的控制装置。

主体系统控制单元12020根据各种程序来控制安装到车体的各种装置的操作。例如，主体系统控制单元12020用作无钥匙进入系统、智能钥匙系统、电动窗装置或诸如头灯、尾灯、刹车灯、方向指示器或雾灯等各种灯的控制装置。在这种情况下，用于代替按键的从便携式机器发射的无线电波或各种开关的信号可以输入到主体系统控制单元12020。主体系统控制单元12020接收无线电波或信号的输入并控制车辆的门锁装置、电动窗装置、灯等。

车外信息检测单元12030检测安装有车辆控制系统12000的车辆的外部信息。例如，车外信息检测单元12030与成像部12031连接。车外信息检测单元12030使成像部12031对车辆外部的图像进行成像并接收图像。车外信息检测单元12030可以基于接收到的图像进行诸如人、汽车、障碍物、标志或道路上的文字等物体的检测处理或距离检测处理。

成像部12031是接收光并根据受光量输出电气信号的光学传感器。成像部12031能够输出电信号作为图像，并且还能够输出电气信号作为距离测量信息。此外，由成像部12031接收的光可以是可见光或诸如红外光等不可见光。

车内信息检测单元12040检测车内信息。例如，车内信息检测单元12040与用于检测驾驶员的状态的驾驶员状态检测部12041连接。例如，驾驶员状态检测部12041包括对驾驶员进行成像的相机，并且基于由驾驶员状态检测部12041输入的检测信息，车内信息检测单元12040可以计算驾驶员的疲劳度或集中度，或者可以确定驾驶员是否打瞌睡。

例如，微型计算机12051可以基于由车外信息检测单元12030或车内信息检测单元12040获得的车辆内部和外部的信息来计算驱动力产生装置、转向机构或制动装置的控制目标值，并且可以向驱动系统控制单元12010输出控制指令。例如，微型计算机12051可以进行协调控制，以实现包括车辆的碰撞避免或碰撞缓和、基于车辆之间的距离的追踪行驶、车辆速度保持行驶、车辆碰撞警告或车辆的车道偏离警告的高级驾驶员辅助系统(ADAS)的功能。

另外，微型计算机12051基于由车外信息检测单元12030或车内信息检测单元12040获得的关于车辆周围的信息来控制驱动力产生装置、转向机构、制动装置等，以进行其中车辆自主行驶而不依赖于驾驶员的操作的自动驾驶等的协调控制。

另外，微型计算机12051可以基于由车外信息检测单元12030获得的车辆外部的信息将控制指令输出到主体系统控制单元12020。例如，微型计算机12051根据由车外信息检测单元12030检测到的前方车辆或对向车辆的位置来控制头灯，以进行协调控制，从而防止诸如将远光灯切换为近光灯等眩光。

声音图像输出部12052将作为声音或图像中的至少一种的输出信号传递到可以在视觉上或听觉上通知车辆乘员或车辆外部的信息的输出装置。在图49的例子中，音频扬声器12061、显示部12062和仪表板12063被例示为输出装置。例如，显示部12062可以包括车载显示器和平视显示器中的至少一种。

图50是示出成像部12031的安装位置的示例的图。

在图50中，车辆12100包括成像单元12101,12102,12103,12104和12105，作为成像部12031。

例如，成像部12101,12102,12103,12104和12105设置在诸如车辆12100的车头、侧视镜、后保险杠、后门和车内的挡风玻璃的上部等的位置。设置在车头中的成像部12101和设置在车内的挡风玻璃上部的成像部12105主要获得车辆12100的前方的图像。设置在侧视镜中的成像部12102和12103主要获得车辆12100的侧方的图像。设置在后保险杠或后门中的成像部12104主要获得车辆12100的后方的图像。由成像部12101和12105获取的前方图像主要用于检测前方车辆、行人、障碍物、交通信号灯、交通标志、交通车道等。

此外，图50示出了成像部12101～12104的成像范围的示例。成像范围12111表示设置在车头中的成像部12101的成像范围，成像范围12112和12113分别表示设置在侧视镜中的成像部12102和12103的成像范围，成像范围12114表示设置在后保险杠或后门中的成像部12104的成像范围。例如，由成像部12101～12104成像的图像数据被叠加，从而可以获得车辆12100的从上方看到的鸟瞰图像。

成像部12101～12104中的至少一个可以具有获取距离信息的功能。例如，成像部12101～12104中的至少一个可以是包括多个成像元件的立体相机，或者可以是具有用于检测相位差的像素的成像元件。

例如，基于从成像部12101～12104获得的距离信息，微型计算机12051求出到各成像范围12111～12114内的各立体物的距离和距离的时间变化(相对于车辆12100的相对速度)，因此，在特定车辆12100的行驶路线上的最接近立体物中，可以提取在与车辆12100的行驶方向大致相同的方向上以预定速度(例如，等于或大于0km/h)行驶的立体物作为前方车辆。另外，微型计算机12051可以设定应该预先确保在前方车辆的前方的车辆之间的距离，并且因此能够进行自动制动控制(还包括追踪行驶停止控制)、自动加速控制(还包括追踪行驶开始控制)等。因此，可以进行其中车辆自主行驶而不依赖于驾驶员的操作的自动驾驶等的协调控制。

例如，基于从成像部12101～12104获得的距离信息，微型计算机12051可以将关于立体物的立体物数据分类为两轮车辆、普通车辆、大型车辆、行人和电线杆等其他立体物并提取立体物数据，因此，能够在自动避开障碍物中使用立体物数据。例如，微型计算机12051将车辆12100周围的障碍物识别为可以由车辆12100的驾驶员视觉识别的障碍物和难以被驾驶员视觉识别的障碍物。然后，微型计算机12051判断指示与各障碍物碰撞风险程度的碰撞风险，并且当碰撞风险等于或高于预定值并且存在碰撞的可能性时，通过经由音频扬声器12061和显示部12062向驾驶者输出警告，或通过经由驱动系统控制单元12010强制减速或避开转向，因此，可以执行用于避免碰撞的驾驶支持。

成像部12101～12104中的至少一个可以是用于检测红外光的红外相机。例如，微型计算机12051可以判断行人是否存在于成像部12101～12104的成像图像中，因此，可以识别行人。例如，通过提取作为红外相机的成像部12101～12104的成像图像中的特征点的过程以及对指示物体轮廓的一系列特征点进行模式匹配处理以判断是否为行人的过程来进行行人的识别。在微型计算机12051判断行人存在于成像部12101～12104的成像图像中并且识别出行人的情况下，声音图像输出部12052控制显示部12062，使得强调的方形轮廓叠加显示在所识别的行人上。此外，声音图像输出部12052可以控制显示部12062，使得代表行人的图标等显示在期望的位置。

如上所述，已经说明了可以应用根据本公开的技术的车辆控制系统的示例。在上述配置中，根据本公开的技术可以应用于成像部12031。具体地，例如，图1所示的固态成像元件11应用于成像部12031，因此，可以改善感度等特性。

另外，本技术的实施方案不限于上述实施方案，并且可以在不脱离本技术主旨的范围内进行各种改变。

另外，这里记载的效果仅仅是示例，并且不受限制，可以提供其他效果。

此外，本技术还能够具有以下构成。

(A1)

一种光接收元件，包括：

片上透镜；

配线层；和

配置在所述片上透镜和所述配线层之间的半导体层，

其中所述半导体层包括

被施加第一电压的第一电压施加部，

被施加不同于第一电压的第二电压的第二电压施加部，

配置在第一电压施加部周围的第一电荷检测部，和

配置在第二电压施加部周围的第二电荷检测部，

所述配线层包括

具有构造成供给第一电压的第一电压施加配线、构造成供给第二电压的第二电压施加配线和反射构件的至少一个层，和

在平面图中，所述反射构件被设置为与第一电荷检测部或第二电荷检测部重叠。

(A2)

根据(A1)所述的光接收元件，其中第一电压施加部、第二电压施加部、第一电荷检测部和第二电荷检测部与所述配线层接触。

(A3)

根据(A1)或(A2)所述的光接收元件，其中具有第一电压施加配线、第二电压施加配线和所述反射构件的所述一个层包括最靠近所述半导体层的层。

(A4)

根据(A1)～(A3)中任一项所述的光接收元件，其中第一电压施加部或第二电压施加部包括

在所述配线层侧的包含第一杂质浓度的受主元素的第一区域，和

在所述片上透镜侧的包含低于第一杂质浓度的第二杂质浓度的受主元素的第二区域。

(A5)

根据(A1)～(A4)中任一项所述的光接收元件，其中第一电荷检测部或第二电荷检测部包括

在所述配线层侧的包含第三杂质浓度的施主元素的第三区域，和

在所述片上透镜侧的包含低于第三杂质浓度的第二杂质浓度的施主元素的第四区域。

(A6)

根据(A1)～(A5)中任一项所述的光接收元件，其中所述反射构件包括金属膜。

(A7)

根据(A1)～(A6)中任一项所述的光接收元件，其中所述反射构件对称地配置在第一电荷检测部侧的区域和第二电荷检测部侧的区域中。

(A8)

根据(A1)～(A7)中任一项所述的光接收元件，其中所述反射构件以格子状图案配置。

(A9)

根据(A1)～(A7)中任一项所述的光接收元件，其中所述反射构件以条纹状图案配置。

(A10)

根据(A1)～(A7)中任一项所述的光接收元件，其中所述反射构件仅配置在像素中心区域中。

(A11)

根据(A1)～(A7)中任一项所述的光接收元件，其中所述配线层还包括在与所述反射构件相同层上的配线电容。

(A12)

根据(A1)～(A11)中任一项所述的光接收元件，其中所述配线层还包括在与所述反射构件不同层上的配线电容。

(A13)

根据(A1)～(A12)中任一项所述的光接收元件，其中所述配线层还包括构造成将第一电压或第二电压供给到第一电压施加配线和第二电压施加配线的电压供给线。

(A14)

根据(A13)所述的光接收元件，其中所述电压供给线以其中相对于上下彼此相邻的两个像素的连接目的地被镜像反转的镜像配置方式配置。

(A15)

根据(A13)所述的光接收元件，其中所述电压供给线以相对于在垂直方向上排列的像素周期性重复的周期配置方式配置。

(A16)

根据(A13)～(A15)中任一项所述的光接收元件，其中两个电压供给线相对于两列像素配置。

(A17)

根据(A13)～(A15)中任一项所述的光接收元件，其中四个电压供给线相对于两列像素配置。

(A18)

根据(A1)～(A17)中任一项所述的光接收元件，其中所述配线层还包括

构造成驱动第一电荷检测部的第一像素晶体管，和

构造成驱动第二电荷检测部的第二像素晶体管，并且

第一像素晶体管和第二像素晶体管对称地配置。

(B1)

一种成像元件，包括：

像素阵列部，其包括构造成对入射光执行光电转换的多个像素，

其中所述像素包括

构造成对入射光执行光电转换的基板，和

信号提取部，其包括用于通过向所述基板施加电压来产生电场的电压施加部和用于检测由光电转换产生的信号载流子的电荷检测部，所述信号提取部在所述基板内设置在所述基板的与光入射的入射面相对那侧的表面上。

(B2)

根据(B1)所述的成像元件，其中在所述像素中形成两个信号提取部。

(B3)

根据(B1)所述的成像元件，其中在所述像素中形成一个信号提取部。

(B4)

根据(B1)所述的成像元件，其中在所述像素中形成三个以上的信号提取部。

(B5)

根据(B1)所述的成像元件，其中所述信号提取部在所述像素和与所述像素相邻的另一像素之间共享。

(B6)

根据(B1)所述的成像元件，其中所述电压施加部在所述像素与所述像素相邻的另一像素之间共享。

(B7)

根据(B1)～(B6)中任一项所述的成像元件，其中所述信号提取部包括作为所述电压施加部的P型半导体区域以及作为所述电荷检测部的N型半导体区域，所述N型半导体区域形成为包围所述P型半导体区域。

(B8)

根据(B1)～(B6)中任一项所述的成像元件，其中所述信号提取部包括作为所述电荷检测部的N型半导体区域以及作为所述电压施加部的P型半导体区域，所述P型半导体区域形成为包围所述N型半导体区域。

(B9)

根据(B1)～(B6)中任一项所述的成像元件，其中所述信号提取部包括作为所述电荷检测部的第一N型半导体区域和第二N型半导体区域以及作为所述电压施加部的P型半导体区域，所述P型半导体区域形成在夹于第一N型半导体区域和第二N型半导体区域之间的位置。

(B10)

根据(B1)～(B6)中任一项所述的成像元件，其中所述信号提取部包括作为所述电压施加部的第一P型半导体区域和第二P型半导体区域以及作为所述电荷检测部的N型半导体区域，所述N型半导体区域形成在夹于第一P型半导体区域和第二P型半导体区域之间的位置。

(B11)

根据(B1)～(B10)中任一项所述的成像元件，其中电压被施加到所述基板中的所述入射面侧。

(B12)

根据(B1)～(B11)中任一项所述的成像元件，其中所述像素还包括构造成反射从所述入射面入射在所述基板上的光的反射构件，所述反射构件形成在所述基板的与入射面相对那侧的表面上。

(B13)

根据(B1)～(B12)中任一项所述的成像元件，其中所述信号载流子包括电子。

(B14)

根据(B1)～(B12)中任一项所述的成像元件，其中所述信号载流子包括空穴。

(B15)

根据(B1)～(B14)中任一项所述的成像元件，其中所述像素还包括构造成会聚光并使光入射在所述基板上的透镜。

(B16)

根据(B1)～(B15)中任一项所述的成像元件，其中所述像素还包括构造成遮挡入射光的像素间遮光部，所述像素间遮光部在所述基板的入射面上形成在像素端部处。

(B17)

根据(B1)～(B16)中任一项所述的成像元件，其中所述像素还包括构造成贯通所述基板的至少一部分并遮挡入射光的像素分离区域，所述像素分离区域在所述基板内形成在像素端部处。

(B18)

根据(B1)～(B17)中任一项所述的成像元件，其中所述基板包括电阻大于或等于500[Ωcm]的P型半导体基板。

(B19)

根据(B1)～(B17)中任一项所述的成像元件，其中所述基板包括电阻大于或等于500[Ωcm]的N型半导体基板。

(B20)

一种成像装置，包括：

像素阵列部，其包括构造成对入射光执行光电转换的多个像素；和

信号处理部，其构造成基于从所述像素输出的信号计算到对象的距离信息，

其中所述像素包括

构造成对入射光执行光电转换的基板，和

信号提取部，其包括用于通过向所述基板施加电压来产生电场的电压施加部和用于检测由光电转换产生的信号载流子的电荷检测部，所述信号提取部在所述基板内设置在所述基板的与光入射的入射面相对那侧的表面上。

附图标记列表

11 固态成像元件

21 像素阵列部

22 垂直驱动部

51 像素

61 基板

62 片上透镜

71-1，71-2，71 N+半导体区域

73-1，73-2，73 P+半导体区域

441-1，441-2，441 分隔区域

471-1，471-2，471 分隔区域

631 反射构件

721 传输晶体管

722 FD

723 复位晶体管

724 放大晶体管

725 选择晶体管

727 附加电容

728 开关晶体管

741 电压供给线

811 多层配线层

812 层间绝缘膜

813 电源线

814 电压施加配线

815 反射构件

816 电压施加配线

817 控制线

M1～M5 金属膜。

Claims (20)

1.一种成像元件，包括：

像素阵列部，其包括构造成对入射光执行光电转换的多个像素，

其中所述像素包括

构造成对入射光执行光电转换的基板，和

信号提取部，其包括用于通过向所述基板施加电压来产生电场的电压施加部和用于检测由光电转换产生的信号载流子的电荷检测部，所述信号提取部在所述基板内设置在所述基板的与光入射的入射面相对那侧的表面上。

2.根据权利要求1所述的成像元件，其中在所述像素中形成两个信号提取部。

3.根据权利要求1所述的成像元件，其中在所述像素中形成一个信号提取部。

4.根据权利要求1所述的成像元件，其中在所述像素中形成三个以上的信号提取部。

5.根据权利要求1所述的成像元件，其中所述信号提取部在所述像素和与所述像素相邻的另一像素之间共享。

6.根据权利要求1所述的成像元件，其中所述电压施加部在所述像素与所述像素相邻的另一像素之间共享。

7.根据权利要求1所述的成像元件，其中所述信号提取部包括作为所述电压施加部的P型半导体区域以及作为所述电荷检测部的N型半导体区域，所述N型半导体区域形成为包围所述P型半导体区域。

8.根据权利要求1所述的成像元件，其中所述信号提取部包括作为所述电荷检测部的N型半导体区域以及作为所述电压施加部的P型半导体区域，所述P型半导体区域形成为包围所述N型半导体区域。

9.根据权利要求1所述的成像元件，其中所述信号提取部包括作为所述电荷检测部的第一N型半导体区域和第二N型半导体区域以及作为所述电压施加部的P型半导体区域，所述P型半导体区域形成在夹于第一N型半导体区域和第二N型半导体区域之间的位置。

10.根据权利要求1所述的成像元件，其中所述信号提取部包括作为所述电压施加部的第一P型半导体区域和第二P型半导体区域以及作为所述电荷检测部的N型半导体区域，所述N型半导体区域形成在夹于第一P型半导体区域和第二P型半导体区域之间的位置。

11.根据权利要求1所述的成像元件，其中电压被施加到所述基板中的所述入射面侧。

12.根据权利要求1所述的成像元件，其中所述像素还包括构造成反射从所述入射面入射在所述基板上的光的反射构件，所述反射构件形成在所述基板的与入射面相对那侧的表面上。

13.根据权利要求1所述的成像元件，其中所述信号载流子包括电子。

14.根据权利要求1所述的成像元件，其中所述信号载流子包括空穴。

15.根据权利要求1所述的成像元件，其中所述像素还包括构造成会聚光并使光入射在所述基板上的透镜。

16.根据权利要求1所述的成像元件，其中所述像素还包括构造成遮挡入射光的像素间遮光部，所述像素间遮光部在所述基板的入射面上形成在像素端部处。

17.根据权利要求1所述的成像元件，其中所述像素还包括构造成贯通所述基板的至少一部分并遮挡入射光的像素分离区域，所述像素分离区域在所述基板内形成在像素端部处。

18.根据权利要求1所述的成像元件，其中所述基板包括电阻大于或等于500[Ωcm]的P型半导体基板。

19.根据权利要求1所述的成像元件，其中所述基板包括电阻大于或等于500[Ωcm]的N型半导体基板。

20.一种成像装置，包括：

像素阵列部，其包括构造成对入射光执行光电转换的多个像素；和

信号处理部，其构造成基于从所述像素输出的信号计算到对象的距离信息，

其中所述像素包括

构造成对入射光执行光电转换的基板，和

信号提取部，其包括用于通过向所述基板施加电压来产生电场的电压施加部和用于检测由光电转换产生的信号载流子的电荷检测部，所述信号提取部在所述基板内设置在所述基板的与光入射的入射面相对那侧的表面上。

Images