CN113725211A - Finfet多输入标准单元版图结构及半导体器件 - Google Patents

Finfet多输入标准单元版图结构及半导体器件 Download PDF

Info

Publication number
CN113725211A
CN113725211A CN202111005046.9A CN202111005046A CN113725211A CN 113725211 A CN113725211 A CN 113725211A CN 202111005046 A CN202111005046 A CN 202111005046A CN 113725211 A CN113725211 A CN 113725211A
Authority
CN
China
Prior art keywords
metal
patterns
pattern
grid
active area
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202111005046.9A
Other languages
English (en)
Other versions
CN113725211B (zh
Inventor
阮筱津
高唯欢
胡晓明
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Microelectronics Corp
Original Assignee
Shanghai Huali Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Microelectronics Corp filed Critical Shanghai Huali Microelectronics Corp
Priority to CN202111005046.9A priority Critical patent/CN113725211B/zh
Publication of CN113725211A publication Critical patent/CN113725211A/zh
Application granted granted Critical
Publication of CN113725211B publication Critical patent/CN113725211B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

本发明提供一种FINFET多输入标准单元版图结构，包括有源区图形、六个栅条图形、有源区金属图形、有源区金属截断图形、栅线金属图形、输入连接孔图形、连接金属图形，四个栅条金属图形依次位于中间的四个栅条图形上且位于两个有源区图形之间，四个栅条金属图形交错排布且均偏向对应栅条图形的同一侧，第一金属图形至第四金属图形依次覆盖四个输入连接孔图形，第五金属图形位于第四金属图形相对第三金属图形的两个有源区金属图形上且位于相应的栅条图形之间。本发明中，利用有源区金属截断图形以截断有源区金属图形，以使得栅条金属图形可以交错排布，从而达到栅条金属图形上的连接金属图形紧凑排布的目的，以解决多输入标准单元布置不紧凑的问题。

Description

FINFET多输入标准单元版图结构及半导体器件
技术领域
本发明涉及集成电路领域，特别涉及一种FINFET多输入标准单元版图结构及半导体器件。
背景技术
在集成电路设计中，可重复使用的标准单元具有非常重要的作用，该标准单元可以显著提高电路工程师和版图工程师的工作效率。
FinFET(Fin Field-Effect Transistor，鳍式场效应晶体管)可以改善电路控制并减少漏电流，缩短晶体管的闸长。
图1是现有技术中FINFET多输入标准单元版图结构的示意图。第一有源区图形AA1’上设置有四个PMOS晶体管，第二有源区图形AA2’上设置有四个NMOS晶体管，四个PMOS晶体管及四个NMOS晶体管利用四个器件栅线图形PO’连接。位于第一有源区图形AA1’及第二有源区图形AA2’之间的栅线图形PO’上设置有栅条金属图形M2’，位于栅线金属图形M2’上设置有对应的输入连接孔图形V01’。在输入连接孔图形V01’之上还设置有五个间隔设置的连接金属图形M3’，第一金属图形M31’至第四金属图形M34’依次覆盖四个相应的输入连接孔图形V01’以作为四个输入端，第五金属图形M35’连接两侧的MOS晶体管的漏端以作为输出端。其中，四个栅条金属图形M2’及对应的连接孔图形V01’呈直线排列，为保证相邻栅条金属图形M2’之间的距离符合设计规则，使得现有的栅条金属图形M2’及连接孔图形V01’相对于相应的栅条图形PO’的位置不统一，从而使得第四金属图形M34’侵入第五金属图形M35’的空间，进而导致第五金属图形M35’侵入旁边的虚拟栅线图形DPO’的空间(不符合相应的设计规则)，从而导致还需额外增设一个虚拟栅线图形DPO’使得FINFET多输入标准单元版图结构上至少布置三条虚拟栅线图形DPO’，导致FINFET多输入标准单元版图结构的布置不紧凑。
发明内容
本发明的目的在于提供一种FINFET多输入标准单元、半导体器件及版图，以解决上述多输入标准单元布置不紧凑的问题。
为解决上述技术问题，本发明提供一种FINFET多输入标准单元版图结构，包括两个有源区图形、六个栅条图形、十个有源区金属图形、有源区金属截断图形、四个栅线金属图形、四个输入连接孔图形、连接金属图形；每个有源区图形沿第一方向延伸且两个所述有源区图形沿第二方向间隔设置，每个所述栅条图形沿所述第二方向延伸，六个所述栅条图形沿所述第一方向间隔排布于两个所述有源区图形上，所述第二方向与所述第一方向正交；所述有源区金属截断图形沿所述第一方向延伸且间隔设置于两个所述有源区图形之间，所述有源区金属截断图形位于中间四个所述栅条图形上；十个所述有源区金属图形依次设置于每两个相邻的所述栅条图形之间的两个所述有源区图形上，每个所述有源区金属图形沿所述第二方向延伸，部分所述有源区金属图形部分位于所述有源区金属截断图形上；四个所述栅条金属图形依次位于六个所述栅条图形的中间的四个栅条图形上且位于两个所述有源区图形之间，四个所述栅条金属图形沿所述第一方向交错排布且均偏向对应栅条图形的同一侧；四个所述输入连接孔图形依次设置于四个所述栅条金属图形上；所述连接金属图形包括沿所述第一方向依次间隔排列的第一金属图形至第五金属图形，其中，所述第一金属图形至第四金属图形依次覆盖四个所述输入连接孔图形，所述第五金属图形位于所述第四金属图形相对所述第三金属图形一侧的两个有源区金属图形上且位于相应的栅条图形之间。
可选的，两个所述有源区均包括若干沿所述第二方向间隔排列的鳍片。
可选的，两个所述有源区图形的沿所述第二方向的边界与最外侧的栅条图形的中线重合，两个所述有源区图形的沿所述第一方向的边界与对应的鳍片的边界重合。
可选的，位于六个所述条栅线图形中相对外侧的两个栅条图形为虚拟栅线图形，位于六个所述栅线图形中相对中间的四个栅条图形为器件栅线图形。
可选的，相邻两个所述栅条金属图形的距离均为第一预设值。
可选的，所述栅条金属图形与所述有源区金属截断图形沿所述第二方向的距离大于第二预设值。
可选的，四个所述栅线金属图形均为边长相同的正方形。
可选的，所述第五金属图形与相应的有源区金属图形之间还设置有两个输出连接孔图形，两个所述输出连接孔图形用以连接所述第五金属图形与相应的两个有源区金属图形。
可选的，所述有源区金属截断图形包括第一截断图形及第二截断图形，所述第一截断图形及所述第二截断图形沿所述第二方向对称设置于两个所述有源区图形之间。
基于本发明的另一方面，本发明还提供了一种半导体器件，所述半导体器件应用如上述的FINFET多输入标准单元版图结构。
综上所述，本发明提供一种FINFET多输入标准单元版图结构及半导体器件，利用设置于有源区金属图形之下的有源区金属截断图形以截断有源区金属图形，以使得栅条金属图形可以与有源区金属图形保持间隔的情况下进行交错排布，从而达到使位于栅条金属图形上的连接金属图形紧凑排布的目的，进而使得FINFET多输入标准单元版图结构的两侧各仅需一个栅条图形，从现有的共需七条栅条图形减少为仅需六条栅条图形，以解决多输入标准单元布置不紧凑的问题。
附图说明
本领域的普通技术人员应当理解，提供的附图用于更好地理解本发明，而不对本发明的范围构成任何限定。其中：
图1是现有技术中FINFET多输入标准单元版图结构的示意图；
图2是本申请实施例提供的FINFET多输入标准单元版图结构的示意图；
图3是本申请实施例提供的FINFET多输入标准单元的电路示意图。
图1中：
Fin’-鳍片；AA1’-第一有源区；AA2’-第二有源区；
M0’-有源区金属图形；M2’-栅条金属图形；M3’-连接金属图形；M31’～M35’-第一金属图形～第五金属图形；
PO’-器件栅线图形；DPO’-虚拟栅线图形。
图2中：
Fin-鳍片；AA-有源区图形；AA1-第一有源区图形；AA2-第二有源区图形；
M0-有源区金属图形；M00～M09-第一有源区金属图形～第十有源区金属图形；
OC-有源区金属截断图形；M2-栅条金属图形；V0-输入连接孔图形；
V1-输出连接孔图形；M3-连接金属图形；M31～M35-第一金属图形～第五金属图形；
D1-第一方向；D2-第二方向。
具体实施方式
为使本发明的目的、优点和特征更加清楚，以下结合附图和具体实施例对本发明作进一步详细说明。需说明的是，附图均采用非常简化的形式且未按比例绘制，仅用以方便、明晰地辅助说明本发明实施例的目的。此外，附图所展示的结构往往是实际结构的一部分。特别的，各附图需要展示的侧重点不同，有时会采用不同的比例。
如在本发明中所使用的，单数形式“一”、“一个”以及“该”包括复数对象，术语“或”通常是以包括“和/或”的含义而进行使用的，术语“若干”通常是以包括“至少一个”的含义而进行使用的，术语“至少两个”通常是以包括“两个或两个以上”的含义而进行使用的，此外，术语“第一”、“第二”、“第三”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”、“第三”的特征可以明示或者隐含地包括一个或者至少两个该特征，除非内容另外明确指出外。
本发明提供了一种FINFET多输入标准单元版图结构及结构，以解决FINFET多输入标准单元布置不紧凑的问题。
其中，图2是本发明实施例提供的FINFET多输入标准单元版图结构的示意图。
如图2所示，本发明实施例提供的FINFET输入标准单元版图，包括两个有源区图形AA(第一有源区图形AA1、第二有源区图形AA2)、六个栅线图形PO(第一栅线图形PO1～第六栅线图形PO6)、十个有源区金属图形M0(第一有源区金属图形M00～第一有源区金属图形M09)、有源区金属截断图形OC、四个栅线金属图形M2、四个输入连接孔图形V0、五个连接金属图形M3(第一金属推行M31～第五金属推行M35)。每个有源区图形AA沿第一方向D1延伸且两个所述有源区图形AA沿第二方向D2间隔设置，每个所述栅条图形PO沿所述第二方向D2延伸，六个所述栅条图形PO沿所述第一方向D1间隔排布于两个所述有源区图形AA上，所述第二方向D2与所述第一方向D1正交。所述有源区金属截断图形OC沿所述第一方向D1延伸且间隔设置于两个所述有源区图形AA之间，所述有源区金属截断图形OC位于六个所述栅条图形PO的中间四个栅条图形PO上。十个所述有源区金属图M0形依次设置于每两个相邻的所述栅条图形PO之间的两个所述有源区图形AA上，每个所述有源区金属图形M0沿所述第二方向D2延伸，部分所述有源区金属图形M0部分位于所述有源区金属截断图形OC上。四个所述栅条金属图形M2依次位于六个所述栅条图形PO的中间的四个栅条图形PO上且位于两个所述有源区图形AA之间，四个所述栅条金属图形M2沿所述第一方向D1交错排布且均偏向对应栅条图形PO的同一侧。四个所述输入连接孔图形V0依次设置于四个所述栅条金属图形M2上；
所述连接金属图形M3包括沿所述第一方向D1依次间隔排列的第一金属图形M31至第五金属图形M35，其中，所述第一金属图形M31至第四金属图形M34依次覆盖四个所述输入连接孔图形V0，所述第五金属图形位M35于所述第四金属图形M34相对所述第三金属图形M33一侧的两个有源区金属图形M0上且位于相应的栅条图形PO之间。
图3是图2所示的多输入标准单元的电路原理图。其中，作为一种四输入标准单元的电路图，P1～P4为PMOS晶体管，N1～N4为NMOS晶体管，A1～A4为四个输入端，X为输出端。具体的，P1～P3并联，N1～N3串联，P1～P3与N1～N3构成三输入(A1～A3)与非门，三输入与非门的输出与输入A4并联连接至由P4与N4构成的非门的输入端，以非门的输出端为四输入标准单元的输出端。
请继续参照图2，其中，有源区图形AA表示离子掺杂区所形成的鳍片区域，栅条图形PO表示MOS晶体管的栅极(栅极连线)或虚拟栅极，有源区金属图形M0表示可将源极或漏极引出的有源区导电层，栅线金属图形M2表示可将MOS晶体管的栅极引出的栅极导电层，有源区金属截断图形OC表示可将有源区金属进行部分截断(CUT)的截断层，连接金属图形M3表示可将MOS晶体管进行连接的输入端及输出端，输入连接孔图形V0表示可将连接栅极导电层与连接金属图形的连接孔。
请继续参照图2，本实施例中的多输入标准单元为FINFET多输入标准单元。第一有源区图形AA1及第二有源区图形AA2沿第二方向D2两端对齐平行排列，且均包括若干鳍片Fin，鳍片Fin沿第二方向D2间隔排列，第一方向D1与第二方向D2正交。其中，第一有源区图形AA1可例如形成PMOS晶体管(P1～P4)的源漏区及沟道区，包括三个鳍片FIN，第二有源区图形AA2可例如形成NMOS晶体管(N1～N4)的源漏区及沟道区，包括四个鳍片FIN。第一有源区图形AA1及第二有源区图形AA2之间例如间隔三个鳍片Fin。两个有源区图形AA的沿第二方向D2的边界例如与六个栅条图形PO中最外侧的栅条图形PO的中线重合，两个有源区图形AA的沿第一方向D1的边界与对应的鳍片Fin的边界重合。
请继续参照图2，第一栅条图形PO1至第六栅条图形PO6沿第一方向D1依次均匀排布于第一有源区图形AA1及第二有源区图形AA2上，其中，第一栅条图形PO1及第六栅条图形PO6为虚拟栅极图形，第二栅条图形PO2至第五栅条图形PO5为MOS晶体管的器件栅极图形，并用可将相应的PMOS晶体管及NMOS晶体管的栅极连接。
请继续参照图2，两个有源区金属截断图形OC沿第二方向D2间隔设置于第一有源区图形AA1及第二有源区图形AA2之间，两个有源区金属截断图形OC位于第二栅条图形PO2至第五栅条图形PO5上。优选的，两个有源区金属截断图形OC的大小形状及相对于两个有源区图形AA的位置均相同，且两个有源区金属截断图形OC沿第二方向D2的边界分别与第二栅条图形PO2及第五栅条图形PO5的中线重合。在实际中，有源区金属截断图形也可为一个涵盖上述两个有源区金属截断图形OC的截断图形。
请继续参照图2，第一有源区金属图形M00至第十有源区金属图形M09依次覆盖于每相邻两个栅条图形PO之间的有源区图形AA上，每个有源区金属图形M0的尺寸相同且沿第二方向D2延伸且两端均超出相应的有源区图形AA。其中，位于第二栅条图形PO2至第五栅条图形PO5之间的六个有源区金属图形M0(例如M01～M03、M06～M08)部分位于相应的有源区金属截断图形OC上，但未超出相应的有源区金属截断图形OC。
请继续参照图2，四个栅条金属图形M2依次位于第二栅条图形PO2至第五栅条图形PO5上且均偏向对应栅条图形的同一侧，四个栅条金属图形M2位于第一有源区图形AA1及第二有源区图形AA2之间，并沿第一方向D1交错排布。其中，相邻两个栅线金属图形M1的距离均等于第一设定值，且栅条金属图形M2与相应的有源区金属图形M0的距离需大于第二预设值，以符合相应的设计规则。应理解，四个栅条金属图形M2也部分位于有源区金属截断图形OC上，栅条金属图形M2与相应的有源区金属图形M0的距离为栅条金属图形M2与相应有源区金属截断图形OC的边界的距离，也即是通过栅条金属图形M2与相应的有源区金属截断图形OC的距离需大于第二预设值，用以实现栅条金属图形M2与相应的有源区金属图形M0的距离需大于第二预设值。优选的，四个栅条金属图形M2的形状例如均为尺寸相同的正方形，该正方形的边长大于栅条图形PO的沿第一方向D1的宽度。
在本实施例中，利用两个有源区金属截断图形OC作为牺牲层对位于第二栅条图形PO2至第五栅条图形PO5之间的有源区金属图形M0(M01～M03、M06～M08)进行部分截断(去除)，以便于栅条金属图形M2沿相应栅条图形PO进行交错排列以保持第一设定距离且偏向对应栅条图形PO的同一侧的同时使得栅条金属图形M2与截断后的有源区金属图形的距离大于第二设定距离。优选的，栅条金属图形M2与对应的栅条图形PO均具有基本相同的相对位置关系，以便于后续图形的排布。
请继续参照图2，四个输入连接孔图形V0依次位于四个栅条金属图形M2上，且四个连接孔图形V0均偏向第一栅条图形PO1一侧，即远离第六栅条图形PO6一侧。连接孔图形V0的形状与栅条金属图形M2的形状相同但尺寸小于栅条金属图形M2。另外，两个输出连接孔图形V1分别位于位于第五有源区金属图形M04及第十有源区金属图形M09上的相互靠近的一端。
请继续参照图2，连接金属图形M3包括沿第一方向D1依次间隔排列的第一金属图形M31至第五金属图形M35。第一金属图形M31至第四金属图形M34依次完全覆盖四个输入连接孔图形V0，且均位于偏向第一栅条图形PO1一侧，作为FINFET多输入标准单元版图结构的四个输入端；第五金属图形M35覆盖两个输出连接孔图形V1，并位于第五栅条图形PO5与第六栅条图形PO6之间的第五有源区金属图形M04及第十有源区金属图形M09上，作为FINFET多输入标准单元版图结构的输出端。优选的，第四金属图形M34覆盖相应的连接孔图形V0且完全位于第五栅条图形PO5的远离第六栅条图形PO6一侧，使得第五金属图形M35可与第五栅条图形PO5及第六栅条图形PO6均保持合适的距离，以满足相应的设计规则。由此，FINFET多输入标准单元版图结构可仅需两个虚拟栅极图形(第一栅条图形PO1及第六栅条图形PO6)即可符合相应规则，与现有的七条栅条图形相比，本实施例中的FINFET多输入标准单元版图结构可节约17％的版图面积，从而实现FINFET多输入标准单元版图结构紧凑排布。
本申请实施例还提出一种半导体器件，该半导体器件应用如上述的FINFET多输入标准单元版图结构。
综上所述，本发明提供一种FINFET多输入标准单元版图结构及半导体器件，利用设置于有源区金属图形之下的有源区金属截断图形以截断有源区金属图形，以使得栅条金属图形可以与有源区金属图形保持间隔的情况下进行交错排布，从而达到使位于栅条金属图形上的连接金属图形紧凑排布的目的，进而使得FINFET多输入标准单元版图结构的两侧各仅需一个栅条图形，从现有的共需七条栅条图形减少为仅需六条栅条图形，以解决多输入标准单元布置不紧凑的问题。
上述描述仅是对本发明较佳实施例的描述，并非对本发明范围的任何限定，本发明领域的普通技术人员根据上述揭示内容做的任何变更、修饰，均属于权利要求书的保护范围。

Claims (10)

1.一种FINFET多输入标准单元版图结构，其特征在于，包括两个有源区图形、六个栅条图形、十个有源区金属图形、有源区金属截断图形、四个栅线金属图形、四个输入连接孔图形、连接金属图形；
每个有源区图形沿第一方向延伸且两个所述有源区图形沿第二方向间隔设置，每个所述栅条图形沿所述第二方向延伸，六个所述栅条图形沿所述第一方向间隔排布于两个所述有源区图形上，所述第二方向与所述第一方向正交；
所述有源区金属截断图形沿所述第一方向延伸且间隔设置于两个所述有源区图形之间，所述有源区金属截断图形位于中间四个所述栅条图形上；
十个所述有源区金属图形依次设置于每两个相邻的所述栅条图形之间的两个所述有源区图形上，每个所述有源区金属图形沿所述第二方向延伸，部分所述有源区金属图形部分位于所述有源区金属截断图形上；
四个所述栅条金属图形依次位于六个所述栅条图形的中间的四个栅条图形上且位于两个所述有源区图形之间，四个所述栅条金属图形沿所述第一方向交错排布且均偏向对应栅条图形的同一侧；
四个所述输入连接孔图形依次设置于四个所述栅条金属图形上；
所述连接金属图形包括沿所述第一方向依次间隔排列的第一金属图形至第五金属图形，其中，所述第一金属图形至第四金属图形依次覆盖四个所述输入连接孔图形，所述第五金属图形位于所述第四金属图形相对所述第三金属图形一侧的两个有源区金属图形上且位于相应的栅条图形之间。
2.根据权利要求1所述的FINFET多输入标准单元版图结构，其特征在于，两个所述有源区均包括若干沿所述第二方向间隔排列的鳍片。
3.根据权利要求2所述的FINFET多输入标准单元版图结构，其特征在于，两个所述有源区图形的沿所述第二方向的边界与最外侧的栅条图形的中线重合，两个所述有源区图形的沿所述第一方向的边界与对应的鳍片的边界重合。
4.根据权利要求3所述的FINFET多输入标准单元版图结构，其特征在于，位于六个所述条栅线图形中相对外侧的两个栅条图形为虚拟栅线图形，位于六个所述栅线图形中相对中间的四个栅条图形为器件栅线图形。
5.根据权利要求1所述的FINFET多输入标准单元版图结构，其特征在于，相邻两个所述栅条金属图形的距离均为第一预设值。
6.根据权利要求5所述的FINFET多输入标准单元版图结构，其特征在于，所述栅条金属图形与所述有源区金属截断图形沿所述第二方向的距离大于第二预设值。
7.根据权利要求6所述的FINFET多输入标准单元版图结构，其特征在于，四个所述栅线金属图形均为边长相同的正方形。
8.根据权利要求1所述的FINFET多输入标准单元版图结构，其特征在于，所述第五金属图形与相应的有源区金属图形之间还设置有两个输出连接孔图形，两个所述输出连接孔图形用以连接所述第五金属图形与相应的两个有源区金属图形。
9.根据权利要求8所述的FINFET多输入标准单元版图结构，其特征在于，所述有源区金属截断图形包括第一截断图形及第二截断图形，所述第一截断图形及所述第二截断图形沿所述第二方向对称设置于两个所述有源区图形之间。
10.一种半导体器件，其特征在于，所述半导体器件应用权利要求1至9中任一项所述的FINFET多输入标准单元版图结构。
CN202111005046.9A 2021-08-30 2021-08-30 Finfet多输入标准单元版图结构及半导体器件 Active CN113725211B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111005046.9A CN113725211B (zh) 2021-08-30 2021-08-30 Finfet多输入标准单元版图结构及半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111005046.9A CN113725211B (zh) 2021-08-30 2021-08-30 Finfet多输入标准单元版图结构及半导体器件

Publications (2)

Publication Number Publication Date
CN113725211A true CN113725211A (zh) 2021-11-30
CN113725211B CN113725211B (zh) 2024-04-26

Family

ID=78679298

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111005046.9A Active CN113725211B (zh) 2021-08-30 2021-08-30 Finfet多输入标准单元版图结构及半导体器件

Country Status (1)

Country Link
CN (1) CN113725211B (zh)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204991152U (zh) * 2015-06-20 2016-01-20 中芯国际集成电路制造(北京)有限公司 静态随机存储器
US20170061056A1 (en) * 2015-09-02 2017-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Cell grid architecture for finfet technology
CN107431086A (zh) * 2015-03-31 2017-12-01 高通股份有限公司 鳍式半导体器件的自对准栅极和/或源极/漏极接触结构及其形成方法
CN107453749A (zh) * 2016-05-31 2017-12-08 展讯通信（上海）有限公司 一种逻辑门电路的版图
CN110690215A (zh) * 2019-11-13 2020-01-14 上海华力微电子有限公司 基于FinFET小面积标准单元的版图结构
WO2020220814A1 (zh) * 2019-04-29 2020-11-05 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107431086A (zh) * 2015-03-31 2017-12-01 高通股份有限公司 鳍式半导体器件的自对准栅极和/或源极/漏极接触结构及其形成方法
CN204991152U (zh) * 2015-06-20 2016-01-20 中芯国际集成电路制造(北京)有限公司 静态随机存储器
US20170061056A1 (en) * 2015-09-02 2017-03-02 Taiwan Semiconductor Manufacturing Co., Ltd. Cell grid architecture for finfet technology
CN107453749A (zh) * 2016-05-31 2017-12-08 展讯通信（上海）有限公司 一种逻辑门电路的版图
WO2020220814A1 (zh) * 2019-04-29 2020-11-05 京东方科技集团股份有限公司 阵列基板及其制作方法、显示面板、显示装置
CN110690215A (zh) * 2019-11-13 2020-01-14 上海华力微电子有限公司 基于FinFET小面积标准单元的版图结构

Also Published As

Publication number Publication date
CN113725211B (zh) 2024-04-26

Similar Documents

Publication Publication Date Title
CN106469724B (zh) 半导体装置
US10720429B2 (en) Integrated circuit and standard cell library
US11935893B2 (en) Semiconductor device including standard cells
KR102158962B1 (ko) 반도체 장치 및 그 제조 방법
US9026977B2 (en) Power rail layout for dense standard cell library
US20070111405A1 (en) Design method for semiconductor integrated circuit
KR101212368B1 (ko) 멀티 핀을 가진 ＦｉｎＦＥＴ들을 구비한 ＳＲＡＭ 구조
US8504972B2 (en) Standard cells having flexible layout architecture/boundaries
KR20160112891A (ko) 반도체 장치 및 그 제조 방법
EP0466463A1 (en) Basic cell and arrangement structure thereof
TW201830638A (zh) 半導體裝置
US8237201B2 (en) Layout methods of integrated circuits having unit MOS devices
US10090325B1 (en) Circuit cells having separated gate electrodes
US20230120959A1 (en) Semiconductor device
CN112652662A (zh) 垂直场效应晶体管器件和半导体单元结构
CN113725211B (zh) Finfet多输入标准单元版图结构及半导体器件
US20170194329A1 (en) Semiconductor device
US20110198706A1 (en) Semiconductor cell structure, semiconductor device including semiconductor cell structure, and semiconductor module including semiconductor device
JP7365159B2 (ja) 半導体集積回路
CN102403310A (zh) 金属氧化物半导体场效晶体管布局及结构
KR20070036214A (ko) 반도체소자의 센스앰프
US20240055494A1 (en) Via alternate net spacing
KR102650199B1 (ko) 반도체 소자
CN117673076A (zh) 标准单元布局及集成电路
JP2021061367A (ja) 高周波トランジスタ

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant