CN105826315A - 版图设计方法以及版图设计单元集合 - Google Patents

Abstract

本发明提供一种版图设计方法和版图设计单元集合，所述版图设计单元集合包括:第一、第二、第三、第四、第五单元，所述第一单元至第五单元依次排列构成用于形成SRAM单元的初始版图，所述SRAM单元包括由多个鳍部图形和第一总栅条图形、第二总栅条图形形成的第一、第二上拉晶体管、第一、第二下拉晶体管和第一、第二栅传输晶体管，本发明版图设计单元集合还包括第一插入单元，所述第一至第五单元以及第一插入单元能够组成SRAM单元版图，通过调节SRAM单元版图中设置的第一插入单元数量，能够调节所形成的SRAM单元版图中上拉晶体管、下拉晶体管和传输栅晶体管的沟道区宽长比之间的比例，从而能够便地进行多种不同性能的SRAM单元设计，简化SRAM单元的设计步骤。

Description

版图设计方法以及版图设计单元集合

技术领域

本发明涉及半导体领域，尤其涉及一种版图设计方法以及版图设计单元集合。

背景技术

静态随机存储器(StaticRandomAccessMemory，SRAM)作为挥发性存储器中的一种，具有高速度、低功耗与标准工艺相兼容等优点，广泛应用于PC、个人通信、消费电子产品(智能卡、数码相机、多媒体播放器)等领域。

在鳍式场效应晶体管((FinField-EffectTransistor，FinFET)中，栅极至少可以从两侧对超薄体的鳍部进行控制，因此栅极对沟道的控制能力较强，能够很好地抑制短沟道效应。因此，利用鳍式场效应晶体管构成SRAM单元可以提高SRAM单元的性能。

图1示出了现有技术一种SRAM单元的示意图，通常包括两个上拉晶体管01和两个下拉晶体管02，以及两个栅传输晶体管03，6个晶体管通过互连结构相电连接，在图1所示的SRAM单元中6个晶体管均为鳍式场效应晶体管。

具体地，每个SRAM单元包括四条相互平行的鳍部20以及两条横跨所述鳍部20的栅条。其中一个上拉晶体管01、一个下拉晶体管02和一个栅传输晶体管03的栅极为第二栅条12形成，源极和漏极为对第二栅条12两侧部分鳍部20进行掺杂后形成；另一个上拉晶体管01、另一个下拉晶体管02和另一个栅传输晶体管03的栅极为第一栅条11形成，源极和漏极为对第一栅条11两侧的部分鳍部20进行掺杂后形成。

在不同的功能需求下，为了得到性能不同的SRAM单元，在进行SRAM单元的版图设计时，两个上拉晶体管01和两个下拉晶体管02以及两个栅传输晶体管03的沟道宽长比可以做不同的选择。在图1中，四条鳍部20的宽度相同，第一栅条11和第二栅条12的宽度相同，因此6个晶体管的沟道宽长比相同。

参考图2，示出另一种现有技术的采用鳍式场效应晶体管的SRAM单元示意图。鳍式场效应晶体管的沟道由栅条覆盖下的鳍部构成，因此，鳍式场效应晶体管的沟道宽度为栅条覆盖下的鳍部的宽度，当栅条覆盖多个鳍部时，鳍式场效应晶体管的沟道宽度为多个鳍部的宽度之和。图2中SRAM单元包括多个具有不同沟道宽长比的鳍式场效应晶体管。具体地，所述SRAM单元包括六条相互平行的鳍部21，其中每根鳍部21的宽度与图1所示SRAM单元的鳍部20宽度相同，两个上拉晶体管05和两个栅传输晶体管06的沟道区由在第一栅条31或第二栅条32覆盖下的两根并列的鳍部21形成，两个上拉晶体管05的沟道区由在第一栅条31或第二栅条32覆盖下的一根鳍部21形成，因此两个上拉晶体管01和两个下拉晶体管02的沟道宽长比为两个栅传输晶体管06的沟道宽长比的2倍。

在SRAM单元的制作中，需要借助于掩模版对晶圆上的多个膜层进行图形化工艺，在不同膜层上分别形成鳍部和栅条等结构，从而组成完整的晶体管结构。目前通常在计算机上进行掩模版上图形的设计，在计算机中绘制对应SRAM单元的图形，并以设计好的版图为蓝本制作掩模版。在版图设计时，当在一个区域内的多个SRAM单元图形(可以包括在多个层级上的图形)都相同时，可以将一个设计好的SRAM单元图形重复阵列，但是当需要设计性能不同的SRAM单元图形时，由于SRAM单元图形不同，需要对新的SRAM单元图形重新进行版图设计，延长了设计时间，并且还需要对每个新设计的SRAM单元图形进行工艺评估确定是否符合工厂的制程能力，给设计带来风险。

因此，亟待一种版图设计方法以及版图设计单元集合，简化SRAM单元的设计步骤，缩短设计时间，并减小设计风险。

发明内容

本发明解决的问题是提供一种版图设计方法以及版图设计单元集合，简化SRAM单元版图的设计步骤、缩短版图设计时间并减小出现设计错误的风险。

为解决上述问题，本发明提供了一种版图设计方法以及版图设计单元集合，本发明版图设计单元方法包括：

提供第一、第二、第三、第四、第五单元，所述第一单元至第五单元依次排列构成用于形成SRAM单元的初始版图，所述SRAM单元包括由多个鳍部图形、第一总栅条图形和第二总栅条图形形成的第一、第二上拉晶体管，第一、第二下拉晶体管和第一、第二栅传输晶体管，所述第一总栅条图形、第二总栅条图形沿第一方向延伸，所述多个鳍部图形沿第二方向延伸；

所述第一单元包括沿第二方向延伸的一条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形；所述第二单元包括沿第二方向延伸的两条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形；所述第一单元和第二单元在第一方向上相邻，用于形成第一栅传输晶体管和第一下拉晶体管；

所述第三单元包括沿第二方向延伸的两条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形；所述第三单元和第二单元在第一方向上相邻，用于形成第一上拉晶体管；

所述第四单元包括沿第二方向延伸的两条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形；所述第四单元和第三单元在第一方向上相邻，用于形成第二上拉晶体管；

所述第五单元包括沿第二方向延伸的一条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形；所述第五单元和第四单元在第一方向上相邻，用于形成第二栅传输晶体管和第二下拉晶体管；

提供第一插入单元，所述第一插入单元包括沿第二方向延伸的两条半鳍图形和横跨所述两条半鳍图形的第一栅条图形、第二栅条图形；

在所述第一、第二单元之间，以及第四、第五单元之间设置所述第一插入单元；

将设置了第一插入单元的第一至第五单元依序进行组合，形成SRAM单元版图，相邻两个单元的半鳍部图形分别对应拼接组成鳍部图形，所有单元的第一栅条图形、第二栅条图形分别对应拼接组成第一总栅条图形和第二总栅条图形。

可选的，所述第二单元还包括覆盖靠近第三单元的半鳍图形和部分第一栅条图形的第一去鳍部图形；所述第三单元还包括覆盖一条半鳍图形和部分第一栅条图形的第二去鳍部图形，以及覆盖另一条半鳍图形和部分第二栅条图形的第三去鳍部图形；所述第四单元还包括覆盖靠近第三单元的半鳍图形和部分第二栅条图形的第四去鳍部图形；

所述版图设计方法在形成SRAM单元版图的步骤之前，还包括：提供第二插入单元和第三插入单元；

所述第二插入单元包括沿第二方向延伸的两条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形，还包括覆盖两条半鳍图形和部分第一栅条图形、且位置与所述第一去鳍部图形和第二去鳍部图形相对应的第五去鳍部图形；

所述第三插入单元包括沿第二方向延伸的两条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形，还包括覆盖两条半鳍图形和部分第二栅条图形、且位置与所述第三去鳍部图形和第四去鳍部图形相对应的第六去鳍部图形。

可选的，所述版图设计方法在形成SRAM单元版图的步骤之前，还包括：在第二单元和第三单元之间，至少设置一所述第二插入单元，所述第二插入单元用于与第二单元和第三单元拼接组合，形成第一上拉晶体管，所述第一去鳍部图形、第二去鳍部图形和第五去鳍部图形用于组成覆盖鳍部图形和部分第一总栅条图形的第一总去鳍部图形；

在第三单元和第四单元之间，至少设置一所述第三插入单元，所述第三插入单元用于与第三单元和第四单元拼接组合，形成第二上拉晶体管，所述第三去鳍部图形、第四去鳍部图形和第六去鳍部图形用于组成覆盖鳍部图形和部分第二总栅条图形的第二总去鳍部图形。

可选的，在所述第一、第二单元之间，以及第四、和第五单元之间设置所述第一插入单元的步骤包括：

在所述第一、第二单元之间设置一个所述第一插入单元；

在所述第四、第五单元之间设置一个所述第一插入单元。

可选的，在所述第一、第二单元之间，以及第四、和第五单元之间设置所述第一插入单元的步骤包括的步骤包括：

在所述第一、第二单元之间设置二个所述第一插入单元；

在所述第四、第五单元之间设置二个所述第一插入单元。

可选的，提供第一单元、第二单元、第三单元、第四单元和第五单元的方法包括：

设计原始SRAM图形，所述原始SRAM图形包括沿第二方向延伸的四条鳍部图形和横跨所述四条鳍部图形并沿第一方向延伸的第一原始栅条图形、第二原始栅条图形；

将所述原始SRAM图形沿四条鳍部图形延伸方向的中线进行分离，使四条鳍部图形分成八条半鳍图形，第一原始栅条图形、第二原始栅条图形分成多个第一栅条图形、第二栅条图形，进而使得原始SRAM图形形成所述第一单元、第二单元、第三单元、第四单元和第五单元。

可选的，提供第一单元、第二单元、第三单元、第四单元和第五单元的方法包括：分别独立设计所述第一单元、第二单元、第三单元、第四单元和第五单元。

可选的，所述第一方向和第二方向互相正交。

可选的，在所述第一、第二单元之间，以及第四、第五单元之间设置所述第一插入单元的步骤中，在所述第一、第二单元之间，以及第四、第五单元之间设置同样数量的所述第一插入单元；

在第二单元和第三单元之间，设置所述第二插入单元，以及在第三单元和第四单元之间设置所述第三插入单元的步骤中，在第二单元和第三单元之间，以及第三单元和第四单元之间分别设置同样数量的第二插入单元和第三插入单元。

可选的，所有单元中第一栅条图形和第二栅条图形的宽度相等。

可选的，所述第一总栅条图形和第二总栅条图形的宽度相等。

本发明还提供一种版图设计单元集合，包括：

第一、第二、第三、第四、第五单元，所述第一单元至第五单元依次排列构成用于形成SRAM单元的初始版图，所述SRAM单元包括由多个鳍部图形、第一总栅条图形和第二总栅条图形形成的第一、第二上拉晶体管，第一、第二下拉晶体管和第一、第二栅传输晶体管，所述多个鳍部图形沿第二方向延伸，所述第一总栅条图形、第二总栅条图形沿第一方向延伸；

所述第一单元包括沿第二方向延伸的一条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形；

所述第二单元包括沿第二方向延伸的两条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形；

所述第一单元和第二单元在第一方向上相邻，用于形成第一栅传输晶体管和第一下拉晶体管；

所述第三单元包括沿第二方向延伸两条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形；

所述第三单元和第二单元在第一方向上相邻，用于形成第一上拉晶体管；

所述第四单元包括沿第二方向延伸两条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形；

所述第四单元和第三单元在第一方向上相邻，用于形成第二上拉晶体管；

所述第五单元包括沿第二方向延伸的一条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形；

所述第五单元和第四单元在第一方向上相邻，用于形成第二栅传输晶体管和第二下拉晶体管；

第一插入单元，所述第一插入单元包括沿第二方向延伸的两条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形；

所述第一插入单元用于设置在所述第一、第二单元之间，以及第四和第五单元之间，以形成SRAM单元版图，相邻两个单元的半鳍部图形分别对应拼接组成鳍部图形，所有单元的第一栅条图形、第二栅条图形分别对应拼接组成第一总栅条图形和第二总栅条图形。

可选的，所述第二单元还包括覆盖靠近第三单元的半鳍图形和部分第一栅条图形的第一去鳍部图形；所述第三单元还包括覆盖一条半鳍图形和部分第一栅条图形的第二去鳍部图形，以及覆盖另一条半鳍图形和部分第二栅条图形的第三去鳍部图形；所述第四单元还包括覆盖靠近第三单元的半鳍图形和部分第二栅条图形的第四去鳍部图形。

所述版图设计单元集合还包括：第二插入单元和第三插入单元，

所述第二插入单元包括沿第二方向延伸的两条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形，还包括覆盖两条半鳍图形和部分第一栅条图形、且位置与所述第一去鳍部图形和第二去鳍部图形相对应的第五去鳍部图形；

所述第三插入单元包括沿第二方向延伸的两条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形，还包括覆盖两条半鳍图形和部分第二栅条图形、且位置与所述第三去鳍部图形和第四去鳍部图形相对应的第六去鳍部图形；

所述第二插入单元用于设置在第二单元和第三单元之间，与第二单元和第三单元拼接组合，形成第一上拉晶体管，所述第一去鳍部图形、第二去鳍部图形和第五去鳍部图形用于拼接组成覆盖鳍部图形和部分第一总栅条图形的第一总去鳍部图形；

所述第三插入单元用于设置在第三单元和第四单元之间，用于与第三单元和第四单元拼接组合，形成第二上拉晶体管，所述第三去鳍部图形、第四去鳍部图形和第六去鳍部图形用于拼接组成覆盖鳍部图形和部分第二总栅条图形的第二总去鳍部图形。

可选的，所述第一方向和第二方向互相正交。

可选的，所有单元中第一栅条图形和第二栅条图形的宽度相等。

可选的，所述第一总栅条图形和第二总栅条图形的宽度相等。

与现有技术相比，本发明技术方案具有以下优点：

本发明通过调节SRAM单元版图中设置的第一插入单元数量，能够调节所形成的SRAM单元图形中上拉晶体管、下拉晶体管和传输栅晶体管的沟道区宽长比，从而能够方便地进行多种不同性能的SRAM单元设计，简化SRAM单元版图的设计步骤。

此外，版图设计时仅需要对本发明版图设计单元集合中各个单元进行工艺评估，无需对由各个单元组合成的不同性能的SRAM单元版图进行工艺评估，缩短了设计时间并减小出现设计错误的风险。

附图说明

图1为现有技术一种SRAM单元的示意图；

图2为现有技术另一种SRAM单元的示意图；

图3至图7为本发明版图设计方法一实施例各步骤的示意图；

图8至图9为本发明版图设计方法另一实施例的示意图；

图10至图11为本发明版图设计方法再一实施例的示意图。

具体实施方式

当需要设计性能不同的SRAM单元时，由于SRAM单元图形不同，需要对新的SRAM单元进行版图设计，延长了设计时间，并且还需要对每个新设计的SRAM单元图形进行工艺评估以确定是否符合工厂的制程能力，容易增大版图设计出现错误的风险。

为此，本发明提供一种版图设计方法，通过调节SRAM单元版图中设置的第一插入单元数量，调节所形成的SRAM单元图形中上拉晶体管、下拉晶体管和传输栅晶体管的沟道区宽长比，从而能够方便地进行多种不同性能的SRAM单元设计，简化SRAM单元版图的设计步骤。

为使本发明的上述目的、特征和优点能够更为明显易懂，下面结合附图对本发明的具体实施例做详细的说明。

参考图3至图7，示出了本发明版图设计方法一实施例各步骤的示意图。

在本实施例中，最终设计完成的SRAM单元版图用于形成SRAM单元的特征为：上拉晶体管、下拉晶体管、栅传输晶体管的沟道宽长比为2:3:3。

参看图3，首先进行原始SRAM图形的版图设计，设计原始SRAM图形的方法可以和现有技术相同，例如：在计算机模拟软件中进行SRAM图形的版图设计。

所述原始SRAM图形包括：沿第一方向延伸的第一原始栅条图形201、第二原始栅条图形202，以及沿第二方向延伸的四条鳍部图形103，所述第一原始栅条图形201、第二原始栅条图形202横跨所述四条鳍部图形103。

需要说明的是，所述四条鳍部图形103和第一原始栅条图形201、第二原始栅条图形202分别位于版图的两个不同层级上。也就是说，当将原始SRAM图形的版图制作到掩模版上时，所述四条鳍部图形103制作到一张掩模版上，第一原始栅条图形201、第二原始栅条图形202制作到另一张掩模版上。

所述四条鳍部图形103的作用是在晶圆上对应形成四条鳍部，第一原始栅条图形201、第二原始栅条图形202的作用是在晶圆上对应形成两个栅条。

需要说明的是，在本实施例中，所述第一栅条图形101、第二栅条图形102沿第一方向(AA`线方向)延伸，所述四条鳍部图形103沿第二方向(BB`线方向)延伸。在本实施例中，所述第一方向和第二方向互相正交，但是本发明对此不做限制。

如图3所示，第一栅条图形101、第二栅条图形102和四条鳍部图形103之间8个交叉区域中，其中6个交叉区域(图3中虚线框中所示)用于在晶圆上形成第一、第二上拉晶体管，第一、第二下拉晶体管以及第一、第二栅传输晶体管栅传输晶体管。

参考图4，另外两个交叉的区域不需要形成晶体管，因此可以分别设置覆盖部分鳍部图形103和部分第一原始栅条图形201/第二原始栅条图形202的去鳍部图形104，以在半导体器件制作的过程中，对覆盖有去鳍部图形104的区域进行刻蚀，去掉不需要的部分鳍部，去掉部分鳍部之后，覆盖有去鳍部图形104的区域不会形成晶体管。但是本发明对是否设置去鳍部图形104不做限制，还可以采用其他方法使得图4中覆盖有去鳍部图形104的区域不会形成晶体管，例如：在设计鳍部图形103时，使鳍部图形103在图4中设置去鳍部图形104的区域断开等，或者可以单独设计去鳍部图形104。

需要说明的是，在原始SRAM图形中还包括矩形的底层图形100，以划定原始SRAM图形的区域，所述底层图形100位于版图中与所述四条鳍部图形103和第一原始栅条图形201、第二原始栅条图形202不同的层级上。但是本发明对此不作限制，在其他实施例中，原始SRAM图形也可以不包括所述底层图形100。在本实施例中，所述底层图形100仅用于标定所述原始SRAM图形的区域，在实际生产中没有意义，但是在其他实施例中，所述底层图形100也可能具有实际意义(如表示离子注入区域)。

还需要说明的是，本发明版图设计方法采用现有市场上常用的版图设计软件，在版图设计软件中，对于位于半导体器件中的不同位置的结构，可以在不同的层级中进行设计。在本实施例中，所述底层图形100位于第一层级，四条鳍部图形103位于第二层级，第一原始栅条图形201、第二原始栅条图形202位于第三层级，所述去鳍部图形104位于第四层级。通常完整的半导体器件版图包括几十个甚至上百个不同的层级，本实施例版图设计方法仅在所述第一层级、第二层级、第三层级和第四层级中操作，但是本发明对此不作限制，在其他实施例中，还可以在其他层级进行操作。

继续参考图4、图5，将所述原始SRAM图形沿四条鳍部图形103延伸方向的中线(图4中虚线所示)剪切，使四条鳍部图形103分成八条半鳍图形105；使两个去鳍部图形104分成四个去鳍部图形：第一去鳍部图形106、第二去鳍部图形107、第三去鳍部图形108、第四去鳍部图形109；使第一原始栅条图形201分成五个第一栅条图形101、第二原始栅条图形202分成五个第二栅条图形102；同时底层图形100也分为五个矩形的部分。进而使得第一SRAM图形形成五个部分：第一单元31、第二单元32、第三单元33、第四单元34、第五单元35。

需要说明的是，在其他实施例中，还可以不设计原始SRAM图形，而是直接分别独立设计所述第一单元31、第二单元32、第三单元33、第四单元34、第五单元35。

所述第一单元31至第五单元35依次排列构成用于形成SRAM单元的初始版图，所述SRAM单元包括由多个鳍部图形和第一总栅条图形、第二总栅条图形形成的第一、第二上拉晶体管，第一、第二下拉晶体管和第一、第二栅传输晶体管，所述第一总栅条图形、第二总栅条图形沿第一方向延伸，所述多个鳍部图形沿第二方向延伸。

所述第一单元31包括沿第二方向延伸的一条半鳍图形105和横跨所述半鳍图形105的第一栅条图形101、第二栅条图形102。

所述第二单元32包括沿第二方向延伸的两条半鳍图形105和横跨所述半鳍图形105的第一栅条图形101、第二栅条图形102；所述第一单元31和第二单元32在第一方向上相邻，用于形成第一栅传输晶体管和第一下拉晶体管。

所述第三单元33包括沿第二方向延伸的两条半鳍图形105和横跨所述半鳍图形105的第一栅条图形101、第二栅条图形102；所述第三单元33和第二单元32在第一方向上相邻，用于形成第一上拉晶体管。

所述第四单元34包括沿第二方向延伸的两条半鳍图形105和横跨所述半鳍图形105的第一栅条图形101、第二栅条图形102；所述第四单元34和第三单元33在第一方向上相邻，用于形成第二上拉晶体管。

所述第五单元35包括沿第二方向延伸的一条半鳍图形105和横跨所述半鳍图形105的第一栅条图形101、第二栅条图形102；所述第五单元35和第四单元34在第一方向上相邻，用于形成第二栅传输晶体管和第二下拉晶体管。

需要说明的是，在本实施例中，所述第二单元32还包括覆盖靠近第三单元33的半鳍图形105和部分第一栅条图形101的第一去鳍部图形106；所述第三单元33还包括覆盖一条半鳍图形105和部分第一栅条图形101的第二去鳍部图形107，以及覆盖另一条半鳍图形105和部分第二栅条图形102的第三去鳍部图形108；所述第四单元34还包括覆盖靠近第三单元33的半鳍图形105和部分第二栅条图形102的第四去鳍部图形109。所述第一去鳍部图形106、第二去鳍部图形107用于形成第一总去鳍部图形，所述第三去鳍部图形108、第四去鳍部图形109用于形成第二总去鳍部图形。

还需要说明的是，在本实施例中，所述第一单元31、第二单元32、第三单元33、第四单元34、第五单元35在版图设计软件中共包括四个层级，每个单元均包括位于第一层级的矩形的底层图形100、位于第二层级的半鳍图形105以及位于第三层级的第一栅条图形101、第二栅条图形102，所述第一去鳍部图形106、第二去鳍部图形107、第三去鳍部图形108和第四去鳍部图形109位于第四层级。

但是本发明对所述第一单元31、第二单元32、第三单元33、第四单元34、第五单元35在版图设计软件中，是否包括位于第一层级和第四层级的图形不做限制，在其他实施例中，所述第一单元31、第二单元32、第三单元33、第四单元34、第五单元35可以不包括位于第一层级的底层图形100，也不包括位于第四层级的第一去鳍部图形106、第二去鳍部图形107、第三去鳍部图形108和第四去鳍部图形109。位于第一层级和第四层级的图形可以单独设计。

参考图6，提供第一插入单元36，所述第一插入单元36包括沿第二方向延伸的两条半鳍图形105和横跨所述半鳍图形105的第一栅条图形101、第二栅条图形102。

在本实施例中，还提供第二插入单元37和第三插入单元38。

所述第二插入单元37包括沿第二方向延伸的两条半鳍图形105和横跨所述半鳍图形105的第一栅条图形101、第二栅条图形102，还包括覆盖两条半鳍图形105和部分第一栅条图形101且位置与所述第一去鳍部图形106和第二去鳍部图形107相对应的第五去鳍部图形110。

所述第三插入单元38包括沿第二方向延伸的两条半鳍图形105和横跨所述半鳍图形105的第一栅条图形101、第二栅条图形102，还包括覆盖两条半鳍图形105和部分第二栅条图形102、且位置与所述第三去鳍部图形108和第四去鳍部图形109相对应的第六去鳍部图形111。

在本实施例中，所述第一插入单元36、第二插入单元37和第三插入单元38分别包括矩形的底层图形100，所述第一插入单元36、第二插入单元37和第三插入单元38的底层图形100形状与第一至第四单元的底层图形100相匹配，以与第一至第四单元的底层图形100中的底层图形100组合形成完整的SRAM单元版图的底层图形100。

需要说明的是，在本实施例中，所有单元中的第一栅条图形101的宽度分别相等，所有单元中的第二栅条图形102的宽度分别相等，所有单元中第一栅条图形101和第二栅条图形102的宽度相等。

继续参考图6，在所述第一单元31和第二单元32之间，以及第四单元34和第五单元35之间设置所述第一插入单元36。本实施例中，在所述第一单元31和第二单元32之间，以及第四单元34和第五单元35之间设置同样数量的所述第一插入单元36。

具体地，在本实施例中，如图6所示，在所述第一单元31和第二单元32之间设置二个所述第一插入单元36；在所述第四单元34和第五单元35之间设置二个所述第一插入单元36。但是本发明对在所述第一单元31和第二单元32之间，以及第四单元34和第五单元35之间设置所述第一插入单元36的数量不做限制。

在本实施例中，在第二单元32和第三单元33之间，还设置一个所述第二插入单元37，所述第二插入单元37用于与第二单元32和第三单元33拼接组合，形成第一上拉晶体管，所述第一去鳍部图形106、第二去鳍部图形107和第五去鳍部图形110用于组成覆盖鳍部图形和部分第一总栅条图形401的第一总去鳍部图形。但是本发明对在第二单元32和第三单元33之间，设置所述第二插入单元37的数量不做限制。

在本实施例中，在第三单元33和第四单元34之间，还设置一个所述第三插入单元38，所述第三插入单元38用于与第三单元33和第四单元34拼接组合，形成第二上拉晶体管，所述第三去鳍部图形108、第四去鳍部图形109和第六去鳍部图形111用于组成覆盖鳍部图形和部分第二总栅条图形的第二总去鳍部图形。但是本发明对在第三单元33和第四单元34之间，设置所述第三插入单元38的数量不做限制。

在本实施例中，在第二单元32和第三单元33之间，以及第三单元33和第四单元34之间分别设置第二插入单元37和第三插入单元38的数量相同。但是本发明对在第二单元32和第三单元33之间，以及第三单元33和第四单元34之间分别设置第二插入单元37和第三插入单元38的数量不做限制。

参考图7，将设置了第一插入单元36、第二插入单元37和第三插入单元38的第一至第五单元依序进行组合，形成SRAM单元版图，相邻两个单元的半鳍部图形105分别对应拼接组成鳍部图形103，所有单元的第一栅条图形101、第二栅条图形102分别对应拼接组成第一总栅条图形401和第二总栅条图形402。

本实施例形成的所述SRAM单元版图包括：

所有单元的半鳍图形105两两相邻拼接组成的多个鳍部图形103，用于在晶圆上形成多个鳍部。本实施例中，所述SRAM单元版图共包括10条鳍部图形103。

所有单元的第一栅条图形101、第二栅条图形102组成的第一总栅条图形401和第二总栅条图形402，用于在晶圆上形成栅条。本实施例中，所述第一总栅条图形401和第二总栅条图形402的宽度相等。

所述第一去鳍部图形106、第二去鳍部图形107和第五去鳍部图形110组成第一总去鳍部图形501，所述第一总去鳍部图形501覆盖鳍部图形103和部分第一总栅条图形401。

所述第三去鳍部图形108、第四去鳍部图形109和第六去鳍部图形111组成第二总去鳍部图形502，所述第二总去鳍部图形502覆盖鳍部图形103和部分第二总栅条图形402。

在鳍式场效应晶体管中，鳍式场效应晶体管由栅条和鳍部图形构成，鳍式场效应晶体管沟道区由栅条覆盖下的鳍部图形构成。如图7所示，在所述SRAM单元版图中，所述第一单元31、第二单元32和二个所述第一插入单元36组成的区域用于形成两个晶体管：三条鳍部图形103和部分第一总栅条图形401对应的第一下拉晶体管3021，以及三条鳍部图形103和部分第二总栅条图形402对应的第一栅传输晶体管3031。其中，如虚线框中所示，第一栅传输晶体管3031和第一下拉晶体管3021的沟道区由三条鳍部图形103形成。

所述第二单元32和第三单元33之间和一个所述第二插入单元37组成的区域用于形成一个晶体管：两条鳍部图形103和部分第二总栅条图形402对应的第一上拉晶体管3011。其中，如虚线框中所示，第一上拉晶体管3011的沟道区由两条鳍部图形103形成。

所述第三单元33、第四单元34之间和一个所述第三插入单元38组成的区域用于形成一个晶体管：两条鳍部图形103和部分第一总栅条图形401对应的第二上拉晶体管3012。其中，如虚线框中所示，第二上拉晶体管3012的沟道区由两条鳍部图形103形成。

所述第四单元34、第五单元35和二个所述第一插入单元36组成的区域用于形成两个晶体管：三条鳍部图形103和部分第一总栅条图形401对应的第二下拉晶体管3022，以及三条鳍部图形103和部分第二总栅条图形402形成的第二栅传输晶体管3032。其中，如虚线框中所示，第二栅传输晶体管3032和第二下拉晶体管3022的沟道区由三条鳍部图形103形成。

如上述所述，本实施例SRAM单元版图中包括用于形成6个晶体管的图形，因此本实施例的SRAM单元版图用于形成6T结构的SRAM单元。

在鳍式场效应晶体管中，沟道区宽长比为栅条覆盖下的鳍部图形的宽度与长度之比。可以通过增加(或减少)在栅条覆盖下的鳍部图形的数量，来增大(或减小)沟道区的宽度，而沟道区的长度等于栅条的宽度，因此，在栅条的宽度的情况下，可以通过调节栅条覆盖下的鳍部图形的数量，来增大(或减小)沟道区的宽长比。

在本实施例中，两个上拉晶体管的沟道区分别包括两条鳍部图形103，两个下拉晶体管和两个栅传输晶体管的沟道区分别包括三条鳍部图形103。这六个晶体管的沟道区分别仅由一条第一总栅条图形401或第二总栅条图形402构成，第一总栅条图形401和第二总栅条图形402的宽度相等。因此，在本实施例形成的SRAM单元版图所对应的SRAM单元中，上拉晶体管、下拉晶体管、栅传输晶体管的沟道宽长比的比例为2:3:3。

需要说明的是，在本实施例中，在将设置了第一插入单元36、第二插入单元37和第三插入单元38的第一至第五单元依序进行组合后，所述SRAM单元版图完成了部分层级的版图设计，包括对应SRAM单元中栅条、鳍部的设计，之后还应包括对应SRAM单元中金属互连的金属互连版图设计，设计金属互连版图的方法可以采用本领域惯用方法，也可以参考本实施例中部分层级的设计方法，将SRAM单元中金属互连的图形分成多个单元，自由调节组合，以形成不同的SRAM单元图形金属互连的图形。

在其他实施例中，所述第一单元31、第二单元32、第三单元33、第四单元34、第五单元35可以不包括位于第一层级的底层图形100，也可以不包括位于第四层级的第一去鳍部图形106、第二去鳍部图形107、第三去鳍部图形108和第四去鳍部图形109。在这种情况下，所述第二插入单元37和第三插入单元38中无需包括与第一去鳍部图形106、第二去鳍部图形107、第三去鳍部图形108和第四去鳍部图形109对应组合的第五去鳍部图形110和第六去鳍部图形111，在所述插入单元中，第一插入单元36、第二插入单元37和第三插入单元38均仅包括：两条半鳍图形105和横跨所述半鳍图形105的第一栅条图形101、第二栅条图形102，因此插入单元只实际上仅包括第一插入单元36。在第二单元32和第三单元33之间，以及第三单元33和第四单元34之间，可以分别设置同样数量的第一插入单元36以进行组合。

还需要说明的是，在其他实施例中，在将第一至第五单元依序进行组合，形成SRAM单元版图的步骤中，还可以不设置所述第一、第二、第三插入单元，而是直接将第一至第五单元进行组合。这样可以形成与原始SARM单元图形相同的SRAM单元版图，采用这样的SRAM单元版图所形成的SRAM单元中，上拉晶体管、下拉晶体管、栅传输晶体管的沟道宽长比的比例为1:1:1。

参考图8、图9，示出了本发明版图设计方法另一实施例的示意图，与上述实施例的不同之处不再赘述，与上述实施例的不同之处在于，在本实施例中在所述第一单元31和第二单元32之间，以及第四单元34和第五单元35之间设置所述第一插入单元36的步骤中：

在所述第一单元31和第二单元32之间设置二个所述第一插入单元36；在所述第四单元34和第五单元35之间设置二个所述第一插入单元36。

参考图9，在本实施例中，参考图7，将设置了第一插入单元36、第二插入单元37和第三插入单元38的第一至第五单元依序进行组合，形成SRAM单元版图，相邻两个单元的半鳍部图形105分别对应拼接组成鳍部图形103，所有单元的第一栅条图形101、第二栅条图形102分别对应拼接组成第一总栅条图形401和第二总栅条图形402。

本实施例形成的所述SRAM单元版图包括：

所有单元的半鳍图形105两两相邻拼接成多个鳍部图形103，用于在晶圆上形成多个鳍部。本实施例中，所述SRAM单元版图共包括8条鳍部图形103。

所有单元的第一栅条图形101、第二栅条图形102组成的第一总栅条图形401和第二总栅条图形402，用于在晶圆上形成栅条。所述第一总栅条图形401和第二总栅条图形402的宽度相等。

所述第一去鳍部图形106、第二去鳍部图形107和第五去鳍部图形110组成第一总去鳍部图形501，所述第一总去鳍部图形501覆盖鳍部图形103和部分第一总栅条图形401。

所述第三去鳍部图形108、第四去鳍部图形109和第六去鳍部图形111组成第二总去鳍部图形502，所述第二总去鳍部图形502覆盖鳍部图形103和部分第二总栅条图形402。

在鳍式场效应晶体管中，鳍式场效应晶体管由栅条和鳍部图形构成，鳍式场效应晶体管沟道区由栅条覆盖下的鳍部图形构成。如图9所示，在所述SRAM单元版图中，所述第一单元31、第二单元32和一个所述第一插入单元36组成的区域用于形成两个晶体管：两条鳍部图形103和部分第一总栅条图形401对应的第一下拉晶体管3021，以及两条鳍部图形103和部分第二总栅条图形402对应的第一栅传输晶体管3031。其中，如虚线框中所示，第一栅传输晶体管3031和第一下拉晶体管3021的沟道区由两条鳍部图形103形成。

所述第二单元32和第三单元33之间和一个所述第二插入单元37组成的区域用于形成一个晶体管：两条鳍部图形103和部分第二总栅条图形402对应的第一上拉晶体管3011。其中，如虚线框中所示，第一上拉晶体管3011的沟道区由两条鳍部图形103形成。

所述第三单元33、第四单元34之间和一个所述第三插入单元38组成的区域用于形成一个晶体管：两条鳍部图形103和部分第一总栅条图形401对应的第二上拉晶体管3012。其中，如虚线框中所示，第二上拉晶体管3012的沟道区由两条鳍部图形103形成。

所述第四单元34、第五单元35和一个所述第一插入单元36组成的区域用于形成两个晶体管：两条鳍部图形103和部分第一总栅条图形401对应的第二下拉晶体管3022，以及两条鳍部图形103和部分第二总栅条图形402形成的第二栅传输晶体管3032。其中，如虚线框中所示，第二栅传输晶体管3032和第二下拉晶体管3022的沟道区由两条鳍部图形103形成。

如上述所述，本实施例SRAM单元版图中包括用于形成6个晶体管的图形，因此本实施例的SRAM单元版图用于形成6T结构的SRAM单元。

在本实施例中，两个上拉晶体管的沟道区分别包括两条鳍部图形103，两个下拉晶体管和两个栅传输晶体管的沟道区分别包括两条鳍部图形103。这六个晶体管的沟道区分别仅由一条第一总栅条图形401或第二总栅条图形402构成，第一总栅条图形401和第二总栅条图形402的宽度相等。因此，在本实施例形成的SRAM单元版图所对应的SRAM单元中，上拉晶体管、下拉晶体管、栅传输晶体管的沟道宽长比的比例为1:1:1。

需要说明的是，在本实施例形成的SRAM单元版图中，所述上拉晶体管、下拉晶体管、栅传输晶体管栅传输晶体管的沟道宽长比的比例为1:1:1，与不设置所述第一、第二、第三插入单元，而是直接将第一至第五单元进行组合得到的SRAM单元版图中，上拉晶体管、下拉晶体管、栅传输晶体管的沟道宽长比的比例相同。但是上拉晶体管、下拉晶体管、栅传输晶体管的沟道宽长比都增加了1倍，因此，本实施例SRAM单元版图所形成6T结构SRAM单元的性能与直接将第一至第五单元进行组合得到的SRAM单元版图所形成的SRAM单元的性能不同。

参考图10、图11，示出了本发明版图设计方法再一实施例的示意图，与上述实施例的不同之处不再赘述，与上述实施例的不同之处在于，在本实施例中在所述第一单元31和第二单元32之间，以及第四单元34和第五单元35之间设置同样数量的所述第一插入单元36的步骤中：

在所述第一单元31和第二单元32之间设置一个所述第一插入单元36；在所述第四单元34和第五单元35之间设置一个所述第一插入单元36。

在本实施例中，在第二单元32和第三单元33之间，不设置所述第二插入单元37，在第三单元33和第四单元34之间，不设置所述第三插入单元38。

参考图11，在本实施例中，将设置了第一插入单元36的第一至第五单元依序进行组合，形成SRAM单元版图，相邻两个单元的半鳍部图形105分别对应拼接组成鳍部图形103，所有单元的第一栅条图形101、第二栅条图形102分别对应拼接组成第一总栅条图形401和第二总栅条图形402。

本实施例形成的所述SRAM单元版图包括：

所有单元的半鳍图形105两两相邻拼接组成的多个鳍部图形103，用于在晶圆上形成多个鳍部。本实施例中，所述SRAM单元版图共包括8条鳍部图形103。

所有单元的第一栅条图形101、第二栅条图形102组成的第一总栅条图形401和第二总栅条图形402，用于在晶圆上形成栅条。所述第一总栅条图形401和第二总栅条图形402的宽度相等。

所述第一去鳍部图形106、第二去鳍部图形107组成第一总去鳍部图形501。第一总去鳍部图形501覆盖鳍部图形103和部分第一总栅条图形401。

所述第三去鳍部图形108、第四去鳍部图形109组成第二总去鳍部图形502，第二总去鳍部图形502覆盖鳍部图形103和部分第二总栅条图形402。

如图11所示，在所述SRAM单元版图中，所述第一单元31、第二单元32和一个所述第一插入单元36组成的区域用于形成两个晶体管：两条鳍部图形103和部分第一总栅条图形401对应的第一下拉晶体管3021，以及两条鳍部图形103和部分第二总栅条图形402对应的第一栅传输晶体管3031。其中，如虚线框中所示，第一栅传输晶体管3031和第一拉晶体管3021的沟道区由两条鳍部图形103形成。

所述第二单元32和第三单元33组成的区域用于形成一个晶体管：一条鳍部图形103和部分第二总栅条图形402对应的第一上拉晶体管3011。其中，如虚线框中所示，第一上拉晶体管3011的沟道区由一条鳍部图形103形成。

所述第三单元33、第四单元34组成的区域用于形成一个晶体管：一条鳍部图形103和部分第一总栅条图形401对应的第二上拉晶体管3012。其中，如虚线框中所示，第二上拉晶体管3012的沟道区由两条鳍部图形103形成。

所述第四单元34、第五单元35和一个所述第一插入单元36组成的区域用于形成两个晶体管：两条鳍部图形103和部分第一总栅条图形401对应的第二下拉晶体管3022，以及两条鳍部图形103和部分第二总栅条图形402形成的第二栅传输晶体管3032。其中，如虚线框中所示，第二栅传输晶体管3032和第二下拉晶体管3022的沟道区由两条鳍部图形103形成。

如上述所述，本实施例SRAM单元版图中包括用于形成6个晶体管的图形，因此本实施例的SRAM单元版图用于形成6T结构的SRAM单元。

在本实施例中，两个上拉晶体管的沟道区分别包括一条鳍部图形103，两个下拉晶体管和两个栅传输晶体管的沟道区分别包括两条鳍部图形103。这六个晶体管的沟道区分别仅由一条第一总栅条图形401或第二总栅条图形402构成，第一总栅条图形401和第二总栅条图形402的宽度相等。因此，在本实施例形成的SRAM单元版图所对应的SRAM单元中，上拉晶体管、下拉晶体管、栅传输晶体管的沟道宽长比的比例为1:2:2。

由上述三个实施例可以看出，在进行采用鳍式场效应晶体管的SRAM单元版图设计时，通过本发明提供的版图设计方法，调节设置在第一至第五单元之间的所述第一、第二、第三插入单元的数量，能够调节所形成的SRAM单元版图，进而调节所形成的SRAM单元，中上拉晶体管、下拉晶体管和传输栅晶体管的沟道区宽长比，以及沟道区宽长比之间的比例，从而能够便地进行多种不同性能的SRAM单元版图设计，简化SRAM单元版图的设计步骤。所述第一至第五单元，以及第一至第三插入单元可以预先进行工艺评估，从而在每次进行新的SRAM单元版图设计时，无需再重新进行工艺评估，减小了版图设计出现错误的风险。

需要说明的是，本实施例版图设计方法仅在所述第一层级、第二层级、第三层级和第四层级中操作，在实际的SRAM单元版图中，还包括如金属互连在内的多个层级。在其他实施例中，在形成包括第一至第四层级的SRAM单元版图后，还可以在其他层级上继续进行SRAM单元版图其他部分(如金属互连图形)的设计，并与本实施例形成的SRAM单元图形结合形成完整的SRAM单元版图。

本发明还提供一种版图设计单元集合，本发明版图设计单元集合可以但不限于采用本发明提供的版图设计方法的部分步骤获得。

本实施例中，所述版图设计单元集合可以采用本发明提供的版图设计方法获得，因此可以继续参考图6，本实施例版图设计单元集合可以为设计在计算机模拟软件中的版图，包括：第一单元31、第二单元32、第三单元33、第四单元34、第五单元35。

所述第一单元31至第五单元35依次排列构成用于形成SRAM单元的初始版图，所述SRAM单元包括由多个鳍部图形和第一总栅条图形、第二总栅条图形形成的第一、第二上拉晶体管、第一、第二下拉晶体管和第一、第二栅传输晶体管，所述第一总栅条图形、第二总栅条图形沿第一方向延伸，所述多个鳍部图形沿第二方向延伸。

所述第一单元31包括沿第二方向延伸的一条半鳍图形105和横跨所述半鳍图形105的第一栅条图形101、第二栅条图形102。

所述第二单元32包括沿第二方向延伸的两条半鳍图形105和横跨所述半鳍图形105的第一栅条图形101、第二栅条图形102；所述第一单元31和第二单元32在第一方向上相邻，用于形成第一栅传输晶体管和第一下拉晶体管。

所述第三单元33包括沿第二方向延伸的两条半鳍图形105和横跨所述半鳍图形105的第一栅条图形101、第二栅条图形102；所述第三单元33和第二单元32在第二方向上相邻，用于形成第一上拉晶体管。

所述第四单元34包括沿第二方向延伸的两条半鳍图形105和横跨所述半鳍图形105的第一栅条图形101、第二栅条图形102；所述第四单元34和第三单元33在第一方向上相邻，用于形成第二上拉晶体管。

所述第五单元35包括沿第二方向延伸的一条半鳍图形105和横跨所述半鳍图形105的第一栅条图形101、第二栅条图形102；所述第五单元35和第四单元34在第一方向上相邻，用于形成第二栅传输晶体管和第二下拉晶体管。

需要说明的是，由于本实施例版图设计单元集合可以采用上述实施例的版图设计方法部分还步骤获得，因此第一方向可以参考图3中的上述实施例图3中的AA`线方向，第二方向可以参考上述实施例图3中的BB`线方向。

需要说明的是，在本实施例中，所述第二单元32还包括覆盖靠近第三单元33的半鳍图形105和部分第一栅条图形101的第一去鳍部图形106；所述第三单元33还包括覆盖一条半鳍图形105和部分第一栅条图形101的第二去鳍部图形107，以及覆盖另一条半鳍图形105和部分第二栅条图形102的第三去鳍部图形108；所述第四单元34还包括覆盖靠近第三单元33的半鳍图形105和部分第二栅条图形102的第四去鳍部图形109。所述第一去鳍部图形106、第二去鳍部图形107用于形成第一总去鳍部图形，所述第三去鳍部图形108、第四去鳍部图形109用于形成第二总去鳍部图形。

还需要说明的是，在本实施例中，所述第一单元31、第二单元32、第三单元33、第四单元34、第五单元35在版图设计软件中共包括四个层级，每个单元均包括位于第一层级的矩形的底层图形100、位于第二层级的半鳍图形105以及位于第三层级的第一栅条图形101、第二栅条图形102，所述第一去鳍部图形106、第二去鳍部图形107、第三去鳍部图形108和第四去鳍部图形109位于第四层级。

需要说明的是，所述第一至第五单元的底层图形100用于拼接组合成SRAM单元板图的整体的底层图形100，所述在本实施例中，所述底层图形100仅用于标定所述形成的SRAM单元板图的区域，在实际生产中没有意义，但是在其他实施例中，所述底层图形100也可能具有实际意义(如表示离子注入区域)。

但是本发明对所述第一单元31、第二单元32、第三单元33、第四单元34、第五单元35在版图设计软件中，是否包括位于第一层级和第四层级的图形不做限制，在其他实施例中，所述第一单元31、第二单元32、第三单元33、第四单元34、第五单元35可以不包括位于第一层级的底层图形100，也不包括位于第四层级的第一去鳍部图形106、第二去鳍部图形107、第三去鳍部图形108和第四去鳍部图形109。位于第一层级和第四层级的图形可以单独设计。

参考图6，本发明版图设计单元集合还包括第一插入单元36，所述第一插入单元36包括沿第二方向延伸的两条半鳍图形105和横跨所述半鳍图形105的第一栅条图形101、第二栅条图形102。

在本实施例中，本发明版图设计单元集合还包括还第二插入单元37和第三插入单元38。

所述第二插入单元37包括沿第二方向延伸的两条半鳍图形105和横跨所述半鳍图形105的第一栅条图形101、第二栅条图形102，还包括覆盖两条半鳍图形105和部分第一栅条图形101、且位置与所述第一去鳍部图形106和第二去鳍部图形107相对应的第五去鳍部图形110。

所述第三插入单元38包括沿第二方向延伸的两条半鳍图形105和横跨所述半鳍图形105的第一栅条图形101、第二栅条图形102，还包括覆盖两条半鳍图形105和部分第二栅条图形102、且位置与所述第三去鳍部图形108和第四去鳍部图形109相对应的第六去鳍部图形111。

在本实施例中，所述第一插入单元36、第二插入单元37和第三插入单元38分别包括矩形的底层图形100，所述第一插入单元36、第二插入单元37和第三插入单元38的底层图形100形状与第一至第四单元34的底层图形100相匹配，以与第一至第四单元34的底层图形100中的底层图形100组合形成完整的SRAM单元版图的底层图形100。

需要说明的是，在本实施例中，所有单元中的第一栅条图形101、第二栅条图形102宽度分别相等，第一栅条图形101与第二栅条图形102的宽度相等，所有单元中第一栅条图形101和第二栅条图形102的宽度相等。

在进行采用鳍式场效应晶体管的SRAM单元图形设计时，以本实施例提供的版图设计单元集合作为基础，可以设计具有不同性能SRAM单元的SRAM单元版图。

例如，在所述第一单元31和第二单元32之间，以及第四单元34和第五单元35之间设置同样数量的所述第一插入单元36。在第二单元32和第三单元33之间，以及以及第三单元33和第四单元34之间分别设置同样数量的第二插入单元37和第三插入单元38。然后将所述第一至第五单元，以及第一插入单元36、第二插入单元37和第三插入单元38中的一种或多种依序进行组合，形成SRAM单元版图。

图7示出了采用本实施例进行版图设计的示意图。结合参考图7，在所述第一单元31和第二单元32之间，以及第四单元34和第五单元35之间设置同样数量的所述第一插入单元36。

具体地，在本实施例中，在所述第一单元31和第二单元32之间设置二个所述第一插入单元36；在所述第四单元34和第五单元35之间设置二个所述第一插入单元36。但是本发明对在所述第一单元31和第二单元32之间，以及第四单元34和第五单元35之间设置所述第一插入单元36的数量不做限制。

在本实施例中，在第二单元32和第三单元33之间，还设置一个所述第二插入单元37，所述第二插入单元37用于与第二单元32和第三单元33拼接组合，形成第一上拉晶体管，所述第一去鳍部图形106、第二去鳍部图形107和第五去鳍部图形110用于组成覆盖鳍部图形和部分第一总栅条图形401的第一总去鳍部图形501。但是本发明对在第二单元32和第三单元33之间，设置所述第二插入单元37的数量不做限制。

在本实施例中，在第三单元33和第四单元34之间，还设置一个所述第三插入单元38，所述第三插入单元38用于与第三单元33和第四单元34拼接组合，形成第二上拉晶体管，所述第三去鳍部图形108、第四去鳍部图形109和第六去鳍部图形111用于组成覆盖鳍部图形和部分第二总栅条图形402的第二总去鳍部图形502。但是本发明对在第三单元33和第四单元34之间，设置所述第三插入单元38的数量不做限制。

在本实施例中，在第二单元32和第三单元33之间，以及第三单元33和第四单元34之间分别设置第二插入单元37和第三插入单元38的数量相同。但是本发明对在第二单元32和第三单元33之间，以及第三单元33和第四单元34之间分别设置第二插入单元37和第三插入单元38的数量不做限制。

参考图7，将设置了第一插入单元36、第二插入单元37和第三插入单元38的第一至第五单元依序进行组合，形成SRAM单元版图，相邻两个单元的半鳍部图形105分别对应拼接组成鳍部图形103，所有单元的第一栅条图形101、第二栅条图形102分别对应拼接组成第一总栅条图形401和第二总栅条图形402。

本实施例形成的所述SRAM单元版图包括：

所有单元的半鳍图形105两两组成的多个鳍部图形103，用于在晶圆上形成多个鳍部。本实施例中，所述SRAM单元版图共包括10条鳍部图形103。

所有单元的第一栅条图形101、第二栅条图形102组成的第一总栅条图形401和第二总栅条图形402，用于在晶圆上形成栅条。所述第一总栅条图形401和第二总栅条图形402的宽度相等。

由所述第一去鳍部图形106、第二去鳍部图形107和第五去鳍部图形110组成，并覆盖鳍部图形103和部分第一总栅条图形401的第一总去鳍部图形501。

由所述第三去鳍部图形108、第四去鳍部图形109和第六去鳍部图形111组成，并覆盖鳍部图形103和部分第二总栅条图形402的第二总去鳍部图形502。

在鳍式场效应晶体管中，鳍式场效应晶体管由栅条和鳍部图形构成，鳍式场效应晶体管沟道区由栅条覆盖下的鳍部图形构成。如图7所示，在所述SRAM单元版图中，所述第一单元31、第二单元32和二个所述第一插入单元36组成的区域用于形成两个晶体管：三条鳍部图形103和部分第一总栅条图形401对应的第一下拉晶体管3021，以及三条鳍部图形103和部分第二总栅条图形402对应的第一栅传输晶体管3031。其中，如虚线框中所示，第一栅传输晶体管3031和第一下拉晶体管3021的沟道区由三条鳍部图形103形成。

所述第二单元32和第三单元33之间和一个所述第二插入单元37组成的区域用于形成一个晶体管：两条鳍部图形103和部分第二总栅条图形402对应的第一上拉晶体管3011。其中，如虚线框中所示，第一上拉晶体管3011的沟道区由两条鳍部图形103形成。

所述第三单元33、第四单元34之间和一个所述第三插入单元38组成的区域用于形成一个晶体管：两条鳍部图形103和部分第一总栅条图形401对应的第二上拉晶体管3012。其中，如虚线框中所示，第二上拉晶体管3012的沟道区由两条鳍部图形103形成。

所述第四单元34、第五单元35和二个所述第一插入单元36组成的区域用于形成两个晶体管：三条鳍部图形103和部分第一总栅条图形401对应的第二下拉晶体管3022，以及三条鳍部图形103和部分第二总栅条图形402形成的第二栅传输晶体管3032。其中，如虚线框中所示，第二栅传输晶体管3032和第二下拉晶体管3022的沟道区由三条鳍部图形103形成。

如上述所述，本实施例SRAM单元版图中包括用于形成6个晶体管的图形，因此本实施例的SRAM单元版图用于形成6T结构的SRAM单元。

在鳍式场效应晶体管中，沟道区宽长比为栅条覆盖下的鳍部图形的宽度与长度之比。可以通过增加或减少在栅条覆盖下的鳍部图形的数量，来增大或减小沟道区的宽度，而沟道区的长度等于栅条的宽度，因此，在栅条的宽度的情况下，可以通过调节栅条覆盖下的鳍部图形的数量，来增大或减小沟道区的宽长比。

在本实施例中，两个上拉晶体管的沟道区分别包括两条鳍部图形103，两个下拉晶体管和两个栅传输晶体管的沟道区分别包括三条鳍部图形103。这六个晶体管的沟道区分别仅由一条第一总栅条图形401或第二总栅条图形402构成，第一总栅条图形401或第二总栅条图形402的宽度相等。因此，在本实施例形成的SRAM单元版图所对应的SRAM单元中，上拉晶体管、下拉晶体管、栅传输晶体管的沟道宽长比的比例为2:3:3。

需要说明的是，在本实施例中，在将设置了第一插入单元36、第二插入单元37和第三插入单元38的第一至第五单元依序进行组合后，所述SRAM单元版图完成了部分层级的版图设计，包括对应SRAM单元中栅条、鳍部的设计，之后还应包括对应SRAM单元中金属互连的金属互连版图设计，设计金属互连版图的方法可以采用本领域惯用方法，也可以参考本实施例中部分层级的设计方法，将SRAM单元中金属互连的图形分成多个单元，自由调节组合，以形成不同的SRAM单元图形金属互连的图形。

在其他实施例中，所述第一单元31、第二单元32、第三单元33、第四单元34、第五单元35不包括位于第一层级的底层图形100，也不包括位于第四层级的第一去鳍部图形106、第二去鳍部图形107、第三去鳍部图形108和第四去鳍部图形109。在这种情况下，所述第二插入单元37和第三插入单元38中无需包括与第一去鳍部图形106、第二去鳍部图形107、第三去鳍部图形108和第四去鳍部图形109对应组合的第五去鳍部图形110和第六去鳍部图形111，在所述插入单元中，第一插入单元36、第二插入单元37和第三插入单元38均仅包括：两条半鳍图形105和横跨所述半鳍图形105的第一栅条图形101、第二栅条图形102，因此插入单元只实际上仅包括第一插入单元36。在第二单元32和第三单元33之间，以及第三单元33和第四单元34之间，可以分别设置同样数量的第一插入单元36以进行组合。

通过调节SRAM单元版图中设置的第一插入单元36、第二插入单元37和第三插入单元38数量，能够调节所形成的SRAM单元图形中上拉晶体管、下拉晶体管和传输栅晶体管的沟道区宽长比之间的比例，从而能够便地进行多种不同性能的SRAM单元设计，简化SRAM单元的设计步骤。

此外，本发明版图设计单元集合中各个单元的图形均为固定图形，在本发明版图设计单元集合中各个单元通过工厂的工艺能力评估后，确定能够制作后，在设计SRAM单元版图的过程中，采用本发明版图设计单元集合中各个单元，仅需要对本发明版图设计单元集合中各个单元进行工艺评估，无需在每次设计新的SRAM单元版图时，对由设计单元集合中各个单元组合设计成的不同性能的SRAM单元版图进行工艺评估，缩短了设计时间，并减小了设计风险。

需要说明的是，本实施例版图设计单元集合仅位于SRAM单元版图的所述第一层级、第二层级、第三层级和第四层级中，在实际的SRAM单元版图中，还包括如金属互连在内的多个层级。在其他实施例中，在使用本实施例版图设计单元集合形成SRAM单元版图后，还可以在其他层级上继续进行SRAM单元版图其他部分(如金属互连图形)的设计，并与本实施例形成的SRAM单元版图结合形成完整的SRAM单元版图。

虽然本发明披露如上，但本发明并非限定于此。任何本领域技术人员，在不脱离本发明的精神和范围内，均可作各种更动与修改，因此本发明的保护范围应当以权利要求所限定的范围为准。

Claims (16)

1.一种版图设计方法，其特征在于，包括：

提供第一、第二、第三、第四、第五单元，所述第一单元至第五单元依次排列构成用于形成SRAM单元的初始版图，所述SRAM单元包括由多个鳍部图形、第一总栅条图形和第二总栅条图形形成的第一、第二上拉晶体管，第一、第二下拉晶体管和第一、第二栅传输晶体管，所述第一总栅条图形、第二总栅条图形沿第一方向延伸，所述多个鳍部图形沿第二方向延伸；

所述第一单元包括沿第二方向延伸的一条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形；所述第二单元包括沿第二方向延伸的两条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形；所述第一单元和第二单元在第一方向上相邻，用于形成第一栅传输晶体管和第一下拉晶体管；

所述第三单元包括沿第二方向延伸的两条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形；所述第三单元和第二单元在第一方向上相邻，用于形成第一上拉晶体管；

所述第四单元包括沿第二方向延伸的两条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形；所述第四单元和第三单元在第一方向上相邻，用于形成第二上拉晶体管；

所述第五单元包括沿第二方向延伸的一条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形；所述第五单元和第四单元在第一方向上相邻，用于形成第二栅传输晶体管和第二下拉晶体管；

提供第一插入单元，所述第一插入单元包括沿第二方向延伸的两条半鳍图形和横跨所述两条半鳍图形的第一栅条图形、第二栅条图形；

在所述第一、第二单元之间，以及第四、第五单元之间设置所述第一插入单元；

将设置了第一插入单元的第一至第五单元依序进行组合，形成SRAM单元版图，相邻两个单元的半鳍部图形分别对应拼接组成鳍部图形，所有单元的第一栅条图形、第二栅条图形分别对应拼接组成第一总栅条图形和第二总栅条图形。

2.如权利要求1所述的版图设计方法，其特征在于，所述第二单元还包括覆盖靠近第三单元的半鳍图形和部分第一栅条图形的第一去鳍部图形；所述第三单元还包括覆盖一条半鳍图形和部分第一栅条图形的第二去鳍部图形，以及覆盖另一条半鳍图形和部分第二栅条图形的第三去鳍部图形；所述第四单元还包括覆盖靠近第三单元的半鳍图形和部分第二栅条图形的第四去鳍部图形；

所述版图设计方法在形成SRAM单元版图的步骤之前，还包括：提供第二插入单元和第三插入单元；

所述第二插入单元包括沿第二方向延伸的两条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形，还包括覆盖两条半鳍图形和部分第一栅条图形、且位置与所述第一去鳍部图形和第二去鳍部图形相对应的第五去鳍部图形；

所述第三插入单元包括沿第二方向延伸的两条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形，还包括覆盖两条半鳍图形和部分第二栅条图形、且位置与所述第三去鳍部图形和第四去鳍部图形相对应的第六去鳍部图形。

3.如权利要求2所述的版图设计方法，其特征在于，所述版图设计方法在形成SRAM单元版图的步骤之前，还包括：在第二单元和第三单元之间，至少设置一所述第二插入单元，所述第二插入单元用于与第二单元和第三单元拼接组合，形成第一上拉晶体管，所述第一去鳍部图形、第二去鳍部图形和第五去鳍部图形用于组成覆盖鳍部图形和部分第一总栅条图形的第一总去鳍部图形；

在第三单元和第四单元之间，至少设置一所述第三插入单元，所述第三插入单元用于与第三单元和第四单元拼接组合，形成第二上拉晶体管，所述第三去鳍部图形、第四去鳍部图形和第六去鳍部图形用于组成覆盖鳍部图形和部分第二总栅条图形的第二总去鳍部图形。

4.如权利要求1所述的版图设计方法，其特征在于，在所述第一、第二单元之间，以及第四、和第五单元之间设置所述第一插入单元的步骤包括：

在所述第一、第二单元之间设置一个所述第一插入单元；

在所述第四、第五单元之间设置一个所述第一插入单元。

5.如权利要求1所述的版图设计方法，其特征在于，在所述第一、第二单元之间，以及第四、和第五单元之间设置所述第一插入单元的步骤包括的步骤包括：

在所述第一、第二单元之间设置二个所述第一插入单元；

在所述第四、第五单元之间设置二个所述第一插入单元。

6.如权利要求1所述的版图设计方法，其特征在于，其特征在于，提供第一单元、第二单元、第三单元、第四单元和第五单元的方法包括：

设计原始SRAM图形，所述原始SRAM图形包括沿第二方向延伸的四条鳍部图形和横跨所述四条鳍部图形并沿第一方向延伸的第一原始栅条图形、第二原始栅条图形；

将所述原始SRAM图形沿四条鳍部图形延伸方向的中线进行分离，使四条鳍部图形分成八条半鳍图形，第一原始栅条图形、第二原始栅条图形分成多个第一栅条图形、第二栅条图形，进而使得原始SRAM图形形成所述第一单元、第二单元、第三单元、第四单元和第五单元。

7.如权利要求1所述的版图设计方法，其特征在于，提供第一单元、第二单元、第三单元、第四单元和第五单元的方法包括：分别独立设计所述第一单元、第二单元、第三单元、第四单元和第五单元。

8.如权利要求1所述的版图设计方法，其特征在于，所述第一方向和第二方向互相正交。

9.如权利要求2所述的版图设计方法，其特征在于，在所述第一、第二单元之间，以及第四、第五单元之间设置所述第一插入单元的步骤中，在所述第一、第二单元之间，以及第四、第五单元之间设置同样数量的所述第一插入单元；

在第二单元和第三单元之间，设置所述第二插入单元，以及在第三单元和第四单元之间设置所述第三插入单元的步骤中，在第二单元和第三单元之间，以及第三单元和第四单元之间分别设置同样数量的第二插入单元和第三插入单元。

10.如权利要求2所述的版图设计方法，其特征在于，所有单元中第一栅条图形和第二栅条图形的宽度相等。

11.如权利要求1所述的版图设计方法，其特征在于，所述第一总栅条图形和第二总栅条图形的宽度相等。

12.一种版图设计单元集合，包括：

第一、第二、第三、第四、第五单元，所述第一单元至第五单元依次排列构成用于形成SRAM单元的初始版图，所述SRAM单元包括由多个鳍部图形、第一总栅条图形和第二总栅条图形形成的第一、第二上拉晶体管，第一、第二下拉晶体管和第一、第二栅传输晶体管，所述多个鳍部图形沿第二方向延伸，所述第一总栅条图形、第二总栅条图形沿第一方向延伸；

所述第一单元包括沿第二方向延伸的一条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形；

所述第二单元包括沿第二方向延伸的两条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形；

所述第一单元和第二单元在第一方向上相邻，用于形成第一栅传输晶体管和第一下拉晶体管；

所述第三单元包括沿第二方向延伸两条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形；

所述第三单元和第二单元在第一方向上相邻，用于形成第一上拉晶体管；

所述第四单元包括沿第二方向延伸两条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形；

所述第四单元和第三单元在第一方向上相邻，用于形成第二上拉晶体管；

所述第五单元包括沿第二方向延伸的一条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形；

所述第五单元和第四单元在第一方向上相邻，用于形成第二栅传输晶体管和第二下拉晶体管；

第一插入单元，所述第一插入单元包括沿第二方向延伸的两条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形；

所述第一插入单元用于设置在所述第一、第二单元之间，以及第四和第五单元之间，以形成SRAM单元版图，相邻两个单元的半鳍部图形分别对应拼接组成鳍部图形，所有单元的第一栅条图形、第二栅条图形分别对应拼接组成第一总栅条图形和第二总栅条图形。

13.如权利要求12所述的版图设计单元集合，其特征在于，

所述第二单元还包括覆盖靠近第三单元的半鳍图形和部分第一栅条图形的第一去鳍部图形；所述第三单元还包括覆盖一条半鳍图形和部分第一栅条图形的第二去鳍部图形，以及覆盖另一条半鳍图形和部分第二栅条图形的第三去鳍部图形；所述第四单元还包括覆盖靠近第三单元的半鳍图形和部分第二栅条图形的第四去鳍部图形。

所述版图设计单元集合还包括：第二插入单元和第三插入单元，

所述第二插入单元包括沿第二方向延伸的两条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形，还包括覆盖两条半鳍图形和部分第一栅条图形、且位置与所述第一去鳍部图形和第二去鳍部图形相对应的第五去鳍部图形；

所述第三插入单元包括沿第二方向延伸的两条半鳍图形和横跨所述半鳍图形的第一栅条图形、第二栅条图形，还包括覆盖两条半鳍图形和部分第二栅条图形、且位置与所述第三去鳍部图形和第四去鳍部图形相对应的第六去鳍部图形；

所述第二插入单元用于设置在第二单元和第三单元之间，与第二单元和第三单元拼接组合，形成第一上拉晶体管，所述第一去鳍部图形、第二去鳍部图形和第五去鳍部图形用于拼接组成覆盖鳍部图形和部分第一总栅条图形的第一总去鳍部图形；

所述第三插入单元用于设置在第三单元和第四单元之间，用于与第三单元和第四单元拼接组合，形成第二上拉晶体管，所述第三去鳍部图形、第四去鳍部图形和第六去鳍部图形用于拼接组成覆盖鳍部图形和部分第二总栅条图形的第二总去鳍部图形。

14.如权利要求12所述的版图设计单元集合，其特征在于，所述第一方向和第二方向互相正交。

15.如权利要求12所述的版图设计单元集合，其特征在于，所有单元中第一栅条图形和第二栅条图形的宽度相等。

16.如权利要求12所述的版图设计单元集合，其特征在于，所述第一总栅条图形和第二总栅条图形的宽度相等。