CN113725155B - 缺陷点的修补方法、阵列基板和显示面板 - Google Patents

缺陷点的修补方法、阵列基板和显示面板 Download PDF

Info

Publication number
CN113725155B
CN113725155B CN202111044072.2A CN202111044072A CN113725155B CN 113725155 B CN113725155 B CN 113725155B CN 202111044072 A CN202111044072 A CN 202111044072A CN 113725155 B CN113725155 B CN 113725155B
Authority
CN
China
Prior art keywords
layer
insulating layer
repair
conductive layer
hole
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111044072.2A
Other languages
English (en)
Other versions
CN113725155A (zh
Inventor
杨夕岚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202111044072.2A priority Critical patent/CN113725155B/zh
Publication of CN113725155A publication Critical patent/CN113725155A/zh
Application granted granted Critical
Publication of CN113725155B publication Critical patent/CN113725155B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76886—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances
    • H01L21/76892—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern
    • H01L21/76894—Modifying permanently or temporarily the pattern or the conductivity of conductive members, e.g. formation of alloys, reduction of contact resistances modifying the pattern using a laser, e.g. laser cutting, laser direct writing, laser repair
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H01L27/1244—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits for preventing breakage, peeling or short circuiting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optics & Photonics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

本申请公开了一种缺陷点的修补方法、阵列基板和显示面板，缺陷点的修补方法包括：提供一待修补结构，待修补结构包括依次层叠设置的导电层和绝缘层，导电层具有一表面，表面位于导电层靠近绝缘层的一侧，对绝缘层进行处理形成通孔，通孔贯穿绝缘层以暴露表面，在绝缘层以及导电层上形成修复层，修复层与表面连接。通过去除导电层上的绝缘层，使得绝缘层具有通孔，从而使得修复层可以通过通孔与表面连接，从而改善了修复层与导电层的接触效果，从而提高器件的性能。

Description

缺陷点的修补方法、阵列基板和显示面板
技术领域
本申请涉及显示技术领域，具体涉及一种缺陷点的修补方法、阵列基板和显示面板。
背景技术
随着科技的发展，显示面板被广泛的应用于各个领域，但目前的显示面板中由于某些因素，导致显示面板中的导电层(布线)存在断线问题，如阵列基板中的数据线、扫描线或时钟信号线等，需要对其进行修补，但目前布线断线所采用的修补工艺，使得布线与其他线路接触不良，进而导致器件损坏。
发明内容
本申请实施例提供一种缺陷点的修补方法、阵列基板和显示面板，以解决现有技术中导电层与修补层接触不良的问题。
本申请提供一种缺陷点的修补方法，包括：
提供一待修补结构，待修补结构包括依次层叠设置的导电层和绝缘层，所述导电层具有一表面，所述表面位于所述导电层靠近所述绝缘层的一侧；
对所述绝缘层进行处理形成通孔，所述通孔贯穿所述绝缘层以暴露所述表面；以及
在所述绝缘层以及所述导电层上形成修复层，所述修复层与所述表面连接。
可选的，在本申请的一些实施例中，对所述绝缘层进行处理形成通孔的步骤中，包括：
采用第一激光处理所述绝缘层形成通孔。
可选的，在本申请的一些实施例中，所述导电层还包括与所述表面相邻设置的侧面，所述侧面位于所述导电层靠近所述通孔的一侧；对所述绝缘层进行处理形成通孔的步骤中，包括：
分别采用第一激光和第二激光处理所述绝缘层形成通孔和过孔，所述通孔暴露所述表面，所述过孔暴露所述侧面，所述通孔和所述过孔贯通，所述修复层与所述表面和所述侧面连接。
可选的，在本申请的一些实施例中，所述第一激光和所述第二激光为纳秒激光。
可选的，在本申请的一些实施例中，所述导电层为数据线、扫描线、电源走线、公共电极线和时钟信号线中的一种或几种组合。
可选的，在本申请的一些实施例中，所述绝缘层为钝化层，所述导电层为数据线。
可选的，在本申请的一些实施例中，在所述绝缘层以及所述导电层上形成修复层的步骤中，包括：
在所述导电层以及所述绝缘层上设置修复层材料，固化所述修复层材料形成修复层，所述修复层材料为银。
相应的，本申请还提供一种阵列基板，包括：
导电层和绝缘层，所述导电层和所述绝缘层依次层叠设置，所述导电层具有一表面，所述表面位于所述导电层靠近所述绝缘层的一侧，所述绝缘层具有通孔，所述通孔贯穿所述绝缘层以暴露所述表面；以及
修复层，所述修复层设置于所述绝缘层上，并延伸入所述通孔中以与所述表面连接
可选的，在本申请的一些实施例中，所述导电层还包括与所述表面相邻设置的侧面，所述侧面位于所述导电层靠近所述通孔的一侧；所述绝缘层还包括过孔，所述过孔暴露所述侧面，所述通孔和所述过孔贯通，所述修复层与所述侧面以及所述表面连接。
相应的，本申请还提供一种显示面板，所述显示面板包括如上任一项所述的阵列基板。
本申请公开了一种缺陷点的修补方法、阵列基板和显示面板，缺陷点的修补方法包括：提供一待修补结构，待修补结构包括依次层叠设置的导电层和绝缘层，导电层具有一表面，表面位于导电层靠近绝缘层的一侧，对绝缘层进行处理形成通孔，通孔贯穿绝缘层以暴露表面，在绝缘层以及导电层上形成修复层，修复层与表面连接。通过去除导电层上的绝缘层，使得绝缘层具有通孔，从而使得修复层可以通过通孔与表面连接，从而改善了修复层与导电层的接触效果，从而提高器件的性能。
附图说明
为了更清楚地说明本申请实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本申请实施例提供的缺陷点的修补方法的流程图。
图2是本申请实施例提供的修补阵列基板的第一种流程结构示意图。
图3是本申请实施例提供的修补阵列基板的第二种流程结构示意图。
图4是本申请实施例提供的修补阵列基板的结构示意图。
图5是本申请实施例提供的阵列基板的第三种流程结构示意图。
图6是本申请实施例提供的修补阵列基板的第四种流程结构示意图。
图7为图6中沿阵列基板的AB线的电子解析示意图。
图8为图6中沿阵列基板的AB线的第一种结构示意图。
图9为图6中沿阵列基板的AB线的第二种结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。此外，应当理解的是，此处所描述的具体实施方式仅用于说明和解释本申请，并不用于限制本申请。在本申请中，在未作相反说明的情况下，使用的方位词如“上”和“下”通常是指装置实际使用或工作状态下的上和下，具体为附图中的图面方向；而“内”和“外”则是针对装置的轮廓而言的。在本申请中，“反应”可以为化学反应或物理反应。
本申请实施例提供一种缺陷点的修补方法、阵列基板和显示面板。以下分别进行详细说明。
本申请提供一种缺陷点的修补方法，包括：
B11、提供一待修补结构，待修补结构包括依次层叠设置的导电层和绝缘层，导电层具有一表面，表面位于导电层靠近绝缘层的一侧。
B12、对绝缘层进行处理形成通孔，通孔贯穿绝缘层以暴露表面。
B13、在绝缘层以及导电层上形成修复层，修复层与表面连接。
本申请提供一种缺陷点的修补方法，包括：提供一待修补结构，待修补结构包括依次层叠设置的导电层和绝缘层，导电层具有一表面，表面位于导电层靠近绝缘层的一侧，对绝缘层进行处理形成通孔，通孔贯穿绝缘层以暴露表面，在绝缘层以及导电层上形成修复层，修复层与表面连接。通过去除导电层上的绝缘层，使得绝缘层具有通孔，从而暴露导电层的表面，从而使得修复层可以通过通孔与表面连接，从而改善了修复层与导电层的接触效果，从而降低器件的阻值，从而提高器件的性能，并降低成本。
以下分别进行详细说明。
请参阅图1和图2，图1是本申请实施例提供的缺陷点的修补方法的流程图。图2是本申请实施例提供的修补阵列基板的第一种流程结构示意图。本申请提供一种缺陷点的修补方法，本申请以修补的器件为阵列基板为例进行说明，包括：
B11、提供一待修补结构，待修补结构包括依次层叠设置的导电层和绝缘层，导电层具有一表面，表面位于导电层靠近绝缘层的一侧。
请参阅图3，图3是本申请实施例提供的修补阵列基板的第二种流程结构示意图。
在一实施例中，待修补结构100还包括衬底110、栅极绝缘层120、附加导电层130和半导体层140。栅极绝缘层120和附加导电层130同层设置于衬底110上。半导体层140覆盖栅极绝缘层120和附加导电层130。半导体层140材料包括非晶硅、多晶硅和铟镓锌氧化物中的一种或几种组合。
导电层500设置于半导体层140上。导电层500具有一表面501。表面501位于导电层500靠近绝缘层600的一侧。绝缘层600覆盖导体层和半导体层140。在本实施例中，绝缘层600为钝化层。钝化层的材料包括氮化硅、氮氧化硅和氧化硅中的一种或几种组合。
在一实施例中，导电层500包括数据线、扫描线、电源走线、公共电极线和时钟信号线中的一种或几种组合。在本实施例中，导电层500为数据线。
在一实施例中，绝缘层600的厚度H为1000埃。
B12、对绝缘层进行处理形成通孔，通孔贯穿绝缘层以暴露表面。
请参阅图4，图4是本申请实施例提供的修补阵列基板的结构示意图。具体的，采用纳秒激光器的第一激光去除导电层500上的绝缘层600形成通孔601，通孔601贯穿绝缘层600以暴露表面501。其中，第一激光为纳秒激光，纳秒激光为深紫外光。第一激光的波长为266纳米。
在一实施例中，在采用第一激光去除导电层500上的绝缘层600形成通孔601的步骤之后，还包括：
采用纳秒激光器的第二激光去除导电层500的侧面502的绝缘层600形成过孔602。过孔602贯穿绝缘层600以暴露导电层500的侧面502。第二激光与第一激光相同。
在另一实施例中，可以先去除侧面502的绝缘层600以形成过孔602后，再去除表面501的绝缘层600以形成通孔601。先去除侧面502的绝缘层600形成过孔602后，再去除表面501的绝缘层600形成通孔601，避免形成过孔602过程中，杂质溅射在绝缘层600上，进而保证阵列基板10的性能。
在本申请中，采用纳秒激光器去除钝化层，使得导电层500露出的同时，不伤及导电层500，进而保证了阵列基板10的性能。
在一实施例中，过孔602的宽度W小于通孔601的宽度Y。在本申请中，将过孔602的宽度W设置为小于通孔601的宽度Y，使得过孔602可以暴露导电层500的侧面502，从而提高后续修补层700与导电层500的接触面，进而提高修补层700与导电层500的接触性能，从而提高阵列基板10的性能。
在本申请中，通过去除导电层500正上方的钝化层，来形成通孔601以暴露导电层500的表面501，使得后续修补层700与表面501连接，提高了导电层500与修补层700的接触效果，且使得阵列基板10的修补成功率达到90％及以上，进而提高阵列基板10的修复率，且降低成本。去除位于导电层500之间，且位于通孔601的正下方的钝化层，以形成过孔602暴露导电层500的侧面502，使得修补层700与侧面502连接，进一步提高了导电层500与修补层700的接触效果，进而降低阵列基板10的阻值，进而保证阵列基板10的性能，且进一步使得阵列基板10的修补成功率达到95％及以上，进而进一步提高阵列基板10的修复率。
B13、在绝缘层以及导电层上形成修补层700，修补层700与表面连接。
请参阅图5和图6，图5是本申请实施例提供的阵列基板的第三种流程结构示意图。图6是本申请实施例提供的修补阵列基板的第四种流程结构示意图。具体的，提供一喷涂设备20，喷涂设备20包括电源21和与电源21连接的针管22，将修补层700材料溶于溶液中形成油墨溶液710，将油墨溶液710装载于针管22内；然后，对电源21施加电压，使得油墨溶液710通过针管22的针头喷涂于半导体层140、导电层500以及绝缘层600上。
请参阅图7-图9。图7为图6中沿阵列基板的AB线的电子解析示意图。图8为图6中沿阵列基板的AB线的第一种结构示意图。图9为图6中沿阵列基板的AB线的第二种结构示意图。然后，采用第三激光固化油墨溶液710形成修补层700，修补层700与表面501以及侧面502连接。其中，修补层700材料为银。第三激光为紫外光。
然后，测试所得样品的阻值。
请参阅表1。
表1：
由此可知，采用银作为修补层700的材料，来修补导电层500断线，其样品的阻值均值为小于30欧姆，即，导电层500与修补层700接触良好，进而保证阵列基板10的性能。
在本申请中，采用银作为修补层700的材料，来修补导电层500断线，其样品的阻值远远小于采用W(CO)6修补导电层时的阻值，采用W(CO)6修补导电层时的阻值均值为300欧姆-800欧姆，即提高导电层500与修补层700的接触性能，从而降低阻值，进而保证阵列基板10的性能。采用银作为修补层700的材料，来修补导电层500断线，其修复成功率达到90％以上，而现有技术中，采用W(CO)6修补导电层，其修补成功率仅仅只能达到70％，因此提高阵列基板10的修复机率，进而降低成本。
本申请提供一种缺陷点的修补方法，通过去除导电层500正上方的钝化层，来形成通孔601以暴露导电层500的表面501，使得后续修补层700与表面501连接，提高了导电层500与修补层700的接触效果，且使得阵列基板10的修补成功率达到90％及以上，进而提高阵列基板10的修复率，且降低成本。去除位于导电层500之间，且位于通孔601的正下方的钝化层，以形成过孔602暴露导电层500的侧面502，使得修补层700与侧面502连接，进一步提高了导电层500与修补层700的接触效果，进而降低阵列基板10的阻值，进而保证阵列基板10的性能，且进一步使得阵列基板10的修补成功率达到95％及以上，进而进一步提高阵列基板10的修复率。采用纳秒激光器去除钝化层，使得导电层500露出的同时，不伤及导电层500，进而保证了阵列基板10的性能。采用银作为修补层700的材料，来修补导电层500断线，提高导电层500与修补层700的接触性能，从而降低阻值，进而保证阵列基板10的性能。采用银作为修补层700的材料，来修补导电层500断线，其修复成功率达到90％以上，提高了阵列基板10的修复机率，进而降低成本。
请继续参阅图7-图9。本申请还提供一种阵列基板10，阵列基板10包括导电层500、绝缘层600和修补层700。
在一实施例中，阵列基板10还包括衬底110、栅极绝缘层120、附加导电层130和半导体层140。栅极绝缘层120和附加导电层130同层设置于衬底110上。半导体层140覆盖栅极绝缘层120和附加导电层130。半导体层140材料包括非晶硅、多晶硅和铟镓锌氧化物中的一种或几种组合。
导电层500设置于半导体层140上。导电层500具有一表面501。表面501位于导电层500靠近绝缘层600的一侧。绝缘层600覆盖导体层和半导体层140。绝缘层600设置有通孔601，通孔601贯穿绝缘层600以暴露表面501。在本实施例中，绝缘层600为钝化层。钝化层的材料包括氮化硅、氮氧化硅和氧化硅中的一种或几种组合。
在一实施例中，导电层500还包括与表面501相邻设置的侧面502。侧面502位于导电层500靠近通孔601的一侧。绝缘层600还包括过孔602。过孔602暴露侧面502。通孔601和过孔602贯通。修补层700与侧面502以及表面501连接。
在一实施例中，导电层500包括数据线、扫描线、电源走线、公共电极线和时钟信号线中的一种或几种组合。在本实施例中，导电层500为数据线。
在一实施例中，绝缘层600的厚度H为1000埃。
修补层700设置绝缘层600上，并延伸入通孔601和过孔602与导电层500的表面501以及侧面502连接。其中，修补层700材料为银。
本申请提供一种阵列基板10，阵列基板10包括导电层500、绝缘层600和修补层700。导电层500和绝缘层600依次层叠设置，绝缘层600设置有通孔601，修补层700通过通孔601与导电层500的表面501连接，提高了导电层500与修补层700的接触效果，且使得阵列基板10的修补成功率达到90％及以上，进而提高阵列基板10的修复率。在导电层500之间，且位于通孔601的正下方设置过孔602来暴露导电层500的侧面502，使得修补层700与侧面502连接，进一步提高了导电层500与修补层700的接触效果，且进一步使得阵列基板10的修补成功率达到95％及以上，进而进一步提高阵列基板10的修复率。采用银作为修补层700的材料，来修补导电层500断线，其样品的阻值远远小于采用W(CO)6修补导电层500时的阻值，采用W(CO)6修补导电层500时的阻值均值为300欧姆-800欧姆，即提高导电层500与修补层700的接触性能，从而降低阻值，进而保证阵列基板10的性能。
本申请还提供一种显示面板，显示面板包括本申请所述的阵列基板10，具有本申请所述的阵列基板10的所有特征。
本申请提供一种缺陷点的修补方法、阵列基板10和显示面板，缺陷点的修补方法包括：提供一待修补结构100，待修补结构100包括依次层叠设置的导电层500和绝缘层600，导电层500具有一表面501，表面501位于导电层500靠近绝缘层600的一侧，对绝缘层600进行处理形成通孔601，通孔601贯穿绝缘层600以暴露表面501，在绝缘层600以及导电层500上形成修补层700，修补层700与表面501连接。通过去除导电层500正上方的钝化层，来形成通孔601以暴露导电层500的表面501，使得后续修补层700与表面501连接，提高了导电层500与修补层700的接触效果，且使得阵列基板10的修补成功率达到90％及以上，进而提高阵列基板10的修复率，且降低成本。去除位于导电层500之间，且位于通孔601的正下方的钝化层，以形成过孔602暴露导电层500的侧面502，使得修补层700与侧面502连接，进一步提高了导电层500与修补层700的接触效果，进而降低阵列基板10的阻值，进而保证阵列基板10的性能，且进一步使得阵列基板10的修补成功率达到95％及以上，进而进一步提高阵列基板10的修复率。采用纳秒激光器去除钝化层，使得导电层500露出的同时，不伤及导电层500，进而保证了阵列基板10的性能。采用银作为修补层700的材料，来修补导电层500断线，提高导电层500与修补层700的接触性能，从而降低阻值，进而保证阵列基板10的性能。采用银作为修补层700的材料，来修补导电层500断线，其修复成功率达到90％以上，提高了阵列基板10的修复机率，进而降低成本。
以上对本申请实施例所提供的一种缺陷点的修补方法、阵列基板和显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的技术人员，依据本申请的思想，在具体实施方式及应用范围上均会有改变之处，综上所述，本说明书内容不应理解为对本申请的限制。

Claims (8)

1.一种缺陷点的修补方法，其特征在于，包括：
提供一待修补结构，所述待修补结构包括依次层叠设置的导电层和绝缘层，所述导电层具有一表面和与所述表面相邻设置的侧面，所述表面位于所述导电层靠近所述绝缘层的一侧；
对所述绝缘层进行处理形成通孔和过孔，所述通孔贯穿所述绝缘层以暴露所述表面，所述过孔暴露所述侧面，所述通孔和所述过孔贯通，所述过孔的宽度小于所述通孔的宽度；以及
在所述绝缘层以及所述导电层上形成修复层，所述修复层与所述表面和所述侧面连接。
2.根据权利要求1所述的缺陷点的修补方法，其特征在于，分别采用第一激光和第二激光处理所述绝缘层形成通孔和过孔。
3.根据权利要求2所述的缺陷点的修补方法，其特征在于，所述第一激光和所述第二激光为纳秒激光。
4.根据权利要求1所述的缺陷点的修补方法，其特征在于，所述导电层为数据线、扫描线、电源走线、公共电极线和时钟信号线中的一种或几种组合。
5.根据权利要求4所述的缺陷点的修补方法，其特征在于，所述绝缘层为钝化层，所述导电层为数据线。
6.根据权利要求1所述的缺陷点的修补方法，其特征在于，在所述绝缘层以及所述导电层上形成修复层的步骤中，包括：
在所述导电层以及所述绝缘层上设置修复层材料，固化所述修复层材料形成修复层，所述修复层材料为银。
7.一种阵列基板，其特征在于，包括：
导电层和绝缘层，所述导电层和所述绝缘层依次层叠设置，所述导电层具有一表面和与所述表面相邻设置的侧面，所述表面位于所述导电层靠近所述绝缘层的一侧，所述绝缘层具有通孔和过孔，所述通孔贯穿所述绝缘层以暴露所述表面，所述过孔暴露所述侧面，所述通孔和所述过孔贯通，所述过孔的宽度小于所述通孔的宽度；以及
修复层，所述修复层设置于所述绝缘层上，并延伸入所述通孔和所述过孔中以与所述表面和所述侧面连接。
8.一种显示面板，其特征在于，所述显示面板包括如权利要求7所述的阵列基板。
CN202111044072.2A 2021-09-07 2021-09-07 缺陷点的修补方法、阵列基板和显示面板 Active CN113725155B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111044072.2A CN113725155B (zh) 2021-09-07 2021-09-07 缺陷点的修补方法、阵列基板和显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111044072.2A CN113725155B (zh) 2021-09-07 2021-09-07 缺陷点的修补方法、阵列基板和显示面板

Publications (2)

Publication Number Publication Date
CN113725155A CN113725155A (zh) 2021-11-30
CN113725155B true CN113725155B (zh) 2023-07-25

Family

ID=78682184

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111044072.2A Active CN113725155B (zh) 2021-09-07 2021-09-07 缺陷点的修补方法、阵列基板和显示面板

Country Status (1)

Country Link
CN (1) CN113725155B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI800459B (zh) * 2022-09-07 2023-04-21 德芮達科技股份有限公司 微孔洞填補方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834321A (en) * 1995-12-18 1998-11-10 General Electric Company Low noise address line repair method for thin film imager devices

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104966719A (zh) * 2015-06-29 2015-10-07 武汉华星光电技术有限公司 显示面板、薄膜晶体管阵列基板及其制作方法
CN108254988B (zh) * 2018-03-19 2021-01-26 Tcl华星光电技术有限公司 断线修复方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5834321A (en) * 1995-12-18 1998-11-10 General Electric Company Low noise address line repair method for thin film imager devices

Also Published As

Publication number Publication date
CN113725155A (zh) 2021-11-30

Similar Documents

Publication Publication Date Title
US10811434B2 (en) Array substrate and manufacturing method thereof, display panel and display device
US11139364B2 (en) Display panel and method of producing same
JP3437863B2 (ja) Ｍｉｓ型半導体装置の作製方法
US6407780B1 (en) Thin-film transistor substrate using aluminum to form low-resistance interconnection and liquid crystal display device using the same
KR100899541B1 (ko) 박리 방법 및 반도체 장치 제조 방법
US11205667B2 (en) Method of preparing thin film transistor substrate
KR100815765B1 (ko) 발광표시장치 및 그의 제조방법
CN111668242A (zh) Oled显示面板及其制备方法
CN113725155B (zh) 缺陷点的修补方法、阵列基板和显示面板
US20190088784A1 (en) Thin film transistor, method for manufacturing the same, base substrate and display device
JP2006317726A (ja) 断線修正方法及びアクティブマトリックス基板の製造方法並びに表示装置
US6759350B2 (en) Method for improving contact hole patterning
US20210336018A1 (en) Thin film transistor substrate and method of fabricating same
KR20070010868A (ko) 박막트랜지스터 기판의 제조방법
US10211342B2 (en) Thin film transistor and fabrication method thereof, array substrate, and display panel
US11416043B2 (en) Display motherboard, manufacturing and cutting methods thereof
CN112635495A (zh) 一种阵列基板及其制备方法、显示装置
CN111463252A (zh) 一种显示面板及其制备方法、显示装置
CN113066803B (zh) 显示面板的制造方法、显示面板以及待切割显示面板
CN113325636B (zh) 一种显示面板、显示装置及显示面板的制作方法
USRE49718E1 (en) Manufacturing method of substrate for display device and manufacturing method of display device
JP2010066723A (ja) 表示装置の製造方法
US10192902B2 (en) LTPS array substrate
WO2020206723A1 (zh) 非晶硅薄膜晶体管及其制作方法
CN111584427B (zh) 一种阵列基板的制作方法、阵列基板及显示面板

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant