CN113725113A - 半导体器件测量方法及装置 - Google Patents
半导体器件测量方法及装置 Download PDFInfo
- Publication number
- CN113725113A CN113725113A CN202111003215.5A CN202111003215A CN113725113A CN 113725113 A CN113725113 A CN 113725113A CN 202111003215 A CN202111003215 A CN 202111003215A CN 113725113 A CN113725113 A CN 113725113A
- Authority
- CN
- China
- Prior art keywords
- mark
- opening
- semiconductor device
- distance
- measuring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 83
- 238000000034 method Methods 0.000 title claims abstract description 16
- 238000005259 measurement Methods 0.000 claims abstract description 20
- 239000000758 substrate Substances 0.000 claims description 51
- 238000000691 measurement method Methods 0.000 claims description 5
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 50
- 238000005530 etching Methods 0.000 description 4
- 238000010586 diagram Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000010894 electron beam technology Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/10—Measuring as part of the manufacturing process
- H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本发明公开了一种半导体器件测量方法及装置。所述方法包括：提供具有标记的半导体器件，所述半导体器件中形成与所述标记横向间隔的开口，所述横向是指与所述半导体器件的上表面相平行的方向；测量所述开口的顶部和底部分别与所述标记的横向距离，以分别得到第一距离和第二距离；根据所述第一距离和所述第二距离，计算所述开口的倾斜度。本发明实施例能够提高开口倾斜度的测量准确性。
Description
技术领域
本发明涉及半导体技术领域，尤其涉及一种半导体器件测量方法及装置。
背景技术
在半导体器件中，沟道孔(channel hole，CH)等开口的刻蚀是最为关键的工艺步骤，因此在制作过程中需监控沟道孔刻蚀的具体情况。
现有技术主要是采用电子束显微镜从沟道孔的顶部来测量沟道孔底部的位置，以根据沟道孔的顶部和底部的位置确定沟道孔的倾斜度(etch tilt)。但是，由于部分沟道孔呈弧线型，而并非直线型，从沟道孔的顶部只能检测到沟道孔的侧壁，而无法测量沟道孔底部的位置，导致测量不准确。
发明内容
本发明提供一种半导体器件测量方法及装置，能够提高开口倾斜度的测量准确性。
本发明提供了一种半导体器件测量方法，包括：
提供具有标记的半导体器件，所述半导体器件中形成与所述标记横向间隔的开口，所述横向是指与所述半导体器件的上表面相平行的方向；
测量所述开口的顶部和底部分别与所述标记的横向距离，以分别得到第一距离和第二距离；
根据所述第一距离和所述第二距离，计算所述开口的倾斜度。
进一步优选地，所述半导体器件包括基底和膜层结构，所述标记包括第一标记和第二标记；
所述提供具有标记的半导体器件的步骤，包括：
在所述基底上形成所述第一标记；
在所述基底上形成覆盖所述第一标记的所述膜层结构，以在所述膜层结构的顶部形成与所述第一标记相对应的所述第二标记；
形成贯穿所述膜层结构并延伸至所述基底内部的所述开口。
进一步优选地，所述第一标记包括至少一个凹槽；
所述在所述基底上形成覆盖所述第一标记的所述膜层结构，以在所述膜层结构的顶部形成与所述第一标记相对应的所述第二标记的步骤，包括：
在所述基底上形成膜层结构，且所述膜层结构填充所述凹槽，以在所述膜层结构的顶部形成与所述凹槽相对应的凹陷，所述凹陷为所述第二标记。
进一步优选地，所述测量所述开口的顶部和底部分别与所述标记的横向距离的步骤，包括：
测量所述开口的顶部与所述第二标记的中心位置的横向距离；
测量所述开口的底部与所述第一标记的中心位置的横向距离。
进一步优选地，所述测量所述开口的底部与所述第一标记的中心位置的横向距离的步骤，包括：
去除所述第一标记上的所述膜层结构；
测量所述开口的底部与所述第一标记的中心位置的横向距离。
进一步优选地，所述根据所述第一距离和所述第二距离，计算所述开口的倾斜度的步骤，包括：
计算所述第一距离与所述第二距离的差值；
根据所述差值，确定所述开口的倾斜度。
进一步优选地，所述开口包括半导体器件中的沟道孔和接触孔中的任意一种。
相应地，本发明还提供了一种半导体器件测量装置，所述半导体器件具有标记，所述半导体器件中形成与所述标记横向间隔的开口，所述横向是指与所述半导体器件的上表面相平行的方向；
所述装置包括：
测量模块，用于测量所述开口的顶部和底部分别与所述标记的横向距离，以分别得到第一距离和第二距离；以及，
计算模块，用于根据所述第一距离和所述第二距离，计算所述开口的倾斜度。
进一步优选地，所述半导体器件包括基底以及位于所述基底上的膜层结构，所述标记包括第一标记和第二标记；
所述第一标记位于所述基底上，所述第二标记位于所述膜层上，且所述第一标记与所述第二标记相对应。
进一步优选地，所述第一标记包括至少一个凹槽，所述第二标记包括形成于所述膜层顶部的至少一个凹陷；
所述至少一个凹槽与所述至少一个凹陷一一对应。
进一步优选地，所述测量模块包括：
第一测量单元，用于测量所述开口的顶部与所述第二标记的中心位置的横向距离；以及，
第二测量单元，用于测量所述开口的底部与所述第一标记的中心位置的横向距离。
进一步优选地，所述计算模块包括：
计算单元，用于计算所述第一距离与所述第二距离的差值；以及，
确定单元，用于根据所述差值，计算所述开口的倾斜度。
进一步优选地，所述开口包括半导体器件中的沟道孔和接触孔中的任意一种。
本发明的有益效果为：提供具有标记的半导体器件，且半导体器件中形成与标记横向间隔的开口，测量开口的顶部和底部分别与标记的横向距离，以分别得到第一距离和第二距离，根据第一距离和第二距离计算开口的倾斜度，通过标记的设置，提高第一距离和第二距离的测量准确性，由于可以准确测量开口底部的相对位置，从而提高开口倾斜度的测量准确性。
附图说明
为了更清楚地说明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单介绍，显而易见地，下面描述中的附图仅仅是发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本发明实施例提供的半导体器件测量方法的一个流程示意图；
图2a至图2d为本发明实施例提供的半导体器件测量方法的结构示意图；
图3为本发明实施例提供的半导体器件测量装置的一个结构示意图。
具体实施方式
这里所公开的具体结构和功能细节仅仅是代表性的，并且是用于描述本发明的示例性实施例的目的。但是本发明可以通过许多替换形式来具体实现，并且不应当被解释成仅仅受限于这里所阐述的实施例。
在本发明的描述中，需要理解的是，术语“中心”、“横向”、“上”、“下”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个该特征。在本发明的描述中，除非另有说明，“多个”的含义是两个或两个以上。另外，术语“包括”及其任何变形，意图在于覆盖不排他的包含。
在本发明的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通。对于本领域的普通技术人员而言，可以具体情况理解上述术语在本发明中的具体含义。
这里所使用的术语仅仅是为了描述具体实施例而不意图限制示例性实施例。除非上下文明确地另有所指，否则这里所使用的单数形式“一个”、“一项”还意图包括复数。还应当理解的是，这里所使用的术语“包括”和/或“包含”规定所陈述的特征、整数、步骤、操作、单元和/或组件的存在，而不排除存在或添加一个或更多其他特征、整数、步骤、操作、单元、组件和/或其组合。
参见图1，是本发明实施例提供的半导体器件测量方法的流程示意图。
如图1所示，本发明实施例提供的半导体器件测量方法可以包括步骤101至步骤103，具体如下：
步骤101、提供具有标记的半导体器件，所述半导体器件中形成与所述标记横向间隔的开口，所述横向是指与所述半导体器件的上表面相平行的方向。
本发明实施例中，半导体器件中形成有开口，开口未纵向贯穿半导体器件，纵向是指与半导体器件的上表面相垂直的方向。开口可以为半导体器件中的沟道孔、接触孔等，开口也可以是通过刻蚀形成的高纵深比开口，开口还可以为其他类型的开口。开口的横截面形状可以是圆形、椭圆形、矩形、不规则多边形等，在此不做具体的限定。
半导体器件上还形成有标记，用作后续测量的参考标记。半导体器件中的标记和开口横向间隔设置，即标记与开口的顶部横向间隔设置，且标记与开口的底部横向间隔设置。
具体地，半导体器件可以包括基底和膜层结构。基底可以为衬底，如硅衬底或者包括其他元素半导体的衬底，基底也可以为其他类型的膜层。膜层结构可以为单层结构，也可以为叠层结构，即膜层结构可以包括一层膜层，也可以包括层叠设置的多个膜层。标记可以分为第一标记和第二标记，第一标记可以位于基底上，第二标记可以位于膜层结构上。
在形成半导体器件的过程中，可以依次在基底上形成第一标记，在膜层结构上形成第二标记。具体地，步骤101中的所述提供具有标记的半导体器件，包括：
在所述基底上形成所述第一标记；
在所述基底上形成覆盖所述第一标记的所述膜层结构，以在所述膜层结构的顶部形成与所述第一标记相对应的所述第二标记；
形成贯穿所述膜层结构并延伸至所述基底内部的所述开口。
其中，第一标记可以使基底表面形成不平整表面，例如第一标记可以相对于基底表面向内凹陷和/或向外凸起等。第一标记的横截面形状可以呈圆形、矩形、十字形等，此处不做具体限定。在基底上形成第一标记后，在基底上形成覆盖第一标记的膜层结构。由于基底表面不平整，使得覆盖在基底表面上的膜层结构不平整，即膜层结构顶部的表面(膜层结构背离基底一侧的表面)不平整，从而将基底上的第一标记转移到膜层结构的顶部，即在膜层结构的顶部形成第二标记，且第二标记与第一标记相对应，即第二标记在基底上的正投影与第一标记完全重合。例如，第一标记相对于基底表面向内凹陷，则第二标记相对于膜层结构顶部的表面向内凹陷；第一标记相对于基底表面向外凸起，则第二标记相对于膜层结构顶部的表面向外凸起。
第一标记可以包括至少一个凹槽，例如第一标记可以为GLSA(Gate Last SelfAlign，后栅自对准结构)开口。所述在所述基底上形成覆盖所述第一标记的所述膜层结构，以在所述膜层结构的顶部形成与所述第一标记相对应的所述第二标记的步骤，包括：在所述基底上形成膜层结构，且所述膜层结构填充所述凹槽，以在所述膜层结构的顶部形成与所述凹槽相对应的凹陷，所述凹陷为所述第二标记。
如图2a所示，在基底1上形成至少一个凹槽11，至少一个凹槽11为第一标记，即第一标记相对于基底1表面向内凹陷。本实施例中的基底1可以为衬底。然后，如图2b所示，在基底1上形成膜层结构2，膜层结构2填充凹槽11，使得膜层结构2顶部与凹槽11相对应的位置向下凹陷，即膜层结构2的顶部形成至少一个凹陷21，且至少一个凹陷21与至少一个凹槽11一一对应，至少一个凹陷21为第二标记。本实施例中的膜层结构2可以堆栈层，堆栈层包括多个纵向交替堆叠的层间介质层22和牺牲介质层23。
然后，如图2c所示，在基底1和膜层结构2中形成开口3，开口3贯穿膜层结构2，并延伸至基底1的内部。开口3可以呈弧线型，也可以呈直线型。本实施例中的开口3可以为沟道孔。
步骤102、测量所述开口的顶部和底部分别与所述标记的横向距离，以分别得到第一距离和第二距离。
本发明实施例中，由于半导体器件中的标记与开口横向间隔设置，因此可以测量开口的顶部与标记的横向距离，得到第一距离，还可以测量开口的底部与标记的横向距离，得到第二距离。
在测量第一距离和第二距离时，可以将标记的边缘位置作为测量参考位置，以测量开口的顶部和底部分别与标记的边缘位置的横向距离。例如，第一标记包括一个凹槽，第二标记包括与凹槽相对应的凹陷，将该凹陷距离开口底部最近的边缘位置作为开口底部的测量参考位置，测量该边缘位置与开口底部的横向距离，得到第一距离。将凹槽距离开口顶部最近的边缘位置作为开口顶部的测量参考位置，测量该边缘位置与开口顶部的横向距离，得到第二距离。
为了提高测量的准确性，也可以选取标记的中心位置作为测量参考位置，以测量开口的顶部和底部分别与标记的中心位置的横向距离。具体地，步骤102中的所述测量所述开口的顶部和底部分别与所述标记的横向距离，包括：
测量所述开口的顶部与所述第二标记的中心位置的横向距离；
测量所述开口的底部与所述第一标记的中心位置的横向距离。
如图2c所示，第二标记包括两个凹陷21，且两个凹陷21间隔设置，确定两个凹陷21的中心位置A，即第二标记的中心位置A。然后，测量两个凹陷21的中心位置A与开口3的顶部的横向距离，得到第一距离a。
由于第一标记和开口3的底部位于基底1上，为了精确测量第二距离，可以在测量第二距离之前先去除膜层结构2。具体地，所述测量所述开口的底部与所述第一标记的中心位置的横向距离的步骤，包括：
去除所述第一标记上的所述膜层结构；
测量所述开口的底部与所述第一标记的中心位置的横向距离。
如图2d所示，在测量第一距离a后，去除膜层结构2，或者可以仅去除第一标记(两个凹槽11)上方的膜层结构2和基底1中开口3上方的膜层结构2，以裸露出第一标记和开口3的底部即可。然后，确定两个凹槽11的中心位置B，由于两个凹槽11与两个凹陷21一一对应，因此两个凹槽11的中心位置B与两个凹陷21的中心位置A相对应，即中心位置A和中心位置B之间的连线AB沿纵向延伸。然后，测量两个凹槽11的中心位置B与开口3的底部的横向距离，得到第二距离b。
步骤103、根据所述第一距离和所述第二距离，计算所述开口的倾斜度。
本发明实施例中，根据第一距离和第二距离，即可计算开口的顶部和底部的横向偏差，从而确定开口的倾斜度。
具体地，步骤103中的所述根据所述第一距离和所述第二距离，计算所述开口的倾斜度，包括：
计算所述第一距离与所述第二距离的差值；
根据所述差值，确定所述开口的倾斜度。
需要说明的是，若标记在横向上更靠近开口3的底部，即第一标记与开口3底部的第一距离b小于第二标记与开口3顶部的第二距离a，则第一距离a与第二距离b的差值为a-b，从而确定开口3的顶部与底部的偏差(即倾斜度)为a-b。
若标记在横向上更靠近开口3的顶部，即第一标记与开口3顶部的第二距离a小于第二标记与开口3底部的第一距离b，则第一距离a与第二距离b的差值为b-a，从而确定开口3的顶部与底部的偏差为b-a。
需要说明的是，本实施例在测量开口的倾斜度后，可以根据开口的倾斜度调整开口的刻蚀参数，以使刻蚀的开口呈直线型，保证在实际生产应用时，能够在制作半导体器件过程中刻蚀直线型开口，提高半导体器件的性能。
由上述可知，本发明实施例提供具有标记的半导体器件，且半导体器件中形成与标记横向间隔的开口，测量开口的顶部和底部分别与标记的横向距离，以分别得到第一距离和第二距离，根据第一距离和第二距离计算开口的倾斜度，通过标记的设置，提高第一距离和第二距离的测量准确性，进而提高开口倾斜度的测量准确性。
相应地，本发明实施例还提供一种半导体器件测量装置，能够实现上述实施例中的半导体器件测量方法。
参见图3，是本发明实施例提供的半导体器件测量装置的结构示意图。
如图3所示，本实施例提供一种半导体器件测量装置，所述半导体器件具有标记，所述半导体器件中形成与所述标记横向间隔的开口，所述横向是指与所述半导体器件的上表面相平行的方向。
所述装置包括测量模块31和计算模块32。
测量模块31，用于测量所述开口的顶部和底部分别与所述标记的横向距离，以分别得到第一距离和第二距离；
计算模块32，用于根据所述第一距离和所述第二距离，计算所述开口的倾斜度。
进一步优选地，所述半导体器件包括基底以及位于所述基底上的膜层结构，所述标记包括第一标记和第二标记；
所述第一标记位于所述基底上，所述第二标记位于所述膜层上，且所述第一标记与所述第二标记相对应。
第一距离为第二标记与开口顶部的横向距离，第二距离为第一标记与开口底部的横向距离。
可选地，所述第一标记包括至少一个凹槽，所述第二标记包括形成于所述膜层顶部的至少一个凹陷；
所述至少一个凹槽与所述至少一个凹陷一一对应。
可选地，所述第一标记包括至少一个第一凸起，所述第二标记包括形成于所述膜层顶部的至少一个第二凸起；
所述至少一个第一凸起与所述至少一个第二凸起一一对应。
可选地，所述第一标记包括至少一个凹槽和至少一个第一凸起，所述第二标记包括形成于所述膜层顶部的至少一个凹陷和至少一个第二凸起；
所述至少一个凹槽与所述至少一个凹陷一一对应，所述至少一个第一凸起与所述至少一个第二凸起一一对应。
进一步优选地，所述测量模块31包括：
第一测量单元，用于测量所述开口的顶部与所述第二标记的中心位置的横向距离；以及，
第二测量单元，用于测量所述开口的底部与所述第一标记的中心位置的横向距离。
进一步优选地，所述计算模块32包括：
计算单元，用于计算所述第一距离与所述第二距离的差值；以及，
确定单元，用于根据所述差值，计算所述开口的倾斜度。
进一步优选地，所述开口包括半导体器件中的沟道孔和接触孔中的任意一种。
本发明实施例本发明实施例提供具有标记的半导体器件，且半导体器件中形成与标记横向间隔的开口，测量开口的顶部和底部分别与标记的横向距离，以分别得到第一距离和第二距离，根据第一距离和第二距离计算开口的倾斜度，通过标记的设置，提高第一距离和第二距离的测量准确性，进而提高开口倾斜度的测量准确性。
综上所述，虽然本发明已以优选实施例揭露如上，但上述优选实施例并非用以限制本发明，本领域的普通技术人员，在不脱离本发明的精神和范围内，均可作各种更动与润饰，因此本发明的保护范围以权利要求界定的范围为准。
Claims (13)
1.一种半导体器件测量方法，其特征在于，包括：
提供具有标记的半导体器件，所述半导体器件中形成与所述标记横向间隔的开口，所述横向是指与所述半导体器件的上表面相平行的方向；
测量所述开口的顶部和底部分别与所述标记的横向距离，以分别得到第一距离和第二距离；
根据所述第一距离和所述第二距离，计算所述开口的倾斜度。
2.根据权利要求1所述的半导体器件测量方法，其特征在于，所述半导体器件包括基底和膜层结构，所述标记包括第一标记和第二标记；
所述提供具有标记的半导体器件的步骤，包括：
在所述基底上形成所述第一标记；
在所述基底上形成覆盖所述第一标记的所述膜层结构，以在所述膜层结构的顶部形成与所述第一标记相对应的所述第二标记；
形成贯穿所述膜层结构并延伸至所述基底内部的所述开口。
3.根据权利要求2所述的半导体器件测量方法，其特征在于，所述第一标记包括至少一个凹槽；
所述在所述基底上形成覆盖所述第一标记的所述膜层结构，以在所述膜层结构的顶部形成与所述第一标记相对应的所述第二标记的步骤，包括：
在所述基底上形成膜层结构，且所述膜层结构填充所述凹槽，以在所述膜层结构的顶部形成与所述凹槽相对应的凹陷，所述凹陷为所述第二标记。
4.根据权利要求2所述的半导体器件测量方法，其特征在于，所述测量所述开口的顶部和底部分别与所述标记的横向距离的步骤，包括：
测量所述开口的顶部与所述第二标记的中心位置的横向距离；
测量所述开口的底部与所述第一标记的中心位置的横向距离。
5.根据权利要求4所述的半导体器件测量方法，其特征在于，所述测量所述开口的底部与所述第一标记的中心位置的横向距离的步骤，包括：
去除所述第一标记上的所述膜层结构；
测量所述开口的底部与所述第一标记的中心位置的横向距离。
6.根据权利要求1所述的半导体器件测量方法，其特征在于，所述根据所述第一距离和所述第二距离，计算所述开口的倾斜度的步骤，包括：
计算所述第一距离与所述第二距离的差值；
根据所述差值，确定所述开口的倾斜度。
7.根据权利要求1所述的半导体器件测量方法，其特征在于，所述开口包括半导体器件中的沟道孔和接触孔中的任意一种。
8.一种半导体器件测量装置，其特征在于，所述半导体器件具有标记，所述半导体器件中形成与所述标记横向间隔的开口，所述横向是指与所述半导体器件的上表面相平行的方向；
所述装置包括：
测量模块，用于测量所述开口的顶部和底部分别与所述标记的横向距离，以分别得到第一距离和第二距离；以及，
计算模块，用于根据所述第一距离和所述第二距离，计算所述开口的倾斜度。
9.根据权利要求8所述的半导体器件测量装置，其特征在于，所述半导体器件包括基底以及位于所述基底上的膜层结构，所述标记包括第一标记和第二标记；
所述第一标记位于所述基底上，所述第二标记位于所述膜层上，且所述第一标记与所述第二标记相对应。
10.根据权利要求9所述的半导体器件测量装置，其特征在于，所述第一标记包括至少一个凹槽，所述第二标记包括形成于所述膜层顶部的至少一个凹陷；
所述至少一个凹槽与所述至少一个凹陷一一对应。
11.根据权利要求9所述的半导体器件测量装置，其特征在于，所述测量模块包括：
第一测量单元，用于测量所述开口的顶部与所述第二标记的中心位置的横向距离；以及，
第二测量单元，用于测量所述开口的底部与所述第一标记的中心位置的横向距离。
12.根据权利要求8所述的半导体器件测量装置，其特征在于，所述计算模块包括：
计算单元，用于计算所述第一距离与所述第二距离的差值；以及，
确定单元，用于根据所述差值，计算所述开口的倾斜度。
13.根据权利要求8所述的半导体器件测量装置，其特征在于，所述开口包括半导体器件中的沟道孔和接触孔中的任意一种。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111003215.5A CN113725113B (zh) | 2021-08-30 | 2021-08-30 | 半导体器件测量方法及装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111003215.5A CN113725113B (zh) | 2021-08-30 | 2021-08-30 | 半导体器件测量方法及装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113725113A true CN113725113A (zh) | 2021-11-30 |
| CN113725113B CN113725113B (zh) | 2023-11-10 |
Family
ID=78678952
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111003215.5A Active CN113725113B (zh) | 2021-08-30 | 2021-08-30 | 半导体器件测量方法及装置 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113725113B (zh) |
Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060114478A1 (en) * | 2004-11-26 | 2006-06-01 | Applied Materials, Inc. | Evaluating effects of tilt angle in ion implantation |
| JP2016225542A (ja) * | 2015-06-02 | 2016-12-28 | キヤノン株式会社 | インプリント装置、インプリント方法、および、物品の製造方法 |
| US20160379798A1 (en) * | 2013-12-02 | 2016-12-29 | Hitachi High-Technologies Corporation | Scanning Electron Microscope System, Pattern Measurement Method Using Same, and Scanning Electron Microscope |
| CN109659246A (zh) * | 2018-11-15 | 2019-04-19 | 长江存储科技有限责任公司 | 一种开口倾斜度的测量方法及三维存储器的制备方法 |
| US20190362933A1 (en) * | 2016-09-14 | 2019-11-28 | Hitachi High-Technologies Corporation | Electron microscope device and inclined hole measurement method using same |
| CN111094891A (zh) * | 2017-10-13 | 2020-05-01 | 株式会社日立高新技术 | 图案测量装置及图案测量方法 |
| CN111199895A (zh) * | 2020-01-02 | 2020-05-26 | 长江存储科技有限责任公司 | 测量沟道的方法、装置、服务器及可读存储介质 |
| CN111580351A (zh) * | 2020-05-29 | 2020-08-25 | 长江存储科技有限责任公司 | 一种套刻对准标记结构及相关方法和器件 |
| CN111816581A (zh) * | 2020-07-20 | 2020-10-23 | 长江存储科技有限责任公司 | 开口形貌的测量方法及装置 |
| CN112967941A (zh) * | 2019-12-12 | 2021-06-15 | 长鑫存储技术有限公司 | 电容孔倾斜检测与反馈的方法、系统及存储介质 |
| US20210257265A1 (en) * | 2020-02-19 | 2021-08-19 | SK Hynix Inc. | Semiconductor device and manufacturing method of semiconductor device |
-
2021
- 2021-08-30 CN CN202111003215.5A patent/CN113725113B/zh active Active
Patent Citations (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20060114478A1 (en) * | 2004-11-26 | 2006-06-01 | Applied Materials, Inc. | Evaluating effects of tilt angle in ion implantation |
| US20160379798A1 (en) * | 2013-12-02 | 2016-12-29 | Hitachi High-Technologies Corporation | Scanning Electron Microscope System, Pattern Measurement Method Using Same, and Scanning Electron Microscope |
| JP2016225542A (ja) * | 2015-06-02 | 2016-12-28 | キヤノン株式会社 | インプリント装置、インプリント方法、および、物品の製造方法 |
| US20190362933A1 (en) * | 2016-09-14 | 2019-11-28 | Hitachi High-Technologies Corporation | Electron microscope device and inclined hole measurement method using same |
| CN111094891A (zh) * | 2017-10-13 | 2020-05-01 | 株式会社日立高新技术 | 图案测量装置及图案测量方法 |
| CN109659246A (zh) * | 2018-11-15 | 2019-04-19 | 长江存储科技有限责任公司 | 一种开口倾斜度的测量方法及三维存储器的制备方法 |
| CN112967941A (zh) * | 2019-12-12 | 2021-06-15 | 长鑫存储技术有限公司 | 电容孔倾斜检测与反馈的方法、系统及存储介质 |
| CN111199895A (zh) * | 2020-01-02 | 2020-05-26 | 长江存储科技有限责任公司 | 测量沟道的方法、装置、服务器及可读存储介质 |
| US20210257265A1 (en) * | 2020-02-19 | 2021-08-19 | SK Hynix Inc. | Semiconductor device and manufacturing method of semiconductor device |
| CN111580351A (zh) * | 2020-05-29 | 2020-08-25 | 长江存储科技有限责任公司 | 一种套刻对准标记结构及相关方法和器件 |
| CN111816581A (zh) * | 2020-07-20 | 2020-10-23 | 长江存储科技有限责任公司 | 开口形貌的测量方法及装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113725113B (zh) | 2023-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9341529B2 (en) | Pressure sensor and method for manufacturing pressure sensor | |
| KR102410666B1 (ko) | 반도체 소자의 계측 방법, 및 이를 이용한 반도체 소자의 제조방법 | |
| CN111276416B (zh) | 半导体结构套刻对准的检测方法及3d存储器件制造方法 | |
| KR102661147B1 (ko) | 프로브 가이드판, 그 제조 방법 및 프로브 장치 | |
| CN109860201B (zh) | 一种nand存储器、掩膜版以及制作方法 | |
| KR20030044894A (ko) | 눈금보정패턴 및 그 제조방법 | |
| CN113725113B (zh) | 半导体器件测量方法及装置 | |
| CN111816581B (zh) | 开口形貌的测量方法及装置 | |
| CN105845593B (zh) | 刻蚀监测方法 | |
| KR20150085956A (ko) | 반도체 소자의 계측 방법, 반도체 계측 시스템, 및 이들을 이용한 반도체 소자의 제조방법 | |
| CN112908225B (zh) | 显示面板的检测方法 | |
| JP7110796B2 (ja) | 半導体装置の製造方法 | |
| CN114695317A (zh) | 一种浮置源极接触刻蚀工艺的测试结构以及监控方法 | |
| CN108735714B (zh) | 半导体元件及其关键尺寸的定义方法 | |
| Haberjahn et al. | Combination of Mass Metrology with Scatterometry to obtain bottom Width of deep Trenches: AM: Advanced Metrology | |
| CN114864426A (zh) | 半导体器件的检测方法、系统及存储介质 | |
| JP5420228B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| CN117096136B (zh) | 晶体管的栅极电阻测量结构及晶体管的制备方法 | |
| KR100567053B1 (ko) | 반도체 소자의 오버레이 측정패턴 형성방법 | |
| KR100453959B1 (ko) | 오버레이 패턴 및 오버레이 측정방법 | |
| TWI240347B (en) | A parallel ruler | |
| CN115180588A (zh) | 用于测量对准偏差的测试结构 | |
| KR20010038378A (ko) | 반도체 웨이퍼의 정렬마크 형성방법 | |
| KR20090059312A (ko) | 단차 측정기용 표준 웨이퍼 및 그 제조 방법 | |
| KR20140049313A (ko) | 반도체 소자의 정렬 키 및 이의 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |