CN113709010B - 一种不限帧长的Modbus通信协议系统 - Google Patents

一种不限帧长的Modbus通信协议系统 Download PDF

Info

Publication number
CN113709010B
CN113709010B CN202110804813.6A CN202110804813A CN113709010B CN 113709010 B CN113709010 B CN 113709010B CN 202110804813 A CN202110804813 A CN 202110804813A CN 113709010 B CN113709010 B CN 113709010B
Authority
CN
China
Prior art keywords
modbus
message frame
host
module
crc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110804813.6A
Other languages
English (en)
Other versions
CN113709010A (zh
Inventor
马春光
陈元
姚叶雷
王建勋
鄢然
罗勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202110804813.6A priority Critical patent/CN113709010B/zh
Publication of CN113709010A publication Critical patent/CN113709010A/zh
Application granted granted Critical
Publication of CN113709010B publication Critical patent/CN113709010B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40052—High-speed IEEE 1394 serial bus
    • H04L12/40071—Packet processing; Packet format
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0001—Systems modifying transmission characteristics according to link quality, e.g. power backoff
    • H04L1/0006—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format
    • H04L1/0007—Systems modifying transmission characteristics according to link quality, e.g. power backoff by adapting the transmission format by modifying the frame length
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/0078—Avoidance of errors by organising the transmitted data in a format specifically designed to deal with errors, e.g. location
    • H04L1/0083—Formatting with frames or packets; Protocol or part of protocol for error control
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L69/00—Network arrangements, protocols or services independent of the application payload and not provided for in the other groups of this subclass
    • H04L69/06—Notations for structuring of protocol data, e.g. abstract syntax notation one [ASN.1]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L2012/40208—Bus networks characterized by the use of a particular bus standard
    • H04L2012/40228—Modbus
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P90/00—Enabling technologies with a potential contribution to greenhouse gas [GHG] emissions mitigation
    • Y02P90/02—Total factory control, e.g. smart factories, flexible manufacturing systems [FMS] or integrated manufacturing systems [IMS]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Quality & Reliability (AREA)
  • Computer Security & Cryptography (AREA)
  • Multimedia (AREA)
  • Communication Control (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

本发明公开了一种不限帧长的Modbus通信协议系统，属于工业现场总线通信系统中串行通信技术领域。本发明的不限帧长的Modbus通信系统消息帧格式，能够自定义每一帧的信息内容并能够进行任意帧长度的消息帧传输；同时还针对该消息帧格式提出了基于FPGA的实现系统。本发明的不限帧长Modbus通信系统，能够在FPGA上实现符合Modbus通信协议传输要求的同时，可以传输大量且不限帧长的数据，非常适用于需要进行大量数据传输的工业设备的串行通信。

Description

一种不限帧长的Modbus通信协议系统
技术领域
本发明属于工业现场总线通信系统中串行通信技术领域，具体涉及一种不限帧长的Modbus通信协议系统。
背景技术
对于任何一种工业控制系统来说，一个能使得系统中的各路子设备与主控系统(上位机)进行及时且便捷的信息与数据传输的通信网络都是必不可少的，该通信网络一般负责将上位机发送的信息传输给控制系统中的一个或多个特定的子设备，使得设备能够根据上位机发送的信息进行相应的指令操作，并且也通过该通信网络将自身需要发送给上位机的信息进行传输。但是，由于一个系统通常由多种不同的子设备构成，这些设备可能因生产厂商、功能不同而导致其信息的接收与发送内容也不同。因此，就需要一个统一的通信协议使得不同设备之间都采用同一种格式进行信息的传输，从而实现不同设备间的规范化通信，并且使得上位机能够根据该协议判别出接收到的信息属于哪个设备发送的何种信息、信息是否有误等。
Modbus串行通信协议是目前工业控制领域使用最为广泛的现场总线协议，由于其具有开源、兼容性良好、格式紧凑简单、易于使用与开发以及支持多种电气接口与介质传输等优点，目前在工业控制领域应用及其普遍。但是，传统的Modbus协议通信格式也有其局限性与不足。Modbus一般都是应用在控制可编程仪表等ASIC设备上的，这类设备由于其内部数字电路集成度不高、资源非常有限，只能进行不多的特定功能操作。因此，传统的Modbus通信协议格式均为固定有限长度的消息帧，其帧长度一般为6个字节(RTU传输模式)，只能携带一个字节的设备地址、一个字节的功能码、两个字节的数据域以及两个字节的循环冗余校验码(cyclic redundancy check，CRC)。例如合肥工业大学的王鹏设计的一种基于Modbus协议的数据采集系统就是基于此传统的Modbus格式[王鹏.基于Modbus协议的数据采集系统的研究，合肥工业大学，2019]。但是，目前随着工业控制系统的复杂度的提升以及功能的多样化，这种传统的消息帧格式已不能满足大多数需要实现特定复杂功能及传输大量数据信息的通信要求，尤其是以可编程逻辑门阵列(field programmable gate array，FPGA)芯片作为控制核心的新一代工业控制系统。FPGA的优势在于高集成度及灵活的可编程性，并且其内部逻辑资源非常丰富，用户完全可以单独对FPGA编程从而实现各类复杂的功能，因此，对于FPGA来说功能码是没有意义的。同时，对于很多进行数字信号处理、数据采集存储的设备来说，其自身需要进行大量且不定长的数据信息传输，因此传统固定帧长度的Modbus通信协议对于这些设备来说也是不适用的。
发明内容
鉴于现有技术中传统Modbus通信协议系统的不足之处，本发明提供了一种不限帧长的Modbus通信协议系统，使其能够自定义每一帧的信息内容并能够进行任意帧长度的消息帧传输。
为达到上述目的，本发明采用的技术方案如下：
一种基于FPGA的不限帧长Modbus通信系统，包括时钟分频模块、串口数据接收模块、串口数据发送模块、Modbus消息帧检测模块、Modbus消息帧处理模块及CRC计算产生模块。
所述时钟分频模块，用于将输入FPGA芯片的全局时钟clk_50m根据所采用的不限帧长Modbus通信协议格式的波特率分频为设定频率的串行通信时钟uart_clk，串行通信时钟uart_clk用以驱动串口数据接收模块、串口数据发送模块、Modbus消息帧检测模块、Modbus消息帧处理模块；所述全局时钟clk_50m还用于驱动CRC计算产生模块。
所述串口数据接收模块，用于接收主机通过串口发送的串行数据形式的初始主机消息帧，并根据所采用的不限帧长Modbus通信协议格式将初始主机消息帧合并为并行数据形式的初始主机Modbus消息帧，然后发送给Modbus消息帧检测模块。
所述Modbus消息帧检测模块，用于接收初始主机Modbus消息帧，并检测该初始主机Modbus消息帧是否为一个完整的Modbus消息帧，根据检测结果给Modbus消息帧处理模块发送提示信息，同时将该初始主机Modbus消息帧发送给Modbus消息帧处理模块。
所述Modbus消息帧检测模块，还用于接收从机设备发送的并行数据形式的初始从机Modbus消息帧，并检测该从机Modbus消息帧是否为一个完整的Modbus消息帧且不含CRC校验码；若为完整的Modbus消息帧，则发送提示信息给串口发送模块，提示其接收从CRC码计算产生模块发送过来的从机CRC校验码，并附在该初始从机Modbus消息帧后一并发送给主机；若为不完整的消息帧，则不发送提示信息。
所述Modbus消息帧处理模块，用于根据Modbus消息帧检测模块的提示信息，将不完整的初始主机Modbus消息帧弃用；将完整的初始主机Modbus消息帧整合为一个不含CRC校验码的主机消息帧，并发送给CRC码计算产生模块，然后接收由CRC码计算产生模块根据此主机消息帧计算产生的主机CRC校验码；所述Modbus消息帧处理模块将该主机CRC校验码与初始主机Modbus消息帧中的CRC校验码进行比较，若相同，则将此不含CRC校验码的主机消息帧发送给从机设备；若不同，则发送给从机设备一个错误提示信息。
所述CRC码计算产生模块，用于接收不含CRC校验码的主机消息帧并进行CRC校验码计算，将生成的两位主机CRC校验码反馈给Modbus消息帧处理模块；同时也用于接收从机设备发送的初始从机Modbus消息帧并计算从机CRC校验码，将生成的两位从机CRC校验码发送给串口数据发送模块。
所述串口数据发送模块，用于将初始从机Modbus消息帧及从机CRC校验码根据所采用的不限帧长Modbus通信协议格式拆分为多个串行数据形式的从机消息帧，并通过串口发送给主机。
进一步地，所述不限帧长Modbus通信协议系统的传输模式为RTU传输模式，一个完整的消息帧格式包含依次连接的起始位、一个字节的地址位、n个字节的数据域以及2个字节的CRC校验码。相比传统的Modbus通信RTU传输模式的消息帧格式，删除了原有的1个字节的功能码，并将数据域原有的2个字节的长度扩展为了不限字节数量的长度。
相比传统的Modbus通信RTU传输模式，本发明的不限帧长Modbus通信系统，能够在FPGA上实现符合Modbus通信协议传输要求的同时，可以传输大量且不限帧长的数据，非常适用于需要进行大量数据传输的工业设备的串行通信。
附图说明
图1是本发明实施例的不限帧长的Modbus通信协议系统框图。
图2是本发明实施例中不限帧长的Modbus-RTU传输模式的消息帧示意图。
图3是本发明实施例中Modbus消息帧检测与拼接示意图。
图4是本发明实施例中串口数据接收结果图。
具体实施方式
下面结合附图和具体实施例对本发明作进一步的详细描述。
本发明实施例提供了一种不限帧长的Modbus通信协议系统，该系统的硬件平台为FPGA，如图1所示，包括时钟分频模块、串口数据接收模块、串口数据发送模块、Modbus消息帧检测模块、Modbus消息帧处理模块及CRC计算产生模块。
所述时钟分频模块，用于将输入FPGA芯片的全局时钟clk_50m根据所采用的不限帧长Modbus通信协议格式的波特率分频为设定频率的串行通信时钟uart_clk，串行通信时钟uart_clk用以驱动串口数据接收模块、串口数据发送模块、Modbus消息帧检测模块、Modbus消息帧处理模块；所述全局时钟clk_50m还用于驱动CRC计算产生模块。
所述串口数据接收模块，用于接收主机通过串口发送的串行数据形式的初始主机消息帧，并根据所采用的不限帧长Modbus通信协议格式将初始主机消息帧合并为并行数据形式的初始主机Modbus消息帧，然后发送给Modbus消息帧检测模块。
所述Modbus消息帧检测模块，用于接收初始主机Modbus消息帧，并检测该初始主机Modbus消息帧是否为一个完整的Modbus消息帧，根据检测结果给Modbus消息帧处理模块发送提示信息，同时将该初始主机Modbus消息帧发送给Modbus消息帧处理模块。
所述Modbus消息帧检测模块，还用于接收从机设备发送的并行数据形式的初始从机Modbus消息帧，并检测该从机Modbus消息帧是否为一个完整的Modbus消息帧且不含CRC校验码；若为完整的Modbus消息帧，则发送提示信息给串口发送模块，提示其接收从CRC码计算产生模块发送过来的从机CRC校验码，并附在该初始从机Modbus消息帧后一并发送给主机；若为不完整的消息帧，则不发送提示信息。
所述Modbus消息帧处理模块，用于根据Modbus消息帧检测模块的提示信息，将不完整的初始主机Modbus消息帧弃用；将完整的初始主机Modbus消息帧整合为一个不含CRC校验码的主机消息帧，并发送给CRC码计算产生模块，然后接收由CRC码计算产生模块根据此主机消息帧计算产生的主机CRC校验码；所述Modbus消息帧处理模块将该主机CRC校验码与初始主机Modbus消息帧中的CRC校验码进行比较，若相同，则将此不含CRC校验码的主机消息帧发送给从机设备；若不同，则发送给从机设备一个错误提示信息。
所述CRC码计算产生模块，用于接收不含CRC校验码的主机消息帧并进行CRC校验码计算，将生成的两位主机CRC校验码反馈给Modbus消息帧处理模块；同时也用于接收从机设备发送的初始从机Modbus消息帧并进行CRC校验码计算，将生成的两位从机CRC校验码发送给串口数据发送模块。
所述串口数据发送模块，用于将初始从机Modbus消息帧及从机CRC校验码根据所采用的不限帧长Modbus通信协议格式拆分为多个串行数据形式的从机消息帧，并通过串口发送给主机。
其中，CRC校验码最常用的两种方法为计算法和查表法，查表法是直接将所有计算情况存入一个表中，直接通过查表的方法赋予CRC校验码，但由于此方法需要额外消耗大量寄存器资源存储计算结果，因此本实施例中的CRC码计算产生模块采用计算法，通过计算得到CRC校验码。
输入FPGA芯片的全局时钟clk_50m根据所采用不限帧长Modbus通信协议格式的波特率分频为设定频率的串行通信时钟uart_clk，该串行通信时钟uart_clk将作为传输每一比特数据的最小时钟。下面给出了该串行通信时钟uart_clk的时钟频率计算过程：
已知最常用的异步串行通信的波特率为9600bps，即每秒传输9600bit数据，则按9600bps波特率计算传输一比特数据所需时间为：
Figure BDA0003166095500000051
式中Buad表示所采用的波特率。
为了增加数据传输过程中的稳定性，传输每一比特数据均采用16个时钟周期。这样可以确保在进行时钟采样时正好取中间的采样值，从而防止由时钟不稳定造成误采样或漏采样，因此串行通信时钟uart_clk的周期tuart_clk与频率fuart_clk为：
tuart_clk＝tbit÷16＝6500ns (式2)
Figure BDA0003166095500000061
由于该频率低于系统所用50MHz的全局时钟clk_50m的频率fclk，因此将全局时钟clk_50m直接计数器分频得到串行通信时钟uart_clk，分频系数p为：
Figure BDA0003166095500000062
在整个Modbus通信协议系统中，除了CRC码计算产生模块仍然使用频率较快的全局时钟clk_50m驱动之外，其余模块全部使用串行通信时钟uart_clk进行驱动。
本实施例使用Modbus通信协议的RTU传输模式进行传输，一个完整的消息帧格式如附图2所示，包含依次连接的起始位、一个字节的地址位、n个字节的数据域以及2个字节的CRC校验码、停止位。相比传统的Modbus通信协议，改进的消息帧取消了功能码，并且消息帧的长度不是固定的，用户完全可以进行任意长度的帧传输。RTU传输模式的特点为消息帧中每一个字节都是直接使用8bit二进制原始数据进行传输，并且RTU传输模式的消息帧中的起始位与结束位是通过字符间的发送时间间隔进行判断，因此消息帧中的字节长度完全不会影响帧的连续性。并且由于采用了时间间隔确定消息帧的起止，因此RTU传输模式的消息帧中每个字符的发送时间间隔也有限制。
定义接收或者发送一个字节中一位数据所需的时间为16个串行通信时钟uart_clk的时钟周期，因此传输一个完整的字节需要的最小时钟周期tbyte为：
tbyte＝16×tuart_clk×11＝176×tuart_clk＝1.144ms (式5)
对Modbus消息帧检测模块，判断Modbus消息帧是否完整的方式就是通过计算传输字节之间的时间间隔，并以最小时钟周期tbyte作为基本判断单位。最小时钟周期tbyte本质为串行通信时钟uart_clk的时钟周期数，因此，通过设置计数器来计数经过的时钟周期数从而得到字节间时间间隔，从而判断Modbus消息帧是否完整。
结合RTU传输模式对于传输字节的时间间隔的要求，进一步给出本实施例消息帧中几个重要的字节时间间隔，其单位均为串行通信时钟uart_clk的时钟周期数。首先已知最小时钟周期tbyte为传输一个字节的时间，即1个字节时间间隔，则可得到一帧中字节与字节之间的最大时间间隔tbyte_max，帧与帧之间的最小时间间隔tbyte_min：
tbyte_max＝1.5×tbyte＝264×tuart_clk (式6)
tbyte_min＝3.5×tbyte＝616×tuart_clk (式7)
附图3给出了帧检测模块与帧处理模块对数据进行帧检测与拼接的示意图，在Modbus消息帧检测模块中，需要判断两个相邻字节之间的时间间隔是否超过了tbyte_min，若超过则表示接收到了完整的一帧。在从机向主机发送数据时，由CRC码计算产生模块计算产生的从机CRC校验码需要附在消息帧的后面作为后两个字节一并发送，因此计算CRC码所需要的时间必须非常快，才能保证该CRC码与前一个发送字节的发送间隔小于tbyte_max。为达成此效果，因此需选择直接使用较快的50MHz全局时钟驱动CRC码计算产生模块。
下面针对本实施例的Modbus通信系统进行上板实验，将该通信系统由Vivado综合编译后烧录入FPGA中，并通过串口调试助手使用上位机对其发送指令，实验所用的从机设备为一个基于FPGA的数据采集板。该采集板的作用为根据上位机传输的串口指令进行外部信号数据的采集，并将采集到的信号数据通过串口返回给上位机。由于该板卡一次采集到的信号数据量非常多，并且其只根据所要抓取信号的触发条件判断数据是否采集完毕，显然每次上传给上位机的数据量也不固定，因此，适合用于检验本发明的不限帧长的Modbus通信协议系统，经过实验得到的数据接收结果图，如附图4所示。通过上位机发送了内容为“0100007d0a04000405019a01009625”的十六进制指令给该采集板卡，该指令表示板卡作为从机设备的地址为01，并且存储1000个数据，触发脉宽上限10个数据(80ns)，触发脉宽下限4个数据(32ns)，触发宽度32个数据(256ns)，触发宽度倍数为5，采用上升沿窄脉宽触发模式并且直接上传原始数；指令的最后两个字节“9625”为CRC校验码。可以看到板卡能够通过此Modbus通信系统正确识别该指令，并以本发明的不限帧长的Modbus通信协议的消息帧格式返回大量数据给上位机，证明了本发明的有效性。
本发明的不限帧长的Modbus通信协议系统，能够使得设备之间自定义每次发送的内容，因此，能够适用于需要实现复杂或特定功能的设备以及需要传输大量数据设备之间的Modbus通信。

Claims (2)

1.一种基于FPGA的不限帧长Modbus通信系统，其特征在于，包括时钟分频模块、串口数据接收模块、串口数据发送模块、Modbus消息帧检测模块、Modbus消息帧处理模块及CRC计算产生模块；
所述时钟分频模块，用于将输入FPGA芯片的全局时钟clk_50m根据所采用的不限帧长Modbus通信协议格式的波特率分频为设定频率的串行通信时钟uart_clk，串行通信时钟uart_clk用以驱动串口数据接收模块、串口数据发送模块、Modbus消息帧检测模块、Modbus消息帧处理模块；所述全局时钟clk_50m还用于驱动CRC计算产生模块；
所述串口数据接收模块，用于接收主机通过串口发送的串行数据形式的初始主机消息帧，并根据所采用的不限帧长Modbus通信协议格式将初始主机消息帧合并为并行数据形式的初始主机Modbus消息帧，然后发送给Modbus消息帧检测模块；
所述Modbus消息帧检测模块，用于接收初始主机Modbus消息帧，并检测该初始主机Modbus消息帧是否为一个完整的Modbus消息帧，根据检测结果给Modbus消息帧处理模块发送提示信息，同时将该初始主机Modbus消息帧发送给Modbus消息帧处理模块；
所述Modbus消息帧检测模块，还用于接收从机设备发送的并行数据形式的初始从机Modbus消息帧，并检测该从机Modbus消息帧是否为一个完整的Modbus消息帧且不含CRC校验码；若为完整的Modbus消息帧，则发送提示信息给串口发送模块，提示其接收从CRC码计算产生模块发送过来的从机CRC校验码，并附在该初始从机Modbus消息帧后一并发送给主机；若为不完整的消息帧，则不发送提示信息；
所述Modbus消息帧处理模块，用于根据Modbus消息帧检测模块的提示信息，将不完整的初始主机Modbus消息帧弃用；将完整的初始主机Modbus消息帧整合为一个不含CRC校验码的主机消息帧，并发送给CRC码计算产生模块，然后接收由CRC码计算产生模块根据此主机消息帧计算产生的主机CRC校验码；所述Modbus消息帧处理模块将该主机CRC校验码与初始主机Modbus消息帧中的CRC校验码进行比较，若相同，则将此不含CRC校验码的主机消息帧发送给从机设备；若不同，则发送给从机设备一个错误提示信息；
所述CRC码计算产生模块，用于接收不含CRC校验码的主机消息帧并进行CRC校验码计算，将生成的两位主机CRC校验码反馈给Modbus消息帧处理模块；同时也用于接收从机设备发送的初始从机Modbus消息帧并计算从机CRC校验码，将生成的两位从机CRC校验码发送给串口数据发送模块；
所述串口数据发送模块，用于将初始从机Modbus消息帧及从机CRC校验码根据所采用的不限帧长Modbus通信协议格式拆分为多个串行数据形式的从机消息帧，并通过串口发送给主机；
该不限帧长Modbus通信系统的传输模式为RTU传输模式，一个完整的消息帧格式包含依次连接的起始位、一个字节的地址位、n个字节的数据域以及2个字节的CRC校验码、停止位。
2.如权利要求1所述的一种基于FPGA的不限帧长Modbus通信系统，其特征在于，所述Modbus消息帧检测模块，通过传输的字节之间的时间间隔判断Modbus消息帧是否完整。
CN202110804813.6A 2021-07-16 2021-07-16 一种不限帧长的Modbus通信协议系统 Active CN113709010B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110804813.6A CN113709010B (zh) 2021-07-16 2021-07-16 一种不限帧长的Modbus通信协议系统

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110804813.6A CN113709010B (zh) 2021-07-16 2021-07-16 一种不限帧长的Modbus通信协议系统

Publications (2)

Publication Number Publication Date
CN113709010A CN113709010A (zh) 2021-11-26
CN113709010B true CN113709010B (zh) 2022-11-04

Family

ID=78648709

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110804813.6A Active CN113709010B (zh) 2021-07-16 2021-07-16 一种不限帧长的Modbus通信协议系统

Country Status (1)

Country Link
CN (1) CN113709010B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116996340B (zh) * 2023-09-25 2023-12-01 湖南宇诺辰电子科技有限公司 一种can收发方法和can收发系统

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108494650A (zh) * 2018-02-07 2018-09-04 丽水博远科技有限公司 一种二进制通信协议数据链路层传输帧格式

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080075019A1 (en) * 2006-09-27 2008-03-27 Petras Charles E Data Mapping and Sorting Method in Network Communication
CN103092111B (zh) * 2012-12-31 2017-03-08 人民电器集团有限公司 具有Can与Modbus的协议转换模块的智能断路器

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108494650A (zh) * 2018-02-07 2018-09-04 丽水博远科技有限公司 一种二进制通信协议数据链路层传输帧格式

Also Published As

Publication number Publication date
CN113709010A (zh) 2021-11-26

Similar Documents

Publication Publication Date Title
US7047335B2 (en) Method for receiving user defined frame information structure (FIS) types in a serial-ATA (SATA) system
CN111200581B (zh) 基于lvds总线的数据收发模块
CN113709010B (zh) 一种不限帧长的Modbus通信协议系统
CN112540943B (zh) 一种防止i2c接口错误唤醒soc系统的电路结构及方法
CN108011692A (zh) 一种用于单片机的数据通信方法
CN111193573B (zh) 一种速率可调的fpga异步串口通信装置及方法
CN113190291A (zh) 一种基于片上网络数据采集的可配置协议转换系统及方法
CN103164314B (zh) 基于异步物理层接口的PCIe接口芯片硬件验证方法
CN113032319A (zh) 基于fpga的车载系统数据传输方法及同步高速串行总线结构
CN116203400A (zh) 一种基于芯片初始化的测试方法及系统
US9197394B2 (en) Clock for serial communication device
TW201702894A (zh) 獨立式通用非同步接收器／傳輸器brk偵測
CN107682126B (zh) 一种以太网网络传输性能测试装置
CN110635854A (zh) 一种传输协议自适应解码系统及方法
CN111796977B (zh) 一种基于测试台的多端口uart功能测试方法
CN210201839U (zh) 一种传输协议自适应解码系统
CN109238480B (zh) 一种多光子符合计数方法及装置
Yi et al. Design of USB-UART interface converter and its FPGA implementation
CN114416622B (zh) 单总线通讯系统及方法
CN114301991A (zh) 通信方法、设备、系统及计算机可读存储介质
CN112599179B (zh) 一种并行的flash寿命测试装置
CN110442548B (zh) 片上系统及其接口数据处理方法和装置
CN110768879B (zh) 通讯控制链路
CN210776662U (zh) 一种基于fpga/cpld芯片的fpga/cpld调试设备
CN211857459U (zh) 一种fpga系统的调试系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant