CN113707540A - 晶圆对准曝光方法及半导体器件 - Google Patents
晶圆对准曝光方法及半导体器件 Download PDFInfo
- Publication number
- CN113707540A CN113707540A CN202110977147.6A CN202110977147A CN113707540A CN 113707540 A CN113707540 A CN 113707540A CN 202110977147 A CN202110977147 A CN 202110977147A CN 113707540 A CN113707540 A CN 113707540A
- Authority
- CN
- China
- Prior art keywords
- sub
- wafer
- mark
- layer
- quadrant
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 47
- 239000004065 semiconductor Substances 0.000 title claims abstract description 21
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 37
- 238000001259 photo etching Methods 0.000 claims abstract description 34
- 238000005530 etching Methods 0.000 claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 claims description 26
- 238000000206 photolithography Methods 0.000 claims description 21
- 239000003550 marker Substances 0.000 claims description 14
- 230000002093 peripheral effect Effects 0.000 claims description 12
- 238000001459 lithography Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 129
- 235000012431 wafers Nutrition 0.000 description 108
- 238000010586 diagram Methods 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 229910052814 silicon oxide Inorganic materials 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000005422 blasting Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000000750 progressive effect Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/033—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers
- H01L21/0334—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane
- H01L21/0337—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising inorganic layers characterised by their size, orientation, disposition, behaviour, shape, in horizontal or vertical plane characterised by the process involved to create the mask, e.g. lift-off masks, sidewalls, or to modify the mask, e.g. pre-treatment, post-treatment
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
- H01L2223/544—Marks applied to semiconductor devices or parts
- H01L2223/54426—Marks applied to semiconductor devices or parts for alignment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
本发明提供一种晶圆对准曝光方法及半导体器件，包括：提供第一晶圆，其具有相对的第一表面和第二表面；提供光罩，其上设置有光罩图形，光罩图形与第一标记层的图形对应；光刻机台通过光罩对第一光阻层曝光，在对应透光区的位置形成第一开孔；刻蚀第一晶圆形成沟槽。本发明的光罩图形与第一标记层的图形对应，通过曝光后刻蚀形成沟槽，沟槽在第二表面的投影至少覆盖一个子标记在第二表面的投影；使光刻机台识别第一标记层需穿透的厚度(识别厚度)变小，实现较厚晶圆加工时，光刻机台可以从晶圆厚度方向上的一侧识别另一侧的对准标识图形，满足后续工艺对准要求，提高工艺精度。
Description
技术领域
本发明属于集成电路制造技术领域，具体涉及一种晶圆对准曝光方法及半导体器件。
背景技术
在三维堆栈技术里，将两片或多片晶圆键合堆叠在一起，在顶部晶圆的背面做图形，此时需要对准顶部晶圆正面的标识图形，如果顶部晶圆的厚度超出了光刻机台的最大识别厚度，那么光刻机台将无法识别顶部晶圆正面的对准标示图形，导致顶部晶圆背面的光刻制程无法进行。如果顶部晶圆背面的光刻制程不对准顶部晶圆正面或前层晶圆，那么工艺结果满足不了设计需要。如此就限制了顶部晶圆的厚度，进而限制这种工艺在某些领域的应用。
发明内容
本发明的目的在于提供一种晶圆对准曝光方法及半导体器件，实现较厚晶圆加工时，光刻机台可以从晶圆厚度方向上的一侧(例如非键合一侧)识别另一侧(例如与其他晶圆键合的一侧)的对准标识图形，满足后续工艺(例如光刻)对准要求，提高工艺精度。
本发明提供一种晶圆对准曝光方法，包括：
提供第一晶圆，其具有相对的第一表面和第二表面；所述第一表面上形成有第一光阻层；靠近所述第二表面一侧形成有第一标记层；所述第一标记层包括至少一个子标记；
提供光罩，其上设置有光罩图形，所述光罩图形与所述第一标记层的图形对应，所述光罩图形包括透光区；
光刻机台通过所述光罩对所述第一光阻层曝光，在对应所述透光区的位置形成第一开孔；
以曝光后的所述第一光阻层为掩膜，刻蚀所述第一晶圆形成沟槽，所述沟槽在所述第二表面的投影至少覆盖一个所述子标记在所述第二表面的投影。
进一步的，所述透光区在所述第二表面上的投影覆盖所述第一标记层在所述第二表面上的投影。
进一步的，在平行于所述第一晶圆的截面上，相互垂直的X方向和Y方向构成四个象限，所述第一标记层包括呈矩形环间隔分布的四个子标记，一个所述象限内分布一个所述子标记。
进一步的，在平行于所述第一晶圆的截面上，所述透光区包括呈矩形环间隔分布的四个子透光区，一个所述象限内分布一个所述子透光区；每个象限中的所述子透光区在所述第二表面上的投影覆盖对应的所述子标记在所述第二表面上的投影。
进一步的，位于第一象限中的所述子标记的左下角与位于所述第一象限中的所述子透光区的左下角对齐；
位于第二象限中的所述子标记的右下角与位于所述第二象限中的所述子透光区的右下角对齐；
位于第三象限中的所述子标记的右上角与位于所述第三象限中的所述子透光区的右上角对齐；
位于第四象限中的所述子标记的左上角与位于所述第四象限中的所述子透光区的左上角对齐。
进一步的，所述子透光区呈正方形，所述四个子透光区呈正方形环间隔分布，所述光刻机台在所述第一表面一侧曝光识别不到所述第一标记层时，爆光的位置偏差范围在±a以内；所述子标记在所述X方向和Y两方向上的最大宽度均为b；所述子透光区的边长为a+b。
进一步的，所述第一晶圆的厚度大于光刻机台的最大识别厚度，所述沟槽底部到所述第一标记层的厚度小于等于所述光刻机台的最大识别厚度。
进一步的，在平行于所述第一晶圆的截面上，所述沟槽包括呈方形环或矩形环间隔分布的四个子沟槽，所述子沟槽呈正方形、矩形或圆形中的一种。
进一步的，制造工艺小于50nm时，至少形成12个所述沟槽，所述沟槽间隔分布在所述第一晶圆的周圈边缘区域；
制造工艺在50nm到1μm时，至少形成6个所述沟槽，所述沟槽间隔分布在所述第一晶圆的周圈边缘区域；
制造工艺大于1μm时，形成两个所述沟槽，两个所述沟槽分布在所述第一晶圆的一直径的两端。
进一步的，所述制作方法还包括：
在所述第一表面形成第二光阻层并对其曝光，所述光刻机台通过所述沟槽识别到所述第一标记层，实现所述第二光阻层曝光过程的对准；
以曝光后的第二光阻层为掩膜，刻蚀所述第一晶圆形成第二开孔；
形成填充层，所述填充层填充在所述沟槽和所述第二开孔中；
进一步的，所述填充层包括第二标记层，所述第二标记层与所述第一标记层对准。
本发明还提供一种半导体器件，包括：
第一晶圆，其具有相对的第一表面和第二表面；靠近所述第二表面一侧形成有第一标记层；所述第一标记层包括至少一个子标记；沟槽，所述沟槽从所述第一表面贯穿部分厚度的所述第一晶圆；所述沟槽在所述第二表面的投影至少覆盖一个所述子标记在所述第二表面的投影。
进一步的，所述半导体器件还包括：
第二开孔，所述第二开孔从所述第一表面贯穿部分厚度的所述第一晶圆；
填充层，所述填充层填充在所述沟槽和所述第二开孔中。
进一步的，所述填充层包括第二标记层，所述第二标记层与所述第一标记层对准。
进一步的，在平行于所述第一晶圆的截面上，相互垂直的X方向和Y方向构成四个象限，所述第一标记层包括呈矩形环间隔分布的四个子标记，一个所述象限内分布一个所述子标记。
进一步的，在平行于所述第一晶圆的截面上，所述沟槽包括呈矩形环间隔分布的四个子沟槽；每个象限中，所述子沟槽与所述子标记一一对应分布；至少有一个象限中的所述子沟槽在所述第二表面上的投影覆盖对应的所述子标记在所述第二表面上的投影。
进一步的，所述子沟槽呈正方形，所述四个子沟槽呈正方形环间隔分布，光刻机台在所述第一表面一侧曝光识别不到所述第一标记层时，爆光的位置偏差范围在±a以内；所述子标记在所述X方向和Y两方向上的最大宽度均为b；所述子沟槽的边长为a+b。
进一步的，所述第一晶圆的厚度大于光刻机台的最大识别厚度，所述沟槽底部到所述第一标记层的厚度小于等于所述光刻机台的最大识别厚度。
进一步的，制造工艺小于50nm时，至少形成12个所述沟槽，所述沟槽间隔分布在所述第一晶圆的周圈边缘区域；
制造工艺在50nm到1μm时，至少形成6个所述沟槽，所述沟槽间隔分布在所述第一晶圆的周圈边缘区域；
制造工艺大于1μm时，形成两个所述沟槽，两个所述沟槽分布在所述第一晶圆的一直径的两端。
与现有技术相比，本发明具有如下有益效果：
本发明提供一种晶圆对准曝光方法及半导体器件，包括：提供第一晶圆，其具有相对的第一表面和第二表面；所述第一表面上形成有第一光阻层；靠近所述第二表面一侧形成有第一标记层；所述第一标记层包括至少一个子标记；提供光罩，其上设置有光罩图形，所述光罩图形与所述第一标记层的图形对应；光刻机台通过所述光罩对所述第一光阻层曝光，在对应所述透光区的位置形成第一开孔；以曝光后的所述第一光阻层为掩膜，刻蚀所述第一晶圆形成沟槽。本发明设置光罩光罩图形与第一标记层的图形对应，通过曝光后刻蚀形成沟槽，所述沟槽在所述第二表面的投影至少覆盖一个所述子标记在所述第二表面的投影；使光刻机台识别第一标记层需穿透的厚度(识别厚度)变小，实现较厚晶圆加工时，光刻机台可以从晶圆厚度方向上的一侧(例如非键合一侧)识别另一侧(例如与其他晶圆键合的一侧)的对准标识图形，满足后续工艺(例如光刻)对准要求，提高工艺精度，使其可以应用更多的领域。
本发明也不限于解决光刻机台最大识别厚度不够的问题，由于形成沟槽过后需要穿透的厚度变小，因此即使对于光刻机台最大识别厚度足够的情况，同样可以通过本发明改善光刻机台的识别精度，降低识别难度。
附图说明
图1为本发明实施例的半导体器件制作方法流程示意图。
图2为本发明实施例提供第一晶圆示意图。
图3为本发明实施例光罩图形与第一标记层对应分布示意图。
图4为本发明实施例形成沟槽后的示意图。
图5a为本发明实施例实际形成的沟槽右偏示意图。
图5b为本发明实施例实际形成的沟槽左偏示意图。
图5c为本发明实施例实际形成的沟槽上偏示意图。
图5d为本发明实施例实际形成的沟槽下偏示意图。
图5e为本发明实施例实际形成的沟槽向右上方偏移的示意图。
图6为本发明实施例沟槽在第一晶圆上的分布位置示意图。
图7为本发明实施例形成第二光阻层后的示意图。
图8为本发明实施例形成第二开孔后的示意图。
图9为本发明实施例形成第二标记层后的示意图。
其中，附图标记如下：
M-光罩；K-透光区；K1、K2、K3、K4-子透光区；L-第一开孔；10-第一晶圆；11-第一衬底；11a-第一表面；11b-第二表面；12-第二介质层；13-第一标记层；13a、13b、13c、13d-子标记；20-第二晶圆；31-第一光阻层；V-沟槽；V1、V2、V3、V4-子沟槽；32-第二光阻层；O-第二开孔；14-填充层。
具体实施方式
基于上述研究，本发明实施例提供了一种晶圆对准曝光方法及半导体器件。以下结合附图和具体实施例对本发明进一步详细说明。根据下面说明，本发明的优点和特征将更清楚。需要说明的是，附图均采用非常简化的形式且使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
本发明实施例提供了一种晶圆对准曝光方法，如图1所示，包括：
步骤S1、提供第一晶圆，其具有相对的第一表面和第二表面；所述第一表面上形成有第一光阻层；靠近所述第二表面一侧形成有第一标记层；所述第一标记层包括至少一个子标记；
步骤S2、提供光罩，其上设置有光罩图形，所述光罩图形与所述第一标记层的图形对应，所述光罩图形包括透光区；
步骤S3、光刻机台通过所述光罩对所述第一光阻层曝光，在对应所述透光区的位置形成第一开孔；
步骤S4、以曝光后的所述第一光阻层为掩膜，刻蚀所述第一晶圆形成沟槽，所述沟槽在所述第二表面的投影至少覆盖一个所述子标记在所述第二表面的投影。
下面结合图2至图9详细介绍本发明实施例的晶圆对准曝光方法的各步骤。
如图2所示，提供第一晶圆10，所述第一晶圆10具有相对的第一表面11a和第二表面11b，所述第一表面11a上形成有第一光阻层31；所述第一晶圆10靠近所述第二表面11b的一侧形成有第一标记层13，在一些实施例中，所述第一标记层13包括至少一个子标记。具体的，第一晶圆10包括衬底11和形成于衬底11上的介质层12，第一标记层13形成在介质层12中。第一标记层13可为金属对准标记层，也可为氧化硅和/或氮化硅形成的对准标记层。第一晶圆10的第二表面11b一侧可与第二晶圆20或更多晶圆键合。第一晶圆10具有较厚的厚度，例如第一晶圆10的厚度大于等于50μm。根据爆光机台的型号不一样，能穿透的晶圆的厚度也不一样，目前主流机台不能穿透大于50μm的晶圆。
如图2和图3所示，提供光罩M，其上设置有光罩图形，所述光罩图形包括透光区K，所述光罩图形与所述第一标记层13的图形对应。示例性的，在平行于所述第一晶圆10的截面上，相互垂直的X方向和Y方向构成四个象限，所述第一标记层13包括呈方形环或矩形环间隔分布的四个子标记(例如13a、13b、13c和13d)，一个所述象限分布一个所述子标记，所述子标记在XY两方向上的最大截面宽度均为b。示例性的，子标记呈十字形，井字形或多个平行间隔设置的图形。
光罩M上设置有透光区K，在平行于所述第一晶圆10的截面上，所述透光区K包括呈方形环或矩形环间隔分布的四个子透光区(例如K1、K2、K3和K4)，示例性的，所述子透光区呈正方形，所述子透光区的边长为a+b，一个所述象限分布一个所述子透光区。光罩M上的透光区K所在区域需要光透过不镀金属铬，光罩M上的非透光区(光不能穿透的区域)镀金属铬。
在另一个实施例中，所述透光区K可以设置成其它形状，比如矩形，当然也可以设计成椭圆形等类似形状。例如在已知机台朝某个方向(比如Y方向)偏移量更大时，则可以将透光区K设置成矩形。基于同样的道理，四个子透光区的排布也可以设置成其它形状，比如矩形。
所述透光区K在所述第二表面11b的投影覆盖所述第一标记层在所述第二表面11b的投影，具体的，每个象限中的子透光区在所述第二表面11b的投影覆盖对应的子标记在所述第二表面11b的投影。
位于第一象限中的子标记13a的左下角与位于第一象限中的子透光区K1的左下角对齐；位于第二象限中的子标记13b的右下角与位于第二象限中的子透光区K2的右下角对齐；位于第三象限中的子标记13c的右上角与位于第三象限中的子透光区K3的右上角对齐；位于第四象限中的子标记13d的左上角与位于第四象限中的子透光区K4的左上角对齐。
光刻机台通过所述光罩M对所述第一光阻层31曝光并显影后形成第一开孔L，所述第一开孔L与所述第一标记层13的图形对应；所述第一晶圆10的厚度大于所述光刻机台的最大识别厚度。
光刻机台在第一晶圆10的第一表面11a一侧形成各种图形时，需要与第一晶圆10靠近第二表面11b一侧的第一标记层13对准，以实现第一晶圆10厚度方向上两侧图形的对准。各种图形例如集成电路的晶体管元件图形、金属引线、焊盘等图形。在第一表面11a一侧形成图形化的第一光阻层31时，图形化的第一光阻层31具有第一开孔L，由于第一晶圆10较厚，超出了光刻机台的最大识别厚度，光刻机台不对第一标记层13(太厚识别不了)盲曝光，则光刻机台能确保爆光位置变化范围在±a(例如±500μm)以内，即实际爆光位置与理论曝光位置的偏差在±a以内。
如图2和图4所示，为了后续光刻机台能识别第一标记层13，以曝光后的所述第一光阻层31为掩膜，刻蚀所述第一晶圆10形成沟槽V，使所述沟槽V底部到所述第一标记层13的厚度h小于等于所述光刻机台的最大识别厚度；如此一来，光刻机台能从沟槽V处识别第一标记层13。所述沟槽V在所述第二表面11b的投影至少覆盖一个所述子标记在所述第二表面11b的投影。所述沟槽V位于所述第一标记层13的上方；所述沟槽V从所述第一表面11a贯穿部分厚度的所述第一晶圆10。
形成沟槽V毕竟占据了第一晶圆10的面积，因此需要合理设置沟槽，在满足厚度识别要求前提下，尽可能的减小沟槽V的占用面积。
以图形化的第一光阻层31为掩膜，刻蚀形成沟槽V。沟槽V的实际位置取决于第一光阻层31的第一开孔L的实际曝光位置。光刻机台通过光罩M对第一光阻层31曝光。形成第一开孔L时，光刻机台盲曝光，所述光刻机台在所述第一表面11a一侧曝光识别不到所述第一标记层13(太厚识别不了)，光刻机台能确保爆光位置变化范围在±a(例如±500μm)以内。
由于盲曝光识别不到所述第一标记层13，实际爆光位置与理论曝光位置相比可能右偏、左偏、上偏或下偏或其他方向(例如右上方、左下方等)偏移，往哪个方向偏移是随机的，本发明实施例的宗旨是不管往哪个方向偏移，均需沟槽V打开(形成)后，光刻机台从实际形成的沟槽V处往下均能识别到至少一个子标记，亦即实际形成的沟槽V在第二表面11b投影能至少覆盖一个子标记在第二表面的投影；即不管往哪个方向偏移，均满足第一晶圆10的第一表面11a一侧形成各种图形与前一层(第一晶圆10第二表面11b一侧)对准的需求。
光刻机台盲曝光，即不对第一标记层13(太厚识别不了)，光刻机台能确保爆光位置变化范围在±a，因此在平行于所述第一晶圆10的平面内，若上、下、左和右最大偏移a时，均能保证至少一个子标记仍然在沟槽V开槽范围内，即光刻机台能从沟槽V开槽范围识别到至少一个子标记；那么在整个爆光位置变化范围内均能满足对准。
示例性的，如图5a所示，如果爆光图形往右偏移了a，即实际形成的沟槽V位置(实线框)比理论位置(虚线框)右偏移了a，则第二象限的子标记13b和第三象限的子标记13c(前层对准标识图形)仍然在沟槽V开槽范围内，具体在子沟槽V2和子沟槽V3内，亦即沟槽V在第二表面投影能至少覆盖一个子标记(例如13b和13c)在第二表面投影。同理，如图5b所示，如果爆光图形往左偏移了a，则第一象限的子标记13a和第四象限的子标记13d(前层对准标识图形)仍然在沟槽V开槽范围内，具体在子沟槽V1和子沟槽V4内。如图5c所示，如果爆光图形往上偏移了a，则第三象限的子标记13c和第四象限的子标记13d(前层对准标识图形)仍然在沟槽V开槽范围内，具体在子沟槽V3和子沟槽V4内。如图5d所示，如果爆光图形往下偏移了a，则第一象限的子标记13a和第二象限的子标记13b(前层对准标识图形)仍然在沟槽V开槽范围内，具体在子沟槽V1和子沟槽V2内。如图5e所示，如果爆光图形往右上方偏移(例如往右偏移了a，且往上偏移了a)，则第三象限的子标记13c(前层对准标识图形)仍然在沟槽V开槽范围内，具体在子沟槽V3内。所以本实施例能完全确保可以识别第一晶圆(厚硅)下面的对准标识图形(例如第一标记层13)。
在平行于所述第一晶圆的截面上，所述沟槽V包括呈方形环或矩形环间隔分布的四个子沟槽(例如V1、V2、V3和V4)，示例性的，所述子沟槽呈正方形，所述子沟槽的边长为a+b，一个所述象限分布一个所述子沟槽。
在另一个实施例中，所述沟槽V可以设置成其它形状，比如矩形。例如在已知机台朝某个方向(比如Y方向)偏移量更大时，则可以将沟槽V设置成矩形，当然也可以设计成圆形、椭圆形等类似形状。基于同样的道理，四个沟槽V的排布也可以设置成其它形状，比如矩形环。
如图6所示，根据制造工艺要求，需要合理设置沟槽V的数量以及位置。制造工艺要求比较高例如小于50nm时，至少形成12个所述沟槽，所述沟槽间隔分布在所述第一晶圆的周圈边缘区域；制造工艺小于50nm，指集成电路(IC)内电路与电路之间的距离小于50nm。制造工艺要求一般在50nm到1μm时，至少形成6个所述沟槽，所述沟槽间隔分布在所述第一晶圆的周圈边缘区域，如图中B区域；制造工艺大于1μm时，形成两个所述沟槽，两个所述沟槽分布在所述第一晶圆的一直径的两端，如图中A区域。
光刻机台能识别第一晶圆10形成沟槽V后的第一标记层13，实现第一晶圆10的第一表面11a一侧制作图形与第二表面11b一侧的图形的对准。
本实施例的晶圆对准曝光方法，还包括：
如图7所示，在所述第一表面形成第二光阻层32并对其曝光，所述光刻机台通过所述沟槽V识别到所述第一标记层13，实现所述第二光阻层32曝光过程的对准；曝光过程中，黄光制程可以对准更厚的晶圆，使其满足更多的应用领域。
如图8所示，以曝光后的第二光阻层32为掩膜，刻蚀所述第一晶圆形成第二开孔O；之后，去除图形化的第二光阻层32。
如图9所示，形成填充层14，所述填充层14填充在所述沟槽V和所述第二开孔O中。所述填充层包括第二标记层，所述第二标记层与所述第一标记层对准。至此第一晶圆10的第一表面11a一侧也有了对准标记层，后续再堆叠晶圆或制作下一层时，可以以第二标记层作为对准标记参考。第二标记层例如为氧化硅层或金属层(例如铜、铝或钨中的一种)。所述填充层还可包括其他介质层或功能层，根据实际需要设计所需图形。
本实施例还提供一种半导体器件，包括：
如图4所示，第一晶圆10，其具有相对的第一表面和第二表面；靠近所述第二表面一侧形成有第一标记层13；所述第一标记层13包括至少一个子标记；所述第一晶圆10的厚度大于光刻机台的最大识别厚度；
沟槽V，所述沟槽V从所述第一表面贯穿部分厚度的所述第一晶圆10，所述沟槽V底部到所述第一标记层13的厚度h小于等于所述光刻机台的最大识别厚度；所述沟槽V在所述第二表面的投影至少覆盖一个所述子标记在所述第二表面的投影。
具体的，如图4、图8和图9所示，所述半导体器件还包括：
第二开孔O，所述第二开孔O从所述第一表面贯穿部分厚度的所述第一晶圆10；
填充层14，所述填充层14填充在所述沟槽V和所述第二开孔O中。所述填充层包括第二标记层，所述第二标记层与所述第一标记层对准。所述填充层还可包括其他介质层或功能层，根据实际需要设计所需图形。
第一晶圆10的第一表面11a一侧也有了对准标记层(第二标记层)，后续再堆叠晶圆或制作下一层时，可以以第二标记层作为对准标记参考。
如图5a至图5e所示，在平行于所述第一晶圆的截面上，相互垂直的X方向和Y方向构成四个象限，所述第一标记层13包括呈方形环均匀间隔分布的四个子标记(例如13a、13b、13c和13d)，一个所述象限内分布一个所述子标记，四个子标记位于同一层中。需要说明的是，并不一定要求四个象限将晶圆分为相等大小的四个部分，四个象限仅是为了便于表述多个标记所处的方位而做出的说明性定义。
在平行于所述第一晶圆的截面上，所述沟槽V包括呈方形环均匀间隔分布的四个子沟槽(例如V1、V2、V3和V4)，所述子沟槽呈正方形；每个象限中，所述子沟槽与所述子标记一一对应分布；至少有一个象限中的所述子沟槽在所述第二表面上的投影覆盖对应的所述子标记在所述第二表面上的投影。所述光刻机台在所述第一表面一侧曝光识别不到所述第一标记层时，爆光的位置偏差范围在±a以内；所述子标记在所述X方向和Y两方向上的最大宽度均为b；所述子沟槽的边长为a+b。如图6所示，根据制造工艺要求，需要合理设置沟槽V的数量以及位置。制造工艺要求比较高例如小于50nm时，至少形成12个所述沟槽，所述沟槽间隔分布在所述第一晶圆的周圈边缘区域；制造工艺小于50nm，指集成电路(IC)内电路与电路之间的距离小于50nm。制造工艺要求一般在50nm到1μm时，至少形成6个所述沟槽，所述沟槽间隔分布在所述第一晶圆的周圈边缘区域，如图中B区域；制造工艺大于1μm时，形成两个所述沟槽，两个所述沟槽分布在所述第一晶圆的一直径的两端，如图中A区域。
综上所述，本发明提供一种晶圆对准曝光方法及半导体器件，包括：提供第一晶圆，其具有相对的第一表面和第二表面；第一标记层包括至少一个子标记；提供光罩，其上设置有光罩图形，光罩图形与第一标记层的图形对应，所述光罩图形包括透光区；光刻机台通过所述光罩对所述第一光阻层曝光，在对应所述透光区的位置形成第一开孔；刻蚀第一晶圆形成沟槽。本发明光罩的光罩图形与第一标记层的图形对应，通过曝光后刻蚀形成沟槽，所述沟槽在所述第二表面的投影至少覆盖一个所述子标记在所述第二表面的投影；使光刻机台识别第一标记层需穿透的厚度(识别厚度)变小，实现较厚晶圆加工时，光刻机台可以从晶圆厚度方向上的一侧(例如非键合一侧)识别另一侧(例如与其他晶圆键合的一侧)的对准标识图形，满足后续工艺(例如光刻)对准要求，提高工艺精度，使其可以应用更多的领域。
本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。对于实施例公开的方法而言，由于与实施例公开的器件相对应，所以描述的比较简单，相关之处参见方法部分说明即可。
上述描述仅是对本发明较佳实施例的描述，并非对本发明权利范围的任何限定，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的方法和技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。
Claims (19)
1.一种晶圆对准曝光方法，其特征在于，包括：
提供第一晶圆，其具有相对的第一表面和第二表面；所述第一表面上形成有第一光阻层；靠近所述第二表面一侧形成有第一标记层；所述第一标记层包括至少一个子标记；
提供光罩，其上设置有光罩图形，所述光罩图形与所述第一标记层的图形对应，所述光罩图形包括透光区；
光刻机台通过所述光罩对所述第一光阻层曝光，在对应所述透光区的位置形成第一开孔；
以曝光后的所述第一光阻层为掩膜，刻蚀所述第一晶圆形成沟槽，所述沟槽在所述第二表面的投影至少覆盖一个所述子标记在所述第二表面的投影。
2.如权利要求1所述的晶圆对准曝光方法，其特征在于，所述透光区在所述第二表面上的投影覆盖所述第一标记层在所述第二表面上的投影。
3.如权利要求1所述的晶圆对准曝光方法，其特征在于，在平行于所述第一晶圆的截面上，相互垂直的X方向和Y方向构成四个象限，所述第一标记层包括呈矩形环间隔分布的四个所述子标记，一个所述象限内分布一个所述子标记。
4.如权利要求3所述的晶圆对准曝光方法，其特征在于，在平行于所述第一晶圆的截面上，所述透光区包括呈矩形环间隔分布的四个子透光区，一个所述象限内分布一个所述子透光区；每个象限中的所述子透光区在所述第二表面上的投影覆盖对应的所述子标记在所述第二表面上的投影。
5.如权利要求4所述的晶圆对准曝光方法，其特征在于，
位于第一象限中的所述子标记的左下角与位于所述第一象限中的所述子透光区的左下角对齐；
位于第二象限中的所述子标记的右下角与位于所述第二象限中的所述子透光区的右下角对齐；
位于第三象限中的所述子标记的右上角与位于所述第三象限中的所述子透光区的右上角对齐；
位于第四象限中的所述子标记的左上角与位于所述第四象限中的所述子透光区的左上角对齐。
6.如权利要求4所述的晶圆对准曝光方法，其特征在于，所述子透光区呈正方形，所述四个子透光区呈正方形环间隔分布，所述光刻机台在所述第一表面一侧曝光识别不到所述第一标记层时，爆光的位置偏差范围在±a以内；所述子标记在所述X方向和Y两方向上的最大宽度均为b；所述所述子透光区的边长为a+b。
7.如权利要求1所述的晶圆对准曝光方法，其特征在于，所述第一晶圆的厚度大于光刻机台的最大识别厚度，所述沟槽底部到所述第一标记层的厚度小于等于所述光刻机台的最大识别厚度。
8.如权利要求1至7任意一项所述的晶圆对准曝光方法，其特征在于，在平行于所述第一晶圆的截面上，所述沟槽包括呈方形环或矩形环间隔分布的四个子沟槽，所述子沟槽呈正方形、矩形或圆形中的一种。
9.如权利要求1至7任意一项所述的晶圆对准曝光方法，其特征在于，
制造工艺小于50nm时，至少形成12个所述沟槽，所述沟槽间隔分布在所述第一晶圆的周圈边缘区域；
制造工艺在50nm到1μm时，至少形成6个所述沟槽，所述沟槽间隔分布在所述第一晶圆的周圈边缘区域；
制造工艺大于1μm时，形成两个所述沟槽，两个所述沟槽分布在所述第一晶圆的一直径的两端。
10.如权利要求1至7任意一项所述的晶圆对准曝光方法，其特征在于，所述制作方法还包括：
在所述第一表面形成第二光阻层并对其曝光，所述光刻机台通过所述沟槽识别到所述第一标记层，实现所述第二光阻层曝光过程的对准；
以曝光后的第二光阻层为掩膜，刻蚀所述第一晶圆形成第二开孔；
形成填充层，所述填充层填充在所述沟槽和所述第二开孔中。
11.如权利要求10所述的晶圆对准曝光方法，其特征在于，
所述填充层包括第二标记层，所述第二标记层与所述第一标记层对准。
12.一种半导体器件，其特征在于，包括：
第一晶圆，其具有相对的第一表面和第二表面；靠近所述第二表面一侧形成有第一标记层；所述第一标记层包括至少一个子标记；沟槽，所述沟槽从所述第一表面贯穿部分厚度的所述第一晶圆；所述沟槽在所述第二表面的投影至少覆盖一个所述子标记在所述第二表面的投影。
13.如权利要求12所述的半导体器件，其特征在于，所述半导体器件还包括：
第二开孔，所述第二开孔从所述第一表面贯穿部分厚度的所述第一晶圆；
填充层，所述填充层填充在所述沟槽和所述第二开孔中。
14.如权利要求13所述的半导体器件，其特征在于，
所述填充层包括第二标记层，所述第二标记层与所述第一标记层对准。
15.如权利要求12所述的半导体器件，其特征在于，在平行于所述第一晶圆的截面上，相互垂直的X方向和Y方向构成四个象限，所述第一标记层包括呈矩形环间隔分布的四个子标记，一个所述象限内分布一个所述子标记。
16.如权利要求15所述的半导体器件，其特征在于，在平行于所述第一晶圆的截面上，所述沟槽包括呈矩形环间隔分布的四个子沟槽；每个象限中，所述子沟槽与所述子标记一一对应分布；至少有一个象限中的所述子沟槽在所述第二表面上的投影覆盖对应的所述子标记在所述第二表面上的投影。
17.如权利要求16所述的半导体器件，其特征在于，所述子沟槽呈正方形，所述四个子沟槽呈正方形环间隔分布，光刻机台在所述第一表面一侧曝光识别不到所述第一标记层时，爆光的位置偏差范围在±a以内；所述子标记在所述X方向和Y两方向上的最大宽度均为b；所述子沟槽的边长为a+b。
18.如权利要求12所述的半导体器件，其特征在于，所述第一晶圆的厚度大于光刻机台的最大识别厚度，所述沟槽底部到所述第一标记层的厚度小于等于所述光刻机台的最大识别厚度。
19.如权利要求12至18任意一项所述的半导体器件，其特征在于，
制造工艺小于50nm时，至少形成12个所述沟槽，所述沟槽间隔分布在所述第一晶圆的周圈边缘区域；
制造工艺在50nm到1μm时，至少形成6个所述沟槽，所述沟槽间隔分布在所述第一晶圆的周圈边缘区域；
制造工艺大于1μm时，形成两个所述沟槽，两个所述沟槽分布在所述第一晶圆的一直径的两端。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110977147.6A CN113707540B (zh) | 2021-08-24 | 2021-08-24 | 晶圆对准曝光方法及半导体器件 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110977147.6A CN113707540B (zh) | 2021-08-24 | 2021-08-24 | 晶圆对准曝光方法及半导体器件 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113707540A true CN113707540A (zh) | 2021-11-26 |
| CN113707540B CN113707540B (zh) | 2024-04-16 |
Family
ID=78668861
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110977147.6A Active CN113707540B (zh) | 2021-08-24 | 2021-08-24 | 晶圆对准曝光方法及半导体器件 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113707540B (zh) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114185244A (zh) * | 2022-02-15 | 2022-03-15 | 绍兴中芯集成电路制造股份有限公司 | 光罩组及晶圆标注方法 |
| CN115394636A (zh) * | 2022-10-26 | 2022-11-25 | 广州粤芯半导体技术有限公司 | 半导体光刻方法、系统、设备和计算机可读存储介质 |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000133570A (ja) * | 1998-10-26 | 2000-05-12 | Nikon Corp | 露光装置及び露光方法 |
| JP2002064055A (ja) * | 2000-06-08 | 2002-02-28 | Toshiba Corp | アライメント方法、重ね合わせ検査方法及びフォトマスク |
| CN102386322A (zh) * | 2010-08-25 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 提高对准精度的方法 |
| CN103869638A (zh) * | 2014-03-21 | 2014-06-18 | 武汉新芯集成电路制造有限公司 | 一种穿透晶圆的光刻对准方法 |
| JP2014192400A (ja) * | 2013-03-27 | 2014-10-06 | Nikon Corp | マーク形成方法、マーク検出方法、及びデバイス製造方法 |
| CN106684032A (zh) * | 2015-11-05 | 2017-05-17 | 中芯国际集成电路制造(北京)有限公司 | 互连结构的形成方法和曝光对准系统 |
| US20200294931A1 (en) * | 2017-12-28 | 2020-09-17 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
| CN111722468A (zh) * | 2019-03-22 | 2020-09-29 | 芯恩（青岛）集成电路有限公司 | 一种用于带凸起部晶圆曝光的掩膜板和方法 |
-
2021
- 2021-08-24 CN CN202110977147.6A patent/CN113707540B/zh active Active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2000133570A (ja) * | 1998-10-26 | 2000-05-12 | Nikon Corp | 露光装置及び露光方法 |
| JP2002064055A (ja) * | 2000-06-08 | 2002-02-28 | Toshiba Corp | アライメント方法、重ね合わせ検査方法及びフォトマスク |
| CN102386322A (zh) * | 2010-08-25 | 2012-03-21 | 中芯国际集成电路制造(上海)有限公司 | 提高对准精度的方法 |
| JP2014192400A (ja) * | 2013-03-27 | 2014-10-06 | Nikon Corp | マーク形成方法、マーク検出方法、及びデバイス製造方法 |
| CN103869638A (zh) * | 2014-03-21 | 2014-06-18 | 武汉新芯集成电路制造有限公司 | 一种穿透晶圆的光刻对准方法 |
| CN106684032A (zh) * | 2015-11-05 | 2017-05-17 | 中芯国际集成电路制造(北京)有限公司 | 互连结构的形成方法和曝光对准系统 |
| US20200294931A1 (en) * | 2017-12-28 | 2020-09-17 | Fuji Electric Co., Ltd. | Method of manufacturing semiconductor device |
| CN111722468A (zh) * | 2019-03-22 | 2020-09-29 | 芯恩（青岛）集成电路有限公司 | 一种用于带凸起部晶圆曝光的掩膜板和方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN114185244A (zh) * | 2022-02-15 | 2022-03-15 | 绍兴中芯集成电路制造股份有限公司 | 光罩组及晶圆标注方法 |
| CN115394636A (zh) * | 2022-10-26 | 2022-11-25 | 广州粤芯半导体技术有限公司 | 半导体光刻方法、系统、设备和计算机可读存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113707540B (zh) | 2024-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN113707540B (zh) | 晶圆对准曝光方法及半导体器件 | |
| US20130075938A1 (en) | Photolithography alignment mark, mask and semiconductor wafer containing the same mark | |
| US20060278956A1 (en) | Semiconductor wafer with non-rectangular shaped dice | |
| US4343878A (en) | System for providing photomask alignment keys in semiconductor integrated circuit processing | |
| US6878506B2 (en) | Method for manufacturing semiconductor device | |
| US6828071B2 (en) | Method of aligning a wafer and masks | |
| KR102555785B1 (ko) | 반도체 웨이퍼의 정렬 마킹 방법 및 정렬 마킹 부분을 갖는 반도체 패키지 | |
| CN117311108A (zh) | 套刻标记及其制备方法 | |
| CN105182681B (zh) | 一种掩模板及在同一硅片上加工多种深度结构的方法 | |
| CN104281010A (zh) | 形成方法和基板 | |
| CN103839769A (zh) | 形成图案的方法 | |
| US6724096B2 (en) | Die corner alignment structure | |
| US6288452B1 (en) | Semiconductor device including registration accuracy marks | |
| CN112530908B (zh) | 一种半导体器件的制备方法及半导体器件 | |
| JP2013149708A (ja) | 半導体装置の製造方法 | |
| KR100268313B1 (ko) | 반도체소자분리용마스크및이를이용한반도체소자의제조방법 | |
| CN109860153B (zh) | 集成电路器件、形成对准测量图形的方法以及光掩模 | |
| CN112510016A (zh) | 半导体器件及其制造方法 | |
| TW202422766A (zh) | 具有光學對準標記的板材 | |
| KR20020052464A (ko) | 반도체소자의 중첩정밀도 측정마크 | |
| KR100299520B1 (ko) | 반도체 소자의 레티클 및 이를 이용한 마스크 공정 | |
| KR100626742B1 (ko) | 반도체소자의 제조방법 | |
| KR20010061780A (ko) | 반도체 소자의 정렬키 형성방법 | |
| KR20020045743A (ko) | 반도체 소자의 웨이퍼 정렬용 마크 및 이를 이용한 웨이퍼정렬 방법 | |
| KR20070001441A (ko) | 레티클 및 그 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address | ||
| CP03 | Change of name, title or address |
Address after: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee after: Wuhan Xinxin Integrated Circuit Co.,Ltd. Country or region after: China Address before: 430205 No.18, Gaoxin 4th Road, Donghu Development Zone, Wuhan City, Hubei Province Patentee before: Wuhan Xinxin Semiconductor Manufacturing Co.,Ltd. Country or region before: China |