CN113704166B - 一种fpga运算设备和运算算力提升系统 - Google Patents
一种fpga运算设备和运算算力提升系统 Download PDFInfo
- Publication number
- CN113704166B CN113704166B CN202111264163.7A CN202111264163A CN113704166B CN 113704166 B CN113704166 B CN 113704166B CN 202111264163 A CN202111264163 A CN 202111264163A CN 113704166 B CN113704166 B CN 113704166B
- Authority
- CN
- China
- Prior art keywords
- switch
- fpga
- devices
- ports
- host
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004891 communication Methods 0.000 claims description 9
- 239000004744 fabric Substances 0.000 claims description 8
- 230000006870 function Effects 0.000 claims description 7
- 230000010354 integration Effects 0.000 claims description 5
- 238000004364 calculation method Methods 0.000 claims description 3
- 238000011144 upstream manufacturing Methods 0.000 claims 1
- 238000012545 processing Methods 0.000 abstract description 9
- 238000013341 scale-up Methods 0.000 abstract description 9
- 238000000034 method Methods 0.000 description 9
- 101100226898 Candida albicans (strain SC5314 / ATCC MYA-2876) FCA1 gene Proteins 0.000 description 6
- 238000010586 diagram Methods 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 230000007246 mechanism Effects 0.000 description 3
- 230000001133 acceleration Effects 0.000 description 2
- 230000005540 biological transmission Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- 101710176296 Switch 2 Proteins 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 238000004590 computer program Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 238000010801 machine learning Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/161—Computing infrastructure, e.g. computer clusters, blade chassis or hardware partitioning
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Software Systems (AREA)
- General Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Multi Processors (AREA)
Abstract
本申请涉及一种FPGA运算设备和运算算力提升系统。通过水平扩展和/或垂直扩展并行，透过scale‑up垂直增加FCA串接，增加系统支持的FPGA数量，使得单一系统运算能力最大化；透过scale‑out水平链接多个HOST主机系统，使得扩充系统更弹性，通过多个HOST系统来组成分布式集群系统来分散数据处理的风险并扩大处理能力。
Description
技术领域
本申请涉及数据运算技术领域，特别是涉及一种FPGA运算设备和运算算力提升系统。
背景技术
近年随着机器学习与大数据等领域越来越多使用 FPGA(现场可编程门阵列)来加速推论，而系统所支持的浮点运算之算力成为加速推论的关键因素。因此如何提升浮点运算算力已成为各家发展的方向。
发明内容
基于此，有必要针对上述技术问题，提供一种FPGA运算设备和运算算力提升系统。
一方面，提供一种FPGA运算设备，所述FPGA运算设备包括6个实现扩展功能的switch开关、4个FPGA、4个网络适配器，其中，第一switch开关、第二switch开关、第三switch开关、第四switch开关分别与4个网络适配器、4个FPGA一一对应设置，第一switch开关、第二switch开关、第三switch开关、第四switch开关均包括上行端口、非透明网桥端口、下行端口，第五switch开关、第六switch开关均包括4个下行端口和2个交换端口，第一switch开关、第二switch开关、第三switch开关、第四switch开关通过各自上行端口、非透明网桥端口、下行端口分别与主机设备中的根复合体设备、各自对应的1个网络适配器、各自对应的1个FPGA连接，第五switch开关、第六switch开关通过各自的4个下行端口分别与4个FPGA连接。
在其中一个实施例中，根复合体设备与switch开关间的通信、switch开关与FPGA间的通信、switch开关与网络适配器间的通信均通过PCIe总线实现。
在其中一个实施例中，每个FPGA包括至少3个PCIe终端设备，其中1个PCIe终端设备与所属FPGA对应的第一switch开关、第二switch开关、第三switch开关、第四switch开关中的1个连接，另外2个PCIe终端设备分别与第五switch开关、第六switch开关连接。
在其中一个实施例中，每个switch开关由支持Fabric port的开关芯片实现，芯片端口的功能通过对芯片程序的改写来配置。
在其中一个实施例中，FPGA采用Intel开发的Stratix 10 DX FPGA芯片，switch开关采用Broadcom所开发的PEX88000系列芯片或者Microchip开发的Switchtec PAX系列芯片。
另一方面，提供了一种运算算力提升系统，包括至少1个主机设备以及至少2个上述的FPGA运算设备。
在其中一个实施例中，所述运算算力提升系统包括1个主机设备和至少2个FPGA运算设备，其中1个FPGA运算设备中的第一switch开关、第二switch开关、第三switch开关、第四switch开关通过各自上行端口与主机设备中的根复合体设备连接，至少2个FPGA运算设备中的1个FPGA运算设备的第五switch开关或第六switch开关与另外1个FPGA运算设备的第五switch开关或第六switch开关互相通过各自上的2个交换端口连接，交换端口间通过PCIe总线通信。
在其中一个实施例中，所述运算算力提升系统包括N个主机设备和N个FPGA运算设备，N为大于等于2的正整数，其中主机设备与FPGA运算设备一一对应设置，每个FPGA运算设备中的第一switch开关、第二switch开关、第三switch开关、第四switch开关通过各自上行端口与对应主机设备中的根复合体设备连接，所述至少2个FPGA运算设备中的1个FPGA运算设备的网络适配器与另1个FPGA运算设备的网络适配器通过网络连接，以实现所述至少2个FPGA运算设备的互联互通。
在其中一个实施例中，所述运算算力提升系统除了包括N个FPGA预算设备以外，另外还包括至少1个FPGA运算设备，所述至少1个FPGA运算设备中的第五switch开关或第六switch开关与N个FPGA运算设备中的1个的第五switch开关或第六switch开关互相通过各自上的2个交换端口连接，交换端口间通过PCIe总线通信。
在其中一个实施例中，当主机设备存在预算任务时，与主机设备连接的FPGA运算设备中的FPGA将任务分拆成多个区块，并通过PCIe总线分配给其他FPGA，当其他FPGA运算完成后，将各自的运算结果回传给分配任务的FPGA作整合，并得到最终运算结果。
上述FPGA运算设备和运算算力提升系统，通过水平扩展和/或垂直扩展并行，透过scale-up垂直增加FCA串接，增加系统支持的FPGA数量，使得单一系统运算能力最大化；透过scale-out水平链接多个HOST主机系统，使得扩充系统更弹性，通过多个HOST系统来组成分布式集群系统来分散数据处理的风险并扩大处理能力，当单一系统之性能Scale-up达到提升极限时，就可以用scale-out来突破单系统硬件之限制。Scale out降低了系统延迟并克服scale-up性能瓶颈，尤其多个HOST系统可以允许多路运算处理器同时处理多样且复杂的运算问题，以最大限度地提高系统数据处理能力，更可以透过多HOST的备援机制增加系统的稳定性，更能够提升系统的可靠度与弹性。
附图说明
图1为一个实施例中FPGA运算设备的结构框图；
图2为一个实施例中FPGA运算设备垂直扩展示意图；
图3为一个实施例中FPGA运算设备水平扩展示意图；
图4为一个实施例中FPGA运算设备垂直+水平扩展示意图。
具体实施方式
为了使本申请的目的、技术方案及优点更加清楚明白，以下结合附图及实施例，对本申请进行进一步详细说明。应当理解，此处描述的具体实施例仅仅用以解释本申请，并不用于限定本申请。
在PCI Express标准规范中，非透明网桥可以独立两边的Host以及内存空间，而且透过机制来交换双方Host或子系统的状态和信息，当系统能够透过NTB去实现具有多个主机的系统，多主机技术允许从多台主机直接连接到网络，实现直接数据访问，从而降低延迟并克服性能瓶颈，尤其多处理器系统可以允许数个运算处理器同时处理庞大且复杂的运算问题，以最大限度地提高数据处理和传输速率，透过主机备援增加系统的稳定性，更能够提升系统的可靠度、弹性与负载平衡，这种水平方向的提升系统性能又称为scale-out。
另外一种提升系统性能的方式为增加系统中运算单元的数量，例如增加系统支持的运算单元数量(如GPU,FPGA)，这样可以直观地提升系统算力，这种垂直方向的提升性能，又称为scale-up。
本申请的FPGA运算设备(FPGA Computing Appliance，FCA)是一种可搭载四颗FPGA为运算单元的加速系统。
在一个实施例中，如图1所示，提供了一种FPGA运算设备，所述FPGA运算设备包括6个实现扩展功能的switch开关、4个FPGA、4个网络适配器，其中，第一switch开关、第二switch开关、第三switch开关、第四switch开关分别与4个网络适配器、4个FPGA一一对应设置，第一switch开关、第二switch开关、第三switch开关、第四switch开关均包括上行端口、非透明网桥端口、下行端口，第五switch开关、第六switch开关均包括4个下行端口和2个交换端口，第一switch开关、第二switch开关、第三switch开关、第四switch开关通过各自上行端口、非透明网桥端口、下行端口分别与主机设备中的根复合体设备、各自对应的1个网络适配器、各自对应的1个FPGA连接，第五switch开关、第六switch开关通过各自的4个下行端口分别与4个FPGA连接。
在其中一个实施例中，根复合体设备与switch开关间的通信、switch开关与FPGA间的通信、switch开关与网络适配器间的通信均通过PCIe总线实现。
在其中一个实施例中，每个FPGA包括至少3个PCIe终端设备，其中1个PCIe终端设备与所属FPGA对应的第一switch开关、第二switch开关、第三switch开关、第四switch开关中的1个连接，另外2个PCIe终端设备分别与第五switch开关、第六switch开关连接。
在其中一个实施例中，每个switch开关由支持Fabric port的开关芯片实现，芯片端口的功能通过对芯片程序的改写来配置。
在其中一个实施例中，FPGA采用Intel开发的Stratix 10 DX FPGA芯片，switch开关采用Broadcom所开发的PEX88000系列芯片或者Microchip开发的Switchtec PAX系列芯片。
具体的，Intel开发的Stratix 10 DX FPGA芯片每颗均有四组独立的x16 lanesPCIe endpoint（端点装置，终端设备）。每组独立的PCIe endpoint均可视为一组PCIedevice。这边会使用到其中三组x16 lanes PCIe endpoint去实现本申请所描述的架构。
Switch的部分为支持Fabric port的PCIe Switch，Fabric port主要功能为支持Switch与Switch之间互相传输，具有非阻塞、线性加速等特性的I/O共享功能和DMA（DirectMemory Access）直接存取内存，是计算器科学的一种内存访问技术，它允许硬件子系统可以独立直接地读写系统内存，而不需要中央处理器介入处理)。目前市面上有支持Fabric功能之PCIe Switch芯片有Broadcom所开发的PEX88000系列芯片与Microchip所开发的Switchtec PAX系列芯片，两者均可实现此发明之架构。
系统架构图中之NIC(Network Interface Card)，为网络适配器之缩写，是一块被设计用来允许计算机在网络上进行通讯的适配卡，适配卡上的芯片可将PCIe讯号转换成网络相关接口。并拥有独立的MAC地址，其属于OSI模型的第2层，它使得用户可以通过网络线缆或无线相互连接。
在一个实施例中，本申请提供一种浮点运算算力提升系统，包括1个主机设备以及至少2个FPGA运算设备。
具体的，FCA可以与其他FCA作连接，可以将系统支持FPGA的数量以倍数提升，进而达成增加浮点运算算力的提升，达成scale-up或者scale-out的目的。
在其中一个实施例中，浮点运算算力提升系统包括1个主机设备和至少2个FPGA运算设备，其中1个FPGA运算设备中的第一switch开关、第二switch开关、第三switch开关、第四switch开关通过各自上行端口与主机设备中的根复合体设备连接，至少2个FPGA运算设备中的1个FPGA运算设备的第五switch开关或第六switch开关与另外1个FPGA运算设备的第五switch开关或第六switch开关互相通过各自上的2个交换端口连接，交换端口间通过PCIe总线通信。
如图2所示，单张FCA 单元可以支持最多四组FPGA芯片运算单元，透过各组FCA的Switch5与Switch6之Fabric port与其它FCA作连接。Switch5与Switch6的四组下行端口(downstream port)与四组FPGA芯片之End point链接，使得HOST系统可以透过此连接关系进行PCIe设备列举。列举过程中HOST系统通过配置封包来获取下游设备的信息，进而将FPGA芯片列举，每组FPGA都为独立的运算单元，可以个别处理HOST的需求。当系统上的FPGA单元越多，所能提供的运算能力会越高，每组FCT单元支持四组FPGA单元，若系统串接的FCT达到N组，所能连结的FPGA为4N组，并且所提供的运算能力即会达到4N倍。以PCI-SIG协会所提出的PCIe总线的固件规范，PCIe总线可以包括高达256组PCIe end point，此规范将会限制Scaling-up的最大连结数目。
在其中一个实施例中，浮点运算算力提升系统包括N个主机设备和N个FPGA运算设备，N为大于等于2的正整数，其中主机设备与FPGA运算设备一一对应设置，每个FPGA运算设备中的第一switch开关、第二switch开关、第三switch开关、第四switch开关通过各自上行端口与对应主机设备中的根复合体设备连接，所述至少2个FPGA运算设备中的1个FPGA运算设备的网络适配器与另1个FPGA运算设备的网络适配器通过网络连接，以实现所述至少2个FPGA运算设备的互联互通。
具体的，如图3所示，透过因特网(Network)连结HOST1与HOST2的链结方法，由FCA上的Switch1,Switch2,Switch3,Switch4之NTB port连接至网络适配器(NIC)，透过网络适配器上的控制适配器读入尤其它网络设备传输的数据封包，经过适配器拆包后，并通过Switch上的PCIe链结传输至FPGA或是CPU；反之，也可以透过NIC将CPU或FPGA发送之数据打包后传输至其他网络设备，进而实现Multi-Host的架构，HOST1与HOST2都可对FCA unit1与FCA unit2上的FPGA运算芯片执行运算指令，进而达成横向扩展Scale-out之目的，突破单一HOST之性能限制。
在其中一个实施例中，浮点运算算力提升系统除了包括N个FPGA预算设备以外，另外还包括至少1个FPGA运算设备，所述至少1个FPGA运算设备中的第五switch开关或第六switch开关与N个FPGA运算设备中的1个的第五switch开关或第六switch开关互相通过各自上的2个交换端口连接，交换端口间通过PCIe总线通信。
如图4所示，在图3所示横向扩展Scale-out的基础上，增加垂直扩展横向扩展Scale-out，除了在HOST1通过PCIe Switch上的Fabric port去实现系统scale-up的目的，增加系统运算单元，提升系统运算能力。此外HOST1与HOST2也可以通过以太网络连接，实现多工运算的目的，让资源可以最大化。
在其中一个实施例中，当主机设备存在运算任务时，与主机设备连接的FPGA运算设备中的FPGA将任务分拆成多个区块，并通过PCIe总线分配给其他FPGA，当其他FPGA运算完成后，将各自的运算结果回传给分配任务的FPGA作整合，并得到最终运算结果。
具体的，如图4所示，当HOST1有运算的任务时，可以通过Switch1( FCA 1)下行端口去分配给FPGA1(FCA1)。而为了加快速度，FPGA1(FCA1)可以将任务分拆成多个区块，并通过Seitch5/Switch6(FCA1)去分配给其他FPGA(FCA1/FCA3)，当其他FPGA运算完成后，将结果回传给FPGA1(FCA1)作整合，进而得到运算的结果。此外HOST1与HOST2也可以通过网络去实现任务同步、任务指派与运算资源整合的目的，两者可以通过以太网进行连接，并将任务与数据分配给对方。
本申请扩展的方法为水平扩展与垂直扩展并行。透过scale-up增加FCA串接，增加系统支持的FPGA数量，使得单一系统运算能力最大化；透过scale-out链接多个HOST系统，使得扩充系统更弹性，通过多个HOST系统来组成分布式集群系统来分散数据处理的风险并扩大处理能力，当单一系统之性能Scale-up达到提升极限时，就可以用scale-out来突破单系统硬件之限制。Scale out降低了系统延迟并克服scale-up性能瓶颈，尤其多个HOST系统可以允许多路运算处理器同时处理多样且复杂的运算问题，以最大限度地提高系统数据处理能力，更可以透过多HOST的备援机制增加系统的稳定性，更能够提升系统的可靠度与弹性。
本领域普通技术人员可以理解实现上述实施例方法中的全部或部分流程，是可以通过计算机程序来指令相关的硬件来完成，所述的计算机程序可存储于一非易失性计算机可读取存储介质中，该计算机程序在执行时，可包括如上述各方法的实施例的流程。其中，本申请所提供的各实施例中所使用的对存储器、存储、数据库或其它介质的任何引用，均可包括非易失性和/或易失性存储器。非易失性存储器可包括只读存储器（ROM）、可编程ROM（PROM）、电可编程ROM（EPROM）、电可擦除可编程ROM（EEPROM）或闪存。易失性存储器可包括随机存取存储器（RAM）或者外部高速缓冲存储器。作为说明而非局限，RAM以多种形式可得，诸如静态RAM（SRAM）、动态RAM（DRAM）、同步DRAM（SDRAM）、双数据率SDRAM（DDRSDRAM）、增强型SDRAM（ESDRAM）、同步链路（Synchlink） DRAM（SLDRAM）、存储器总线（Rambus）直接RAM（RDRAM）、直接存储器总线动态RAM（DRDRAM）、以及存储器总线动态RAM（RDRAM）等。
以上实施例的各技术特征可以进行任意的组合，为使描述简洁，未对上述实施例中的各个技术特征所有可能的组合都进行描述，然而，只要这些技术特征的组合不存在矛盾，都应当认为是本说明书记载的范围。
以上所述实施例仅表达了本申请的几种实施方式，其描述较为具体和详细，但并不能因此而理解为对发明专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本申请构思的前提下，还可以做出若干变形和改进，这些都属于本申请的保护范围。因此，本申请专利的保护范围应以所附权利要求为准。
Claims (10)
1.一种FPGA运算设备，其特征在于，所述FPGA运算设备包括6个实现扩展功能的switch开关、4个FPGA、4个网络适配器，其中，第一switch开关、第二switch开关、第三switch开关、第四switch开关分别与4个网络适配器、4个FPGA一一对应设置，第一switch开关、第二switch开关、第三switch开关、第四switch开关均包括上行端口、非透明网桥端口、下行端口，第五switch开关、第六switch开关均包括4个下行端口和2个交换端口，第一switch开关、第二switch开关、第三switch开关、第四switch开关通过各自上行端口、非透明网桥端口、下行端口分别与主机设备中的根复合体设备、各自对应的1个网络适配器、各自对应的1个FPGA连接，第五switch开关、第六switch开关通过各自的4个下行端口分别与4个FPGA连接；
所述FPGA运算设备通过垂直扩展垂直增加FPGA运算设备串接，增加运算系统支持的FPGA数量，通过水平扩展水平链接多个主机设备，以弹性扩充运算系统。
2.一种根据权利要求1所述的FPGA运算设备，其特征在于，根复合体设备与switch开关间的通信、switch开关与FPGA间的通信、switch开关与网络适配器间的通信均通过PCIe总线实现。
3.一种根据权利要求1所述的FPGA运算设备，其特征在于，每个FPGA包括至少3个PCIe终端设备，其中1个PCIe终端设备与所属FPGA对应的第一switch开关、第二switch开关、第三switch开关、第四switch开关中的1个连接，另外2个PCIe终端设备分别与第五switch开关、第六switch开关连接。
4.一种根据权利要求1所述的FPGA运算设备，其特征在于，每个switch开关由支持Fabric port的开关芯片实现，芯片端口的功能通过对芯片程序的改写来配置。
5.一种根据权利要求4所述的FPGA运算设备，其特征在于，FPGA采用Intel开发的Stratix 10 DX FPGA芯片，switch开关采用Broadcom所开发的PEX88000系列芯片或者Microchip开发的Switchtec PAX系列芯片。
6.一种运算算力提升系统，包括至少1个主机设备以及至少2个如权利要求1所述的FPGA运算设备。
7.一种根据权利要求6所述的运算算力提升系统，其特征在于，所述运算算力提升系统包括1个主机设备和至少2个FPGA运算设备，其中1个FPGA运算设备中的第一switch开关、第二switch开关、第三switch开关、第四switch开关通过各自上行端口与主机设备中的根复合体设备连接，至少2个FPGA运算设备中的1个FPGA运算设备的第五switch开关或第六switch开关与另外1个FPGA运算设备的第五switch开关或第六switch开关互相通过各自上的2个交换端口连接，交换端口间通过PCIe总线通信。
8.一种根据权利要求6所述的运算算力提升系统，其特征在于，所述运算算力提升系统包括N个主机设备和N个FPGA运算设备，N为大于等于2的正整数，其中主机设备与FPGA运算设备一一对应设置，每个FPGA运算设备中的第一switch开关、第二switch开关、第三switch开关、第四switch开关通过各自上行端口与对应主机设备中的根复合体设备连接，所述至少2个FPGA运算设备中的1个FPGA运算设备的网络适配器与另1个FPGA运算设备的网络适配器通过网络连接，以实现所述至少2个FPGA运算设备的互联互通。
9.一种根据权利要求8所述的运算算力提升系统，其特征在于，所述运算算力提升系统除了包括N个FPGA预算设备以外，另外还包括至少1个FPGA运算设备，所述至少1个FPGA运算设备中的第五switch开关或第六switch开关与N个FPGA运算设备中的1个的第五switch开关或第六switch开关互相通过各自上的2个交换端口连接，交换端口间通过PCIe总线通信。
10.一种根据权利要求7-9任一项所述的运算算力提升系统，其特征在于，当主机设备存在预算任务时，与主机设备连接的FPGA运算设备中的FPGA将任务分拆成多个区块，并通过PCIe总线分配给其他FPGA，当其他FPGA运算完成后，将各自的运算结果回传给分配任务的FPGA作整合，并得到最终运算结果。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111264163.7A CN113704166B (zh) | 2021-10-28 | 2021-10-28 | 一种fpga运算设备和运算算力提升系统 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202111264163.7A CN113704166B (zh) | 2021-10-28 | 2021-10-28 | 一种fpga运算设备和运算算力提升系统 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113704166A CN113704166A (zh) | 2021-11-26 |
| CN113704166B true CN113704166B (zh) | 2022-02-18 |
Family
ID=78647314
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202111264163.7A Active CN113704166B (zh) | 2021-10-28 | 2021-10-28 | 一种fpga运算设备和运算算力提升系统 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113704166B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115994107B (zh) * | 2023-03-22 | 2023-07-14 | 苏州浪潮智能科技有限公司 | 存储设备的存取加速系统 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101537759B1 (ko) * | 2013-09-30 | 2015-07-22 | 국방과학연구소 | 지상무인체계 시뮬레이터 및 그 운용방법 |
| CN104657330A (zh) * | 2015-03-05 | 2015-05-27 | 浪潮电子信息产业股份有限公司 | 一种基于x86架构处理器和FPGA的高性能异构计算平台 |
| CN105490844A (zh) * | 2015-12-05 | 2016-04-13 | 中国航空工业集团公司洛阳电光设备研究所 | 一种PCIe端口重构方法 |
| EP3543870B1 (en) * | 2018-03-22 | 2022-04-13 | Tata Consultancy Services Limited | Exactly-once transaction semantics for fault tolerant fpga based transaction systems |
| CN108776649A (zh) * | 2018-06-11 | 2018-11-09 | 山东超越数控电子股份有限公司 | 一种基于cpu+fpga异构计算系统及其加速方法 |
| CN111984557A (zh) * | 2019-05-21 | 2020-11-24 | 阿里巴巴集团控股有限公司 | 数据处理方法、装置和系统 |
| CN210666610U (zh) * | 2019-12-06 | 2020-06-02 | 苏州浪潮智能科技有限公司 | 一种基于插卡结构的GPU box装置 |
| CN112527709B (zh) * | 2020-12-10 | 2023-05-26 | 苏州浪潮智能科技有限公司 | 一种PCIe扩展交换系统、方法及电子设备和存储介质 |
-
2021
- 2021-10-28 CN CN202111264163.7A patent/CN113704166B/zh active Active
Also Published As
| Publication number | Publication date |
|---|---|
| CN113704166A (zh) | 2021-11-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102074468B1 (ko) | 계산 작업을 처리하기 위한 컴퓨터 클러스터 장치 및 이를 작동시키기 위한 방법 | |
| CN104285218A (zh) | 一种扩展PCIe总线域的方法和装置 | |
| CN114546913B (zh) | 一种基于pcie接口的多主机之间数据高速交互的方法和装置 | |
| CN115994107B (zh) | 存储设备的存取加速系统 | |
| CN113704166B (zh) | 一种fpga运算设备和运算算力提升系统 | |
| RU2625558C2 (ru) | Архитектура накристального межсоединения | |
| US20170124018A1 (en) | Method and Device for Sharing PCIE I/O Device, and Interconnection System | |
| US10902549B2 (en) | Graphics processing system | |
| CN101639811A (zh) | 数据写入的方法、控制器和多控制器系统 | |
| CN106844263B (zh) | 一种基于可配置的多处理器计算机系统及实现方法 | |
| CN206807466U (zh) | 一种基于pcie非透明桥的高可用冗余加密终端 | |
| CN117493237B (zh) | 计算设备、服务器、数据处理方法和存储介质 | |
| US20080052431A1 (en) | Method and Apparatus for Enabling Virtual Channels Within A Peripheral Component Interconnect (PCI) Express Bus | |
| CN115934624B (zh) | 多主机远程直接内存访问网络管理的方法、设备及介质 | |
| CN114385534A (zh) | 一种数据处理的方法及装置 | |
| CN111917623A (zh) | 信息处理系统和平台 | |
| CN114428757B (zh) | 一种架构可重构的计算装置及其重构方法 | |
| US20200387396A1 (en) | Information processing apparatus and information processing system | |
| JP6928280B2 (ja) | 情報処理システム | |
| CN113392052A (zh) | 一种基于四路服务器的bios系统、方法及计算机可读存储介质 | |
| CN111158849A (zh) | 支持虚拟机共享io设备的多机计算装置及其io设备共享方法 | |
| WO2019203331A1 (ja) | 中継装置および情報処理システム | |
| JP5230667B2 (ja) | データ転送装置 | |
| JP6597925B1 (ja) | 情報処理システム | |
| US9239768B2 (en) | Distributed pin map memory |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |