JP6928280B2 - 情報処理システム - Google Patents
情報処理システム Download PDFInfo
- Publication number
- JP6928280B2 JP6928280B2 JP2019224093A JP2019224093A JP6928280B2 JP 6928280 B2 JP6928280 B2 JP 6928280B2 JP 2019224093 A JP2019224093 A JP 2019224093A JP 2019224093 A JP2019224093 A JP 2019224093A JP 6928280 B2 JP6928280 B2 JP 6928280B2
- Authority
- JP
- Japan
- Prior art keywords
- platform
- processor
- destination
- data
- platforms
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000010365 information processing Effects 0.000 title claims description 33
- 230000015654 memory Effects 0.000 claims description 48
- 238000004891 communication Methods 0.000 claims description 41
- 230000005540 biological transmission Effects 0.000 claims description 32
- 230000002093 peripheral effect Effects 0.000 claims description 5
- 238000012546 transfer Methods 0.000 description 35
- 238000000034 method Methods 0.000 description 19
- 238000012545 processing Methods 0.000 description 18
- 230000006870 function Effects 0.000 description 9
- 238000010586 diagram Methods 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 2
- 230000005641 tunneling Effects 0.000 description 2
- 230000003936 working memory Effects 0.000 description 2
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 230000003111 delayed effect Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000012423 maintenance Methods 0.000 description 1
- 230000007257 malfunction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/14—Handling requests for interconnection or transfer
- G06F13/16—Handling requests for interconnection or transfer for access to memory bus
- G06F13/1668—Details of memory controller
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F13/38—Information transfer, e.g. on bus
- G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
- G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
- G06F2213/0026—PCI express
Description
例えば、PCをベースにしたAI推論処理・画像処理などの負荷が高い演算を実行するために、PCのデバイスとして利用可能なGPUやFPGAといったプロセッサ(演算プロセッサ)を用いることが考えられる。なお、PCはPersonal Computerの略称であり、AIはArtificial Intelligenceの略称である。GPUはGraphics Processing Unitの略称であり、FPGAはField Programmable Gate Arrayの略称である。
図4は実施形態の一例としての情報処理システム1における複数のプラットフォームの接続構成を模式的に示す図である。
プラットフォーム2−1はプロセッサ21−1を備える。同様に、プラットフォーム2−2〜2−8はプロセッサ21−2〜21−8をそれぞれ備える。
上述の如く構成された実施形態の一例としての情報処理システム1におけるPCIeブリッジコントローラ3を介したプロセッサ21間のデータ転送方法を、図10を用いて説明する。
このように、実施形態の一例としての情報処理システム1においては、PCIeブリッジコントローラ3において、当該PCIeブリッジコントローラ3内のEP間でデータ転送を媒介する。これにより、PCIeブリッジコントローラ3に接続された複数のRC(プロセッサ21)間でのデータ転送を実現することができる。
そして、開示の技術は上述した実施形態に限定されるものではなく、本実施形態の趣旨を逸脱しない範囲で種々変形して実施することができる。本実施形態の各構成および各処理は、必要に応じて取捨選択することができ、あるいは適宜組み合わせてもよい。
以上の実施形態に関し、さらに以下の付記を開示する。
複数のプロセッサのそれぞれと通信可能に接続され、PCIe(Peripheral Component Interconnect Express)バスを用いて、前記複数のプロセッサ間の通信を中継する中継装置であって、
複数のエンドポイントを備え、
前記複数のプロセッサのうちルートコンプレックスとして動作する第1のプロセッサから、前記複数のエンドポイントのうち第1のエンドポイントを介して受信したデータを、前記複数のエンドポイントのうち第2のエンドポイントを介して、前記複数のプロセッサのうちルートコンプレックスとして動作する第2のプロセッサに送信する
ことを特徴とする、中継装置。
前記複数のエンドポイントのそれぞれに対応する複数の中継記憶装置を備え、
送信元である前記第1のエンドポイントに対応して備えられた前記中継記憶装置において、前記複数のエンドポイント毎に形成された記憶領域のうち、送信先である第2のエンドポイントに対して設けられた第1の記憶領域にデータが格納されると、当該データを、送信先である前記第2のエンドポイントに対応して備えられた前記中継記憶装置の送信先である第2のエンドポイントに対して設けられた第1の記憶領域にデータを格納することで、複数のエンドポイント間のデータ転送を行なう
ことを特徴とする、付記1記載の中継装置。
複数のプロセッサと、
前記複数のプロセッサのそれぞれと通信可能に接続され、PCIe(Peripheral Component Interconnect Express)バスを用いて、前記複数のプロセッサ間の通信を中継する中継装置とを備え、
前記中継装置が、
複数のエンドポイントを備え、
前記複数のプロセッサのうちルートコンプレックスとして動作する第1のプロセッサから、前記複数のエンドポイントのうち第1のエンドポイントを介して受信したデータを、前記複数のエンドポイントのうち第2のエンドポイントを介して、前記複数のプロセッサのうちルートコンプレックスとして動作する第2のプロセッサに送信する
ことを特徴とする、情報処理システム。
前記中継装置が、
前記複数のエンドポイントのそれぞれに対応する複数の中継記憶装置を備え、
送信元である前記第1のエンドポイントに対応して備えられた前記中継記憶装置において、前記複数のエンドポイント毎に形成された記憶領域のうち、送信先である第2のエンドポイントに対して設けられた第1の記憶領域にデータが格納されると、当該データを、送信先である前記第2のエンドポイントに対応して備えられた前記中継記憶装置の送信先である第2のエンドポイントに対して設けられた第1の記憶領域にデータを格納することで、複数のエンドポイント間のデータ転送を行なう
ことを特徴とする、付記3記載の情報処理システム。
2−1〜2−8,2 プラットフォーム
3 PCIeブリッジコントローラ
21−1〜21−8,21 プロセッサ
22 メモリ
221 通信バッファ
23 ストレージ
31 CPU
32 メモリ
33 インターコネクト
34−1〜34−8,34 スロット
35 レジスタ
Claims (2)
- 複数のプラットフォームと、
複数のエンドポイントを有し、前記複数のプラットフォームのそれぞれと通信可能に接続され、PCIe(Peripheral Component Interconnect Express)バスを用いて、前記複数のプラットフォーム間の通信を中継する中継装置と、を備え、
前記複数のプラットフォームのうち、ルートコンプレックスとして動作する送信元のプラットフォームは、前記複数のエンドポイントのうち、当該送信元のプラットフォームと接続された送信元のエンドポイントに、送信データを送信し、
前記送信元のエンドポイントは、前記複数のエンドポイントのうち、送信先のプラットフォームに接続された送信先のエンドポイントに、前記送信データをトンネリングさせて、当該送信先のプラットフォームに対応する通信バッファに格納し、
前記複数のプラットフォームのうち、ルートコンプレックスとして動作する前記送信先のプラットフォームは、前記送信先のエンドポイントの前記通信バッファに格納された前記送信データを読み出し、
前記複数のプラットフォームの各々は、前記複数のエンドポイントのそれぞれに対応付けられた記憶領域を含む物理メモリを備え、
前記物理メモリの前記記憶領域には、前記送信データの送信先を示す情報が格納されている、
情報処理システム。 - 前記送信元のプラットフォームは、自身の前記物理メモリの前記記憶領域のうち、前記送信先のエンドポイントに対応付けられた前記記憶領域に前記送信データを格納し、
前記中継装置は、前記送信元のプラットフォームから、前記送信元のプラットフォームと接続された前記送信元のエンドポイントを介して受信した前記送信データを、前記送信先を示す情報に基づいて、前記複数のエンドポイントのうち前記記憶領域に対応付けられた前記送信先のエンドポイントを介して、前記送信先のプラットフォームに送信する、
請求項1に記載の情報処理システム。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2018079597 | 2018-04-18 | ||
JP2018079597 | 2018-04-18 | ||
JP2019038927A JP6635209B2 (ja) | 2018-04-18 | 2019-03-04 | 情報処理システム |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019038927A Division JP6635209B2 (ja) | 2018-04-18 | 2019-03-04 | 情報処理システム |
Publications (3)
Publication Number | Publication Date |
---|---|
JP2020053089A JP2020053089A (ja) | 2020-04-02 |
JP2020053089A5 JP2020053089A5 (ja) | 2020-05-14 |
JP6928280B2 true JP6928280B2 (ja) | 2021-09-01 |
Family
ID=68389358
Family Applications (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019038927A Active JP6635209B2 (ja) | 2018-04-18 | 2019-03-04 | 情報処理システム |
JP2019224093A Active JP6928280B2 (ja) | 2018-04-18 | 2019-12-11 | 情報処理システム |
Family Applications Before (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019038927A Active JP6635209B2 (ja) | 2018-04-18 | 2019-03-04 | 情報処理システム |
Country Status (3)
Country | Link |
---|---|
US (1) | US10795851B2 (ja) |
JP (2) | JP6635209B2 (ja) |
CN (1) | CN110622144B (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7174281B2 (ja) * | 2021-02-17 | 2022-11-17 | 富士通クライアントコンピューティング株式会社 | 情報処理装置、情報処理システムおよびプログラム |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005301714A (ja) * | 2004-04-13 | 2005-10-27 | Nec Electronics Corp | マルチcpuシステム、そのデータ転送方法、及びそのプログラム |
JP2009110032A (ja) * | 2006-01-16 | 2009-05-21 | Sony Computer Entertainment Inc | ブリッジ、情報処理装置、情報処理システムおよびグローバルアドレス管理方法 |
JP4998469B2 (ja) * | 2006-08-09 | 2012-08-15 | 日本電気株式会社 | インターコネクション用スイッチおよびシステム |
JP5084197B2 (ja) | 2006-08-10 | 2012-11-28 | 株式会社ソニー・コンピュータエンタテインメント | プロセッサノードシステムおよびプロセッサノードクラスタシステム |
US8373709B2 (en) | 2008-10-03 | 2013-02-12 | Ati Technologies Ulc | Multi-processor architecture and method |
US8732349B2 (en) * | 2009-11-18 | 2014-05-20 | Fusion-Io, Inc. | Assignment of resources in an input/output (I/O) virtualization system |
JP2012163995A (ja) * | 2011-02-03 | 2012-08-30 | Nec Corp | 情報処理装置 |
JP2013196593A (ja) * | 2012-03-22 | 2013-09-30 | Ricoh Co Ltd | データ処理装置、データ処理方法及びプログラム |
JP2014016749A (ja) * | 2012-07-06 | 2014-01-30 | Ricoh Co Ltd | スイッチ装置およびシステム |
US9424224B2 (en) * | 2013-06-18 | 2016-08-23 | Avago Technologies General Ip (Singapore) Pte. Ltd. | PCIe tunneling through SAS |
US9135200B2 (en) * | 2013-06-28 | 2015-09-15 | Futurewei Technologies, Inc. | System and method for extended peripheral component interconnect express fabrics |
KR102147629B1 (ko) * | 2013-11-18 | 2020-08-27 | 삼성전자 주식회사 | 플렉시블 서버 시스템 |
US20150261709A1 (en) * | 2014-03-14 | 2015-09-17 | Emilio Billi | Peripheral component interconnect express (pcie) distributed non- transparent bridging designed for scalability,networking and io sharing enabling the creation of complex architectures. |
US9003090B1 (en) * | 2014-03-25 | 2015-04-07 | DSSD, Inc. | PCI express fabric routing for a fully-connected mesh topology |
WO2015162777A1 (ja) * | 2014-04-25 | 2015-10-29 | 株式会社日立製作所 | 計算機システム及び接続構成制御方法 |
JPWO2015194534A1 (ja) * | 2014-06-17 | 2017-04-20 | 日本電気株式会社 | スイッチ装置とコンピュータシステムと方法並びにプログラム |
US9817787B2 (en) * | 2015-03-26 | 2017-11-14 | Intel Corporation | Method, apparatus and system for encapsulating information in a communication |
CN105721357B (zh) * | 2016-01-13 | 2019-09-03 | 华为技术有限公司 | 交换设备、外围部件互连高速系统及其初始化方法 |
-
2019
- 2019-03-04 JP JP2019038927A patent/JP6635209B2/ja active Active
- 2019-04-18 CN CN201980001268.8A patent/CN110622144B/zh active Active
- 2019-08-01 US US16/529,269 patent/US10795851B2/en active Active
- 2019-12-11 JP JP2019224093A patent/JP6928280B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP6635209B2 (ja) | 2020-01-22 |
US20190354504A1 (en) | 2019-11-21 |
JP2020053089A (ja) | 2020-04-02 |
CN110622144B (zh) | 2023-05-05 |
JP2019192217A (ja) | 2019-10-31 |
CN110622144A (zh) | 2019-12-27 |
US10795851B2 (en) | 2020-10-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11960429B2 (en) | Many-to-many PCIE switch | |
EP3042297B1 (en) | Universal pci express port | |
US8904079B2 (en) | Tunneling platform management messages through inter-processor interconnects | |
JP5315209B2 (ja) | 冗長構成を生成するための周辺機器相互接続入出力仮想化デバイスの使用 | |
US8838867B2 (en) | Software-based virtual PCI system | |
US8225005B2 (en) | Use of peripheral component interconnect input/output virtualization devices to create high-speed, low-latency interconnect | |
WO2007090754A1 (en) | Method, apparatus, and computer usable program code for migrating virtual adapters from source physical adapters to destination physical adapters | |
US20120054393A1 (en) | Computer system, i/o device control method, and i/o drawer | |
US11403250B2 (en) | Operation accelerator, switch, task scheduling method, and processing system | |
EP2515241B1 (en) | Unified system area network and switch | |
JP6928280B2 (ja) | 情報処理システム | |
JP2009282917A (ja) | サーバ間通信機構及びコンピュータシステム | |
US20200358637A1 (en) | Information processing system, and platform | |
WO2019203331A1 (ja) | 中継装置および情報処理システム | |
US20170344511A1 (en) | Apparatus assigning controller and data sharing method | |
GB2586957A (en) | Repeating device and information processing system | |
CN112867998B (zh) | 运算加速器、交换器、任务调度方法及处理系统 | |
JP2020135868A (ja) | 情報処理システム |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20200304 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200331 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210317 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210323 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210507 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20210706 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20210719 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6928280 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |