CN111917623A - 信息处理系统和平台 - Google Patents

信息处理系统和平台 Download PDF

Info

Publication number
CN111917623A
CN111917623A CN202010271741.9A CN202010271741A CN111917623A CN 111917623 A CN111917623 A CN 111917623A CN 202010271741 A CN202010271741 A CN 202010271741A CN 111917623 A CN111917623 A CN 111917623A
Authority
CN
China
Prior art keywords
platform
access
storage unit
access request
driver
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
CN202010271741.9A
Other languages
English (en)
Inventor
中山雄二
木村真敏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Client Computing Ltd
Original Assignee
Fujitsu Client Computing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Client Computing Ltd filed Critical Fujitsu Client Computing Ltd
Publication of CN111917623A publication Critical patent/CN111917623A/zh
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
    • G06F15/163—Interprocessor communication
    • G06F15/167—Interprocessor communication using a common memory, e.g. mailbox
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/10—Program control for peripheral devices
    • G06F13/102—Program control for peripheral devices where the programme performs an interfacing function, e.g. device driver
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/40—Bus networks
    • H04L12/40006—Architecture of a communication node
    • H04L12/40013—Details regarding a bus controller
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4604—LAN interconnection over a backbone network, e.g. Internet, Frame Relay
    • H04L12/462—LAN interconnection over a bridge based backbone
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/01—Protocols
    • H04L67/10—Protocols in which an application is distributed across nodes in the network
    • H04L67/1097—Protocols in which an application is distributed across nodes in the network for distributed storage of data in networks, e.g. transport arrangements for network file system [NFS], storage area networks [SAN] or network attached storage [NAS]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L67/00—Network arrangements or protocols for supporting network services or applications
    • H04L67/50—Network services
    • H04L67/60—Scheduling or organising the servicing of application requests, e.g. requests for application data transmissions using the analysis and optimisation of the required network resources
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0026—PCI express
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L12/00—Data switching networks
    • H04L12/28—Data switching networks characterised by path configuration, e.g. LAN [Local Area Networks] or WAN [Wide Area Networks]
    • H04L12/46—Interconnection of networks
    • H04L12/4641—Virtual LANs, VLANs, e.g. virtual private networks [VPN]

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computer Security & Cryptography (AREA)
  • Software Systems (AREA)
  • Small-Scale Networks (AREA)
  • Information Transfer Systems (AREA)

Abstract

提供信息处理系统和平台。本发明的第1方式的信息处理系统具有：中继装置，其具有扩展总线；以及多个平台，它们经由扩展总线相互连接。访问源的平台具有：第1桥接驱动器，其能够经由扩展总线与访问目的地的平台进行通信；第1虚拟LAN驱动器，其将访问目的地的平台识别为虚拟LAN上的平台，生成针对访问目的地的平台所具备的存储部的第1访问请求，经由第1桥接驱动器将第1访问请求发送到访问目的地的平台；以及第1块设备驱动器，其将存储部识别为与访问源的平台连接的存储部，生成针对该存储部的第2访问请求，经由第1桥接驱动器将第2访问请求发送到访问目的地的平台。

Description

信息处理系统和平台
技术领域
本发明的实施方式涉及信息处理系统和平台。
背景技术
存在具有中继装置以及多个平台的信息处理系统，所述中继装置具有PCIe等扩展总线，所述多个平台经由扩展总线相互连接(例如，参照日本特开2018-5659号公报)
但是，在信息处理系统中，开发了将多个平台中的任意一个平台(以下，称作访问目的地的平台)所具备的存储部在其他平台(以下，称作访问源的平台)中共用的技术。
这时，访问源的平台将访问目的地的平台识别为虚拟LAN上的平台，生成针对访问目的地的平台所具备的存储部的访问请求，将该所生成的访问请求经由中继装置发送到访问目的地的平台。此外，访问目的地的平台将访问源的平台识别为虚拟LAN上的平台，经由中继装置从访问源的平台接收访问请求，依照该访问请求访问存储部。
但是，当访问源的平台和访问目的地的平台将彼此识别为虚拟LAN上的平台、接收到访问请求时，需要将该访问请求转换为依照虚拟LAN的通信标准的访问请求的处理等，针对访问目的地的平台所具备的存储部的访问的开销(overhead)增大。
发明内容
本发明的目的在于至少解决上述的问题。
本发明的第1方式的信息处理系统具有：中继装置，其具有扩展总线；以及多个平台，它们经由扩展总线相互连接。访问源的平台具有：第1桥接驱动器，其能够经由扩展总线与访问目的地的平台进行通信；第1虚拟LAN驱动器，其将访问目的地的平台识别为虚拟LAN上的平台，生成针对访问目的地的平台所具备的存储部的第1访问请求，经由第1桥接驱动器将第1访问请求发送到访问目的地的平台；以及第1块设备驱动器，其将存储部识别为与访问源的平台连接的存储部，生成针对该存储部的第2访问请求，经由第1桥接驱动器将第2访问请求发送到访问目的地的平台。访问目的地的平台具有：第2桥接驱动器，其能够经由扩展总线与访问源的平台进行通信，判别从访问源的平台接收的针对存储部的访问请求是第1访问请求、还是第2访问请求；第2虚拟LAN驱动器，其将访问源的平台识别为虚拟LAN上的平台，经由第2桥接驱动器从访问源的平台接收第1访问请求；以及第2块设备驱动器，其将存储部识别为与访问源的平台连接的存储部，经由第2桥接驱动器接收第2访问请求，根据第2访问请求访问存储部。
本发明的第2方式的平台具有：桥接驱动器，其能够经由中继装置所具有的扩展总线与访问目的地的平台进行通信；虚拟LAN驱动器，其将访问目的地的平台识别为虚拟LAN上的平台，生成针对访问目的地的平台所具备的存储部的第1访问请求，经由桥接驱动器将第1访问请求发送到访问目的地的平台；以及块设备驱动器，其将存储部识别为与自身连接的存储部，生成针对该存储部的第2访问请求，经由桥接驱动器将第2访问请求发送到访问目的地的平台。
本发明的第3方式的平台具有：存储部；桥接驱动器，其能够经由中继装置所具备的扩展总线与访问源的平台进行通信，判别从访问源的平台接收的针对存储部的访问请求是将访问源的平台识别为虚拟LAN上的平台而发送的第1访问请求、还是将存储部识别为与访问源的平台连接的存储部而发送的第2访问请求；虚拟LAN驱动器，其将访问源的平台识别为虚拟LAN上的平台，接收由桥接驱动器判别为第1访问请求的访问请求；块设备驱动器，其将存储部识别为与访问源的平台连接的存储部，接收由桥接驱动器判别为第2访问请求的访问请求，根据该访问请求访问存储部。
使用附图，根据以下的发明的详细说明可知以上所叙述的内容、本发明的其他目的、特征、优点。
附图说明
图1是示出本实施方式的信息处理系统的整体结构的一例的图。
图2是示出本实施方式的信息处理系统的硬件结构的一例的图。
图3是示出本实施方式的信息处理系统的平台的软件结构的一例的图。
图4是用于说明本实施方式的信息处理系统中的平台之间的通信处理的一例的图。
图5是例示从本实施方式的信息处理系统中的任意的平台观察的其他平台的样子的图。
图6是例示从本实施方式的信息处理系统中的任意的平台观察的其他平台的样子的图。
图7是用于说明针对本实施方式的信息处理系统中的其他平台的存储部的访问方法的一例的图。
图8是示出本实施方式的信息处理系统的平台所具有的驱动器的特征性结构的一例的框图。
图9是示出本实施方式的平台中的驱动器的初始化处理的流程的一例的时序图。
图10是示出本实施方式的平台与其他平台的通信的中断处理的流程的一例的时序图。
图11是示出本实施方式的平台与其他平台的通信的重新开始处理的流程的一例的时序图。
图12是示出本实施方式的平台中的通信的结束处理的流程的一例的时序图。
具体实施方式
以下，使用附图，对本实施方式的信息处理系统和平台的一例进行说明。
图1是示出本实施方式的信息处理系统的整体结构的一例的图。如图1所示，本实施方式的信息处理系统1具有多个平台2-1～2-8和中继装置3。多个平台2-1～2-8分别与中继装置3连接。
在以下的说明中，在无需区分多个平台2-1～2-8而表示任意的平台的情况下，记作平台2。此外，这里，对信息处理系统1具有8个平台2-1～2-8的例子进行说明，但只要具有多个平台2即可，不限于此。
平台2-1～2-8是执行作为信息处理系统1的控制部和GUI(Graphical UserInterface：图形用户界面)发挥功能的主机PC(Personal Computer：个人计算机)、AI(Artificial Intelligence：人工智能)推理处理、图像处理等的运算部。
具体而言，平台2-1～2-8具有SOC(System On a Chip：片上系统)21-1～21-8。在以下的说明中，在无需区分SOC 21-1～21-8而表示任意的SOC的情况下，记作SOC 21。SOC21-1～21-8可以分别由不同的制造商(供货商)提供，也可以由相同的制造商提供。
例如，假设SOC 21-1由A社提供，SOC 21-2由B社提供，SOC 21-3由C社提供，SOC21-4由D社提供，SOC 21-5由E社提供，SOC 21-6由F社提供，SOC 21-7由G社提供，SOC 21-8由H社提供。
此外，可以在搭载于中继装置3的各EP(End Point，终端点)上分别连接不同的平台2，也可以在各EP上连接一个平台2，平台2侧使用多个RC(Root Complex：根复合体)与中继装置3进行通信。
接着，使用图2，对本实施方式的信息处理系统1的硬件结构的一例进行说明。图2是示出本实施方式的信息处理系统的硬件结构的一例的图。在以下的说明中，对平台2-1作为主机PC发挥功能、平台2-2～2-8作为运算部发挥功能的例子进行说明。
首先，对作为主机PC发挥功能的平台2-1的硬件结构进行说明。
如图2所示，平台2-1具有SOC 21-1和存储部202。
存储部202是HDD(Hard Disk Drive：硬盘驱动器)、SSD(Solid State Drive：固态驱动器)、SCM(Storage Class Memory：存储级存储器)等存储装置，存储各种数据。
SOC 21-1是搭载处理器、ROM(Read Only Memory：只读存储器)、RAM(RandomAccess Memory：随机存取存储器)等的芯片。ROM存储各种软件程序、该软件程序用的数据。ROM中所存储的软件程序由处理器31写入并执行。RAM作为处理器执行存储在ROM中的软件程序时的作业区域发挥功能。
处理器是CPU(Central Processing Unit：中央处理装置)、MPU(MicroProcessing Unit：微处理单元)、DSP(Digital Signal Processor：数字信号处理器)、ASIC(Application Specific Integrated Circuit：专用集成电路)、PLD(Programmable LogicDevice：可编程逻辑设备)、FPGA(Field Programmable Gate Array：现场可编程门阵列)等处理器，对平台2-1整体进行控制。处理器可以为多核处理器，也可以为2个以上的处理器的组合。
接着，对作为运算部发挥功能的平台2-2～2-8的硬件结构进行说明。
如图2所示，平台2-2具有SOC 21-2。SOC 21-2是搭载处理器、ROM、RAM等的芯片。ROM存储各种软件程序、该软件程序用的数据。ROM中所存储的软件程序由处理器31写入并执行。RAM作为处理器执行ROM中所存储的软件程序时的作业区域发挥功能。
处理器是CPU、MPU、DSP、ASIC、PLD、FPGA等处理器，对平台2-2整体进行控制。处理器可以为多核处理器，也可以为2个以上的处理器的组合。例如，处理器也可以为CPU和GPU的组合。
这里，对平台2-2的硬件结构进行了说明，但是，作为运算部发挥功能的其他平台2-3～2-8也具有与平台2-2相同的硬件结构。
接着，对中继装置3的硬件结构进行说明。
如图2所示，中继装置3例如是在1个芯片内具有多个EP的中继装置。如图2所示，中继装置3具有桥接控制器301、存储器空间302、内部总线303和多个槽305-1～305-8。如图2所示，桥接控制器301、存储器空间302和多个槽305-1～305-8经由作为PCIe等的扩展总线的内部总线303相互连接成能够进行通信。
在槽305-1～305-8中分别存在与构成为满足PCIe的标准的设备连接的槽。在本实施方式中，槽305-1～305-8与平台2-1～2-8连接。在以下的说明中，在无需区分槽305-1～305-8而表示任意的槽的情况下，记作槽305。多个平台2与槽305连接，由此，该多个平台2经由内部总线303相互连接。
此外，可以对一个槽305连接一个平台2，但是，能够通过对一个平台2分配多个槽305，使该平台2能够进行使用宽的通信频带的通信。
存储器空间302例如是包含ROM和RAM的存储器。在存储器空间302的ROM中存储与和槽305连接的多个平台2之间的通信控制相关的软件程序等各种软件程序、该软件程序用的数据。ROM中存储的软件程序由桥接控制器301读入并执行。存储器空间302的RAM作为执行在存储器空间302的ROM中存储的软件程序时的作业区域发挥功能。
此外，在平台2中，与各槽305对应地在存储器空间302等中设置有地址空间。中继装置3根据按照每个槽305而设置的地址，进行平台2之间的数据传输。
桥接控制器301包含CPU、MPU、DSP、ASIC、PLD、FPGA等处理器，该处理器对经由槽305的平台2之间的通信进行控制。桥接控制器301也可以包含多个处理器的组合。而且，桥接控制器301通过执行存储器空间302中所存储的软件程序，实现与槽305连接的平台2之间的通信。
接着，使用图3，对本实施方式的信息处理系统1的平台2的软件结构的一例进行说明。图3是示出本实施方式的信息处理系统的平台的软件结构的一例的图。
平台2-1例如将Windows(注册商标)作为OS(Operating System：操作系统)，在该OS上执行各种软件程序。平台2-2、2-3例如将Linux(注册商标)作为OS，在该OS上执行各种软件程序。
在平台2中设置有包含桥接驱动器311的驱动器300，经由该驱动器300与中继装置3及其他平台2之间进行通信。如上所述，各平台2具有SOC 21。而且，该SOC21所具有的处理器通过执行该SOC 21的ROM中所存储的OS、各种程序、驱动器300等，实现平台2所具有的各种功能。
接着，使用图4，对与中继装置3连接的平台2-1、2-2之间的通信处理的一例进行说明。图4是用于说明本实施方式的信息处理系统中的平台之间的通信处理的一例的图。这里，对平台2-1的SOC 21-1与平台2-2的SOC 21-2之间的通信处理的一例进行说明，但是，其他平台2的SOC 21之间也同样地进行通信。
发送源的平台2-1将在SOC 21-1中生成的数据在软件、处理(transaction)层、数据链路层和物理层(PHY)中依次传输，并在物理层中传输到中继装置3的物理层。
中继装置3将从发送源的平台2-1传输来的数据在物理层、数据链路层和处理层中依次传输，然后，通过隧道(tunneling)传输到与发送目的地的平台2-2对应的EP。即，在中继装置3中，通过在EP之间使数据进行隧道传输，从一个SOC 21-1向其他SOC 21-2传输数据。
从中继装置3向发送目的地的平台2-2传输来的数据依次传输到物理层(PHY)、数据链路层、处理层和软件，然后，传输到发送目的地的平台2-2的SOC 21-2。在本实施方式的信息处理系统1中，平台2之间的通信在产生了PCIe的事务(transaction)时逻辑地实现。
在来自多个平台2的数据的传输不集中于与中继装置3所具有的多个槽305中的1个槽连接的平台2的情况下，还能够在不同的任意的多组平台2之间并行地执行数据的传输。
例如，在平台2-2的SOC 21-2以及平台2-3的SOC 21-3与平台2-1的SOC 21-1通信的情况下，中继装置3串行地处理基于平台2-2的SOC 21-2和平台2-3的SOC 21-3的通信。
另一方面，在不同的平台2的SOC 21彼此进行通信并且通信不集中于特定的平台2的SOC 21中的情况下，中继装置3还能够对平台2之间的通信并行地进行处理。
接着，使用图5和图6，对从某个平台2的SOC 21观察的其他平台2的SOC 21的样子进行说明。图5和图6是例示从本实施方式的信息处理系统中的任意的平台观察的其他平台的样子的图。
在各平台2的SOC 21之间在进行通信的状态下，从各SOC 21执行的OS(例如，Windows(注册商标)的设备管理器)仅能观察到中继装置3，因此，无需对连接目的地的其他平台2的SOC 21直接进行管理。即，中继装置3的设备驱动器对与中继装置3的目的地连接的平台2的SOC 21进行管理。
因此，无需准备用于使发送源、发送目的地各自的平台2的SOC 21进行工作的设备驱动器，仅通过利用中继装置3的设备驱动器对中继装置3进行通信处理，就能够实现平台2之间的通信。
接着，使用图7，说明从访问源的平台2经由中继装置3对其他平台2的存储部202进行访问的方法。图7是用于说明针对本实施方式的信息处理系统中的其他平台的存储部的访问方法的一例的图。
在该图7所示的例子中，对由与槽#4连接的平台2-5来访问与槽#0连接的平台2-1的存储部202的情况进行说明。
访问源的平台2-5对定义到平台2-5的SOC 21-5的地址空间35中的、与访问目的地的平台2-1的存储部202对应的地址范围发布针对访问目的地的平台2-1的存储部202的访问请求(步骤S701)。这里，地址空间35也可以为临时存储所传输的数据的通信缓冲器的一部分。地址空间35是在各个平台2中设置的与该平台2所具有的物理存储器22等相同的大小的区域。
这里，如图7所示，地址空间35具有与各平台2对应的地址范围Slot#0～Slot#4。地址范围Slot#0～Slot#4也可以是临时存储在平台2之间传输的访问请求的缓冲器。例如，存储器区域35内的地址范围Slot#0是与平台2-1对应的地址范围，该平台2-1与槽305-1连接。此外，地址范围Slot#4是与平台2-5对应的地址范围，该平台2-5与槽305-5连接。
因此，在步骤S701中将访问请求发送到平台2-1的情况下，访问源的平台2-5将访问请求写入到地址空间35内的地址范围Slot#0～Slot#4中的、与访问目的地的平台2-1对应的地址范围Slot#0中。
接下来，平台2-5的桥接驱动器311根据地址范围Slot#0，取得或生成表示与访问目的地的平台2-1连接的槽305-1的槽信息、和访问目的地的平台2-1的地址空间35中的地址范围Slot#0的地址信息(步骤S702)。
接下来，平台2-5的桥接驱动器311将取得或生成的槽信息、地址信息和访问请求传送到中继装置3(步骤S703)。
这里，与平台2的地址空间35同样地，中继装置3具有与各平台2对应的地址范围Slot#0～Slot#4。因此，中继装置3的桥接控制器301在步骤S704中根据槽信息，将槽信息、地址信息和访问请求存储到存储器空间302的地址范围Slot#0～Slot#4中的、与平台2-1对应的地址范围Slot#0中。
接着，中继装置3的桥接控制器301将所发布的槽信息、地址信息和访问请求发送到访问目的地的平台2-1(步骤S705)。即，中继装置3根据槽信息，通过EPtoEP将访问源的槽305与访问目的地的槽305连接起来，从而将访问请求传输到访问目的地的平台2-1。
访问目的地的平台2-1的桥接驱动器311根据槽信息和地址信息，向访问目的地的平台2-1的地址空间35的地址范围Slot#0～Slot#4中的、与平台2-1对应的地址范围Slot#0发布访问请求(步骤S706)。
将所发布的访问请求作为针对分配给地址范围Slot#0的存储部202的访问(写入或读入)来执行(步骤S707)。
如上所述，从访问源的平台2-5对访问目的地的平台2-1的存储部202进行访问。
但是，在访问源的平台2通过图7所示的访问方法对访问目的地的平台2的存储部202进行访问的情况下，访问源的平台2首先将访问目的地的平台2识别为虚拟LAN上的平台。接下来，访问源的平台2生成针对访问目的地的平台2所具备的存储部202的访问请求，将该所生成的访问请求经由中继装置3发送到访问目的地的平台。
此外，访问目的地的平台2也将访问源的平台识别为虚拟LAN上的平台。接下来，访问目的地的平台2经由中继装置3从访问源的平台2接收访问请求，依照该访问请求访问自身所具备的存储部202。
但是，在访问源的平台2和访问目的地的平台2将彼此识别为虚拟LAN上的平台2而进行访问请求的收发的情况下，需要将访问请求转换为依照虚拟LAN的通信标准的访问请求的处理等，针对访问目的地的平台2所具备的存储部202的访问的开销增大。
因此，在本实施方式中，除了将访问目的地的平台2识别为虚拟LAN上的平台而生成针对该访问目的地的平台2所具备的存储部202的访问请求的虚拟LAN驱动器312(参照图8)以外，还将分布式存储器设备驱动器313(参照图8)设置于访问源的平台2。这里，分布式存储器设备驱动器313是如下的块设备驱动器的一例：其将访问目的地的平台2的存储部202识别为与访问源的平台2连接的存储部，生成针对该存储部202的访问请求。
由此，在从访问源的平台2发送针对访问目的地的平台2的存储部202的访问请求时，无需转换为依照虚拟LAN的通信标准的访问请求的处理等。其结果，能够削减针对访问目的地的平台2所具备的存储部202的访问的开销。
接着，使用图8，对本实施方式的平台2所具有的驱动器300的特征性结构的一例进行说明。图8是示出本实施方式的信息处理系统的平台所具有的驱动器的特征性结构的一例的框图。
在本实施方式中，如图8所示，平台2所具有的驱动器300具有桥接驱动器311、虚拟LAN驱动器312、分布式存储器设备驱动器313、物理LAN驱动器314和SD卡驱动器315等各种驱动器。物理LAN驱动器314是能够经由LAN与外部装置进行通信的驱动器。SD卡驱动器315是识别与平台2连接的SD卡并执行针对该SD卡的访问的驱动器。
首先，对作为访问源的平台2的一例发挥功能的平台2-5的驱动器300的特征性结构的一例进行说明。
桥接驱动器311是能够经由中继装置3所具有的内部总线303与访问目的地的平台2-1进行通信的驱动器。具体而言，桥接驱动器311从与访问目的地的平台2-1对应的地址范围Slot#0读出由后述的虚拟LAN驱动器312或分布式存储器设备驱动器313生成的访问请求，将该读出的访问请求传送到中继装置3。
虚拟LAN驱动器312是如下的驱动器：其将平台2-1识别为虚拟LAN上的平台2，生成针对平台2-1的存储部202的访问请求(以下，称作第1访问请求。例如，针对存储部202的各种数据的写入或读入的请求。)，将该第1访问请求经由桥接驱动器311发送到平台2-1。具体而言，虚拟LAN驱动器312通过将所生成的第1访问请求写入到与平台2-1对应的地址范围Slot#0中，将该第1访问请求经由桥接驱动器311发送到平台2-1。
在本实施方式中，在经由平台2-5的应用程序、其他驱动器等输入了访问请求netdev的情况下，虚拟LAN驱动器312针对被识别为存在于虚拟LAN上的平台2-1，将该访问请求netdev转换为请求访问该平台2-1的存储部202的第1访问请求。这里，访问请求netdev是依照网络接口的访问请求。
分布式存储器设备驱动器313是如下的块设备驱动器的一例：其将访问目的地的平台2-1的存储部202识别为与访问源的平台2-5连接的存储部，生成针对该存储部202的访问请求(以下，称作第2访问请求)，将该第2访问请求经由桥接驱动器311发送到平台2-1。具体而言，分布式存储器设备驱动器313通过将所生成的第2访问请求写入到与平台2-1对应的地址范围Slot#0中，将该第2访问请求经由桥接驱动器311发送到平台2-1。
由此，在对访问目的地的平台2-1的存储部202进行访问时，无需将针对访问目的地的平台2-1的存储部202的访问请求转换为依照虚拟LAN的通信标准的访问请求的处理等。其结果，能够削减访问源的平台2-5针对访问目的地的平台2所具备的存储部202的访问的开销。
在本实施方式中，在从平台2-5的OS所包含的文件系统输入了访问请求blkdev的情况下，分布式存储器设备驱动器313将访问目的地的平台2-1的存储部202识别为与访问源的平台2-5自身连接的设备(存储部)，将该访问请求blkdev转换为访问该存储部202的第2访问请求。
这里，访问请求blkdev是来自平台2的OS所包含的文件系统的、针对存储部202的访问请求。在本实施方式中，访问请求blkdev是以存储部202中所包含的存储块为单位的访问请求。
此外，在本实施方式中，假设访问目的地的平台2-1的存储部202具有与各平台2对应的分布式存储器。在该情况下，分布式存储器设备驱动器313将存储部202所具有的分布式存储器中的、与访问源的平台2-5自身对应的分布式存储器识别为与该访问源的平台2-5连接的存储部，生成第2访问请求。
由此，在访问与访问源的平台2-5对应的分布式存储器时，无需将针对访问目的地的平台2-1的分布式存储器的访问请求转换为依照虚拟LAN的通信标准的访问请求。其结果，能够削减由于访问源的平台2-5针对访问目的地的平台2-1所具备的分布式存储器的访问引起的开销。
此外，在本实施方式中，访问目的地的平台2-1的存储部202也可以具有多个平台2能够访问的ROM。在该情况下，也可以预先在该ROM中保存在访问源的平台2-5中执行的AI推理处理、图像处理等的软件程序。而且，分布式存储器设备驱动器313生成第2访问请求，发送到访问目的地的平台2-1，该第2访问请求用于请求访问目的地的平台2-1的存储部202所具有的ROM中所存储的软件程序的读入。
由此，即使作为运算部发挥功能的各平台2未存储有AI推理处理、图像处理等的软件程序，也能够执行该软件程序。其结果，在作为运算部发挥功能的平台2中，能够削减AI推理处理、图像处理等的软件程序的存储所需的存储容量。
此外，在本实施方式中，在进行针对访问目的地的平台2-1的存储部202的写入的情况下，分布式存储器设备驱动器313生成请求该存储部202的存储区域中的、进行写入的存储区域的原始的数据(以下，称作原始数据)的读入的第2访问请求。而且，分布式存储器设备驱动器313求出根据第2访问请求而从存储部202读入的原始数据与写入该原始数据中的数据之间的差分信息，将该差分信息写入到访问源的平台2-1的物理存储器22内。在该情况下，由于未对存储部202中所存储的原始数据进行写入，所以存储该原始数据的存储部也可以为ROM。
然后，分布式存储器设备驱动器313在再次对访问目的地的平台2-1的存储部202写入数据的情况下，生成请求该存储部202的存储区域中的、进行写入的存储区域的原始数据的读入的第2访问请求。而且，分布式存储器设备驱动器313根据基于第2访问请求而从存储部202读入的原始数据以及访问源的平台2-1的物理存储器22内所存储的差分信息，首先将进行了写入的数据恢复，对该恢复后的数据进行写入。
由此，即使作为运算部发挥功能的各平台2未存储有在AI推理处理、图像处理等中使用的原始数据，也能够执行针对该原始数据的写入。其结果，在作为运算部发挥功能的平台2中，能够削减在AI推理处理、图像处理等中使用的原始数据的存储所需的存储容量。此外，由于未对存储部202中所存储的原始数据进行写入，所以通过从存储部202读入原始数据，能够容易地取得进行写入之前的原始数据。
接着，对作为访问目的地的平台2的一例发挥功能的平台2-1的驱动器300的特征性结构的一例进行说明。
桥接驱动器311是能够经由内部总线303与访问源的平台2-5进行通信的驱动器。具体而言，桥接驱动器311将经由中继装置3从访问源的平台2-5接收的访问请求写入到与访问目的地的平台2-1自身对应的地址范围Slot#0中。然后，桥接驱动器311将地址范围Slot#0中所存储的访问请求传送到虚拟LAN驱动器312或分布式存储器设备驱动器313。
在本实施方式中，桥接驱动器311判别经由中继装置3所具有的内部总线303从访问源的平台2-5接收的访问请求是将访问目的地的平台2-1识别为虚拟LAN上的平台2而发送的访问请求(即，第1访问请求)、还是将访问目的地的平台2-1的存储部202识别为与访问源的平台2-5连接的存储部而发送的访问请求(即，第2访问请求)。
而且，桥接驱动器311在判别为接收到的访问请求是将访问目的地的平台2-1识别为虚拟LAN上的平台2而发送的访问请求的情况下(即，在判别为第1访问请求的情况下)，将该接收到的访问请求传送(传输)到虚拟LAN驱动器312。
另一方面，在桥接驱动器311判别为接收到的访问请求是将存储部202识别为与访问源的平台2-5连接的存储部而发送的访问请求的情况下(即，在判别为第2访问请求的情况下)，将该接收到的访问请求传送(传输)到分布式存储器设备驱动器313。
由此，在判别为接收到的访问请求是将存储部202识别为与访问源的平台205连接的存储部而发送的访问请求的情况下，不进行将接收到的访问请求转换为存储部202的设备驱动器用的访问请求的处理。其结果，能够削减访问源的平台2-5的、针对访问目的地的平台2-1所具备的存储部202的访问的开销。
虚拟LAN驱动器312将访问源的平台2-5识别为虚拟LAN上的平台2，接收由桥接驱动器311判别为第1访问请求的、针对存储部202的访问请求。接下来，虚拟LAN驱动器312将接收到的第1访问请求转换为依照网络接口的访问请求netdev。而且，虚拟LAN驱动器312将访问请求netdev传送到平台2-1的应用程序、其他驱动器等，控制针对存储部202的访问。
分布式存储器设备驱动器313是如下的块设备驱动器的一例：其将存储部202识别为与访问源的平台2-5连接的存储部，接收由桥接驱动器311判别为第2访问请求的、针对存储部202的访问请求，根据第2访问请求访问存储部202。
由此，在访问源的平台2-5对访问目的地的平台2-1所具备的存储部202进行访问时，无需将从访问源的平台2-5接收的访问请求转换为存储部202的设备驱动器用的访问请求。其结果，能够削减访问源的平台2-5针对访问目的地的平台2所具备的存储部202的访问的开销。
接着，使用图9，对本实施方式的平台2中的驱动器300的初始化处理的流程的一例进行说明。图9是示出本实施方式的平台中的驱动器的初始化处理的流程的一例的时序图。
首先，各平台2的SOC 21的处理器执行加载ROM中所存储的桥接驱动器311的驱动器加载(步骤S901)。接下来，桥接驱动器311生成请求虚拟LAN驱动器312和分布式存储器设备驱动器313的加载的request_module(步骤S902、步骤S903)。
当生成了request_module时，各平台2的SOC 21的处理器执行加载ROM中所存储的虚拟LAN驱动器312和分布式存储器设备驱动器313的驱动器加载(步骤S904、步骤S905)。
接下来，桥接驱动器311执行使该桥接驱动器311自身初始化的桥接初始化处理(步骤S906)。在桥接初始化处理之后，桥接驱动器311执行检测处理，在该检测处理中，检测虚拟LAN驱动器312、分布式存储器设备驱动器313等其他驱动器(步骤S907、步骤S908)。
此外，虚拟LAN驱动器312和分布式存储器设备驱动器313也执行使该驱动器312、313自身初始化的驱动器初始化处理(步骤S909，步骤S910)。并且，虚拟LAN驱动器312经由桥接驱动器311执行将其他平台2识别为虚拟LAN上的平台的虚拟LAN功能(步骤S911)。此外，分布式存储器设备驱动器313经由桥接驱动器311执行将其他平台2所具有的存储部202识别为与平台2自身连接的设备的分布式存储器功能(步骤S912)。
然后，虚拟LAN驱动器312和分布式存储器设备驱动器313通过依照上述的处理执行第1、第2访问请求的收发，执行针对访问目的地的平台2所具有的存储部202的访问。
接着，使用图10，对本实施方式的平台2与其他平台2的通信的中断处理的流程的一例进行说明。图10是示出本实施方式的平台与其他平台的通信的中断处理的流程的一例的时序图。
各平台2的桥接驱动器311在从中继装置3指示了平台2之间的通信的中断时，执行对虚拟LAN驱动器312和分布式存储器设备驱动器313指示通信的中断的中断处理(步骤S1001、步骤S1002)。
虚拟LAN驱动器312在从桥接驱动器311指示了平台2之间的通信的中断时，执行中断第1访问请求的收发的网络停止处理(步骤S1003)。
此外，分布式存储器设备驱动器313在从桥接驱动器311指示了平台2之间的通信的中断时，执行中止访问请求blkdev的输入的受理的受理中止处理(步骤S1004)。
接着，使用图11，对本实施方式的平台2与其他平台2的通信的重新开始处理的流程的一例进行说明。图11是示出本实施方式的平台与其他平台的通信的重新开始处理的流程的一例的时序图。
各平台2的桥接驱动器311在通过图10所示的处理而中断了平台2之间的通信之后，从中继装置3指示了恢复的执行时，执行平台2之间的通信的恢复(Resume)处理(步骤S1101)。并且，桥接驱动器311对虚拟LAN驱动器312和分布式存储器设备驱动器313指示恢复的执行(步骤S1102、步骤S1103)。
虚拟LAN驱动器312在从桥接驱动器311指示了恢复的执行时，执行虚拟LAN功能的恢复处理，重新开始与其他平台2的通信(步骤S1104)。此外，分布式存储器设备驱动器313也在从桥接驱动器311指示了恢复的执行时，执行分布式存储器功能的恢复处理，重新开始与其他平台2之间的通信，重新开始访问请求blkdev的输入的受理(步骤S1105)。
接着，使用图12，对本实施方式的平台2中的通信的结束处理的流程的一例进行说明。图12是示出本实施方式的平台中的通信的结束处理的流程的一例的时序图。
各平台2的SOC 21的处理器在由各平台2的用户指示了与其他平台2之间的通信的结束时，按照虚拟LAN驱动器312、分布式存储器设备驱动器313、桥接驱动器311的顺序执行使各驱动器结束的结束处理(步骤S1201、步骤S1202、步骤S1203)。
这样，根据本实施方式的信息处理系统1，在对访问目的地的平台2-1的存储部202进行访问时，无需将针对访问目的地的平台2-1的存储部202的访问请求转换为依照虚拟LAN的通信标准的访问请求的处理等。其结果，能够削减访问源的平台2-5针对访问目的地的平台2所具备的存储部202的访问的开销。
此外，根据本实施方式的信息处理系统1，在访问与访问源的平台2-5对应的分布式存储器时，无需将针对访问目的地的平台2-1的分布式存储器的访问请求转换为依照虚拟LAN的通信标准的访问请求。其结果，能够削减由于访问源的平台2-5针对访问目的地的平台2-1所具备的分布式存储器的访问引起的开销。
此外，根据本实施方式的信息处理系统1，即使作为运算部发挥功能的各平台2未存储有AI推理处理、图像处理等的软件程序，也能够执行该软件程序。其结果，在作为运算部发挥功能的平台2中，能够削减AI推理处理、图像处理等的软件程序的存储所需的存储容量。
在上述实施方式中，作为各部件的I/O接口，列举PCIe为例进行了说明，但I/O接口并不限定于PCIe。例如，各部件的I/O接口是能够通过数据传输总线在设备(周边控制控制器)与处理器之间进行数据传输的技术即可。数据传输总线可以是能够通过设置于一个壳体等中的本地环境(例如，一个系统或一个装置)高速地传输数据的通用总线。I/O接口也可以是并行接口和串行接口中的任意接口。
I/O接口是能够进行点对点连接、能够以分组(packet)为基础串行传输数据的结构即可。另外，在串行传输的情况下，I/O接口也可以具有多个通道(lane)。I/O接口的层结构还可以具有进行分组的生成和解码的处理层、执行错误检测等的数据链路层和对串行和并行进行转换的物理层。此外，I/O接口可以包括位于层级的最高层且具有一个或多个端口的根复合，作为I/O设备的终端点(end point)、用于增加端口的交换机和用于转换协议的桥接器等即可。I/O接口还可以通过复用器将要发送的数据和时钟信号进行复用并发送。在这样的情况下，接收侧也可以通过解复用器来分离数据和时钟信号。
根据本发明的上述第1方式，能够削减从访问源的平台对访问目的地的平台所具备的存储部的访问的开销。
根据本发明的上述第2方式，能够削减由于访问源的平台的针对访问目的地的平台所具备的存储部的访问引起的开销。
根据本发明的上述第3方式，能够削减访问目的地的平台的针对该访问目的地的平台所具备的存储部的访问的开销。
根据本发明的上述第4方式，能够削减访问目的地的平台的针对该访问目的地的平台所具备的存储部的访问的开销。
对本领域人员来说，能够容易地导出进一步的效果或变形例。本发明的实施方式不限定于如以上所说明的特定的实施方式。因此，在不脱离所附权利要求书及其等同物的发明精神的前提下，可以进行各种修改。

Claims (5)

1.一种信息处理系统(1)，其具有：中继装置(3)，其具有扩展总线(303)；以及多个平台(2)，它们经由所述扩展总线(303)相互连接，其中，
访问源的所述平台(2)具有：
第1桥接驱动器(311)，其能够经由所述扩展总线(303)与访问目的地的所述平台(2)进行通信；
第1虚拟LAN驱动器(312)，其将访问目的地的所述平台(2)识别为虚拟LAN上的所述平台(2)，生成针对所述访问目的地的平台(2)所具备的存储部(202)的第1访问请求，经由所述第1桥接驱动器(311)将所述第1访问请求发送到所述访问目的地的平台(2)；以及
第1块设备驱动器(313)，其将所述存储部(202)识别为与所述访问源的平台(2)连接的存储部，生成针对该存储部(202)的第2访问请求，经由所述第1桥接驱动器(311)将所述第2访问请求发送到所述访问目的地的平台(2)，
所述访问目的地的平台(2)具有：
第2桥接驱动器(311)，其能够经由所述扩展总线(303)与所述访问源的平台(2)进行通信，判别从所述访问源的平台(2)接收的针对所述存储部(202)的访问请求是所述第1访问请求、还是所述第2访问请求；
第2虚拟LAN驱动器(312)，其将所述访问源的平台(2)识别为虚拟LAN上的所述平台(2)，接收由所述第2桥接驱动器(311)判别为所述第1访问请求的所述访问请求；以及
第2块设备驱动器(313)，其将所述存储部(202)识别为与所述访问源的平台(2)连接的存储部，接收由所述第2桥接驱动器(311)判别为所述第2访问请求的所述访问请求，根据所述第2访问请求访问所述存储部(202)。
2.根据权利要求1所述的信息处理系统(1)，其中，
所述存储部(202)具有与各所述平台(2)对应的分布式存储器，
所述第1块设备驱动器(313)是分布式存储器块驱动器，其将与所述访问源的平台(2)对应的所述分布式存储器识别为与所述访问源的平台(2)连接的所述存储部，生成针对该分布式存储器的所述第2访问请求。
3.根据权利要求1或2所述的信息处理系统(1)，其中，
所述存储部(202)具有所述多个平台(2)能够访问的ROM。
4.一种平台(2)，其具有：
桥接驱动器(311)，其能够经由中继装置(3)所具有的扩展总线(303)与访问目的地的平台(2)进行通信；
虚拟LAN驱动器(312)，其将所述访问目的地的所述平台(2)识别为虚拟LAN上的平台，生成针对所述访问目的地的平台(2)所具备的存储部(202)的第1访问请求，经由所述桥接驱动器(311)将所述第1访问请求发送到所述访问目的地的平台(2)；以及
块设备驱动器(313)，其将所述存储部(202)识别为与自身连接的存储部，生成针对该存储部(202)的第2访问请求，经由所述桥接驱动器(311)将所述第2访问请求发送到所述访问目的地的平台(2)。
5.一种平台(2)，其具有：
存储部(202)；
桥接驱动器(311)，其能够经由中继装置(3)所具备的扩展总线(303)与访问源的平台(2)进行通信，判别从所述访问源的平台(2)接收的针对所述存储部(202)的访问请求是将所述访问源的平台(2)识别为虚拟LAN上的平台而发送的第1访问请求、还是将所述存储部(202)识别为与所述访问源的平台(2)连接的存储部而发送的第2访问请求；
虚拟LAN驱动器(312)，其将所述访问源的平台(2)识别为虚拟LAN上的平台，接收由所述桥接驱动器(311)判别为所述第1访问请求的所述访问请求；
块设备驱动器(313)，其将所述存储部(202)识别为与所述访问源的平台(2)连接的存储部，接收由所述桥接驱动器(311)判别为所述第2访问请求的所述访问请求，根据该访问请求访问所述存储部(202)。
CN202010271741.9A 2019-05-08 2020-04-07 信息处理系统和平台 Withdrawn CN111917623A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019088561A JP2020184224A (ja) 2019-05-08 2019-05-08 情報処理システム、プラットフォーム、およびブリッジドライバ
JP2019-088561 2019-05-08

Publications (1)

Publication Number Publication Date
CN111917623A true CN111917623A (zh) 2020-11-10

Family

ID=70546621

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010271741.9A Withdrawn CN111917623A (zh) 2019-05-08 2020-04-07 信息处理系统和平台

Country Status (4)

Country Link
US (1) US20200358637A1 (zh)
JP (1) JP2020184224A (zh)
CN (1) CN111917623A (zh)
GB (1) GB2584939B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11836103B1 (en) * 2021-11-16 2023-12-05 Amazon Technologies, Inc. Traffic separation in a multi-chip system
US11880327B1 (en) 2021-12-07 2024-01-23 Amazon Technologies, Inc. Non-coherent and coherent connections in a multi-chip system

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5802364A (en) * 1996-04-15 1998-09-01 Sun Microsystems, Inc. Metadevice driver rename/exchange technique for a computer system incorporating a plurality of independent device drivers
JP6604427B1 (ja) * 2018-12-28 2019-11-13 富士通クライアントコンピューティング株式会社 情報処理システム

Also Published As

Publication number Publication date
GB202004168D0 (en) 2020-05-06
US20200358637A1 (en) 2020-11-12
GB2584939B (en) 2021-07-21
GB2584939A (en) 2020-12-23
JP2020184224A (ja) 2020-11-12

Similar Documents

Publication Publication Date Title
JP2021530813A (ja) 専用低レイテンシリンクを使用した複数のハードウェアアクセラレータのための統合されたアドレス空間
CN112214166B (zh) 用于传输数据处理请求的方法和装置
KR102007368B1 (ko) Ｐｃｉ 익스프레스 스위치 및 이를 이용한 컴퓨터 시스템
EP3792776B1 (en) Nvme-based data reading method, apparatus and system
JP2012133405A (ja) ストレージ装置及びそのデータ転送制御方法
WO2022213865A1 (zh) 计算机设备、虚拟化加速设备、数据传输方法及存储介质
CN111917623A (zh) 信息处理系统和平台
CN114546913A (zh) 一种基于pcie接口的多主机之间数据高速交互的方法和装置
JP6777050B2 (ja) 仮想化システム、仮想化プログラム、及び、記憶媒体
JP2009282917A (ja) サーバ間通信機構及びコンピュータシステム
CN107683593B (zh) 通信装置和相关方法
CN113434089B (zh) 数据搬移方法、装置及pcie系统
JP5728088B2 (ja) 入出力制御装置及び入出力制御装置のフレーム処理方法
JPH1040215A (ja) Ｐｃｉバス・システム
US20230049427A1 (en) Method for external devices accessing computer memory
KR20180065882A (ko) 멀티 코어 프로세서 및 그것의 동작 방법
CN110622144B (zh) 中继装置和信息处理系统
KR20180023543A (ko) 시리얼 통신으로 메모리를 제공하기 위한 장치 및 방법
JP6836088B1 (ja) 情報処理システム、プラットフォーム、およびプログラム
JP2004152156A (ja) インタフェース変換装置
WO2019203331A1 (ja) 中継装置および情報処理システム
CN114641764A (zh) 总线系统及操作总线系统的方法
JP6826300B1 (ja) 情報処理システム
JP6836087B1 (ja) 情報処理システム、プラットフォーム、およびプログラム
US20200341928A1 (en) Information processing system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
WW01 Invention patent application withdrawn after publication
WW01 Invention patent application withdrawn after publication

Application publication date: 20201110