CN113690888A - 一种fpga优化处理apf控制带宽和高次谐波的方法 - Google Patents

Abstract

本发明提供一种FPGA优化处理APF控制带宽和高次谐波的方法，在APF装置的控制装置的主控芯片与外部AD采样信号之间加入FPGA芯片；通过对APF装置过采样技术下的控制延时分析，得出过采样运算的提高控制带宽的优势；利用FPGA芯片并行处理的优点实现过采样技术和DFT运算，利用过采样技术实时检测电网中的谐波电流；将谐波电流加入到APF补偿电流的计算中，通过DQ0变换输出APF补偿电流，闭环实时响应系统外界干扰。利用FPGA并行处理的方式实现过采样技术和DFT运算，实时检测负载测，电网侧，以及补偿侧的2‑50次谐波电流，进而实时补偿谐波电流。通过过采样技术可以使控制系统抗混叠滤波器带宽提高，从而可以减少延时，提高控制系统电流环带宽。

Description

一种FPGA优化处理APF控制带宽和高次谐波的方法

技术领域

本发明涉及APF控制技术领域，特别涉及一种FPGA优化处理APF控制带宽和高次谐波的方法。

背景技术

随着电力需求的增加和电网结构的复杂连接，谐波问题日益突出。目前市场上主流的治理为无源滤波和有源滤波，而在实际中有源滤波和无源滤波的混合使用，补偿效果更好。在这其中，常规的APF控制方案是用数字信号处理(DSP)来实现采样和控制，但由于控制算法复杂且DSP运算能力有限，难以对实现较高的控制带宽和对高次谐波进行有效检测和处理，本发明设计的基于DSP+FPGA的控制系统中，将影响控制延时的ADC电流电压采样和离散傅里叶变换(DFT)通过FPGA进行过采样处理，利用FPGA并行处理的方式实现过采样技术和DFT运算，实时检测负载侧，电网侧，以及补偿侧的2-50次谐波电流，进而实时补偿谐波电流。通过对高次谐波进行有效检测和处理，可大大减少对电网的谐波污染。通过过采样技术可以使控制系统抗混叠滤波器带宽提高，从而可以减少延时，提高控制系统电流环带宽。

发明内容

为了解决背景技术提出的技术问题，本发明提供一种FPGA优化处理APF控制带宽和高次谐波的方法，利用FPGA并行处理的方式实现过采样技术和DFT运算，实时检测负载测，电网侧，以及补偿侧的2-50次谐波电流，进而实时补偿谐波电流。通过对高次谐波进行有效检测和处理，可大大减少对电网的谐波污染。通过过采样技术可以使控制系统抗混叠滤波器带宽提高，从而可以减少延时，提高控制系统电流环带宽。

为了达到上述目的，本发明采用以下技术方案实现：

一种FPGA优化处理APF控制带宽和高次谐波的方法，所述的方法包括如下：

步骤一、将APF并联到电网中，在APF装置的控制装置的主控芯片与外部AD采样信号之间加入FPGA芯片；

步骤二、通过对APF装置过采样技术下的控制延时分析，得出过采样运算的提高控制带宽的优势；

步骤三、利用FPGA芯片并行处理的优点实现过采样技术和DFT运算，利用过采样技术实时检测电网中的谐波电流；

步骤四、将步骤三得到的谐波电流加入到APF补偿电流的计算中，通过DQ0变换输出APF补偿电流，闭环实时响应系统外界干扰。

进一步地，所述的过采样技术为：利用FPGA高速驱动AD的特点，以开关频率的4-8倍的采样频率进行过采样处理，并通过滑动平均值或巴特沃斯等滤波算法进行滤波处理，得到正确的电压和电流值的同时提高系统的控制带宽。

进一步地，所述的DFT运算的算法为：利用FPGA高速并行计算特点，以每电网周期400点进行DFT运算，对高次谐波进行有效检测。

进一步地，所述的DQ0变换输出APF电流是在瞬时无功理论基础上，通过高次谐波电流控制环节，利用PI调节器将指令电流与APF输出电流进行反馈控制，通过DQ0反变换得到调制波信号，进而驱动IGBT等功率器件。

进一步地，所述的高次谐波是2-50次的谐波。

进一步地，步骤三中，FPGA实现DFT算法具体包括如下：

1)DFT算法的输入包括：phase_Table为FPGA采集电网的锁相环角度，harmonic信号为需要计算的谐波次数，phase_times为三相电流选择端口，data为采样的三相电网侧、负载侧的电流，cnt和sta信号为三个模块之间的同步信号；

2)MOD_Table模块通过上述信号得出锁相环计算出正弦波位置SIN_Position；

3)SIN_COS1000模块通过正弦波位置SIN_Position计算出DFT运算所需要的余弦值dataCOS和正弦值dataSIN；

4)将1)中的data和3)中的锁相角度信号通过如下公式得到三相电网侧、负载侧的0-50谐波电流总和X(k)的实部值和虚部值：

其中实部值

为谐波电流有功值，虚部值

谐波电流无功值；

当N＝0时，为计算电网侧、负载侧电流的直流偏移值；

当N＝1时，为计算电网侧、负载侧电流的基波值；

当N＝2～51时，为计算电网侧、负载侧电流的2-50次谐波值。

进一步地，将三相电网侧、负载侧的电流实部值和虚部值加入到APF补偿电流的计算中，通过DQ0变换输出APF补偿电流具体包括如下：

1)三相负载电流iLa、iLb、iLc在电网锁相信号wt的作用下经过DQ0变化得到的负载电流的D轴有功值和Q轴无功值，经过均值滤波器或巴特沃斯滤波器和D轴值和Q轴值做差值，得到电网检测出的D轴有功误差和Q轴无功误差；

2)将来自直流侧电压Ud的误差值经过PI控制得到D轴的有功扰动，加入需要补充的D轴有功误差值上，将通过FPGA得到的高次谐波的实部和虚部值分别加入到D轴的有功误差及Q轴的无功误差值上，得到D轴的有功误差和及Q轴的无功误差和；

3)将电网电流在电网锁相信号wt的作用下经过DQ变换后得到的电网电流的D轴有功值和Q轴无功值与上面的D轴的有功误差和及Q轴的无功误差和进行差值运算，再通过各自的PI调节器后即得到需要补偿的APF的有功D轴值和无功Q轴值，然后再经过DQ反变换后得到需要补充的APF的电流值的驱动PWM值ma、mb、mc，进而送入FPGA中驱动IGBT进行补偿。

与现有技术相比，本发明的有益效果是：

本发明利用FPGA并行处理的优点实现的过采样技术和DFT运算，实时检测负载测，电网侧，以及补偿侧的2-50次谐波电流，进而实时精确补偿，实现较高的控制带宽和对高次谐波进行有效检测和处理，可大大减少对电网的谐波污染。通过过采样技术可以提高系统的控制带宽，减小信号采样延迟，使系统稳定，而且能获得较高的稳定裕度。同时使补偿的谐波电流保持良好波形，抑制谐波能力越强，减小THD，使系统的控制性能更加优越。

附图说明

图1是三相三线制三电平APF拓扑图；

图2是三相四线制三电平APF拓扑图；

图3为本发明的APF的控制装置结构框图；

图4为本发明的APF装置控制功能示意图；

图5为本发明的16K正常采样频域分析图；

图6为本发明的64K/128K过采样频域分析图

图7为本发明的正常采样时控制系统PWM时序分析图；

图8为本发明的过采样时控制系统PWM时序分析图；

图9为本发明的FPGA实现DFT算法时序图；

图10为本发明的APF补偿电流的计算控制框图；

图11为本发明的17次谐波示波器波形图；

图12为本发明的17次频谱柱状图示意图；

图13为本发明的48次谐波示波器波形图；

图14为本发明的48次频谱柱状图示意图。

具体实施方式

以下结合附图对本发明提供的具体实施方式进行详细说明。

见图1，为三相三线制NPC三电平APF拓扑图。由12个IGBT和6个二极管构成二级管中点箝位型APF，根据交流电源380V/690V电压级别不同，选用合适电压等级电流参数的IGBT，直流侧通过电容串联，并网侧通过滤波器电路连入电网。

见图2，为三相四线制NPC三电平APF拓扑图。由12个IGBT和6个二极管构成二级管中点箝位APF，根据交流电源380V/690V电压级别不同，选用合适电压等级电流参数的IGBT，直流侧通过电容串联，通过串联中点连入电网的N端，并网侧通过滤波器电路连入电网。

一种FPGA优化处理APF控制带宽和高次谐波的方法，所述的方法包括如下：

步骤一、将APF并联到电网中，在APF装置的控制装置的主控芯片与外部AD采样信号之间加入FPGA芯片；

见图3；为在主控DSP芯片与外部AD采样芯片之间加入FPGA芯片的APF装置的控制装置结构框图。

步骤二、通过对APF装置过采样技术下的控制延时分析，得出过采样运算的提高控制带宽的优势；

步骤三、利用FPGA芯片并行处理的优点实现过采样技术和DFT运算，利用过采样技术实时检测电网中的谐波电流；

步骤四、将步骤三得到的谐波电流加入到APF补偿电流的计算中，通过DQ0变换输出APF补偿电流，闭环实时响应系统外界干扰。

图4是APF装置控制结构示意图，非线性负载的产生的高次谐波，通过PT和CT电压电流传感器，经过AD变换将电网电压，电网电流，负载测电流，输出电流等模拟量转换为数字量，FPGA利用过采样技术和DFT运算进行实时的高次谐波检测，通过DMA总线和DSP进行数据交换，通过DSP和FPGA对电网谐波和无功进行治理算法运算。补偿时，通过FPGA进行PWM驱动IGBT，经过电抗器和滤波器电路流入电网。APF同时可以通过多模块级联的的方式扩大APF的容量。

所述的过采样技术为：利用FPGA高速驱动AD的特点，以开关频率的4-8倍的采样频率进行过采样处理，并通过滑动平均值或巴特沃斯等滤波算法进行滤波处理，得到正确的电压和电流值的同时提高系统的控制带宽。

所述的DFT运算的算法为：利用FPGA高速并行计算特点，以每电网周期400点进行DFT运算，对高次谐波进行有效检测。

所述的DQ0变换输出APF电流是在瞬时无功理论基础上，通过高次谐波电流控制环节，利用PI调节器将指令电流与APF输出电流进行反馈控制，通过DQ0反变换得到调制波信号，进而驱动IGBT等功率器件。

所述的高次谐波是2-50次的谐波，通过过采样技术和DFT运算可以有效检测电网中的高次谐波，进而对谐波可以精确补偿。

所述的步骤二的分析过程具体如下：

见图5，16K正常采样APF系统时，由奈奎斯特采样定理可知，要对50次高次谐波(2.5K)的频率进行采样，FPGA的采样周期最小保持为5K，而滤波器抗混叠的截止区在10-16K之间效果较好，对这对于模拟和数字的滤波器不容易实现，容易造成混叠效应。

见图6，64K/128K过采样APF系统时，对50次高次谐波(2.5K)的频率进行过采样，FPGA的采样周期可以远远大于5K，而滤波器抗混叠的截止区20K-64K/128K之间过渡频率比较大，非常容易实现，大大降低了模拟和数字抗混叠滤波器的设计难度。

见图7，由于实际运行中，电压电流ADC采样到DSP程序运行需要占用一定的时间，存在延时一拍滞后控制，并且PWM输出到IGBT执行存在零阶保持器效应，延时效应会影响系统稳定性，造成控制稳定范围降低，系统稳定裕度和控制带宽受限。

见图8，过采样系统下，采样频率和调制信号的装载为开关频率的N倍，由于时刻更新的装载的调制信号值都与载波相交产生PWM输出脉冲，所以PWM输出延时性更小，可以通过增加N值减少控制延时。过采样系数越大，则系统稳定裕度越大，控制延时越小，由延时导致的相角滞后越小。在系统稳定的前提下，控制带宽增加，系统动态响应提高，增大电网电压电流抗扰动的能力。综合考虑系统控制性能和DSP算法实现条件，实际中取N等于4或8，更有利于系统稳定和响应。

所述的步骤三中，见图9的FPGA实现DFT算法时序图，FPGA实现DFT算法具体包括如下：

1)DFT算法的输入包括：phase_Table为FPGA采集电网的锁相环角度，harmonic信号为需要计算的谐波次数，phase_times为三相电流选择端口，data为采样的三相电网侧、负载侧的电流，cnt和sta信号为三个模块之间的同步信号；

2)MOD_Table模块通过上述信号得出锁相环计算出正弦波位置SIN_Position；

3)SIN_COS1000模块通过正弦波位置SIN_Position计算出DFT运算所需要的余弦值dataCOS和正弦值dataSIN；

4)将1)中的data和3)中的锁相角度信号通过如下公式得到三相电网侧、负载侧的电流的0-50谐波电流总和X(k)的实部值和虚部值：

其中实部值

为谐波电流有功值，虚部值

谐波电流无功值；

当N＝0时，为计算电网侧、负载侧电流的直流值偏移值；

当N＝1时，为计算电网侧、负载侧电流的基波值；

当N＝2～51时，为计算电网侧、负载侧电流的2-50次谐波值。

所述的步骤四具体包括如下：

见图10，将三相电网侧、负载侧的电流实部值和虚部值加入到APF补偿电流的计算中，通过DQ0变换输出APF补偿电流具体包括如下：

1)三相负载电流iLa、iLb、iLc在电网锁相信号wt的作用下经过DQ0变化得到的负载电流的D轴有功值和Q轴无功值，经过均值滤波器或巴特沃斯滤波器和D轴值和Q轴值做差值，得到电网检测出的D轴有功误差和Q轴无功误差；

2)将来自直流侧电压Ud的误差值经过PI控制得到D轴的有功扰动，加入需要补充的D轴有功误差值上，将通过FPGA得到的高次谐波的实部和虚部值分别加入到D轴的有功误差及Q轴的无功误差值上，得到D轴的有功误差和及Q轴的无功误差和；

3)将电网电流在电网锁相信号wt的作用下经过DQ变换后得到的电网电流的D轴有功值和Q轴无功值与上面的D轴的有功误差和及Q轴的无功误差和进行差值运算，再通过各自的PI调节器后即得到需要补偿的APF的有功D轴值和无功Q轴值，然后再经过DQ反变换后得到需要补充的APF的电流值的驱动PWM值ma、mb、mc，进而送入FPGA中驱动IGBT进行补偿。

本发明的抑制电网的高次谐波污染的效果见下面的图11-14。

图11是17次谐波示波器示意图。上面的通道1是负载侧的17次谐波，下面通道2是补偿后电网的波形。

图12是17次频谱柱状图示意图。通过PSIM分析图6的频谱数据，左侧的CH1频谱是基波信号50hz，右侧的CH2频谱是负载侧的17次谐波频谱值850hz。

图13是48次谐波示波器示意图。下面的通道1是负载侧的48次谐波，上面的通道2是补偿后电网的波形。

图14是48次频谱柱状图放大示意图。通过PSIM分析图8的频谱数据，中间的频谱波形是负载侧的48次谐波频谱值2400hz。

以上实施例在以本发明技术方案为前提下进行实施，给出了详细的实施方式和具体的操作过程，但本发明的保护范围不限于上述的实施例。上述实施例中所用方法如无特别说明均为常规方法。

Claims (7)

1.一种FPGA优化处理APF控制带宽和高次谐波的方法，其特征在于，所述的方法包括如下：

步骤一、将APF并联到电网中，在APF装置的控制装置的主控芯片与外部AD采样信号之间加入FPGA芯片；

步骤二、通过对APF装置过采样技术下的控制延时分析，得出过采样运算的提高控制带宽的优势；

步骤三、利用FPGA芯片并行处理的优点实现过采样技术和DFT运算，利用过采样技术实时检测电网中的谐波电流；

步骤四、将步骤三得到的谐波电流加入到APF补偿电流的计算中，通过DQ0变换输出APF补偿电流，闭环实时响应系统外界干扰。

2.根据权利要求1所述的一种FPGA优化处理APF控制带宽和高次谐波的方法，其特征在于，所述的过采样技术为：利用FPGA高速驱动AD的特点，以开关频率的4-8倍的采样频率进行过采样处理，并通过滑动平均值或巴特沃斯等滤波算法进行滤波处理，得到正确的电压和电流值的同时提高系统的控制带宽。

3.根据权利要求1所述的一种FPGA优化处理APF控制带宽和高次谐波的方法，其特征在于，所述的DFT运算的算法为：利用FPGA高速并行计算特点，以每电网周期400点进行DFT运算，对高次谐波进行有效检测。

4.根据权利要求1所述的一种FPGA优化处理APF控制带宽和高次谐波的方法，其特征在于，所述的DQ0变换输出APF电流是在瞬时无功理论基础上，通过高次谐波电流控制环节，利用PI调节器将指令电流与APF输出电流进行反馈控制，通过DQ0反变换得到调制波信号，进而驱动功率器件。

5.根据权利要求1所述的一种FPGA优化处理APF控制带宽和高次谐波的方法，其特征在于，所述的高次谐波是2-50次的谐波。

6.根据权利要求1所述的一种FPGA优化处理APF控制带宽和高次谐波的方法，其特征在于，步骤三中，FPGA实现DFT算法具体包括如下：

1)DFT算法的输入包括：phase_Table为FPGA采集电网的锁相环角度，harmonic信号为需要计算的谐波次数，phase_times为三相电流选择端口，data为采样的三相电网侧、负载侧的电流；

2)MOD_Table模块通过上述信号得出锁相环计算出正弦波位置SIN_Position；

3)SIN_COS1000模块通过正弦波位置SIN_Position计算出DFT运算所需要的余弦值dataCOS和正弦值dataSIN；

4)将1)中的data和3)中的锁相角度信号通过如下公式得到三相电网侧、负载侧的电流的0-50谐波电流总和X(k)的实部值和虚部值：

其中实部值

为谐波电流有功值，虚部值

谐波电流无功值；

当N＝0时，为计算电网侧、负载侧电流的直流值偏移值；

当N＝1时，为计算电网侧、负载侧电流的基波值；

当N＝2～51时，为计算电网侧、负载侧电流的2-50次谐波值。

7.根据权利要求6所述的一种FPGA优化处理APF控制带宽和高次谐波的方法，其特征在于，将三相电网侧、负载侧的电流实部值和虚部值加入到APF补偿电流的计算中，通过DQ0变换输出APF补偿电流具体包括如下：

1)三相负载电流iLa、iLb、iLc在电网锁相信号wt的作用下经过DQ0变化得到的负载电流的D轴有功值和Q轴无功值，经过均值滤波器或巴特沃斯滤波器和D轴值和Q轴值做差值，得到电网检测出的D轴有功误差和Q轴无功误差；

2)将来自直流侧电压Ud的误差值经过PI控制得到D轴的有功扰动，加入需要补充的D轴有功误差值上，将通过FPGA得到的高次谐波的实部和虚部值分别加入到D轴的有功误差及Q轴的无功误差值上，得到D轴的有功误差和及Q轴的无功误差和；

3)将电网电流在电网锁相信号wt的作用下经过DQ变换后得到的电网电流的D轴有功值和Q轴无功值与上面的D轴的有功误差和及Q轴的无功误差和进行差值运算，再通过各自的PI调节器后即得到需要补偿的APF的有功D轴值和无功Q轴值，然后再经过DQ反变换后得到需要补充的APF的电流值的驱动PWM值ma、mb、mc，进而送入FPGA中驱动IGBT进行补偿。

Images