CN113964848B - 一种apf控制系统的无功电流提取模块 - Google Patents

一种apf控制系统的无功电流提取模块 Download PDF

Info

Publication number
CN113964848B
CN113964848B CN202111558919.9A CN202111558919A CN113964848B CN 113964848 B CN113964848 B CN 113964848B CN 202111558919 A CN202111558919 A CN 202111558919A CN 113964848 B CN113964848 B CN 113964848B
Authority
CN
China
Prior art keywords
current
data
abc
module
current data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111558919.9A
Other languages
English (en)
Other versions
CN113964848A (zh
Inventor
周东柳
张继征
陈子栋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kunshan Disen Huatu Industrial Internet Of Things Technology Co ltd
Original Assignee
Kunshan Disen Huatu Industrial Internet Of Things Technology Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kunshan Disen Huatu Industrial Internet Of Things Technology Co ltd filed Critical Kunshan Disen Huatu Industrial Internet Of Things Technology Co ltd
Priority to CN202111558919.9A priority Critical patent/CN113964848B/zh
Publication of CN113964848A publication Critical patent/CN113964848A/zh
Application granted granted Critical
Publication of CN113964848B publication Critical patent/CN113964848B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/18—Arrangements for adjusting, eliminating or compensating reactive power in networks
    • H02J3/1821—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators
    • H02J3/1835—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control
    • H02J3/1842—Arrangements for adjusting, eliminating or compensating reactive power in networks using shunt compensators with stepless control wherein at least one reactive element is actively controlled by a bridge converter, e.g. active filters
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/06—Measuring real component; Measuring reactive component
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J3/00—Circuit arrangements for ac mains or ac distribution networks
    • H02J3/01—Arrangements for reducing harmonics or ripples
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02J—CIRCUIT ARRANGEMENTS OR SYSTEMS FOR SUPPLYING OR DISTRIBUTING ELECTRIC POWER; SYSTEMS FOR STORING ELECTRIC ENERGY
    • H02J2203/00—Indexing scheme relating to details of circuit arrangements for AC mains or AC distribution networks
    • H02J2203/20—Simulating, e g planning, reliability check, modelling or computer assisted design [CAD]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E40/00—Technologies for an efficient electrical power generation, transmission or distribution
    • Y02E40/20—Active power filtering [APF]

Abstract

本发明提出一种APF控制系统的无功电流提取模块，实现以下步骤：在第一时钟周期开始时，abc‑dq变换模块接收开始滤波信号，同时读取网侧三相电流数据；在第一时钟周期内，开始滤波信号持续输出；在第一时钟周期和在其之后的若干个连续时钟周期内，abc‑dq变换模块完成两步abc‑dq变换；在第二时钟周期开始时，abc‑dq变换模块接收变换完成信号，同时输出d‑q电流数据；在第二时钟周期内，变换完成信号持续输出。两步abc‑dq变换中对FPGA硬件乘法器实现多次复用，优化了计算资源。

Description

一种APF控制系统的无功电流提取模块
技术领域
本发明涉及有源电力滤波器无功电流提取技术领域，具体涉及一种APF控制系统的无功电流提取模块。
背景技术
有源电力滤波器（APF）是一种用于动态抑制谐波、补偿无功的新型电力电子装置，它能够对大小和频率都变化的谐波以及变化的无功进行补偿，其应用可克服LC滤波器等传统的谐波抑制和无功补偿方法的缺点，实现了动态跟踪补偿，而且可以既补偿谐波又补偿无功。现有的AFP通过配置无功补偿模块实现对电网的无功电流的检测和模拟，其计算经过abc-dq一步变换得到无功电流。由于对APF的灵敏度要求很高，无功电流提取模块需要消耗较大的计算资源，因此需要对APF的无功电流提取模块进行优化设计。
发明内容
针对以上技术问题，本发明提出一种APF控制系统的无功电流提取模块，包括时钟和基于FPGA实现的abc-dq变换模块；所述时钟和所述abc-dq变换模块被配置为协同实现包括以下步骤：
在第一时钟周期开始时，所述abc-dq变换模块接收开始滤波信号，同时读取网侧三相电流数据；
在所述第一时钟周期内，所述开始滤波信号持续输出；
在所述第一时钟周期和在其之后的若干个连续时钟周期内，所述abc-dq变换模块完成两步abc-dq变换；
在第二时钟周期开始时，所述abc-dq变换模块接收变换完成信号，同时输出d-q电流数据；
在所述第二时钟周期内，所述变换完成信号持续输出。
还提出一种APF控制系统，该系统配置如本发明的无功电流提取模块。
本发明提出的APF控制系统的无功电流提取模块实现APF向电网补偿无功电流。根据负载电流以及A相电网电压锁相得到的相角，经abc-dq变换提取出当前电网的无功分量即q轴分量，对q轴分量进行平均值滤波后，得到无功电流的直流分量，再通过abc-dq反变换将当前电网的有功分量即d轴分量置为零，用于控制三相电网的无功输出；其中，基于FPGA硬件乘法器实现的两步abc-dq变换中对FPGA硬件乘法器实现多次复用，优化了计算资源。
附图说明
图1、一些实施方式涉及的abc-dq变换的时序图，其中各标识：Clock_50M：频率为50M的时钟信号；Filter_start：开始滤波信号；Dq_Ready：变换完成信号；DataIn[15..0]：三相电网电流采样输入；DataOut[15..0]：dq变换后的数据输出；
图2、一些实施方式的负载无功电流计算模块的原理图，其中，IL表示负载电流；Is表示网侧互感器采样的电流信号；Ic表示补偿侧互感器采样的电流信号；
图3、一些实施方式无功电流提取模块内的主要子模块的工作流程图。
具体实施方式
一些实施方式设计的APF控制系统的无功电流提取模块包括时钟和基于FPGA实现的abc-dq变换模块；时钟和abc-dq变换模块协同完成如图1（图1中时序的实施方式为优选实施方式，本发明的其他实施方式不受图1的限制）所示的步骤，包括：
在第一时钟周期开始时，abc-dq变换模块接收开始滤波信号，同时读取网侧三相电流数据；
在第一时钟周期内，开始滤波信号持续输出；
在第一时钟周期和在其之后的若干个连续时钟周期内，abc-dq变换模块完成两步abc-dq变换；在第二时钟周期开始时，abc-dq变换模块接收变换完成信号，同时输出d-q电流数据；
在第二时钟周期内，变换完成信号持续输出。
开始滤波信号和变换完成信号在一个时钟周期内持续输出，为增强abc-dq变换模块输出数据锁存的可靠性。
一些优选实施方式在第一时钟周期和第二时钟周期之间间隔四个时钟周期。
一些实施方式设计的APF控制系统的无功电流提取模块，两步abc-dq变换包括以下步骤：
将网侧三相电流数据i a , i b , i c 经过Clark变换为静止坐标系下的α-β电流数据
Figure 710192DEST_PATH_IMAGE001
，
Figure 962575DEST_PATH_IMAGE002
，由FPGA配置的硬件乘法器完成Clark变换中的以下乘法计算：
Figure 867077DEST_PATH_IMAGE003
其中，i a , i b , i c 分别为网侧三相电流数据中的A相电流、B相电流、C相电流；
将α-β电流数据
Figure 45249DEST_PATH_IMAGE001
，
Figure 900947DEST_PATH_IMAGE002
经过Park变换为旋转坐标系下的d-q电流数据，即有功电流数据i d 和无功电流数据i q ，由FPGA配置的硬件乘法器完成Park变换中的以下乘法计算：
Figure 455556DEST_PATH_IMAGE004
其中，
Figure 480144DEST_PATH_IMAGE001
，
Figure 596261DEST_PATH_IMAGE002
分别为α-β电流数据中的α轴电流和β轴电流，i d ，i q 分别为d-q电流数据中的有功电流数据和无功电流数据；θ为所述旋转坐标系与所述静止坐标系的相位差。
FPGA（现场可编程门阵列）由逻辑单元、RAM、乘法器等硬件资源组成，FPGA中的DSP资源是宝贵的且有限，在计算大位宽的指数、复数乘法、累加、累乘等运算时都会用到DSP资源，本实施方式主要针对充分利用DSP资源，尽量重复调用硬件乘法器的问题做了优化。在定点DSP芯片中，采用定点数进行数值运算，其操作数一般采用整型数来表示。
需要说明的是，Park变换的变换矩阵可能会因为建立的旋转坐标系不同而产生一定的差异性，只要其后的反变换矩阵与原先进行的正向变换矩阵能对应起来，这种差异性变化不会对最终的输出结果产生影响。先进行Clark变换再进行Park变换相比直接进行一步到位的abc-dq变换减少了3个16位的硬件乘法器，相当于减少了FPGA内部配置的6个8位的硬件乘法器。考虑到APF控制系统可能添加的功能模块，通过减少无功电流提取模块占用硬件乘法器的数量对该模块进优化，Park变换和Park反变换的计算过程对乘法器的复用比较容易，因此两步的abc-dq变换比一步到位的abc-dq变换更优。
一些实施方式设计的无功电流提取模块还包括负载无功电流计算模块，基于图2，该模块被配置为实现包括以下步骤：
获取APF控制系统并联数N和APF控制系统输出侧互感器采样比K；
用加法器计算K×N；
将从网侧互感器采样的电流信号Is乘23/(K×N)后缩小26倍得到网侧电流信号I´s；
将从补偿侧互感器采样的电流信号Ic乘25/(K×N)后缩小28倍得到补偿电流信号I´c；
用减法器将I´s减I´c得到负载电流IL。
需要说明的是，加法器优选为FPGA配置的硬件加法器，通过将N个K相加计算得到K×N。
一些实施方式设计的无功电流提取模块还包括abc-dq反变换模块，abc-dq反变换模块被配置为实现abc-dq反变换，具体包括以下步骤：
将d-q电流数据i d ，i q 经过Park反变换为α-β电流数据
Figure 706300DEST_PATH_IMAGE001
，
Figure 235239DEST_PATH_IMAGE002
，由FPGA配置的硬件乘法器完成Park反变换中的以下乘法计算：
Figure 848754DEST_PATH_IMAGE005
其中，
Figure 368728DEST_PATH_IMAGE001
，
Figure 213667DEST_PATH_IMAGE002
分别为α-β电流数据中的α轴电流和β轴电流，i d ，i q 分别为d-q电流数据中的有功电流数据和无功电流数据；
将α-β电流数据
Figure 782183DEST_PATH_IMAGE001
，
Figure 358526DEST_PATH_IMAGE002
经过Clark反变换为网侧三相电流数据i a , i b , i c ，由FPGA配置的硬件乘法器完成Clark反变换中的以下乘法计算：
Figure 285287DEST_PATH_IMAGE006
其中，i a ,i b ,i c 分别为网侧三相电流数据中的A相电流、B相电流、C相电流；
Figure 104339DEST_PATH_IMAGE001
，
Figure 771818DEST_PATH_IMAGE002
分别为α-β电流数据中的α轴电流和β轴电流。
一些实施方式的无功电流提取模块还包括平均值滤波模块，平均值滤波模块基于32点的平均值滑动滤波方法实现对无功电流的平均值滤波，方法具体包括以下步骤：
每次写入数据为新的采样数据data_new；
每次读取数据为上一个时钟周期的采样数据data_old；
每次的读取地址为写入地址加1；
按下式计算经过平均值滤波后的无功电流数据qout：
Figure 625505DEST_PATH_IMAGE007
其中，i为采样的次数，从1至32依次取值；data_new为新的采样数据，data_old为上一个时钟周期的采样数据；qout为平均值滤波后的无功电流数据；
输出qout的同时输出持续一个时钟周期的滤波完成脉冲信号。
为减小线路中存在的干扰对输出的影响，网侧三相电流数据i a , i b , i c 变换到旋转坐标系下的d-q电流数据后，对无功输出进行一次滤波，考虑节约计算资源以及无功输出对速度的要求，选取32点的平均值滑动滤波方法。
一些实施方式涉及的FPGA配置的硬件乘法器在所述两步abc-dq变换的步骤中和在所述abc-dq反变换的步骤中被复用。
一些实施方式的无功电流提取模块还包括至少33个16位的RAM存储空间，通过所述RAM存储空间将所述采样数据data_new和data_old保存为数据队列。
一些实施方式的无功电流提取模块还包括BC相角对应的余弦值计算模块，通过利用输入数据求解BC相的相角对应的余弦值。
以下更具体的实施方式的无功电流提取模块，主要包含负载电流计算模块，abc-dq变换模块，平均值滤波模块，dq-abc反变换模块，BC相相角对应的cos值计算模块，各模块相互协同完成如图3中的工作。下面，对各个子模块详细说明：
1.负载电流计算模块
APF采样通过网侧电流与补偿侧电流，因此需要根据网侧电流和补偿测电流对无功补偿电流进行相应的转换计算。补偿侧互感器与网侧电流采样的互感器的匝数不一样，中间需要有一个系数转换过程，考虑到可能会有N台APF并联工作，这里将并联的台数一并考虑在系数转换模块中。本实施例的网侧电流采样的互感器的匝比是2000:5，APF输出侧互感器匝比为600:5，考虑会选用不同的互感器，匝比就可能会发生变化，为了可以直接通过操作终端的人为设定进行自动修改，需要对输入的匝比数进行归一化处理，即将不同的互感器匝比下的采样电流统一折合到APF输出侧电流采样为600:5的互感器下的采样电流值。鉴于APF输出侧匝比为600:5，在参数归一化时要用到除法运算，先将600缩小8倍变为75，相当于分母缩小了8倍，对应的分子Ks、Kc也要在原先的基础上缩小8倍，实现除法运算时处理的都是整型数据，分母一定的情况下，中间的计算过程中，分子越大计算出来的误差越小，在提高中间过程计算精度的角度下，需对分子Ks、Kc进行一定程度的扩大，考虑网侧电流采样，互感器的匝比最大超过4000:5，即采样的网侧电流不超过4000A，Ks最大为4000，Ks用16位数据表示，符号位排除在外，最大可表示为32768，4000<4096=212，Ks随分母（归一化对应的值600）在计算处理时先同时缩小了8倍，因此可将Ks缩小后的值扩大26倍，即可将输入的Ks值扩大23倍；APF输出侧补偿的电流最大不超过1000A，则Kc最大为1000<1024=210，Kc随分母（归一化对应的值600）在计算处理时同样预先缩小了8倍，因此可将Ks缩小后的值扩大28倍，即可将输入的Kc值扩大25倍，通过这种扩大处理后，计算完毕得出的结果需要还原为未扩大前的数值，后面计算出的Is需缩小26倍，Ic需缩小28倍。当N台APF并联工作时，相对于折合到600:5的互感器下的输出电流值I，每台APF的输出电流值为I/N，相当于原先600:5的互感器换成了(600×N):5的互感器，这就使得原先归一化时除以600变成了除以600N，计算处理时600预先缩小了8倍，则相当于归一化时序除以75×N，这就又需要用到一个乘法器，而这种归一化运算仅需用到一次，而且对速度没有特别要求，再用硬件乘法器就比较浪费了，N为实际并联台数，不会太大，可用乘法最原始的理解N个75相加的算法思想实现。
2. abc-dq变换模块
对直接进行abc-dq变换与先将abc变换到静止坐标系下，再从静止坐标系变换到dq坐标系所消耗的计算资源对比如下：
2.1 直接将三相abc变换到dq坐标系需要的计算：
直接abc-dq变换的变换矩阵
Figure 487282DEST_PATH_IMAGE008
，
为了提高乘法的运算速度，使用FPGA自带的硬件乘法器，上述运算将需要8个硬件乘法器，再算上前面的系数2/3，总共则需消耗9个硬件乘法器。
2.2 将三相abc先变换到静止坐标系下，再变换到dq坐标系：
考虑到系数2/3，Clark变换需要2个硬件乘法器，Park变换需要4个硬件乘法器，先进行Clark变换再进行Park变换相比直接变换就减少了3个16位的硬件乘法器，相当于减少了FPGA内部6个8位的硬件乘法器；因为Park变换对乘法器的复用比较容易，为进一步减少硬件乘法器的数量，可以在Park变换以及Park反变换时对乘法器进行复用。
为保证可靠性，输出数据在abc-dq变换结束后的下一个周期，将dq变换完成信号拉高，并使其保持一个时钟周期，以增强后面数据锁存的可靠性。
3. 平均值滤波模块
为减小线路中存在的干扰对输出的影响，在abc变换到dq轴后，对q轴无功输出进行一次滤波，考虑到资源以及无功输出对速度的要求，选取了32点的平均值滑动滤波。预先设定33个16位的RAM存储空间，每次读取数据的地址为写入地址加1，即：
Figure 763936DEST_PATH_IMAGE009
写入的数据为新的采样数据data_new，每次从RAM中出来的数据读取出的数据为上一个周期时刻采样得到的值，定义为data_old，则32点滑动滤波的计算式(伪代码)为：
Figure 2150DEST_PATH_IMAGE010
4. dq-abc反变换模块
根据上述Clark变换和Park变换的逆变换过程，反变换过程也是分为两步的方法，消耗的硬件乘法器数量更少，而且方便乘法器的复用。
Park变换的变换矩阵可能会因为建立的旋转坐标系不同而产生一定的差异性，只要其后的反变换矩阵与原先进行的正向变换矩阵能对应起来，这种差异性变不会对最终的输出结果产生影响，dq-abc反变换的变换矩阵也是相对于这个模块中提到的正向变换矩阵。
5. BC相相角对应的cos值计算模块
三相补偿时需要用到BC相的相角对应的余弦值，利用输入求解出BC相的相角对应的余弦值。
6. 系数折合及负载电流计算模块
这个模块由两个模块构成，分别为系数折合计算模块和负载电流计算模块，每当系统参数(主要是互感器匝比和并联APF台数N)发生变化时，Init_Change产生一个时钟的高脉冲信号，通知系数折合模块对最终系数重新进行一次计算，计算完成后输出一个时钟周期的K_done_Sig脉冲信号。为了防止液晶屏在输入时输入了一个错误的数值，模块中分别对互感器匝比以及最大物攻电流输出进行了限幅，Ks最大为4000，Kc最大为1000，最大无功输出为1000A，超出的均以最大值计算。负载电流计算模块中由于三相网侧电流以及补偿电流均要与相应的系数相乘，均采用了数据选择器来减少乘法器的使用数量。
本说明书中描述的主题的实施方式和功能性操作可以在以下中实施：数字电子电路，有形实施的计算机软件或者固件，计算机硬件，包括本说明书中公开的结构及其结构等同体，或者上述中的一者以上的组合。本说明书中描述的主题的实施方式可以被实施为一个或多个计算机程序，即，一个或多个有形非暂时性程序载体上编码的计算机程序指令的一个或多个模块，用以被数据处理设备执行或者控制数据处理设备的操作。在本说明书中描述的处理和逻辑流程可以由一个或多个可编程计算机执行，该计算机通过运算输入数据并且生成输出而执行一个或多个的计算机程序，以运行函数。处理和逻辑流程还可以由专用逻辑电路，例如，ASIC(专用集成电路)执行，并且设备也可以被实施为专用逻辑电路。
虽然本说明书包含很多具体的实施细节，但是这些不应当被解释为对任何发明的范围或者对可以要求保护的内容的范围的限制，而是作为可以使特定发明的特定实施方式具体化的特征的说明。在独立的实施方式的语境中的本说明书中描述的特定特征还可以与单个实施方式组合地实施。相反地，在单个实施方式的语境中描述的各种特征还可以独立地在多个实施方式中实施，或者在任何合适的子组合中实施。此外，虽然以上可以将特征描述为组合作用并且甚至最初这样要求，但是来自要求的组合的一个或多个特征在一些情况下可以从该组合去掉，并且要求的组合可以转向子组合或者子组合的变形。
已经描述了主题的特定实施方式。其他实施方式在以下权利要求的范围内。例如，在权利要求中记载的活动可以以不同的顺序执行并且仍旧实现期望的结果。作为一个实例，为了实现期望的结果，附图中描述的处理不必须要求示出的特定顺序或者顺序次序。在特定实现中，多任务处理和并行处理可以是有优势的。

Claims (8)

1.一种APF控制系统的无功电流提取模块，其特征在于，包括时钟和基于FPGA实现的abc-dq变换模块，还包括：负载无功电流计算模块，abc-dq反变换模块，平均值滤波模块，
所述时钟和所述abc-dq变换模块被配置为协同实现包括以下步骤：
在第一时钟周期开始时，所述abc-dq变换模块接收开始滤波信号，同时读取网侧三相电流数据；
在所述第一时钟周期内，所述开始滤波信号持续输出；
在所述第一时钟周期和在其之后的若干个连续时钟周期内，所述abc-dq变换模块完成两步abc-dq变换；
在第二时钟周期开始时，所述abc-dq变换模块接收变换完成信号，同时输出d-q电流数据；
在所述第二时钟周期内，所述变换完成信号持续输出；
所述abc-dq反变换模块被配置为实现abc-dq反变换，具体包括以下步骤：
将所述d-q电流数据id，iq经过Park反变换为α-β电流数据iα，iβ，由所述FPGA配置的硬件乘法器完成所述Park反变换中的以下乘法计算：
Figure FDA0003521712790000011
其中，iα，iβ分别为α-β电流数据中的α轴电流和β轴电流，id，iq分别为d-q电流数据中的有功电流数据和无功电流数据；
将所述α-β电流数据iα，iβ经过Clark反变换为所述网侧三相电流数据ia,ib,ic，由所述FPGA配置的硬件乘法器完成所述Clark反变换中的以下乘法计算：
Figure FDA0003521712790000021
其中，ia,ib,ic分别为网侧三相电流数据中的A相电流、B相电流、C相电流；iα，iβ分别为α-β电流数据中的α轴电流和β轴电流；
所述负载无功电流计算模块被配置为实现包括以下步骤：
获取APF控制系统并联数N和所述APF控制系统输出侧互感器采样比K；
用加法器计算K×N；
将从网侧互感器采样的电流信号Is乘23/(K×N)后缩小26倍得到网侧电流信号I′s；
将从补偿侧互感器采样的电流信号Ic乘25/(K×N)后缩小28倍得到补偿电流信号I′c；
用减法器将所述I′s减I′c得到负载电流IL。
2.如权利要求1所述的无功电流提取模块，其特征在于，所述两步abc-dq变换包括以下步骤：
将所述网侧三相电流数据ia,ib,ic经过Clark变换为静止坐标系下的α-β电流数据iα，iβ，由所述FPGA配置的硬件乘法器完成所述Clark变换中的以下计算：
Figure FDA0003521712790000031
Figure FDA0003521712790000032
其中，ia,ib,ic分别为网侧三相电流数据中的A相电流、B相电流、C相电流；
将所述α-β电流数据iα，iβ经过Park变换为旋转坐标系下的所述d-q电流数据，即有功电流数据id和无功电流数据iq，由所述FPGA配置的硬件乘法器完成所述Park变换中的以下乘法计算：
Figure FDA0003521712790000033
其中，iα，iβ分别为α-β电流数据中的α轴电流和β轴电流，id，iq分别为d-q电流数据中的有功电流数据和无功电流数据；θ为所述旋转坐标系与所述静止坐标系的相位差。
3.如权利要求2所述的无功电流提取模块，其特征在于，所述平均值滤波模块基于32点的平均值滑动滤波方法实现对无功电流的平均值滤波，所述方法具体包括以下步骤：
每次写入数据为新的采样数据data_new；
每次读取数据为上一个时钟周期的采样数据data_old；
每次的读取地址为写入地址加1；
按下式计算平均值滤波后的无功电流数据qout：
Figure FDA0003521712790000041
其中，i为采样的次数，从1至32依次取值；data_new为新的采样数据，data_old为上一个时钟周期的采样数据；qout为平均值滤波后的无功电流数据；
输出qout的同时输出持续一个时钟周期的滤波完成脉冲信号。
4.如权利要求3所述的无功电流提取模块，其特征在于，所述FPGA配置的硬件乘法器在所述两步abc-dq变换的步骤中和在所述abc-dq反变换的步骤中被复用。
5.如权利要求4所述的无功电流提取模块，其特征在于，还包括至少33个16位的RAM存储空间，通过所述RAM存储空间将data_new和data_old保存为数据队列。
6.如权利要求5所述的无功电流提取模块，其特征在于，还包括数据选择器，所述数据选择器在所述式I-VI的计算中使用。
7.如权利要求5所述的无功电流提取模块，其特征在于，对互感器匝比以及最大无功电流输出进行限值。
8.一种APF控制系统，其特征在于，该系统配置了如权利要求1-7的任一项所述的无功电流提取模块。
CN202111558919.9A 2021-12-20 2021-12-20 一种apf控制系统的无功电流提取模块 Active CN113964848B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111558919.9A CN113964848B (zh) 2021-12-20 2021-12-20 一种apf控制系统的无功电流提取模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111558919.9A CN113964848B (zh) 2021-12-20 2021-12-20 一种apf控制系统的无功电流提取模块

Publications (2)

Publication Number Publication Date
CN113964848A CN113964848A (zh) 2022-01-21
CN113964848B true CN113964848B (zh) 2022-05-31

Family

ID=79473293

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111558919.9A Active CN113964848B (zh) 2021-12-20 2021-12-20 一种apf控制系统的无功电流提取模块

Country Status (1)

Country Link
CN (1) CN113964848B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103777076A (zh) * 2014-01-26 2014-05-07 国家电网公司 三相四线制系统任意次谐波分量和无功电流检测方法
CN104065091A (zh) * 2014-07-02 2014-09-24 国家电网公司 具有完全apf功能的静止无功发生器
CN110445139A (zh) * 2019-06-28 2019-11-12 北方工业大学 基于fpga的电力电子变换器的控制方法以及系统
CN112881776A (zh) * 2021-01-13 2021-06-01 国网浙江省电力有限公司湖州供电公司 一种谐波电流快速提取方法
CN113690888A (zh) * 2021-07-23 2021-11-23 辽宁荣信兴业电力技术有限公司 一种fpga优化处理apf控制带宽和高次谐波的方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101527456A (zh) * 2008-03-06 2009-09-09 莫志禄 有源滤波器复合检测方法
CN101984534B (zh) * 2010-10-27 2013-02-06 西安交通大学 一种微型电网用多功能动态无功补偿装置及其控制方法
CN103235181A (zh) * 2013-04-12 2013-08-07 江苏省质量安全工程研究院 基于小波变换和瞬时无功功率理论的谐波检测方法
AU2014325935B2 (en) * 2013-09-30 2017-04-06 Daikin Industries, Ltd. Power conversion device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103777076A (zh) * 2014-01-26 2014-05-07 国家电网公司 三相四线制系统任意次谐波分量和无功电流检测方法
CN104065091A (zh) * 2014-07-02 2014-09-24 国家电网公司 具有完全apf功能的静止无功发生器
CN110445139A (zh) * 2019-06-28 2019-11-12 北方工业大学 基于fpga的电力电子变换器的控制方法以及系统
CN112881776A (zh) * 2021-01-13 2021-06-01 国网浙江省电力有限公司湖州供电公司 一种谐波电流快速提取方法
CN113690888A (zh) * 2021-07-23 2021-11-23 辽宁荣信兴业电力技术有限公司 一种fpga优化处理apf控制带宽和高次谐波的方法

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
谐波电流检测位置对有源电力滤波器性能的影响研究;孙广星 等;《电力电容器与无功补偿》;20171031;第44-53页 *

Also Published As

Publication number Publication date
CN113964848A (zh) 2022-01-21

Similar Documents

Publication Publication Date Title
AU2012202349B2 (en) Image resampling by frequency unwrapping
CN109831184B (zh) 一种带通滤波方法、系统、存储介质及终端设备
Blu et al. Self-similarity: Part II—Optimal estimation of fractal processes
CN113964848B (zh) 一种apf控制系统的无功电流提取模块
JPH05235699A (ja) サンプリング周波数変換装置
JP5941228B2 (ja) マルチキャリアベースバンドのピーク除去装置及び方法
CN210958338U (zh) 基于fpga芯片的三相数字锁相环、svpwm调制器及电网谐波电流控制系统
CN109684937B (zh) 一种基于fft及数学形态法的信号去噪方法及装置
CN106324342A (zh) 一种基于查表的谐波检测方法
CN111597498B (zh) 一种基于大点数fft电路的频谱获取方法
CN105811919A (zh) 用于智能变电站数字化保护的低通滤波器设计方法
CN112540642B (zh) 一种多时钟域处理方法、装置、设备和介质
CN113777442B (zh) 一种电网电压暂降故障信号检测方法及系统
CN113300679B (zh) 数字预失真电路、数字预失真系数获取方法及相关装置
CN112362968B (zh) 一种基于预调制cdsc与sdft的单相谐波实时提取方法
CN101651900A (zh) 一种在频域内干扰消除的信道估计方法和装置
CN108270416A (zh) 一种高阶插值滤波器及方法
Sankaran et al. Design and Implementation of 1024 Point Pipelined Radix 4 FFT Processor on FPGA for Biomedical Signal Processing Applications
CN115794027B (zh) 信号处理方法、装置、电子设备及存储介质
CN114400642B (zh) 一种有源电力滤波器的谐波提取及限流方法
CN117630466A (zh) 一种电压暂降检测方法、装置、设备及存储介质
CN113629711B (zh) 并网逆变器的电网电压前馈控制方法和系统
CN106656105B (zh) 一种正弦插值方法、装置和高速数据采集设备
CN109709397B (zh) 一种加连续Hanning窗的电网谐波非同步压缩感知检测方法
CN117251717B (zh) 多个不同信号同步信道化提取方法、装置、设备及介质

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant