CN113690317A - 一种具有超结结构的平面型功率mosfet器件及其制造方法 - Google Patents
一种具有超结结构的平面型功率mosfet器件及其制造方法 Download PDFInfo
- Publication number
- CN113690317A CN113690317A CN202110956390.XA CN202110956390A CN113690317A CN 113690317 A CN113690317 A CN 113690317A CN 202110956390 A CN202110956390 A CN 202110956390A CN 113690317 A CN113690317 A CN 113690317A
- Authority
- CN
- China
- Prior art keywords
- mosfet device
- layer
- power mosfet
- junction structure
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 29
- 239000004065 semiconductor Substances 0.000 claims abstract description 63
- 239000000758 substrate Substances 0.000 claims abstract description 40
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 15
- 229910052796 boron Inorganic materials 0.000 claims description 11
- 238000009434 installation Methods 0.000 claims description 9
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 claims description 8
- 229910052751 metal Inorganic materials 0.000 claims description 7
- 239000002184 metal Substances 0.000 claims description 6
- 238000009413 insulation Methods 0.000 claims description 4
- 238000005530 etching Methods 0.000 claims description 3
- 150000002500 ions Chemical class 0.000 claims description 3
- 238000003466 welding Methods 0.000 claims 1
- 238000000034 method Methods 0.000 abstract description 26
- 230000008569 process Effects 0.000 abstract description 16
- 238000005452 bending Methods 0.000 abstract 1
- 230000003071 parasitic effect Effects 0.000 description 16
- 239000000463 material Substances 0.000 description 12
- 230000002441 reversible effect Effects 0.000 description 9
- 239000003990 capacitor Substances 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 230000002829 reductive effect Effects 0.000 description 7
- 230000000694 effects Effects 0.000 description 6
- 238000002347 injection Methods 0.000 description 6
- 239000007924 injection Substances 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 230000005684 electric field Effects 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 230000003247 decreasing effect Effects 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000001413 cellular effect Effects 0.000 description 3
- 238000000750 constant-initial-state spectroscopy Methods 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000000126 substance Substances 0.000 description 3
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 2
- VEXZGXHMUGYJMC-UHFFFAOYSA-N Hydrochloric acid Chemical compound Cl VEXZGXHMUGYJMC-UHFFFAOYSA-N 0.000 description 2
- GRYLNZFGIOXLOG-UHFFFAOYSA-N Nitric acid Chemical compound O[N+]([O-])=O GRYLNZFGIOXLOG-UHFFFAOYSA-N 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- WTEOIRVLGSZEPR-UHFFFAOYSA-N boron trifluoride Chemical compound FB(F)F WTEOIRVLGSZEPR-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 238000002844 melting Methods 0.000 description 2
- 230000008018 melting Effects 0.000 description 2
- 229910017604 nitric acid Inorganic materials 0.000 description 2
- 230000000737 periodic effect Effects 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920006395 saturated elastomer Polymers 0.000 description 2
- 229910052710 silicon Inorganic materials 0.000 description 2
- 239000010703 silicon Substances 0.000 description 2
- 238000010396 two-hybrid screening Methods 0.000 description 2
- 229910015900 BF3 Inorganic materials 0.000 description 1
- 239000002841 Lewis acid Substances 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 230000004075 alteration Effects 0.000 description 1
- 229910021529 ammonia Inorganic materials 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 125000004429 atom Chemical group 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 229910052790 beryllium Inorganic materials 0.000 description 1
- ATBAMAFKBVZNFJ-UHFFFAOYSA-N beryllium atom Chemical compound [Be] ATBAMAFKBVZNFJ-UHFFFAOYSA-N 0.000 description 1
- 238000009835 boiling Methods 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000007812 deficiency Effects 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 230000002349 favourable effect Effects 0.000 description 1
- 229910052732 germanium Inorganic materials 0.000 description 1
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 1
- 238000009396 hybridization Methods 0.000 description 1
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 1
- 238000011031 large-scale manufacturing process Methods 0.000 description 1
- 150000007517 lewis acids Chemical class 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 239000002932 luster Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 229910052755 nonmetal Inorganic materials 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 238000006116 polymerization reaction Methods 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 238000004781 supercooling Methods 0.000 description 1
- 238000010399 three-hybrid screening Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/7827—Vertical transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/063—Reduced surface field [RESURF] pn-junction structures
- H01L29/0634—Multiple reduced surface field (multi-RESURF) structures, e.g. double RESURF, charge compensation, cool, superjunction (SJ), 3D-RESURF, composite buffer (CB) structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66666—Vertical transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Composite Materials (AREA)
- Manufacturing & Machinery (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
本发明涉及超结结构半导体技术领域，且公开了一种具有超结结构的平面型功率MOSFET器件及其制造方法，包括半导体基板和主板，所述半导体基板包括规则排布的五组np组合柱及位于所述np组合柱底部的n+漏极层，所述五组np组合柱的顶部设有表面n层，所述表面n层上设有半导体，该具有超结结构的平面型功率MOSFET器件及其制造方法，通过在器件制作完成进行安装使用时，将n+漏极层底部的保持框通过平衡板对应主板上安装螺孔的位置进行压持，通过旋紧螺栓使平衡板与主板进行固定，使得MOSFET器件在安装后可保持稳定，避免在后续其他器件的安装操作时碰撞到MOSFET器件后导致针脚弯曲甚至断裂，保证了MOSFET器件的正常使用，适用性较高。
Description
技术领域
本发明涉及超结结构半导体技术领域，具体为一种具有超结结构的平面型功率MOSFET器件及其制造方法。
背景技术
MOSFET器件是一种多数载流子器件，其具有双极型器件所不具备的输入阻抗高、开关速度快的特点和优势。由于MOSFET没有少数载流子存储的问题，因此，其开关延迟特性主要是因为寄生电容的充电和放电。
一般而言，评估功率MOSFET器件的寄生电容通常包括：输入电容(Ciss)、输出电容(Coss)、反馈电容(Crss)。输入电容是栅源寄生电容(Cgs)与栅漏寄生电容(Cgd)之和，即Ciss＝Cgs+Cgd；输出电容是漏源寄生电容(Cds) 与栅漏寄生电容之和，即Coss＝Cds+Cgd；反馈电容也称为米勒电容，Crss＝Cgd。功率MOSFET是电压驱动型器件，其栅极驱动电压由0V上升至指定电压(如 12V)的过程可以理解为其体内寄生电容充电的过程，寄生电容越大，其所需的充电电荷Qg越多，相应的开通速度也就越慢，同时，还会带来开通损耗变大的不利影响；同理，关断时的关断速度和关断损耗亦是由寄生电容的放电过程所决定。在整个开关过程中，米勒电容Crss及其所对应的栅漏电荷(Qgd) 将会起到主导作用，因此，若能降低Cgd，就可提高开关速度、降低开关损耗。
在中国发明专利申请公开说明书CN102270663B中公开的一种具有超结结构的平面型功率MOSFET器件，在所述MOSFET器件的俯视平面上，包括位于半导体基板的元胞区和终端保护区，所述终端保护区位于元胞区的外圈，且终端保护区环绕包围元胞区；所述元胞区内包括若干规则排布且相互并联连接的元胞；在所述MOSFET器件的截面上，半导体基板具有相对应的第一主面与第二主面，所述第一主面与第二主面间包括第一导电类型漂移层；在半导体基板的第一导电类型漂移层内包括若干对具有第一导电类型的第一柱和具有第二导电类型的第二柱；所述第一柱与第二柱沿着电流流通方向在半导体基板的第一导电类型漂移层内延伸；在垂直电流流通的方向上，由所述第一柱和第二柱构成的多对PN柱交替连接设置，在半导体基板内形成超结结构；其特征是：在所述MOSFET器件的截面上，所述元胞区内包括位于第一导电类型漂移层内的第二导电类型层，所述第二导电类型层与所述第二导电类型层下方的第二导电类型第二柱相连接，相邻的第二导电类型层间通过第一导电类型漂移层隔离，第二导电类型层内设有第一导电类型注入区；所述相邻第二导电类型层之间的第一导电类型漂移层正上方对应的第一主面上设置有第二栅氧化层区，所述第二栅氧化层区的宽度不大于第一导电类型漂移层内相邻第二导电类型层之间的水平距离；第二栅氧化层区的两侧设有第一栅氧化层区，所述第二栅氧化层区的厚度大于第一栅氧化层区的厚度；第一栅氧化层区与相应的第二导电类型层及所述第二导电类型层内的第一导电类型注入区部分交叠接触；在半导体基板的第一主面上，靠近第二栅氧化层区一侧，第二导电类型层包覆第二导电类型层内的第一导电类型注入区的水平距离小于第一栅氧化层区的宽度；所述第一栅氧化层区及第二栅氧化层区上均覆盖有导电多晶硅，所述导电多晶硅上设有绝缘介质层，所述绝缘介质层覆盖于相应的导电多晶硅上并包覆相应的第一栅氧化层区、第二栅氧化层区及导电多晶硅；在半导体基板的第一主面上，相邻的绝缘介质层间设有源极引线孔，所述源极引线孔内填充有源极金属，所述源极金属与导电多晶硅间通过绝缘介质层隔离，且所述源极金属同时与第一导电类型注入区及第二导电类型层欧姆接触，该发明优点为：1、在元胞区内，采用两种厚度的栅氧化层，第一栅氧化层区与其下方的第二导电类型层、第一导电类型注入区一起形成了所述MOSFET器件的沟道区，由于第一栅氧化层区的厚度比较薄，因此，栅极对于漏源电流的控制力与普通MOSFET相比并未有明显变化，器件的跨导、阈值电压等性能没有明显改变。2、在元胞区内，第二栅氧化层区下方由于并未形成器件的沟道，因此不会对跨导、阈值电压带来影响；同时，第二栅氧化层区的厚度较厚可以大大降低器件的寄生栅氧电容Cox，从而降低米勒电容，使得器件的开关速度加快，开关损耗降低。3、本发明结构工艺流程简单易行，第一栅氧化层区的厚度与第二栅氧化层区的厚度可以依照指定目标方便设置，同时，第二栅氧化层区的宽度也可由对应层次的设计尺寸方便设置，便于推广至大生产。4、本发明结构适用范围广，对于使用平面工艺制作的功率 MOSFET都可行，如平面型的普通DMOS，平面型的超结(Super Junction) MOSFET，平面型的IGBT。
但是，其在使用过程中，MOSFET器件与主板之间的连接多数是直接通过针脚进行连接的，导致MOSFET器件在安装后很容易因意外在安装其他器件时受到碰撞而导致针脚弯曲，严重时会导致针脚断裂，而影响MOSFET器件的正常使用，于是，发明人有鉴于此，秉持多年该相关行业丰富的设计开发及实际制作的经验，针对现有的结构及缺失予以研究改良，提供一种具有超结结构的平面型功率MOSFET器件及其制造方法。
发明内容
(一)解决的技术问题
针对现有技术的不足，本发明提供了一种具有超结结构的平面型功率 MOSFET器件及其制造方法，具备保证MOSFET器件正常使用的等优点，解决了上述背景技术中提出的问题。
(二)技术方案
为实现上述保证MOSFET器件正常使用目的，本发明提供如下技术方案：一种具有超结结构的平面型功率MOSFET器件及其制造方法，包括半导体基板和主板，所述半导体基板包括规则排布的五组np组合柱及位于所述np组合柱底部的n+漏极层，所述五组np组合柱的顶部设有表面n层，所述表面n层上设有半导体，所述半导体之间形成有导电沟道，所述表面n层上形成有相互独立的p型阱区，所述n+漏极层的浓度大于np组合柱的浓度，所述np组合柱交替设置在半导体基板内形成超结结构，所述p型阱区上设有相互独立的n+源极区，所述n+源极区之间设有p+区，所述半导体的内部设有栅极，所述n+漏极层下表面的周侧设有绝缘保持框，所述绝缘保持框外表面的底部焊接有平衡板，所述平衡板上螺纹穿设有螺栓，所述绝缘保持框通过螺栓与主板相连接。
优选的，所述np组合柱包括具有n型导电类型的n柱，所述n柱的一侧具有P型导电类型的p柱。
优选的，所述p型阱区的p形离子为硼。
优选的，所述n柱与n柱沿着电流流通方向在半导体基板的n+漏极层上延伸。
优选的，所述任意np组合柱对的导电沟道的宽度与深度均相同。
优选的，所述n+源极区内填充有源极金属。
优选的，所述n+漏极层下表面均匀等距的设有若干个针脚。
优选的，所述平衡框上表面的四角处均螺纹开设有与螺栓相适配的缩进式螺孔，所述主板上开设有与缩进式螺孔相适配的安装螺孔。
一种具有超结结构的平面型功率MOSFET器件及其制造方法，其特征在于：包括一下制作方法：
1)、提供具有两个相对表面的半导体基板，该半导体基板包括np组合柱及位于所述np组合柱底部的n+漏极层，所述两个相对表面包括位于半导体基板上部的第一表面和半导体基板下部的第二表面；
2)、在所述半导体基板的第一表面上形成栅极氧化层；
3)、选择性刻蚀栅极氧化层，保留半导体基板两个边缘的栅极氧化层，而被刻蚀的区域形成一间隙层，注入N+掺杂漏极区、注入N+掺杂源极区、以及注入P+掺杂漏极区；
4)、在栅极氧化层上形成表面n层，且表面n层上形成半导体；
5)、所述半导体之间形成的导电沟道上设两层导电层，两层所述导电层分别为第一多晶硅层和第二多晶硅层。
(三)有益效果
与现有技术相比，本发明提供了一种具有超结结构的平面型功率MOSFET 器件及其制造方法，具备以下有益效果：
该具有超结结构的平面型功率MOSFET器件及其制造方法，通过在器件制作完成进行安装使用时，将n+漏极层底部的保持框通过平衡板对应主板上安装螺孔的位置进行压持，通过旋紧螺栓使平衡板与主板进行固定，使得MOSFET 器件在安装后可保持稳定，避免在后续其他器件的安装操作时碰撞到MOSFET 器件后导致针脚弯曲甚至断裂，保证了MOSFET器件的正常使用，适用性较高。
附图说明
图1为本发明提出的一种具有超结结构的平面型功率MOSFET器件及其制造方法的结构立体示意图；
图2为本发明提出的一种具有超结结构的平面型功率MOSFET器件及其制造方法的结构展开示意图；
图3为本发明提出的一种具有超结结构的平面型功率MOSFET器件及其制造方法的结构平面示意图；
图4为本发明提出的一种具有超结结构的平面型功率MOSFET器件及其制造方法图1中的A处结构放大示意图。
图中：1、np组合柱；101、n柱；102、p柱；2、n+漏极层；3、n层；4、半导体；5、导电沟道；6、p型阱区；7、n+源极区；8、p+区；9、栅极；10、针脚；11、主板；12、保持框；13、平衡板；14、螺栓；15、缩进式螺孔； 16、安装螺孔。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
请参阅图1-4，一种具有超结结构的平面型功率MOSFET器件及其制造方法，包括半导体基板和主板11，半导体基板包括规则排布的五组np组合柱1 及位于np组合柱1底部的n+漏极层2，五组np组合柱1的顶部设有表面n 层3，表面n层3上设有半导体4，半导体4之间形成有导电沟道5，表面n 层3上形成有相互独立的p型阱区6，n+漏极层2的浓度大于np组合柱1的浓度，np组合柱1交替设置在半导体基板内形成超结结构，超级结结构是高压MOSFET技术的重大发展并具有显著优点，其RDS(on)、栅极容值和输出电荷以及管芯尺寸同时得到降低，其关断状态为：垂直导电N+区夹在两边的P 区中间，当MOS关断时，也就是G极的电压为0时，横向形成两个反向偏置的PN结：P和垂直导电N+、P+和外延epi层N-。栅极下面的的P区不能形成反型层产生导电沟道，左边P和中间垂直导电N+形成PN结反向偏置，右边P 和中间垂直导电N+形成PN结反向偏置，PN结耗尽层增大，并建立横向水平电场，当中间的N+的渗杂浓度和宽度控制得合适，就可以将中间的N+完全耗尽，这样在中间的N+就没有自由电荷，相当于本征半导体，中间的横向电场极高，只有外部电压大于内部的横向电场，才能将此区域击穿，所以，这个区域的耐压极高，远大于外延层的耐压，功率MOSFET管的耐压主要由外延层来决定，注意到，P+和外延层N-形成PN结也是反向偏置形，有利于产生更宽的耗尽层，增加垂直电场，其开通状态为：当G极加上驱动电压时，在G极的表面将积累正电荷，同时，吸引P区的电子到表面，将P区表面空穴中和，在栅极下面形成耗尽层，随着G极的电压提高，栅极表面正电荷增强，进一步吸引P区电子到表面，这样，在G极下面的P型的沟道区中，积累负电荷，形成N型的反型层，同时，由于更多负电荷在P型表面积累，一些负电荷将扩散进入原来完全耗尽的垂直的N+，横向的耗尽层越来越减小，横向的电场也越来越小。G极的电压进一步提高，P区更宽范围形成N型的反型层，最后， N+区域回到原来的高渗杂的状态，这样，就形成的低导通电阻的电流路径，p 型阱区6上设有相互独立的n+源极区7，n+源极区7之间设有p+区8，半导体4的内部设有栅极9，n+漏极层2下表面的周侧设有绝缘保持框12，绝缘保持框12外表面的底部焊接有平衡板13，平衡板13上螺纹穿设有螺栓14，绝缘保持框12通过螺栓14与主板11相连接，np组合柱1包括具有n型导电类型的n柱101，n柱101的一侧具有P型导电类型的p柱102，p型阱区6 的p形离子为硼，硼是周期表第三主族唯一的非金属元素，B原子的价电子结构是2s22p1，这种B原子的价电子少于价轨道数的缺电子情况，但硼与同周期的金属元素锂，铍相比原子半径小，电离能高，电负性大，以形成共价键分子为特征，在硼原子以sp2杂化形成的共价分子中，余下的一个空轨道可以作为路易斯酸，接受外来的孤对电子，形成以sp3杂化的四面体构型的配合物。例如三氟化硼与氨气分子形成的配合物；若没有合适的外来电子，可以自相聚合形成缺电子多中心键，例如三中心二电子氢桥键、三中心二电子硼桥键、三中心二电子硼键，需要注意的是桥键与三中心二电子间的不同。硼桥键中心的硼原子是p轨道与两个杂化轨道的重叠，氢桥键中心的氢原子是s轨道与两个杂化轨道的重叠，而三中心二电子硼键为三个杂化轨道的组合重叠，n 柱101与n柱101沿着电流流通方向在半导体基板的n+漏极层2上延伸，任意np组合柱1对的导电沟道5的宽度与深度均相同，n+源极区7内填充有源极金属，n+漏极层2下表面均匀等距的设有若干个针脚10，平衡框13上表面的四角处均螺纹开设有与螺栓14相适配的缩进式螺孔15，主板11上开设有与缩进式螺孔15相适配的安装螺孔16，在应用中除了要考虑功率MOSFET 每一部分都存在电容以外，还必须考虑MOSFET还并联着一个二极管。同时从某个角度看、它还存在一个寄生晶体管。(就像IGBT也寄生着一个晶闸管一样)。这几个方面，是研究MOSFET动态特性很重要的因素，首先MOSFET结构中所附带的本征二极管具有一定的雪崩能力。通常用单次雪崩能力和重复雪崩能力来表达。当反向di/dt很大时，二极管会承受一个速度非常快的脉冲尖刺，它有可能进入雪崩区，一旦超越其雪崩能力就有可能将器件损坏。作为任一种PN结二极管来说，仔细研究其动态特性是相当复杂的。它们和我们一般理解PN结正向时导通反向时阻断的简单概念很不相同。当电流迅速下降时，二极管有一阶段失去反向阻断能力，即所谓反向恢复时间。PN结要求迅速导通时，也会有一段时间并不显示很低的电阻。在功率MOSFET中一旦二极管有正向注入，所注入的少数载流子也会增加作为多子器件的MOSFET的复杂性，功率MOSFET的设计过程中采取措施使其中的寄生晶体管尽量不起作用。在不同代功率MOSFET中其措施各有不同，但总的原则是使漏极下的横向电阻 RB尽量小。因为只有在漏极N区下的横向电阻流过足够电流为这个N区建立正偏的条件时，寄生的双极性晶闸管才开始发难。然而在严峻的动态条件下，因du/dt通过相应电容引起的横向电流有可能足够大。此时这个寄生的双极性晶体管就会起动，有可能给MOSFET带来损坏。所以考虑瞬态性能时对功率MOSFET器件内部的各个电容(它是dv/dt的通道)都必须予以注意，瞬态情况是和线路情况密切相关的，这方面在应用中应给予足够重视。对器件要有深入了解，才能有利于理解和分析相应的问题功率MOSFET是电压型驱动器件，没有少数载流子的存贮效应，输入阻抗高，因而开关速度可以很高，驱动功率小，电路简单。但功率MOSFET的极间电容较大，输入电容CISS、输出电容 COSS和反馈电容CRSS与极间电容的关系可表述为：功率MOSFET的栅极输入端相当于一个容性网络，它的工作速度与驱动源内阻抗有关。由于CISS的存在，静态时栅极驱动电流几乎为零，但在开通和关断动态过程中，仍需要一定的驱动电流。假定开关管饱和导通需要的栅极电压值为VGS，开关管的开通时间TON包括开通延迟时间TD和上升时间TR两部分，开关管关断过程中， CISS通过ROFF放电，COSS由RL充电，COSS较大，VDS(T)上升较慢，随着 VDS(T)上升较慢，随着VDS(T)的升高COSS迅速减小至接近于零时，VDS(T) 再迅速上升，根据以上对功率MOSFET特性的分析，其驱动通常要求：触发脉冲要具有足够快的上升和下降速度；开通时以低电阻力栅极电容充电，关断时为栅极提供低电阻放电回路，以提高功率MOSFET的开关速度；为了使功率 MOSFET可靠触发导通，触发脉冲电压应高于管子的开启电压，为了防止误导通，在其截止时应提供负的栅源电压；功率开关管开关时所需驱动电流为栅极电容的充放电电流，功率管极间电容越大，所需电流越大，即带负载能力越大，通过在器件制作完成进行安装使用时，将n+漏极层2底部的保持框12 通过平衡板13对应主板11上安装螺孔16的位置进行压持，通过旋紧螺栓14 使平衡板13与主板11进行固定，使得MOSFET器件在安装后可保持稳定，避免在后续其他器件的安装操作时碰撞到MOSFET器件后导致针脚10弯曲甚至断裂，保证了MOSFET器件的正常使用，适用性较高，功率MOSFET的基本特性为：漏极电流ID和栅源间电压UGS的关系称为MOSFET的转移特性，ID较大时，ID与UGS的关系近似线性，曲线的斜率定义为跨导Gfs，MOSFET的漏极伏安特性(输出特性)：截止区(对应于GTR的截止区)；饱和区(对应于 GTR的放大区)；非饱和区(对应于GTR的饱和区)。电力MOSFET工作在开关状态，即在截止区和非饱和区之间来回转换。电力MOSFET漏源极之间有寄生二极管，漏源极间加反向电压时器件导通。电力MOSFET的通态电阻具有正温度系数，对器件并联时的均流有利，开通过程；开通延迟时间td(on)—Up 前沿时刻到UGS＝UT并开始出现iD的时刻间的时间段；上升时间tr—UGS从 UT上升到MOSFET进入非饱和区的栅压UGSP的时间段；iD稳态值由漏极电源电压UE和漏极负载电阻决定。UGSP的大小和iD的稳态值有关，UGS达到UGSP 后，在up作用下继续升高直至达到稳态，但iD已不变。开通时间ton—开通延迟时间与上升时间之和，关断延迟时间td(off)—Up下降到零起，Cin通过RS和RG放电，UGS按指数曲线下降到UGSP时，iD开始减小为零的时间段。下降时间tf—UGS从UGSP继续下降起，iD减小，到UGS，MOSFET的开关速度MOSFET的开关速度和Cin充放电有很大关系，使用者无法降低Cin，但可降低驱动电路内阻Rs减小时间常数，加快开关速度，MOSFET只靠多子导电，不存在少子储存效应，因而关断过程非常迅速，开关时间在10～100ns之间，工作频率可达100kHz以上，是主要电力电子器件中最高的，场控器件静态时几乎不需输入电流。但在开关过程中需对输入电容充放电，仍需一定的驱动功率。开关频率越高，所需要的驱动功率越大，功率MOSFET亦属于电压型控制器件，只要栅极和源极之间施加的电压超过其阀值电压就会导通。由于 MOSFET存在结电容，关断时其漏源两端电压的突然上升将会通过结电容在栅源两端产生干扰电压。常用的互补驱动电路的关断回路阻抗小，关断速度较快，但它不能提供负压，故抗干扰性较差。为了提高电路的抗干扰性，可在此种驱动电路的基础上增加一级有V1、V2、R组成的电路，产生一个负压。
一种具有超结结构的平面型功率MOSFET器件及其制造方法，其特征在于：包括一下制作方法：
1)、提供具有两个相对表面的半导体基板，该半导体基板1包括np组合柱1及位于np组合柱1底部的n+漏极层2，两个相对表面包括位于半导体基板上部的第一表面和半导体基板下部的第二表面；
2)、在半导体基板1的第一表面上形成栅极氧化层；
3)、选择性刻蚀栅极氧化层，保留半导体基板1两个边缘的栅极氧化层，而被刻蚀的区域形成一间隙层，注入N+掺杂漏极区、注入N+掺杂源极区、以及注入P+掺杂漏极区；
4)、在栅极氧化层上形成表面n层3，且表面n层3上形成半导体4；
5)、半导体4之间形成的导电沟道5上设两层导电层，两层导电层分别为第一多晶硅层和第二多晶硅层，多晶硅，是单质硅的一种形态。熔融的单质硅在过冷条件下凝固时，硅原子以金刚石晶格形态排列成许多晶核，如这些晶核长成晶面取向不同的晶粒，则这些晶粒结合起来，就结晶成多晶硅，多晶硅(polycrystalline silicon)有灰色金属光泽，密度2.32～2.34g/cm3，熔点1410℃，沸点2355℃，溶于氢氟酸和硝酸的混酸中，不溶于水、硝酸和盐酸。硬度介于锗和石英之间，室温下质脆，切割时易碎裂，加热至800℃以上即有延性，1300℃时显出明显变形，常温下不活泼，高温下与氧、氮、硫等反应，高温熔融状态下，具有较大的化学活泼性，几乎能与任何材料作用，具有半导体性质，是极为重要的优良半导体材料，但微量的杂质即可大大影响其导电性，电子工业中广泛用于制造半导体收音机、录音机、电冰箱、彩电、录像机、电子计算机等的基础材料。
在使用时，通过在器件制作完成进行安装使用时，将n+漏极层2底部的保持框12通过平衡板13对应主板11上安装螺孔16的位置进行压持，通过旋紧螺栓14使平衡板13与主板11进行固定，使得MOSFET器件在安装后可保持稳定，避免在后续其他器件的安装操作时碰撞到MOSFET器件后导致针脚 10弯曲甚至断裂，保证了MOSFET器件的正常使用，适用性较高。
需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。
在本说明书的描述中，术语“连接”、“安装”、“固定”、“设置”等均做广义理解，例如，“连接”可以是固定连接或在不影响部件关系与技术效果的基础上通过中间组件间接进行，也可以是一体连接或部分连接，如同此例的情形对于本领域普通技术人员而言，可根据具体情况理解上述术语在本发明或发明中的具体含义，术语“内”、“外”、“上”等指示的方位或位置关系为基于附图所示的方位或位置关系，或者是该发明产品使用时惯常摆放的方位或位置关系，仅是为了便于描述本发明和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本发明的限制。
尽管已经示出和描述了本发明的实施例，对于本领域的普通技术人员而言，可以理解在不脱离本发明的原理和精神的情况下可以对这些实施例进行多种变化、修改、替换和变型，本发明的范围由所附权利要求及其等同物限定。
Claims (9)
1.一种具有超结结构的平面型功率MOSFET器件及其制造方法，包括半导体基板和主板(11)，其特征在于：所述半导体基板包括规则排布的五组np组合柱(1)及位于所述np组合柱(1)底部的n+漏极层(2)，所述五组np组合柱(1)的顶部设有表面n层(3)，所述表面n层(3)上设有半导体(4)，所述半导体(4)之间形成有导电沟道(5)，所述表面n层(3)上形成有相互独立的p型阱区(6)，所述n+漏极层(2)的浓度大于np组合柱(1)的浓度，所述np组合柱(1)交替设置在半导体基板内形成超结结构，所述p型阱区(6)上设有相互独立的n+源极区(7)，所述n+源极区(7)之间设有p+区(8)，所述半导体(4)的内部设有栅极(9)，所述n+漏极层(2)下表面的周侧设有绝缘保持框(12)，所述绝缘保持框(12)外表面的底部焊接有平衡板(13)，所述平衡板(13)上螺纹穿设有螺栓(14)，所述绝缘保持框(12)通过螺栓(14)与主板(11)相连接。
2.根据权利要求1所述的一种具有超结结构的平面型功率MOSFET器件及其制造方法，其特征在于：所述np组合柱(1)包括具有n型导电类型的n柱(101)，所述n柱(101)的一侧具有P型导电类型的p柱(102)。
3.根据权利要求1所述的一种具有超结结构的平面型功率MOSFET器件及其制造方法，其特征在于：所述p型阱区(6)的p形离子为硼。
4.根据权利要求1所述的一种具有超结结构的平面型功率MOSFET器件及其制造方法，其特征在于：所述n柱(101)与n柱(101)沿着电流流通方向在半导体基板的n+漏极层(2)上延伸。
5.根据权利要求1所述的一种具有超结结构的平面型功率MOSFET器件及其制造方法，其特征在于：所述任意np组合柱(1)对的导电沟道(5)的宽度与深度均相同。
6.根据权利要求1所述的一种具有超结结构的平面型功率MOSFET器件及其制造方法，其特征在于：所述n+源极区(7)内填充有源极金属。
7.根据权利要求1所述的一种具有超结结构的平面型功率MOSFET器件及其制造方法，其特征在于：所述n+漏极层(2)下表面均匀等距的设有若干个针脚(10)。
8.根据权利要求1所述的一种具有超结结构的平面型功率MOSFET器件及其制造方法，其特征在于：所述平衡框(13)上表面的四角处均螺纹开设有与螺栓(14)相适配的缩进式螺孔(15)，所述主板(11)上开设有与缩进式螺孔(15)相适配的安装螺孔(16)。
9.根据权利要求1-8所述的一种具有超结结构的平面型功率MOSFET器件及其制造方法，其特征在于：包括一下制作方法：
1)、提供具有两个相对表面的半导体基板，该半导体基板(1)包括np组合柱(1)及位于所述np组合柱(1)底部的n+漏极层(2)，所述两个相对表面包括位于半导体基板上部的第一表面和半导体基板下部的第二表面；
2)、在所述半导体基板(1)的第一表面上形成栅极氧化层；
3)、选择性刻蚀栅极氧化层，保留半导体基板(1)两个边缘的栅极氧化层，而被刻蚀的区域形成一间隙层，注入N+掺杂漏极区、注入N+掺杂源极区、以及注入P+掺杂漏极区；
4)、在栅极氧化层上形成表面n层(3)，且表面n层(3)上形成半导体(4)；
5)、所述半导体(4)之间形成的导电沟道(5)上设两层导电层，两层所述导电层分别为第一多晶硅层和第二多晶硅层。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110956390.XA CN113690317A (zh) | 2021-08-19 | 2021-08-19 | 一种具有超结结构的平面型功率mosfet器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110956390.XA CN113690317A (zh) | 2021-08-19 | 2021-08-19 | 一种具有超结结构的平面型功率mosfet器件及其制造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113690317A true CN113690317A (zh) | 2021-11-23 |
Family
ID=78580748
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110956390.XA Pending CN113690317A (zh) | 2021-08-19 | 2021-08-19 | 一种具有超结结构的平面型功率mosfet器件及其制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113690317A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116247055A (zh) * | 2023-05-12 | 2023-06-09 | 深圳市威兆半导体股份有限公司 | 半导体器件 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070018206A1 (en) * | 2005-07-06 | 2007-01-25 | Leonard Forbes | Surround gate access transistors with grown ultra-thin bodies |
| US20100044791A1 (en) * | 2008-08-20 | 2010-02-25 | Alpha & Omega Semiconductor, Ltd | Configurations and methods for manufacturing charge balanced devices |
| CN102270663A (zh) * | 2011-07-26 | 2011-12-07 | 无锡新洁能功率半导体有限公司 | 具有超结结构的平面型功率mosfet器件及其制造方法 |
-
2021
- 2021-08-19 CN CN202110956390.XA patent/CN113690317A/zh active Pending
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20070018206A1 (en) * | 2005-07-06 | 2007-01-25 | Leonard Forbes | Surround gate access transistors with grown ultra-thin bodies |
| US20100044791A1 (en) * | 2008-08-20 | 2010-02-25 | Alpha & Omega Semiconductor, Ltd | Configurations and methods for manufacturing charge balanced devices |
| CN102270663A (zh) * | 2011-07-26 | 2011-12-07 | 无锡新洁能功率半导体有限公司 | 具有超结结构的平面型功率mosfet器件及其制造方法 |
Non-Patent Citations (1)
| Title |
|---|
| 杨永念;: "一种900V超结VDMOSFET器件的设计与仿真", 电子与封装, no. 03 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN116247055A (zh) * | 2023-05-12 | 2023-06-09 | 深圳市威兆半导体股份有限公司 | 半导体器件 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101036235B (zh) | 设计带隙的mos栅功率晶体管 | |
| US8823081B2 (en) | Transistor device with field electrode | |
| CN108899370B (zh) | 集成电阻区的vdmos器件 | |
| CN101950759A (zh) | 一种Super Junction VDMOS器件 | |
| US11211485B2 (en) | Trench power transistor | |
| CN102723363B (zh) | 一种vdmos器件及其制作方法 | |
| US11081574B2 (en) | IGBT power device | |
| CN109103186B (zh) | 一种集成异质结续流二极管碳化硅槽栅mosfet | |
| CN112038401A (zh) | 一种绝缘栅双极性晶体管结构及其制备方法 | |
| CN102254942A (zh) | 新型阶梯栅结构igbt及其制造方法 | |
| CN114050184A (zh) | 低米勒电容功率器件及其制造方法 | |
| CN113690317A (zh) | 一种具有超结结构的平面型功率mosfet器件及其制造方法 | |
| CN113066865B (zh) | 降低开关损耗的半导体器件及其制作方法 | |
| CN103594504A (zh) | 具有半超结结构的igbt | |
| CN111370464A (zh) | 沟槽栅功率器件及其制造方法 | |
| CN114300536A (zh) | 一种栅控快速离化晶体管及其对称结构 | |
| CN111293168B (zh) | Igbt器件及其制造方法 | |
| CN108767001B (zh) | 具有屏蔽栅的沟槽型igbt器件 | |
| CN110797263A (zh) | 功率mosfet器件及其制造方法 | |
| CN217788402U (zh) | 一种4H-SiC基超结功率MOSFET器件 | |
| CN219873535U (zh) | 一种沟槽型mosfet元胞结构、器件 | |
| Takahashi et al. | A design concept for the low turn-off loss 4.5 kV trench IGBT | |
| CN114068496B (zh) | 一种集成式电压采样的sgt-mosfet器件 | |
| CN217788405U (zh) | 一种4H-SiC基超结功率场效应晶体管 | |
| CN111969041B (zh) | 一种超结vdmos |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WD01 | Invention patent application deemed withdrawn after publication |
Application publication date: 20211123 |
|
| WD01 | Invention patent application deemed withdrawn after publication |