CN113690192A - 功率半导体模块和用于制造功率半导体模块的方法 - Google Patents
功率半导体模块和用于制造功率半导体模块的方法 Download PDFInfo
- Publication number
- CN113690192A CN113690192A CN202110521810.1A CN202110521810A CN113690192A CN 113690192 A CN113690192 A CN 113690192A CN 202110521810 A CN202110521810 A CN 202110521810A CN 113690192 A CN113690192 A CN 113690192A
- Authority
- CN
- China
- Prior art keywords
- end stop
- semiconductor substrate
- stop element
- semiconductor
- housing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 206
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 239000000758 substrate Substances 0.000 claims abstract description 111
- 238000001465 metallisation Methods 0.000 claims abstract description 29
- 238000009413 insulation Methods 0.000 claims abstract description 12
- 238000005266 casting Methods 0.000 claims description 52
- 150000001875 compounds Chemical class 0.000 claims description 24
- 238000002788 crimping Methods 0.000 claims description 13
- 238000000034 method Methods 0.000 claims description 10
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- 238000010438 heat treatment Methods 0.000 claims description 8
- 239000004020 conductor Substances 0.000 claims description 5
- 239000011796 hollow space material Substances 0.000 claims description 5
- 239000007788 liquid Substances 0.000 claims description 4
- 239000007787 solid Substances 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 70
- 229940125898 compound 5 Drugs 0.000 description 29
- 239000000463 material Substances 0.000 description 15
- 239000000919 ceramic Substances 0.000 description 9
- 229910000679 solder Inorganic materials 0.000 description 5
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 3
- 239000000843 powder Substances 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052581 Si3N4 Inorganic materials 0.000 description 2
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000012790 adhesive layer Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 230000005669 field effect Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 229910000838 Al alloy Inorganic materials 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 229910000881 Cu alloy Inorganic materials 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229920000106 Liquid crystal polymer Polymers 0.000 description 1
- 239000004977 Liquid-crystal polymers (LCPs) Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910007266 Si2O Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- 238000005219 brazing Methods 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229910052593 corundum Inorganic materials 0.000 description 1
- 230000007613 environmental effect Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 229910001092 metal group alloy Inorganic materials 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- RVTZCBVAJQQJTK-UHFFFAOYSA-N oxygen(2-);zirconium(4+) Chemical compound [O-2].[O-2].[Zr+4] RVTZCBVAJQQJTK-UHFFFAOYSA-N 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229920001296 polysiloxane Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 229910001845 yogo sapphire Inorganic materials 0.000 description 1
- 229910001928 zirconium oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/06—Containers; Seals characterised by the material of the container or its electrical properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/40—Mountings or securing means for detachable cooling or heating arrangements ; fixed by friction, plugs or springs
- H01L23/4093—Snap-on arrangements, e.g. clips
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/52—Mounting semiconductor bodies in containers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/142—Metallic substrates having insulating layers
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
一种功率半导体模块，包括：至少一个半导体衬底(10)，至少一个半导体衬底(10)包括电介质绝缘层(11)和附接到电介质绝缘层(11)的第一金属化层(111)；至少一个半导体主体(20)，至少一个半导体主体(20)布置在第一金属化层(111)上；至少一个端部停止元件(48)，其中，每个端部停止元件(48)布置在半导体衬底(10)上或至少一个半导体主体(20)中的一个半导体主体(20)上，并且在垂直于半导体衬底(10)的顶表面的垂直方向(y)上从半导体衬底(10)或相应半导体主体(20)延伸；以及至少部分地包围半导体衬底(10)的外壳，外壳包括侧壁(42)和盖(44)。外壳还包括至少一个压接销(46)，至少一个压接销中的每一个从外壳的盖(44)朝向至少一个端部停止元件(48)中的一个端部停止元件(48)延伸，并且在相应端部停止元件(48)上施加压力。
Description
技术领域
本公开涉及功率半导体模块以及用于制造这种功率半导体模块的方法。
背景技术
功率半导体模块常常包括布置在外壳中的半导体衬底。包括多个可控半导体元件(例如，半桥构造中的两个IGBT)的半导体装置可以布置在衬底上。衬底通常包括衬底层(例如，陶瓷层)、沉积在衬底层的第一侧面上的第一金属化层以及沉积在衬底层的第二侧面上的第二金属化层。例如，可控半导体元件安装在第一金属化层上。第二金属化层可以附接到热沉或者外壳的地表面。可控半导体器件通常通过焊接或烧结技术安装在半导体衬底上。
外壳的盖常常用于在衬底上施加力，使得衬底分别压在热沉上或者外壳的地表面上。通过这种方式，可以实现衬底与热沉或地表面之间的热阻。然而，组装这种半导体模块装置常常是麻烦的，并且存在外壳的稳定性在组装工艺期间降低的风险，这可能降低半导体模块装置的整体寿命。
需要一种半导体模块装置，其在衬底与热沉或外壳的地表面之间提供良好的热阻，易于组装，并且具有增加的寿命。
发明内容
一种功率半导体模块装置，包括：至少一个半导体衬底，至少一个半导体衬底包括电介质绝缘层和附接到电介质绝缘层的第一金属化层；至少一个半导体主体，至少一个半导体主体布置在第一金属化层上；至少一个端部停止元件，其中，每个端部停止元件布置在半导体衬底上或至少一个半导体主体中的一个半导体主体上，并且在垂直于半导体衬底的顶表面的垂直方向上从半导体衬底或相应半导体主体延伸；以及至少部分地包围半导体衬底的外壳，外壳包括侧壁和盖。外壳还包括至少一个压接销，至少一个压接销中的每一个从外壳的盖朝向至少一个端部停止元件中的一个端部停止元件延伸，并且在相应端部停止元件上施加压力。
一种用于制造功率半导体模块装置的方法，包括：将至少一个半导体主体布置在半导体衬底上，半导体衬底包括电介质绝缘层和附接到电介质绝缘层的第一金属化层；将至少一个端部停止元件布置在半导体衬底上或布置在至少一个半导体主体中的一个半导体主体上，使得至少一个端部停止元件中的每一个在垂直于半导体衬底的顶表面的垂直方向上从半导体衬底或相应半导体主体延伸；将半导体衬底布置在外壳中，使外壳的盖打开；形成浇铸化合物层，使得浇铸化合物层覆盖半导体衬底并且部分地填充外壳。浇铸化合物在垂直方向上具有厚度，并且端部停止元件在垂直方向上具有大于浇铸化合物的厚度的高度，使得端部停止元件的背离半导体衬底或半导体主体的顶表面不被浇铸化合物覆盖。在形成浇铸化合物层之后，将盖布置在侧壁上，由此封闭外壳。外壳包括至少一个压接销，至少一个压接销中的每一个从外壳的盖朝向至少一个端部停止元件中的一个端部停止元件延伸，由此在盖被布置在盖的最终安装位置中时，在相应端部停止元件上施加压力。
参考以下附图和说明书可以更好地理解本发明。附图中的部件不一定按比例绘制，而是将重点放在说明本发明的原理上。此外，在附图中，类似的附图标记在不同的视图中指定相应部分。
附图说明
图1是功率半导体模块装置的示例的截面视图。
图2是功率半导体模块装置的另一示例的截面视图。
图3是功率半导体模块装置的另一示例的截面视图。
图4是功率半导体模块装置的另一示例的截面视图。
图5是功率半导体模块装置的另一示例的截面视图。
包括图6A和图6B的图6示出了根据示例的端部停止元件的两个不同视图。
图7是根据另一示例的端部停止元件的三维视图。
具体实施方式
在以下具体实施方式中将参考附图。附图示出了其中可以实践本发明的具体示例。应当理解，除非另外特别指出，否则关于各种示例描述的特征和原理可以彼此组合。在说明书以及权利要求中，将某些元件指定为“第一元件”、“第二元件”、“第三元件”等不应被理解为是列举性的。相反，这样的指定仅用于寻址不同的“元件”。即，例如，“第三元件”的存在不要求“第一元件”和“第二元件”的存在。如本文所述的电线或电连接可以是单个导电元件，或者包括串联和/或并联连接的至少两个单独的导电元件。电线和电连接可以包括金属和/或半导体材料，并且可以永久导电(即，不可切换)。本文描述的半导体主体可以由(掺杂的)半导体材料制成，并且可以是半导体芯片或者包括在半导体芯片中。半导体本体具有电连接焊盘并且包括具有电极的至少一个半导体元件。
参考图1，示出了示例性功率半导体模块的截面视图。功率半导体模块包括外壳和半导体衬底10。半导体衬底10包括电介质绝缘层11、附接到电介质绝缘层11的(结构化)第一金属化层111以及附接到电介质绝缘层11的(结构化)第二金属化层112。电介质绝缘层11设置在第一金属化层111与第二金属化层112之间。然而，也有可能半导体衬底10仅包括第一金属化层111，而省略第二金属化层112。
第一金属化层111和第二金属化层112中的每一个可以由以下材料中的一种组成或者包括以下材料中的一种：铜；铜合金；铝；铝合金；在功率半导体模块装置的操作期间保持固态的任何其他金属或合金。半导体衬底10可以是陶瓷衬底，即，其中电介质绝缘层11为陶瓷(例如，薄陶瓷层)的衬底。陶瓷可以由以下材料中的一种组成或者包括以下材料中的一种：氧化铝；氮化铝；氧化锆；氮化硅；氮化硼；或者任何其他电介质陶瓷。例如，电介质绝缘层11可以由以下材料中的一种组成或者包括以下材料中的一种：Al2O3、AlN、SiC、BeO或Si3N4。例如，衬底10可以是例如直接铜接合(DCB)衬底、直接铝接合(DAB)衬底或者活性金属钎焊(AMB)衬底。此外，衬底10可以是绝缘金属衬底(IMS)。例如，绝缘金属衬底一般地包括电介质绝缘层11，电介质绝缘层11包括(填充的)材料(例如，环氧树脂或聚酰亚胺)。例如，电介质绝缘层11的材料可以填充有陶瓷颗粒。这种颗粒可以包括例如Si2O、Al2O3、AlN或BN，并且可以具有在大约1μm与大约50μm之间的直径。衬底10还可以是具有非陶瓷电介质绝缘层11的常规印刷电路板(PCB)。例如，非陶瓷电介质绝缘层11可以由固化树脂组成或者包括固化树脂。
半导体衬底10布置在外壳中。在图1中所示的示例中，半导体衬底10布置在外壳的地表面12上。外壳还包括侧壁42和盖44。然而，在其他示例中，可以省略外壳的地表面12。在这样的情况下，半导体衬底10本身可以形成外壳的地表面。在这样的情况下，例如，半导体衬底10可以布置在热沉上。在图1中的示例中，仅一个半导体衬底10布置在地表面12上。在一些功率半导体模块装置中，多于一个的半导体衬底10可以布置在单个外壳中。例如，地表面12、侧壁42和盖44可以包括金属或金属合金。然而，例如，也有可能地表面12、侧壁42和盖44包括电绝缘材料(例如，塑料或陶瓷材料)。例如，外壳还可以包括液晶聚合物。
半导体衬底10可以通过连接层(在图1中未具体示出)连接到地表面12。例如，这种连接层可以是焊料层、粘合剂材料层或烧结金属粉末(例如，烧结银粉末)层。任何其他种类的导电或非导电连接层也是可能的。
一个或多个半导体主体20可以布置在半导体衬底10上。布置在半导体衬底10上的半导体主体20中的每一个可以包括二极管、IGBT(绝缘栅极双极型晶体管)、MOSFET(金属氧化物半导体场效应晶体管)、JFET(结型场效应晶体管)、HEMT(高电子迁移率晶体管)或者任何其他合适的可控半导体元件。
一个或多个半导体主体20可以在半导体衬底10上形成半导体装置。在图1中，仅示例性地示出了两个半导体主体20。图1中的半导体衬底10的第二金属化层112是连续层。图1中的示例的第一金属化层111也是连续层。然而，第一金属化层111、第二金属化层112或两者也可以是结构化层。“结构化层”意味着例如相应金属化层111、112不是连续层，而是包括在该层的不同区段之间的凹陷。不同的半导体主体20可以安装到第一金属化层111的相同区段或不同区段。第一金属化层111的不同区段可以不具有电连接，或者可以使用例如接合导线电连接到一个或多个其他区段。例如，仅举几个例子，电连接还可以包括连接板或导体轨。一个或多个半导体主体20可以通过导电连接层22电地并且机械地连接到半导体衬底10。例如，这种导电连接层22可以是焊料层、导电粘合剂层或者烧结金属粉末(例如，烧结银粉末)层。
功率半导体模块还包括端子元件30。端子元件30电连接到半导体衬底10，例如，电连接到半导体衬底10的第一金属化层111，并且形成在外壳的内部与外部之间提供电连接的接触元件。端子元件30的第一端部可以通过导电连接层(未具体示出)电地并且机械地连接到第一金属化层111。例如，这种导电连接层可以是焊料层、导电粘合剂层或者烧结金属粉末(例如，烧结银粉末)层。端子元件30的第二端部突出到外壳之外，以允许从外部电接触接触元件。外壳的盖44可以包括开口，端子元件30可以通过开口突出，使得端子元件30的第一侧在外壳内部，并且端子元件30的第二侧在外壳外部。在外壳被布置为围绕半导体衬底10时，端子元件30可以垂直地突出到外壳之外。根据另一示例，端子元件30也可以水平地突出穿过外壳的侧壁42。
功率半导体模块还可以包括浇铸化合物5，如图2的示例中所示。例如，浇铸化合物5可以由硅凝胶组成或者包括硅凝胶，或者可以是刚性模制化合物。浇铸化合物5可以部分地填充外壳的内部，由此覆盖半导体衬底10和半导体主体20以及布置在半导体衬底10上的任何其他部件和电连接24。电连接24(例如，接合导线或接合带)可以将半导体主体20电耦合到第一金属化层111、电耦合到其他半导体主体20或者电耦合到可以布置在外壳的内部的任何其他部件。端子元件30可以部分地嵌入在浇铸化合物5中。然而，至少端子元件30的第二端部可以不被浇铸化合物5覆盖，并且可以从浇铸化合物5突出。浇铸化合物5被配置为保护功率半导体模块装置内部的、特别是外壳内部的部件和电连接免受某些环境条件、机械损坏和绝缘故障的影响。
外壳的侧壁42一般地可以通过接头(附图中未具体示出)机械地连接到半导体衬底10。例如，接头可以是焊料接头、冷焊接头或者粘合剂接头。任何其他合适的接头也可以将外壳的侧壁42机械地连接到半导体衬底，接头也提供合适的密封，使得没有或者至少较少的气体可以进入外壳。侧壁42和地表面12也可以作为单个件(未具体示出)提供。这意味着在外壳的侧壁42与地表面12之间没有接头。
半导体模块装置还包括端部停止元件48。例如，端部停止元件48布置在半导体衬底10上。在附图中，端部停止元件被示出为布置在与不同半导体主体20相距一定距离处。然而，这仅是示例。在其他示例中，端部停止元件48可以布置在半导体主体20中的至少一个附近。在这种上下文中，附近是指短于例如5mm、3mm或2mm的距离。根据另一示例，端部停止元件48布置在半导体主体20上而非半导体衬底10上。如果端部停止元件48布置在半导体主体20上，则相应半导体主体20布置在端部停止元件48与半导体衬底10之间。
在半导体模块装置完全组装时，半导体衬底10压在外壳的地表面12上，以便减小半导体衬底10与地表面12之间的热阻。甚至进一步地，可以将半导体衬底10保持在期望的位置中，并且防止半导体衬底10在外壳内部移动。压接销46耦合到外壳的盖44或者与外壳的盖44一体地形成。压接销46可以以任何合适的方式耦合到外壳。例如，压接销46可以通过粘合剂接合或者螺钉或螺栓连接而耦合到外壳。在盖44布置在侧壁42上以封闭外壳时，压接销46接触端部停止元件48，并且在端部停止元件48上施加压力。而图1和图2中所示的半导体模块装置示出了盖44仍然部分地打开，图3示出了在最终安装位置(盖完全封闭)中的半导体模块装置的示例。附图中的粗箭头示出了在封闭外壳时盖44和压接销46的移动方向，以及一旦外壳完全封闭施加在端部停止元件48上的压力的方向。
图1中所示的半导体模块装置不包括浇铸化合物5。然而，在图2至图5的示例中示出了浇铸化合物。在半导体模块装置包括浇铸化合物5时，端部停止元件48大部分模制在浇铸化合物5中。然而，端部停止元件48的背离半导体衬底10或半导体主体20(端部停止元件48安装在半导体衬底10或半导体主体20上)的第二端部从浇铸化合物5突出。因此，端部停止元件48的背离半导体衬底10或半导体主体20(端部停止元件48安装在半导体衬底10或半导体主体20上)的顶表面不被浇铸化合物5覆盖。通过这种方式，即使已经形成了浇铸化合物5，也可以由压接销46容易地接触顶表面。然后，压接销46接触端部停止元件48的顶表面(而不是浇铸化合物5)，并且在顶表面上施加压力，由此将端部停止元件48压在半导体衬底10上(或半导体主体20上)，随后将半导体衬底10压在外壳的地表面12上。这允许甚至在外壳完全封闭之前，即在将盖44布置在侧壁42上之前，形成浇铸化合物5。
可以在侧壁42已经被布置为围绕半导体衬底10时，形成浇铸化合物5。浇铸化合物5一般地通过形成液体或者凝胶状预制层形成。侧壁42防止预制层的材料无意地扩散。随后可以是加热步骤，在加热步骤期间，存在于预制层中的液体至少部分地蒸发。通过这种方式，预制层被硬化，以形成所得的浇铸化合物5。这种加热步骤可以在将盖44布置在侧壁42上之前执行，或者替代地，加热步骤可以在将盖44安装在侧壁42上之后执行。当在将盖44安装在侧壁42上之前执行加热步骤时，盖44不需要暴露于加热步骤期间施加的热量。这样可以增加盖44的整体寿命，并且因此增加整个半导体模块装置的整体寿命，因为盖44的材料不会由于暴露于热量而变脆或易碎。
例如，端部停止元件48可以包括实心主体。也就是说，端部停止元件48可以包括完全由合适的材料的实心块形成的主要主体。根据示例，端部停止元件48可以包括具有有角度的或圆形的截面的销或长方体。然后，浇铸化合物5可以围绕端部停止元件48。然而，由于端部停止元件48不具有任何腔体或孔，浇铸化合物5不能侵入到端部停止元件48中。然而，根据另一示例，端部停止元件48可以包括至少一个腔体或孔，使得浇铸化合物5可以至少部分地填充腔体或孔。这将在下文参考图6和图7进一步详细地描述。
在图1和图2中所示的示例中，外壳的侧壁42耦合到半导体衬底10，并且半导体衬底10布置在外壳的地表面12上。在这些示例中，盖44包括顶部部分和侧面部分，顶部部分覆盖由侧壁42形成的开口，在盖44布置在半导体衬底上时，侧面部分垂直于顶部部分并且平行于外壳的侧壁42延伸。盖44的侧面部分从顶部部分朝向地表面12延伸。在半导体模块装置完全组装时，侧面部分甚至可以接触地表面12。例如，侧面部分可以永久地耦合到地表面12，以便将盖44固定就位，并且防止盖44移动甚至脱落。例如，盖44可以焊接或者胶合到地表面12。
然而，这仅是示例。如图3中示例性地所示，也有可能盖44仅永久地附接到外壳的侧壁42。盖44可以胶合到侧壁42或者可以通过任何合适的机械固定机制附接到侧壁。在图3中所示的示例中，盖44包括突起，突起与在侧壁42中提供的对应配对物啮合。
图5中所示的示例与图1和图2中所示的示例有些类似。然而，在图5的示例中，盖44的侧面部分包括具有螺纹孔54的突起。地表面12也可以包括螺纹孔54。这该示例中，盖44可以通过插入到螺纹孔54中的螺钉或螺栓52附接到地表面12。然而，任何其他将盖44永久地安装在侧壁42上的方式也是可能的。
在图1、图2和图3中所示的示例中，半导体模块装置仅包括一个端部停止元件48和附接到盖44的一个对应压接销46。然而，这仅是示例。如图4和图5中所示，半导体模块装置也可以包括多于一个的端部停止元件48和多于一个的对应压接销46。在图4和图5中所示的示例中，半导体模块装置包括三个端部停止元件48和三个压接销46。然而，任何数量n(其中。n≥1)的端部停止元件48和压接销46一般地都是可能的。在提供多于一个的端部停止元件48和多于一个的对应压接销46时，施加在半导体衬底10上的压力可以更均匀地分布在半导体衬底10之上。然而，更多数量的端部停止元件48和压接销46增加了空间要求。
端部停止元件48可以由刚性材料形成。然而，存在施加在半导体衬底10或半导体主体20(端部停止元件48安装半导体衬底10或半导体主体20上)上的压力变得过高的风险。这可能损坏半导体主体20和/或半导体衬底10。因此，端部停止元件48可以至少部分地是弹性的，使得在由相应压接销46施加到端部停止元件48的压力超过预定义阈值时，端部停止元件48被压缩，以便限制施加在半导体衬底10上或半导体主体20上的压力。也就是说，在压接销46在端部停止元件48上施加压力时，只要压力低于某一阈值，端部停止元件48就保持其原始形式。一旦压力超过阈值，端部停止元件48就被压缩到一定程度，并且从其原始形式变为压缩形式。
根据一个示例，端部停止元件48包括直到某一点都稳定但在压力超过某一阈值时压缩的材料。该阈值取决于用于形成端部停止元件48的材料的种类。一旦压力被释放，一些材料保持在压缩形式，其他材料在释放压力之后返回到其原始形式。根据另一个示例，端部停止元件48的压缩可能由端部停止元件48的结构形状导致。也就是说，端部停止元件48的材料本身可以是不可压缩的。然而，端部停止元件48在压力下可以弯曲或扭曲到在一定程度。
图6中示意性地示出了这种端部停止元件48的一个示例，其中，图6A和图6B从不同侧面示出了端部停止元件48的视图。图6中所示的端部停止元件48包括围绕腔体或中空空间的框架。图6中所示的示例中的框架具有大体梯形的形状。也就是说，在半导体模块完全组装时，端部停止元件48的与压接销46接触的顶表面在第一水平方向x上具有长度l2，长度l2短于下表面的长度l1。端部停止元件48的下表面是附接到半导体衬底10或半导体主体20的表面。如图6A中所示，下表面可以不是连续表面，而是可以包括凹陷，使得下表面由两个分离的部分形成。下表面的两个分离的部分中的每一个可以耦合到端部停止元件48的两个侧面区段中的不同一个，侧面区段将顶表面耦合到下表面的部分。在图6A中所示的侧视图中，腔体或中空空间是可见的。图6B中所示的侧视图示出了侧面区段中的一个的侧视图。侧面区段可以在与第一水平方向x垂直的第二水平方向z上具有宽度w。例如，侧面区段的宽度w可以在1mm与5mm之间。根据一个示例，侧面区段的宽度w为1.5mm。例如，端部停止元件48可以具有在2.5mm与6mm之间的高度h48。例如，顶表面的长度l2可以在0.8mm与2mm之间，并且例如，下表面的长度l1可以在1.5mm与4mm之间。然而，这些尺寸仅是示例。端部停止元件48的尺寸一般地取决于半导体模块装置的尺寸。例如，端部停止元件48的高度h48可以高于形成在外壳中的浇铸化合物5的高度h5，使得端部停止元件48的顶表面不被浇铸化合物5覆盖。
图6中所示的端部停止元件48的结构形状允许端部停止元件48在施加在顶表面上的压力超过某一阈值时弯曲或扭曲。然而，弯曲可以主要发生在端部停止元件48的布置在浇铸化合物5上方并且不被浇铸化合物5覆盖的那些区段中。由于在组装半导体模块装置的工艺期间浇铸化合物5被硬化，因此浇铸化合物5本身根本不变形或者仅变形到非常有限的程度。应当避免浇铸化合物5的损坏，以便保证半导体衬底10和安装在半导体衬底10上的元件仍然被浇铸化合物5充分地保护。
现在参考图7，示意性地示出了端部停止元件48的另一示例。在图7中所示的示例中，顶表面的长度l2大于下表面的长度l1。端部停止元件48的框架形成围绕腔体或中空空间的下部部分，以及弯曲以便停留在下部部分上的上部部分。顶表面仅在一侧上连接到下部部分，而第二侧停留在自由空气。通过这种方式，顶表面保持为弹簧样式，使得在施加在顶表面上的压力超过某一阈值时顶表面可以朝向半导体衬底10弯曲。然而，图7中所示的具体形式仅是另一示例。呈现上述特征的任何其他形式的端部停止元件48一般地都是可能的。
至少一个端部停止元件48可以包括电绝缘材料。然而，根据另一示例，也有可能至少一个端部停止元件48包括导电材料。至少一个压接销46也可以包括导电材料。通过这种方式，至少一个端部停止元件48和对应压接销46可以形成在外壳的内部与外部之间提供电连接的接触元件。压接销46可以通过任何合适的方式电耦合到外壳的外部，以例如允许从外壳的外部接触压接销46和端部停止元件48。替代地或另外，也有可能通过端部停止元件48和压接销46形成内部电连接。例如，压接销46和端部停止元件48可以替换端子元件30中的至少一些。也有可能仅一些而非全端部停止元件48和压接销46用作端子元件，而其他压接销46和端部停止元件48是电绝缘的，并且不用作端子元件。
如图6B中的虚线示意性所示，端部停止元件48的侧面区段可以包括凹陷480，使得每个侧面区段包括两个分离的接触表面481、482。接触表面481、482中的每一个可以机械地并且电地耦合到半导体衬底10或半导体主体20。因此，一个端部停止元件48可以包括四个接触表面，四个接触表面中仅两个在图6B中的侧视图中是可见的，因此，第二侧面区段以及第三接触表面和第四接触表面被第一侧面区段隐藏，这在图6B中是可见的。
Claims (14)
1.一种功率半导体模块装置，包括：
至少一个半导体衬底(10)，所述至少一个半导体衬底(10)包括电介质绝缘层(11)和附接到所述电介质绝缘层(11)的第一金属化层(111)；
至少一个半导体主体(20)，所述至少一个半导体主体(20)布置在所述第一金属化层(111)上；
至少一个端部停止元件(48)，其中，每个端部停止元件(48)布置在所述半导体衬底(10)上或所述至少一个半导体主体(20)中的一个半导体主体(20)上，并且在垂直于所述半导体衬底(10)的顶表面的垂直方向(y)上从所述半导体衬底(10)或相应半导体主体(20)延伸；以及
至少部分地包围所述半导体衬底(10)的外壳，所述外壳包括侧壁(42)和盖(44)，其中
所述外壳还包括至少一个压接销(46)，所述至少一个压接销中的每一个从所述外壳的所述盖(44)朝向所述至少一个端部停止元件(48)中的一个端部停止元件(48)延伸，并且在相应端部停止元件(48)上施加压力。
2.根据权利要求1所述的功率半导体模块装置，其中，所述至少一个端部停止元件(48)至少部分地是弹性的，使得在由相应压接销(46)施加到所述端部停止元件(48)的压力超过预定义阈值时，所述端部停止元件(48)被压缩，以便限制施加在所述半导体衬底(10)上或所述相应半导体主体(20)上的压力。
3.根据权利要求1或2所述的功率半导体模块装置，还包括浇铸化合物(5)，所述浇铸化合物(5)覆盖所述半导体衬底(10)并且部分地填充所述外壳，其中：
所述浇铸化合物(5)在所述垂直方向(y)上具有厚度(h5)，并且
所述端部停止元件(48)在所述垂直方向(y)上具有大于所述浇铸化合物(5)的所述厚度(h5)的高度(h48)，使得所述端部停止元件(48)的背离所述半导体衬底(10)或所述半导体主体(20)的顶表面不被所述浇铸化合物(5)覆盖。
4.根据权利要求3所述的功率半导体模块装置，其中，所述至少一个端部停止元件(48)包括被所述浇铸化合物(5)围绕的实心主体。
5.根据权利要求3所述的功率半导体模块装置，其中，所述至少一个端部停止元件(48)包括包围中空空间或腔体的框架，其中，所述浇铸化合物(5)围绕所述框架并且至少部分地填充所述中空空间或腔体。
6.根据前述权利要求中的任何一项所述的功率半导体模块装置，其中，所述端部停止元件(48)被焊接或烧结在所述半导体衬底(10)或所述相应半导体主体(20)上。
7.根据前述权利要求中的任何一项所述的功率半导体模块装置，其中：
所述端部停止元件(48)中的至少一个包括导电材料；
直接邻接所述至少一个端部停止元件(48)的所述压接销(46)包括导电材料；并且
所述至少一个端部停止元件(48)和对应压接销(46)形成电连接，所述电连接被配置为电耦合两个半导体主体(20)或者将所述半导体衬底(10)或半导体主体(20)电耦合到所述外壳的外部。
8.根据前述权利要求中的任何一项所述的功率半导体模块装置，其中，所述至少一个端部停止元件(48)包括金属。
9.根据前述权利要求中的任何一项所述的功率半导体模块装置，其中，所述压接销(46)与所述外壳的所述盖(44)一体地形成。
10.根据前述权利要求中的任何一项所述的功率半导体模块装置，其中，所述压接销(46)不直接邻接所述浇铸化合物(5)。
11.一种用于制造功率半导体模块装置的方法，所述方法包括：
将至少一个半导体主体(20)布置在半导体衬底(10)上，所述半导体衬底(10)包括电介质绝缘层(11)和附接到所述电介质绝缘层(11)的第一金属化层(111)；
将至少一个端部停止元件(48)布置在所述半导体衬底(10)上或布置在所述至少一个半导体主体(20)中的一个半导体主体(20)上，使得所述至少一个端部停止元件(48)中的每一个在垂直于所述半导体衬底(10)的顶表面的垂直方向(y)上从所述半导体衬底(10)或相应半导体主体(20)延伸；
将所述半导体衬底(10)布置在外壳中，使所述外壳的盖(44)打开；
形成浇铸化合物(5)层，使得所述浇铸化合物(5)层覆盖所述半导体衬底(10)并且部分地填充所述外壳，其中
所述浇铸化合物(5)在所述垂直方向(y)上具有厚度(h5)，并且
所述端部停止元件(48)在所述垂直方向(y)上具有大于所述浇铸化合物(5)的所述厚度(h5)的高度(h48)，使得所述端部停止元件(48)的背离所述半导体衬底(10)或所述半导体主体(20)的顶表面不被所述浇铸化合物(5)覆盖，
在形成所述浇铸化合物(5)层之后，将盖(44)布置在侧壁(42)上，由此封闭所述外壳，其中：
所述外壳包括至少一个压接销(46)，所述至少一个压接销中的每一个从所述外壳的所述盖(44)朝向所述至少一个端部停止元件(48)中的一个端部停止元件(48)延伸，由此在所述盖(44)被布置在所述盖(44)的最终安装位置中时，在相应端部停止元件(48)上施加压力。
12.根据权利要求11所述的方法，其中，形成所述浇铸化合物(5)层包括：
在所述半导体衬底(10)上形成液体或凝胶状浇铸化合物(5)的预制层；以及
执行加热步骤，由此从所述预制层大量地去除液体并且使所述预制层硬化。
13.根据权利要求12所述的方法，其中，在形成所述预制层之后并且在将所述盖(44)布置在所述侧壁(42)上之前，执行所述加热步骤。
14.根据权利要求12所述的方法，其中，在形成所述预制层之后并且在将所述盖(44)布置在所述侧壁(42)上之后，执行所述加热步骤。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP20175217.7 | 2020-05-18 | ||
| EP20175217.7A EP3913665A1 (en) | 2020-05-18 | 2020-05-18 | A power semiconductor module and a method for producing a power semiconductor module |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113690192A true CN113690192A (zh) | 2021-11-23 |
Family
ID=70740523
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110521810.1A Pending CN113690192A (zh) | 2020-05-18 | 2021-05-13 | 功率半导体模块和用于制造功率半导体模块的方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US11581230B2 (zh) |
| EP (1) | EP3913665A1 (zh) |
| CN (1) | CN113690192A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220359365A1 (en) * | 2017-12-15 | 2022-11-10 | Infineon Technologies Ag | Power semiconductor module arrangement |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7378379B2 (ja) * | 2020-11-02 | 2023-11-13 | 三菱電機株式会社 | パワー半導体モジュール及び電力変換装置 |
| EP4187596A1 (en) * | 2021-11-29 | 2023-05-31 | Infineon Technologies AG | Power semiconductor module, method for assembling a power semiconductor module and housing for a power semiconductor module |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330283A (ja) * | 1998-05-15 | 1999-11-30 | Toshiba Corp | 半導体モジュール及び大型半導体モジュール |
| DE10149886A1 (de) * | 2001-10-10 | 2003-04-30 | Eupec Gmbh & Co Kg | Leistunghalbleitermodul |
| US7763970B2 (en) * | 2008-02-27 | 2010-07-27 | Infineon Technologies Ag | Power module |
| US8354747B1 (en) * | 2010-06-01 | 2013-01-15 | Amkor Technology, Inc | Conductive polymer lid for a sensor package and method therefor |
| CN106298688B (zh) * | 2015-05-28 | 2018-11-06 | 台达电子工业股份有限公司 | 封装型功率电路模块 |
| CN106298689B (zh) * | 2015-05-28 | 2018-10-09 | 台达电子企业管理（上海）有限公司 | 封装结构 |
| EP3340291A1 (en) * | 2016-12-23 | 2018-06-27 | Infineon Technologies AG | Method for procuding an electronic module assembly and electronic module assembly |
| EP3460837A1 (en) * | 2017-09-26 | 2019-03-27 | Infineon Technologies AG | A housing for a power semiconductor module, a power semiconductor module and a method for producing the same |
| SG10201810791TA (en) * | 2018-11-30 | 2020-06-29 | Delta Electronics Int’L Singapore Pte Ltd | Package structure and power module using same |
| US11742302B2 (en) * | 2020-10-23 | 2023-08-29 | Wolfspeed, Inc. | Electronic device packages with internal moisture barriers |
-
2020
- 2020-05-18 EP EP20175217.7A patent/EP3913665A1/en active Pending
-
2021
- 2021-05-13 US US17/319,131 patent/US11581230B2/en active Active
- 2021-05-13 CN CN202110521810.1A patent/CN113690192A/zh active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20220359365A1 (en) * | 2017-12-15 | 2022-11-10 | Infineon Technologies Ag | Power semiconductor module arrangement |
| US11978700B2 (en) * | 2017-12-15 | 2024-05-07 | Infineon Technologies Ag | Power semiconductor module arrangement |
Also Published As
| Publication number | Publication date |
|---|---|
| US20210358820A1 (en) | 2021-11-18 |
| US11581230B2 (en) | 2023-02-14 |
| EP3913665A1 (en) | 2021-11-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US11437311B2 (en) | Semiconductor module and method for producing the same | |
| JP5350804B2 (ja) | 電力用半導体装置 | |
| US8952520B2 (en) | Power semiconductor device | |
| CN113690192A (zh) | 功率半导体模块和用于制造功率半导体模块的方法 | |
| EP3929973B1 (en) | A power semiconductor module and a method for producing a power semiconductor module | |
| US11699625B2 (en) | Power semiconductor module arrangement | |
| US8450842B2 (en) | Structure and electronics device using the structure | |
| CN113206048B (zh) | 半导体装置及其制造方法 | |
| US20230170287A1 (en) | Power semiconductor module, method for assembling a power semiconductor module and housing for a power semiconductor module | |
| CN111900135A (zh) | 功率半导体模块装置 | |
| EP4148789A1 (en) | Power semiconductor modules | |
| EP4270466A1 (en) | Power semiconductor module arrangements and methods for producing power semiconductor module arrangements | |
| CN112154523B (zh) | 电阻器 | |
| EP4084062A1 (en) | Power semiconductor module arrangement | |
| EP4050650A1 (en) | Power semiconductor module arrangement | |
| CN116583000A (zh) | 功率半导体模块布置装置和用于生产半导体布置装置的方法 | |
| CN117038476A (zh) | 用于制造功率半导体模块的方法 | |
| CN117080171A (zh) | 功率半导体模块装置及其制造方法 | |
| WO2023208348A1 (en) | Semiconductor power module and method for manufacturing a semiconductor power module |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination |