CN113676026B

CN113676026B - 驱动电路及相关产品

Info

Publication number: CN113676026B
Application number: CN202111230437.0A
Authority: CN
Inventors: 张涛
Original assignee: Shenzhen Injoinic Technology Co Ltd
Current assignee: Shenzhen Injoinic Technology Co Ltd
Priority date: 2021-10-22
Filing date: 2021-10-22
Publication date: 2022-02-18
Anticipated expiration: 2041-10-22
Also published as: CN116015023A; WO2023065789A1; CN113676026A

Abstract

本申请提供了一种驱动电路及相关产品，所述驱动电路包括：第一段驱动电路和第二段驱动电路，其中，所述第一段驱动电路连接所述第二段驱动电路；所述第二段驱动电路用于驱动外置功率管以实现驱动功能；所述第二段驱动电路的驱动电流为所述第一段驱动电流的E倍，所述E大于1。采用本申请实施例由于第一段驱动电路采用小电流驱动，第二段驱动电路采用大电流的驱动方法，可以减小di/dt变化，使功率管驱动电压平滑上升，改善芯片的EMI效果。

Description

驱动电路及相关产品

技术领域

本申请涉及电子技术领域，具体涉及一种驱动电路及相关产品。

背景技术

开关电源由于开关过程中存在dv/dt、di/dt变化，使电路中存在的寄生电感和电容产生的开关电源电磁干扰噪声难以消除，主要有以下几种噪声源：功率MOS，输出二极管，电感以及变压器。目前市面上流行的PD（power delivery）快充要求输出电压范围更宽。因此，芯片设计要求芯片输入工作电压要有个较宽的工作范围，较宽的输入电压范围为驱动电路的设计提出了挑战。

现有技术中的驱动控制，往往一开始就是一个较大电流驱动，导致产生较大的di/dt，进而电磁干扰（electromagnetic interference，EMI）效果差，因此，如何减小驱动过程中的EMI的问题亟待解决。

发明内容

本申请实施例提供了一种驱动电路及相关产品，能够减小驱动过程中的EMI效果。

第一方面，本申请实施例提供一种驱动电路，所述驱动电路包括：第一段驱动电路和第二段驱动电路，其中，

所述第一段驱动电路连接所述第二段驱动电路；所述第二段驱动电路用于驱动外置功率管以实现驱动功能；所述第二段驱动电路的驱动电流为所述第一段驱动电流的E倍，所述E大于1。

第二方面，本申请实施例提供一种控制芯片电路，所述控制芯片电路包括如上述第一方面所描述的驱动电路。

第三方面，本申请实施例提供一种电源适配器，所述电源适配器包括如第一方面所描述的驱动电路，或者，如第二方面所描述的控制芯片电路。

第四方面，本申请实施例提供一种电子设备，所述电子设备包括如第一方面所描述的驱动电路，或者，如第二方面所描述的控制芯片电路，或者，如第三方面所描述的电源适配器。

实施本申请实施例，具备如下有益效果：

可以看出，本申请实施例中所描述的驱动电路及相关产品，该驱动电路包括：第一段驱动电路和第二段驱动电路，其中，第一段驱动电路连接第二段驱动电路，第二段驱动电路用于驱动外置功率管以实现驱动功能，第二段驱动电路的驱动电流为第一段驱动电流的E倍，E大于1，由于第一段驱动电路采用小电流驱动，第二段驱动电路采用大电流的驱动方法，可以减小di/dt变化，使功率管驱动电压平滑上升，改善芯片的EMI效果。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1是本申请实施例提供的一种NMOS管的结构示意图；

图2是本申请实施例提供的一种PMOS管的结构示意图；

图3是本申请实施例提供的一种驱动电路的结构示意图；

图4是本申请实施例提供的一种驱动电路的波形示意图；

图5是本申请实施例提供的一种驱动电路的另一结构示意图；

图6是本申请实施例提供的一种第一段驱动电路的结构示意图；

图7是本申请实施例提供的一种第二段驱动电路的结构示意图；

图8是本申请实施例提供的另一种驱动电路的波形示意图。

具体实施方式

为了本技术领域人员更好理解本申请的技术方案，下面结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅是本申请的部分实施例，而并非全部的实施例。基于本申请实施例的描述，本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请所保护的范围。

本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别不同对象，而不是用于描述特定顺序。此外，术语“包括”和“具有”以及它们任何变形，意图在于覆盖不排他的包含。例如，包含了一系列步骤或单元的过程、方法、软件、产品或设备没有限定于已列出的步骤或单元，而是还包括没有列出的步骤或单元，或还包括对于这些过程、方法、产品或设备固有的其他步骤或单元。

在本文中提及“实施例”意味着，结合实施例描述的特定特征、结构或特性可以包含在本申请的至少一个实施例中。在说明书中的各个位置出现该短语并不一定均是指相同的实施例，也不是与其它实施例互斥的独立的或备选的实施例。本领域技术人员显式地和隐式地理解的是，本文所描述的实施例可以与其它实施例相结合。

下面结合附图对本申请实施例进行介绍，附图中相交导线的交叉处有圆点表示导线相接，交叉处无圆点表示导线不相接。

本申请实施例中，如图1所示，针对NMOS管，NMOS管的第一端为栅极，第二端为源极，第三端为漏极，第四端为衬底，第四端接地；如图2所示，针对PMOS管，PMOS管的第一端为栅极，第二端为源极，第三端为漏极，第四端为衬底，第四端用于接入电源，如VCC、VDD。

相关技术中，如图3所示，驱动电路驱动采用一段控制方式，其驱动信号的波形图如图4所示，开关过程中存在的di/dt变化大，导致EMI效果差。同时，输出的电压最高为VDD-VGS，其中，VGS大约有1.2V左右，当芯片作为PD快充运用，VDD电压低至6.5V的时候，输出电压受限制，低至5.3V左右，而传统的输出高压功率管的阈值在3~4V之间。输出驱动电压5.3V去驱动阈值3~4V的高压MOS功率管会导致驱动能力不足和功率管开启不完全，开关效率低。

请参阅图5，图5是本申请实施例提供的一种驱动电路的结构示意图，所述驱动电路包括：第一段驱动电路和第二段驱动电路，其中，

其中，第一段驱动电路以小电流进行驱动，第二段驱动电路以大电流进行驱动，两段电路实现电流由小到大进行过渡，进而以减小di/dt变化，从而改善EMI效果。

可以看出，本申请实施例中所描述的驱动电路包括：第一段驱动电路和第二段驱动电路，其中，第一段驱动电路连接第二段驱动电路，第二段驱动电路用于驱动外置功率管以实现驱动功能，第二段驱动电路的驱动电流为第一段驱动电流的E倍，E大于1，由于第一段驱动电路采用小电流驱动，第二段驱动电路采用大电流的驱动方法，可以减小di/dt变化，使功率管驱动电压平滑上升，改善芯片的EMI效果。

进一步的，如图6、图7所示，图6给出了第一驱动电路的结构示意图，图7给出了第二驱动电路的结构示意图，具体如下：

可选的，如图7所示，所述第二段驱动电路包括升压电路（BOOST电路）、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5；所述升压电路包括：第一PMOS管P1、第二PMOS管P2、第一NMOS管P3、第二NMOS管P4、双极结型晶体管（Bipolar Junction Transistor，BJT)、第一反相器组、第一电容C、第一电阻R1和第二电阻R2；

所述第一PMOS管P1的第一端连接所述第一NMOS管N1的第一端；所述第一PMOS管P1的第三端连接所述第一电容C的负极（-）和所述第一NMOS管N1的第三端；所述第一PMOS管P1的第三端连接第一电源VCC以及所述BJT；所述BJT连接所述第一电容C的正极（+）以及所述第二PMOS管P2的第二端；

所述第二PMOS管P2的第一端连接所述第二NMOS管N2的第一端以及所述第一反相器组中前a1个反相器的输出端，所述第一反相器组包括a个反相器，a1小于a，且a1、a均为奇数；所述第二PMOS管P2的第二端还连接所述第一电容C的正极（+）；所述第二PMOS管P2的第三端连接所述第三NMOS管N3的第一端以及所述第二NMOS管N2的第三端；所述第一反相器组的输出端连接所述第四NMOS管N4的第一端；所述第二PMOS管P2的第三端接地；

所述第三NMOS管N3的第二端连接所述第四NMOS管N4的第三端以及所述第五NMOS管N5的第二端；所述第五NMOS管N5的第一端用于接入所述第一段驱动电路的输出信号DU2；所述第三NMOS管N3的第三端、所述第五NMOS管N5的第三端均接入第二电源VDD；所述第五NMOS管N5的第二端连接所述第一电阻R1的一端以及驱动端口GATE；所述第一电阻R1的另一端连接第二电阻R2的一端以及用于输出比较电压VO_ADOPT，所述第二电阻R2的另一端接地；

所述第一NMOS管N1的第一端用于接入第二输入信号VCON2，所述第二输入信号VCON2由与门电路的输出端输出的信号经过第二反相器组y2后得到的输出信号，所述与门电路的一个输入端则由第一输入信号VCON1经过第三反相器组y1输入；所述与门电路的另一个输入端用于输入驱动信号PWM，所述第二反相器组y1包括b个反相器；所述第一输入信号为比较器的输出信号，所述第三反相器组y2包括c个反相器，b、c均为奇数；所述第一NMOS管N1的第二端接地。

其中，第一反相器组可以包括a个反相器，a1小于a，且a1、a均为奇数，例如，本申请实施例中，采用3个反相器加以说明，即反相器x1、反相器x2和反相器x3。反相器一方面能够提升驱动能力，另一方面，能够实现延时效果。

其中VCC电压为驱动电路的芯片内部供电电压，VDD为驱动电路的芯片外部供电电压。驱动端口GATE用于连接功率管，通过功率管对外部进行充电。

可选的，如图6所示，所述第一段驱动电路包括：所述比较器、第三反相器组、第一电流放大电路、第二电流放大电路、第六NMOS管N6和第七NMOS管N7；所述第四反相器组包括d个反相器，d为奇数；所述第一电流放大电路包括第三PMOS管P3、第四PMOS管P4、第三电阻R3和第四电阻R4；所述第二电流放大电路包括第八NMOS管N8和第九NMOS管N9；

所述比较器的正相输入端（+）连接第三电源，所述比较器的反相输入端（-）输入所述比较电压VO_ADOPT；所述比较器的输出端连接所述第六NMOS管N6的第一端以及所述第三反相器组的输入端；所述第三反相器组的输出端连接所述第七NMOS管N7的第一端；

所述第六NMOS管N6的第二端连接所述第九NMOS管N9的第三端；所述第六NMOS管N6的第三端连接所述第三电阻R3的一端，所述第三电阻R3的另一端连接所述第三PMOS管P3的第三端和第一端；所述第三PMOS管P3的第一端连接所述第四PMOS管P4的第一端；所述第三PMOS管P3的第二端、所述第四PMOS管P4的第二端均接入所述第二电源VDD；所述第四PMOS管P4的第三端连接所述第四电阻R4的一端，所述第四电阻R4的另一端连接所述第七NMOS管N7的第三端以及输出所述第一段驱动电路的输出信号；所述第七NMOS管N7的第二端接地；

所述第九NMOS管N9的第一端连接所述第八NMOS管N8的第一端；所述第八NMOS管N8的第一端以及第三端用于连接电流偏置模块，以引入偏置电流I1；所述第九NMOS管N9的第二端、所述第八NMOS管N8的第三端均接地。

其中，第四反相器组可以包括d个反相器，d为奇数，本申请实施例中，采用3个反相器加以说明，即反相器x4、反相器x5和反相器x6。第三电源用于提供电源芯片的内部的基准电压VREF。上述偏置电流为芯片内部的偏置电路。第一电流放大电路、第二电流放大电路用于实现电流放大功能。

可选的，所述比较器用于比较所述比较电压VO_ADOPT以及所述第三电源V1的基准电压VREF，得到第一段驱动控制信号，所述比较电压VO_ADOPT为通过所述第一电阻R1和所述第二电阻R2进行分压后得到的电压；

当所述第一段驱动控制信号为高电平时，开启所述第六NMOS管N6，所述第九NMOS管N9的第一端的输入电流为所述偏置电流的M倍，同时，所述第七NMOS管N7关闭，M大于1；

所述第四PMOS管P4开启后，驱动所述第五NMOS管N5的第一端，以使所述第五NMOS管N5的第一端的电压快速上升，所述设定值为M*N倍的偏置电流，N大于1；

驱动所述第五NMOS管N5的第一端，使所述第五NMOS管N5电压快速上升。

其中，M大于1，例如，M=5。N大于1，例如，N=40。具体的，P4开启，使得第一段驱动电路的输出信号DU升高达到设定值，从而驱动第五NMOS管N5的第一端，以使第五NMOS管N5的第一端的电压快速上升。

可选的，当所述第二段驱动电路的输出信号的电压GATE上升至第一预设阈值时，所述第一输入信号变低，所述第六NMOS管N6关闭，以关闭充电通路；同时，下拉所述第七NMOS管N7开启，拉低所述第一段驱动电路的输出信号的电压，关断驱动所述第五NMOS管N5，以完成第一段驱动过程。

其中，第一预设阈值可以预先设置或者系统默认，例如，第一预设阈值为VGS_N5+(R1+R2)/R2*VREF，VGS为栅极与源极之间的电压。

可选的，所述第一PMOS管P1和所述第一NMOS管N1构成第一反相器；所述第二PMOS管P2和所述第二NMOS管N2构成第二反相器。

可选的，在第二段驱动过程中，所述第一反向器上管所述第一PMOS管P1导通，下管所述第一NMOS管N1关闭；所述第一电容的正极初态电压为第一电压值，所述第一电压值等于所述第一电源的电压值与所述BJT的VBE极的电压之间的差值；

当所述第一PMOS管P1导通时，所述第一电容的负极被充电至电压达到与所述第一电源的电压值之间的差值的绝对值小于第二预设阈值时，所述第一电容的正极被抬升至第二电压值，所述第二电压值等于2倍的所述第一电源的电压值与所述BJT的VBE极的电压之间的差值，即2VV-VBE；同时，所述第二反相器上管所述第二PMOS管P2导通，下管所述第二NMOS管N2关闭；开启驱动所述第三NMOS管N3。

其中，第二预设阈值可以预先设置或者系统默认，第二预设阈值可以接近于0，例如，第二预设阈值=0，或者，例如，第二预设阈值=0.01。

其中，上述P1与N1构成第一反相器INV1，P2与N2构成第二反相器INV2。INV1、C、INV2、BJT够成了一个简单的升压电路，即BOOST电路，采用BOOST控制技术，确保功率管的驱动电压在一个合理的驱动电压范围内，进而，能够给提高芯片输入电压低的时候，输出驱动电压和开关效率，增强输入电压低时的驱动能力，也能够满足PD宽范围输入电压要求。

具体实现中，本申请实施例所描述的驱动电路其具体工作原理：

（1）、驱动信号(Pulse Width Modulation，PWM)为高且VCON1信号为低时，第一反向器INV1上管P1导通，下管N1关闭，电容正极初态电压则为VCC-VBE，其中，VBE为BJT的VBE极的电压，通常情况下，该电压大约为0.6~0.7V。当P1管导通时，电容负极被充至VCC，电容正极被抬升至2VCC-VBE。同时，第二反向器INV2上管P2导通，下管N2关闭，则输出电压DU1则为2VCC-VBE，进而开启驱动N3管。

（2）、驱动信号PWM为低且VCON1信号为高时，第一反向器INV1上管P1关闭，下管N1关闭，电容负极被拉至为0，电容的正极变为VCC-VBE。同时，第二反向器INV2上管P2关闭，下管N2导通。则关闭驱动N管N3。同时，下拉N3开启，以拉低GATE电压，关闭驱动。

另外，具体的分段驱动工作原理：通过采样输出驱动GATE的大小，来分别开启驱动管N3和N5，使输出驱动电流由小变大，驱动电压缓慢上升，达到改善EMI的效果。

具体的，如图7所示：输出驱动电压GATE经电阻R1和R2分压，输出电压VO_ADOPT。通过比较器COMP与基准电压VREF比较，输出第一段驱动控制信号VCON1。当比较器COMP输出控制信号VCON1为高时，开启管N6，则其支路上N9的驱动电流则为M*I1，即N8的驱动电流与N9的驱动电流之间的比值为：1:M。同时，N7管关闭。P4管的驱动电流则为M*N*I1，P3的驱动电流与P4的驱动电流之间的比值为1：N；进而，驱动N5的栅极，使N5栅极电压快速上升。当N5的驱动电压DU2上升至VGS_N5+(R1+R2)/R2*VREF时，比较器COMP输出VCON1立即变低，则N6关闭，即关闭充电通路，上述VGS_N5为N5的栅极与源极之间的电压值。同时，下拉管N7开启，拉低DU2电压，以关断驱动管N5，进而完成第一段驱动。

当完成第一段驱动时，比较器COMP1输出VCON1变低。此时，VO_ADOPT输出电压为（R1+R2）/R2*VREF。PWM信号与VCON1信号的反信号经过与逻辑后，输出电压VCON2控制INV1和反向器X1。INV1上管P1导通，下管N1关闭，则电容正极初态电压为VCC-VBE。当P1管导通时，电容负极被充至VCC，电容正极被抬升至2VCC-VBE。同时，INV2上管P2导通，下管N2关闭。输出电压2VCC-VBE。开启驱动N管N3，驱动电流变大，输出GATE电压快速从(R1+R2)/R2*VREF电压上升至2VCC-VBE-VGS_N3。这样使驱动电流由小到大变化，驱动电压从低到高有一个缓慢渐变的过程，从而降低了di/dt尖冲，改善了EMI效果。

具体实现中，由于N3、N5的宽长比是E：1的关系。因此，N3的驱动电流是N5管的E倍。即第二段的驱动电流是第一段驱动电流的E倍。本申请实施例中，第二段驱动电路运用了BOOST电路把N3栅极电压最高抬升到2VCC-VBE。当外部供电电压由于输出带载变低，低于2VCC-VBE电压时，输出GATE电压最大变为VDD，比传统不用升压电路提高VGS电压。提高输入电压低的时候的输出驱动电压和开关效率，增强VDD低压时的驱动能力。

本申请实施例，采用两段驱动控制和BOOST驱动管栅电压技术，既改善了EMI，又提高了芯片驱动最低电压。增大输入电压低时的驱动能力，同时又提高了功率管的开关效率。

本申请实施例，为了改善EMI效果，可以在电源控制芯片的驱动电路中采用分段驱动方法，以改善EMI的效果。主要采用分段驱动的方法：第一段采用小电流驱动；第二段大电流的驱动方法，可以减小di/dt变化，使功率管驱动电压平滑上升，改善芯片的EMI效果。另外，采用BOOST控制技术，能够确保功率管的驱动电压在一个合理的驱动电压范围内。

本申请实施例中，采用分段驱动和BOOST技术。即改善芯片的EMI效果，又保障了在芯片输入电压比较低的时候，输出驱动电压不会低于输入电压。提高功率管的驱动能力和效率。

其中，第一电源、第二电源、第三电源均可以是AC/DC电源、DC/DC电源、稳压电源、通信电源、模块电源、变频电源、逆变电源、交流稳压电源、直流稳压电源等，本申请实施例对此不做限定。第一电源、第二电源可以为相同的电源或者不同的电源。

进一步地，通过功率管输出给用电设备，用于实现对用电设备进行充电，用电设备可以理解为需要用户进行充电的设备，用户设备可以包括但不仅限于：智能手机、平板电脑、智能机器人、智能电梯、车载设备、可穿戴设备、智能家居设备、计算设备或连接到无线调制解调器的其他处理设备，以及各种形式的用户设备（user equipment，UE），移动台（mobile station，MS），终端设备（terminaldevice）等等。

具体实现中，如图8所示，其中，示出了PWM、VCON1、VCON2以及GATE信号的波形图，可以看到能够使驱动电流由小到大变化，驱动电压从低到高有一个缓慢渐变的过程。降低了di/dt尖冲，改善了EMI效果。

进一步的，上述驱动电路可以应用于控制芯片电路，该控制芯片电路可以包括以下至少一种：AC-DC芯片控制电路、DC-DC芯片控制电路、线性电源等等，在此不做限定，AC-DC芯片控制电路可以为反激AC-DC芯片控制电路或者非反激AC-DC芯片控制电路，能够更好的改善电源中存在的驱动电压不足和EMI问题。

基于上述本申请实施例，本申请所提供的驱动电路能够满足PD快充宽输入电压又改善芯片EMI，进而达到改善电源芯片的EMI效果和满足PD宽范围输入电压要求的目的，能够在提高芯片输入电压低的同时，也提高输出驱动电压和开关效率、以及增强输入电压低时的驱动能力。

再进一步的，上述驱动电路以及上述控制芯片电路均可以应用于电源适配器。

当然，本申请实施例还提供一种电子设备，该电子设备可以包括如图5所描述的驱动电路或者芯片控制电路或者电源适配器，例如，电子设备可以为充电宝或者充电器。

以上是本申请实施例的实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本申请实施例原理的前提下，还可以做出若干改进和润饰，这些改进和润饰也视为本申请的保护范围。

Claims

1.一种驱动电路，其特征在于，所述驱动电路包括：第一段驱动电路和第二段驱动电路，其中，

所述第一段驱动电路连接所述第二段驱动电路；所述第二段驱动电路用于驱动外置功率管以实现驱动功能；所述第二段驱动电路的驱动电流为所述第一段驱动电路的驱动电流的E倍，所述E大于1；

其中，所述第二段驱动电路包括升压电路、第三NMOS管N3、第四NMOS管N4、第五NMOS管N5；所述升压电路包括：第一PMOS管P1、第二PMOS管P2、第一NMOS管N1、第二NMOS管N2、双极结型晶体管BJT、第一反相器组、第一电容C、第一电阻R1和第二电阻R2；

所述P1的第一端连接所述N1的第一端；所述P1的第二端连接所述C的负极和所述N1的第三端；所述P1的第三端连接第一电源VCC以及所述BJT；所述BJT连接所述C的正极以及所述P2的第二端；

所述P2的第一端连接所述N2的第一端以及所述第一反相器组中前a1个反相器的输出端，所述第一反相器组包括a个反相器，a1小于a，且a1、a均为奇数；所述P2的第二端还连接所述C的正极；所述P2的第三端连接所述N3的第一端以及所述N2的第三端；所述第一反相器组的输出端连接所述N4的第一端；所述N2的第三端接地；

所述N3的第二端连接所述N4的第三端以及所述N5的第二端；所述N5的第一端用于接入所述第一段驱动电路的输出信号；所述N3的第三端、所述N5的第三端均接入第二电源VDD；所述N5的第二端连接所述R1的一端以及驱动端口；所述R1的另一端连接R2的一端以及用于输出比较电压VO_ADOPT，所述R2的另一端接地；

所述N1的第一端用于接入第二输入信号VCON2，所述VCON2由与门电路的输出端输出的信号经过第二反相器组后得到的输出信号，所述与门电路的一个输入端则由第一输入信号VCON1经过第三反相器组输入；所述与门电路的另一个输入端用于输入驱动信号，所述第二反相器组包括b个反相器；所述第一输入信号为比较器的输出信号，所述第三反相器组包括c个反相器，b、c均为奇数；所述N1的第二端接地。

2.根据权利要求1所述的驱动电路，其特征在于，所述第一段驱动电路包括：所述比较器、第四反相器组、第一电流放大电路、第二电流放大电路、第六NMOS管N6和第七NMOS管N7；所述第四反相器组包括d个反相器，d为奇数；所述第一电流放大电路包括第三PMOS管P3、第四PMOS管P4、第三电阻R3和第四电阻R4；所述第二电流放大电路包括第八NMOS管N8和第九NMOS管N9；

所述比较器的正相输入端连接第三电源，所述比较器的反相输入端输入所述VO_ADOPT；所述比较器的输出端连接所述N6的第一端以及所述第三反相器组的输入端；所述第三反相器组的输出端连接所述N7的第一端；

所述N6的第二端连接所述N9的第三端；所述N6的第三端连接所述R3的一端，所述R3的另一端连接所述P3的第三端和第一端；所述P3的第一端连接所述P4的第一端；所述P3的第二端、所述P4的第二端均接入所述VDD；所述P4的第三端连接所述R4的一端，所述R4的另一端连接所述N7的第三端以及输出所述第一段驱动电路的输出信号；所述N7的第二端接地；

所述N9的第一端连接所述N8的第一端；所述N8的第一端以及第三端用于连接电流偏置模块，以引入偏置电流；所述N9的第二端、所述N8的第三端均接地。

3.根据权利要求2所述的驱动电路，其特征在于，

所述比较器用于比较所述VO_ADOPT以及所述第三电源的基准电压VREF，得到第一段驱动控制信号，所述VO_ADOPT为通过所述R1和所述R2进行分压后得到的电压；

当所述第一段驱动控制信号为高电平时，开启所述N6，所述N9的第一端的输入电流为所述偏置电流的M倍，同时，所述N7关闭，M大于1；

所述第一段驱动电路的输出信号升高达到设定值后，驱动所述N5的第一端，以使所述N5的第一端的电压快速上升，所述设定值为M*N倍的偏置电流，N大于1；

驱动所述N5的第一端，使所述N5电压快速上升，该快速为上升时间小于预设时长。

4.根据权利要求3所述的驱动电路，其特征在于，

当所述第二段驱动电路的输出信号的电压GATE上升至第一预设阈值时，所述第一输入信号变低，所述N6关闭，以关闭充电通路；同时，下拉所述N7开启，拉低所述第一段驱动电路的输出信号的电压，关断驱动所述N5，以完成第一段驱动过程。

5.根据权利要求4所述的驱动电路，其特征在于，所述P1和所述N1管构成第一反相器；所述P2和所述N2构成第二反相器。

6.根据权利要求5所述的驱动电路，其特征在于，在第二段驱动过程中，所述第一反相器用于上管所述P1导通，下管所述N1关闭；所述C的正极初态电压为第一电压值，所述第一电压值等于所述第一电源的电压值与所述BJT的VBE极的电压之间的差值；

当所述P1导通时，所述第一电容的负极被充电至电压达到与所述第一电源的电压值之间的差值的绝对值小于第二预设阈值时，所述第一电容的正极被抬升至第二电压值，所述第二电压值等于2倍的所述第一电源的电压值与所述BJT的VBE极的电压之间的差值；同时，所述第二反相器上管所述P2导通，下管所述N2关闭；开启驱动所述N3。

7.一种控制芯片电路，其特征在于，所述控制芯片电路包括如权利要求1-6任一项所描述的驱动电路。

8.一种电源适配器，其特征在于，所述电源适配器包括如权利要求1-6任一项所描述的驱动电路，或者，如权利要求7所描述的控制芯片电路。

9.一种电子设备，其特征在于，所述电子设备包括如权利要求1-6任一项所描述的驱动电路，或者，如权利要求7所描述的控制芯片电路，或者，如权利要求8所描述的电源适配器。