CN113675171A - 用于互连结构的阻挡层及其制备方法 - Google Patents

用于互连结构的阻挡层及其制备方法 Download PDF

Info

Publication number
CN113675171A
CN113675171A CN202010417817.4A CN202010417817A CN113675171A CN 113675171 A CN113675171 A CN 113675171A CN 202010417817 A CN202010417817 A CN 202010417817A CN 113675171 A CN113675171 A CN 113675171A
Authority
CN
China
Prior art keywords
barrier layer
layer
barrier
metal
interconnection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010417817.4A
Other languages
English (en)
Inventor
杨弦龙
姜德新
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Guangdong Hanqi Industrial Technology Research And Development Co ltd
Original Assignee
Guangdong Hanqi Industrial Technology Research And Development Co ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Guangdong Hanqi Industrial Technology Research And Development Co ltd filed Critical Guangdong Hanqi Industrial Technology Research And Development Co ltd
Priority to CN202010417817.4A priority Critical patent/CN113675171A/zh
Publication of CN113675171A publication Critical patent/CN113675171A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明公开了用于互连结构的阻挡层，设置在互连结构的金属互连材料与电介质层之间，阻挡层包括第一阻挡层和第二阻挡层，第一阻挡层环绕在金属互连材料外层，第二阻挡层环绕在第一阻挡层外侧。本发明提供的阻挡层，包括两层由原子层沉淀形成的阻挡层，通过两层不同材料制成的阻挡层，利用具有稳定金属性能和良好附着力的材料可以提升原有的阻挡层与金属互连材料之间的附着力，由此，可以改善现有的单层阻挡层性能较差以及由ALD和PVD形成的双阻挡层带来的高阻抗问题；进而减少从互连电流到损坏集成电路的热量，改善IC电路的RC延迟，提高IC生产的成品率。

Description

用于互连结构的阻挡层及其制备方法
技术领域
本发明涉及半导体技术领域，尤其涉及一种用于互连结构的阻挡层及制备方法和包含该阻挡层的互连结构。
背景技术
制作半导体集成电路时，通常需要制作金属互连结构，用于电连接半导体器件。所述的金属互连结构通常制作于绝缘材料层中，这就需要对上述绝缘材料层制造沟槽(trench)或者连接孔，然后在所述沟槽或者连接孔内沉积金属，沉积的金属即为金属互连线，一般选用铜作为金属互连线材料。
选用金属铜作为金属互连线材料时，通常会在所述金属互连材料与绝缘材料层之间沉积金属阻挡层，以防止金属铜材料扩散进入绝缘材料层。所述的金属阻挡层材料可选择金属钽(Ta)或者金属Ta与氮化钽(TaN)的复合结构。在现有技术中，通常采用PVD(Physical Vapor Deposition，物理气相沉积)在铜互连线上沉积TaN薄膜作为阻挡层(图1)。但是，PVD的过沉积行为导致TaN势垒体积比增高，进而增加了互连线的电阻。另外，由于PVD的过沉积而产生的凸出增加了填隙难度，导致产率较低。
原子层淀积(Atomic Layer Deposition,ALD)是一种先进的自限制式的化学气相沉积薄膜制备方法，具有原子级别的精确薄膜厚度控制能力。由于低温沉积、薄膜纯度以及绝佳覆盖率等固有优点，ALD技术早从21世纪初即开始应用于半导体加工制造以减小互连线的电阻，减小势垒体积。然而，通过ALD方法沉积的TaN阻挡层的质量不如通过PVD方法沉积的TaN阻挡层的质量，因此，单独通过ALD方法在互连线上沉积TaN薄膜阻挡层效果并不理想。
发明内容
本发明的目的在于，提供一种用于互连结构的阻挡层及制备方法和包含该阻挡层的互连结构。
本发明所采用的技术方案是：构造一种用于互连结构的阻挡层，设置在所述互连结构的金属互连材料与电介质层之间，所述阻挡层包括第一阻挡层和第二阻挡层，所述第一阻挡层环绕在所述金属互连材料外层，所述第二阻挡层环绕在所述第一阻挡层外侧。
在本发明提供的用于互连结构的阻挡层中，通过原子层淀积形成所述第一阻挡层和所述第二阻挡层。
在本发明提供的用于互连结构的阻挡层中，所述第一阻挡层的材料选自钨、钽、钛、钌、铂、钼、锰、铬、锌、铪中的一种。
在本发明提供的用于互连结构的阻挡层中，述第二阻挡层的材料选自氮化钽、氮化钛和氮化钨中的一种。
根据本发明的另一方面，还提供如上所述的用于互连结构的阻挡层的制备方法，包括以下步骤：
在所述互连结构的金属互连材料外侧沉积第一阻挡层；
在所述第一阻挡层外侧沉积第二阻挡层。
在本发明提供的制备方法中，通过原子层淀积形成所述第一阻挡层和所述第二阻挡层。
在本发明提供的制备方法中，在同一腔室内沉积所述第一阻挡层和所述第二阻挡层。
在本发明提供的制备方法中，所述第一阻挡层的材料选自钨、钽、钛、钌、铂、钼、锰、铬、锌、铪中的一种。
在本发明提供的制备方法中，述第二阻挡层的材料选自氮化钽、氮化钛和氮化钨中的一种。
根据本发明的又一方面，还提供一种互连结构，包括金属互连材料、电介质层和设置在所述金属互连材料外侧的衬垫，还包括如上所述的阻挡层，所述阻挡层设置在所述衬垫与所述电介质层之间
本发明的用于互连结构的阻挡层及制备方法和包含该阻挡层的互连结构，具有以下有益效果：本发明提供的阻挡层，包括两层由原子层沉淀形成的阻挡层，通过两层不同材料制成的阻挡层，利用具有稳定金属性能和良好附着力的材料可以提升原有的阻挡层与金属互连材料之间的附着力，由此，可以改善现有的单层阻挡层性能较差以及由ALD和PVD形成的双阻挡层带来的高阻抗问题；进而减少从互连电流到损坏集成电路的热量，改善IC电路的RC延迟，提高IC生产的成品率。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图：
图1是现有技术中的互连结构的局部截面侧视图；
图2是本发明一实施例提供的互连结构的局部截面侧视图。
具体实施方式
在下文的描述中，给出了大量具体的细节以便提供对本发明更为彻底的理解。然而，对于本领域技术人员而言显而易见的是，本发明可以无需一个或多个这些细节而得以实施。在其他的例子中，为了避免与本发明发生混淆，对于本领域公知的一些技术特征未进行描述。
为了彻底理解本发明，将在下列的描述中提出详细的步骤，以便阐释本发明提出的SRAM及其制造方法、电子装置。显然，本发明的施行并不限定于半导体领域的技术人员所熟习的特殊细节。本发明的较佳实施例详细描述如下，然而除了这些详细描述外，本发明还可以具有其他实施方式。
应当理解的是，当在本说明书中使用术语“包含”和/或“包括”时，其指明存在所述特征、整体、步骤、操作、元件和/或组件，但不排除存在或附加一个或多个其他特征、整体、步骤、操作、元件、组件和/或它们的组合。
实施例一
为了解决前述的技术问题，本发明提供一种用于互连结构的阻挡层，设置在所述互连结构的金属互连材料10与电介质层20之间，所述阻挡层包括第一阻挡层310和第二阻挡层320，所述第一阻挡层310环绕在所述金属互连材料10外层，所述第二阻挡层320环绕在所述第一阻挡层310外侧。其中，通过原子层淀积形成所述第一阻挡层和所述第二阻挡层。
具体地，在本发明一实施例中，第一阻挡层和第二阻挡层的材料并不相同。第一阻挡层采用具有稳定金属性能和良好附着力的材料，以提升第二阻挡层与金属互连材料之间的附着力。进一步地，所述第一阻挡层的材料选自钨、钽、钛、钌、铂、钼、锰、铬、锌、铪中的一种，其中，优选为钨。述第二阻挡层的材料选自氮化钽、氮化钛和氮化钨中的一种，其中，优选为氮化钽。
本发明提供的阻挡层，包括两层由原子层沉淀形成的阻挡层，通过两层不同材料制成的阻挡层，利用具有稳定金属性能和良好附着力的材料可以提升原有的阻挡层与金属互连材料之间的附着力。由此，可以改善现有的单层阻挡层性能较差以及由ALD和PVD形成的双阻挡层带来的高阻抗问题；进而减少从互连电流到损坏集成电路的热量，改善IC电路的RC延迟，提高IC生产的成品率。
实施例二
如图1所示，本发明提供一种互连结构，包括金属互连材料10、电介质层20、阻挡层和衬垫40。其中，衬垫40设置在所述金属互连材料10外侧，所述阻挡层设置在所述衬垫40与所述电介质层10之间。阻挡层包括设置在所述衬垫40外层的第一阻挡层310和设置在所述第一阻挡层外侧的第二阻挡层320。其中，金属互连材料为Cu。
实施例三
本发明提供一种用于制备用于互连结构的阻挡层的方法，包括以下步骤：
在所述互连结构的金属互连材料外侧沉积第一阻挡层；
在所述第一阻挡层外侧沉积第二阻挡层。
具体地，在本发明一实施例中，通过原子层淀积形成所述第一阻挡层和所述第二阻挡层。由于采用原子层淀积两个阻挡层，因此，可以通过一个ALD腔室以相同的温度来形成这两个阻挡层，由此，可以提供生产效率。
本发明还提供一种电子装置，其包括根据本发明示例性实施例的方法制造的互连结构。所述电子装置可以是手机、平板电脑、笔记本电脑、上网本、游戏机、电视机、VCD、DVD、导航仪、照相机、摄像机、录音笔、MP3、MP4、PSP等任何电子产品或设备，也可以是任何包括所述互连结构的中间产品。所述电子装置，由于使用了所述互连结构，因而具有更好的性能。
本发明已经通过上述实施例进行了说明，但应当理解的是，上述实施例只是用于举例和说明的目的，而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是，本发明并不局限于上述实施例，根据本发明的教导还可以做出更多种的变型和修改，这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。

Claims (10)

1.一种用于互连结构的阻挡层，设置在所述互连结构的金属互连材料与电介质层之间，其特征在于，所述阻挡层包括第一阻挡层和第二阻挡层，所述第一阻挡层环绕在所述金属互连材料外层，所述第二阻挡层环绕在所述第一阻挡层外侧。
2.根据权利要求1所述用于互连结构的阻挡层，其特征在于，通过原子层淀积形成所述第一阻挡层和所述第二阻挡层。
3.根据权利要求1所述用于互连结构的阻挡层，其特征在于，所述第一阻挡层的材料选自钨、钽、钛、钌、铂、钼、锰、铬、锌、铪中的一种。
4.根据权利要求1所述用于互连结构的阻挡层，其特征在于，所述第二阻挡层的材料选自氮化钽、氮化钛和氮化钨中的一种。
5.一种如权利要求1-4所述的用于互连结构的阻挡层的制备方法，其特征在于，包括以下步骤：
在所述互连结构的金属互连材料外侧沉积第一阻挡层；
在所述第一阻挡层外侧沉积第二阻挡层。
6.根据权利要求5所述的制备方法，其特征在于，通过原子层淀积形成所述第一阻挡层和所述第二阻挡层。
7.根据权利要求6所述的制备方法，其特征在于，在同一腔室内沉积所述第一阻挡层和所述第二阻挡层。
8.根据权利要求5所述的制备方法，其特征在于，所述第一阻挡层的材料选自钨、钽、钛、钌、铂、钼、锰、铬、锌、铪中的一种。
9.根据权利要求5所述的制备方法，其特征在于，所述第二阻挡层的材料选自氮化钽、氮化钛和氮化钨中的一种。
10.一种互连结构，包括金属互连材料、电介质层和设置在所述金属互连材料外侧的衬垫，其特征在于，还包括如权利要求1-5所述的阻挡层，所述阻挡层设置在所述衬垫与所述电介质层之间。
CN202010417817.4A 2020-05-15 2020-05-15 用于互连结构的阻挡层及其制备方法 Pending CN113675171A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010417817.4A CN113675171A (zh) 2020-05-15 2020-05-15 用于互连结构的阻挡层及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010417817.4A CN113675171A (zh) 2020-05-15 2020-05-15 用于互连结构的阻挡层及其制备方法

Publications (1)

Publication Number Publication Date
CN113675171A true CN113675171A (zh) 2021-11-19

Family

ID=78537848

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010417817.4A Pending CN113675171A (zh) 2020-05-15 2020-05-15 用于互连结构的阻挡层及其制备方法

Country Status (1)

Country Link
CN (1) CN113675171A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1759479A (zh) * 2003-03-07 2006-04-12 先进微装置公司 用于制备具有衬有阻挡层的开孔的半导体组件的方法
US20060128150A1 (en) * 2004-12-10 2006-06-15 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US20080085611A1 (en) * 2006-10-09 2008-04-10 Amit Khandelwal Deposition and densification process for titanium nitride barrier layers
US20090087982A1 (en) * 2007-09-28 2009-04-02 Applied Materials, Inc. Selective ruthenium deposition on copper materials

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1759479A (zh) * 2003-03-07 2006-04-12 先进微装置公司 用于制备具有衬有阻挡层的开孔的半导体组件的方法
US20060128150A1 (en) * 2004-12-10 2006-06-15 Applied Materials, Inc. Ruthenium as an underlayer for tungsten film deposition
US20080085611A1 (en) * 2006-10-09 2008-04-10 Amit Khandelwal Deposition and densification process for titanium nitride barrier layers
US20090087982A1 (en) * 2007-09-28 2009-04-02 Applied Materials, Inc. Selective ruthenium deposition on copper materials

Similar Documents

Publication Publication Date Title
US20240203786A1 (en) Self-forming, self-aligned barriers for back-end interconnects and methods of making same
CN101847616B (zh) 用于硅通孔的阻挡件
CN100337330C (zh) 射频半导体器件及其制造方法
TWI603430B (zh) 用以製造後端互連體的方法
US6998342B2 (en) Electronic device manufacturing method
JPH03220751A (ja) インターレベル・コンタクトを製造する方法、および半導体構造
JP2019531597A (ja) コバルト相互接続を可能にするタングステン含有接着層を使用した相互接続信頼性性能を増大するためのマイクロ電子デバイス及び方法
US20100078815A1 (en) Ruthenium interconnect with high aspect ratio and method of fabrication thereof
CN101783286B (zh) 结构为金属-绝缘体-金属的电容器制造方法
US6614114B2 (en) Conductive line formed on integrated circuits
CN113675171A (zh) 用于互连结构的阻挡层及其制备方法
CN105336574B (zh) 氮化硅薄膜及mim电容的制作方法
CN102420105B (zh) 铜大马士革工艺金属-绝缘层-金属电容制造工艺及结构
US6674171B2 (en) Semiconductor device with a low resistance wiring
CN102420103B (zh) 铜大马士革工艺金属-绝缘层-金属电容结构及制造工艺
CN102446915B (zh) 一种金属—绝缘层—金属电容结构的制造工艺
CN113380763A (zh) 一种铜互连结构及其制备方法
CN102383098A (zh) 形成金属化合物薄膜的方法
KR20100041220A (ko) 적층형의 고집적도 ｍｉｍ 커패시터 구조 및 ｍｉｍ 커패시터 제조방법
JP2009010037A (ja) 半導体装置及びその製造方法
US20230223341A1 (en) Low via resistance interconnect structure
TW200539354A (en) Low temperature method for metal deposition
TW201606932A (zh) 導線結構與其製作方法
US20040203228A1 (en) Method of forming a tungsten plug
US20230041352A1 (en) Interconnect structure and electronic device including the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination