CN113661476B - 显示基板及其制备方法、显示装置 - Google Patents

显示基板及其制备方法、显示装置 Download PDF

Info

Publication number
CN113661476B
CN113661476B CN202080000262.1A CN202080000262A CN113661476B CN 113661476 B CN113661476 B CN 113661476B CN 202080000262 A CN202080000262 A CN 202080000262A CN 113661476 B CN113661476 B CN 113661476B
Authority
CN
China
Prior art keywords
layer
substrate
sub
test
test contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202080000262.1A
Other languages
English (en)
Other versions
CN113661476A (zh
Inventor
张波
王蓉
魏玉龙
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Chengdu BOE Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Chengdu BOE Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Publication of CN113661476A publication Critical patent/CN113661476A/zh
Application granted granted Critical
Publication of CN113661476B publication Critical patent/CN113661476B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0612—Layout
    • H01L2224/0615—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry
    • H01L2224/06154—Mirror array, i.e. array having only a reflection symmetry, i.e. bilateral symmetry covering only portions of the surface to be connected
    • H01L2224/06155—Covering only the peripheral area of the surface to be connected, i.e. peripheral arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/70—Testing, e.g. accelerated lifetime tests

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Human Computer Interaction (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

一种显示基板及其制备方法、显示装置。该显示基板包括衬底基板、子像素单元、数据线、扫描线、多个测试接触垫周边区第一绝缘层以及辅助电极层。衬底基板包括显示区以及周边区，周边区包括测试邦定区。多个测试接触垫每个包括第一测试接触垫金属层以及第二测试接触垫金属层，第二测试接触垫金属层覆盖所述第一测试接触垫金属层且至少在第一测试接触垫金属层的至少部分周边与第一测试接触垫金属层接触，辅助电极层包括位于测试邦定区中的多个第一转接电极图案以及位于显示区中的多个辅助电极。

Description

显示基板及其制备方法、显示装置
技术领域
本公开的实施例涉及一种显示基板及其制备方法、显示装置。
背景技术
在显示行业，随着显示技术的不断发展，柔性有机发光二极管(柔性OLED，Flexible Organic Light-Emitting Diode)的市场越来越大。在柔性有机发光二极管中占重要地位的AMOLED(Active-matrix organic light-emitting diode，有源矩阵有机发光二极管)得到了普遍的应用。AMOLED的一般工艺通常包括阵列制备工艺、蒸镀发光材料工艺、切割工艺、模组工艺等。点灯测试工序在切割工艺之后进行，测试探针通过测试邦定区中的接触垫给入测试信号，通过测试单元检测黑白条画面、单色以及灰阶画面等，从而提供显示性能的等级，进而提升产品良率。
发明内容
本公开至少一实施例提供一种显示基板，该显示基板包括：衬底基板、子像素单元、数据线、扫描线、多个测试接触垫以及周边区第一绝缘层。衬底基板包括显示区以及至少围绕显示区的周边区，所述周边区包括位于所述显示区一侧的测试邦定区；子像素单元位于所述显示区中且包括：像素结构，包括像素驱动电路、第一平坦化层、第一转接电极、第二平坦化层以及发光元件，其中，所述像素驱动电路包括第一显示区金属层，所述第一平坦化层在所述像素驱动电路远离所述衬底基板的一侧以提供第一平坦化表面且包括第一过孔，所述第一转接电极在所述第一平坦化表面上，且通过所述第一过孔与所述像素驱动电路的第一显示区金属层电连接，所述第二平坦化层在所述第一转接电极远离所述衬底基板的一侧以提供第二平坦化表面且包括第二过孔，所述发光元件在所述第二平坦化表面上且通过所述第二过孔与所述第一转接电极电连接；数据线位于所述显示区中，被配置为向所述子像素单元提供数据信号；扫描线位于所述显示区中，被配置为向所述子像素单元提供控制信号；多个测试接触垫位于所述测试邦定区，其中，所述多个测试接触垫每个包括第一测试接触垫金属层以及第二测试接触垫金属层，所述第一测试接触垫金属层位于所述衬底基板上，所述第二测试接触垫金属层位于所述第一测试接触垫金属层远离所述衬底基板的一侧，所述第二测试接触垫金属层覆盖所述第一测试接触垫金属层且至少在所述第一测试接触垫金属层的至少部分周边与所述第一测试接触垫金属层接触；周边区第一绝缘层，位于所述测试邦定区，所述周边区第一绝缘层被配置为露出所述多个测试接触垫的背离所述衬底基板的表面，且覆盖所述第二测试接触垫金属层的至少部分周边；辅助电极层，包括位于所述测试邦定区中的多个第一转接电极图案以及位于所述显示区中的多个辅助电极，所述多个辅助电极位于所述子像素单元远离所述衬底基板的一侧，所述多个第一转接电极图案位于所述周边区第一绝缘层和所述多个测试接触垫的远离所述衬底基板的一侧，其中，所述第一显示区金属层与所述第一测试接触垫金属层同层设置，所述第一转接电极与所述第二测试接触垫金属层同层设置，所述周边区第一绝缘层与所述第二平坦化层同层设置，所述辅助电极与所述第一转接电极图案同层设置。
例如，在本公开一实施例提供的显示基板中，所述第一转接电极图案在所述测试接触垫上的远离所述衬底基板的表面与所述第一转接电极图案在所述测试接触垫周边的远离所述衬底基板的表面，在垂直于所述衬底基板的方向上的膜层段差的取值范围为1.0微米至1.5微米。
例如，在本公开一实施例提供的显示基板中，所述第二测试接触垫金属层完全覆盖所述第一测试接触垫金属层且在所述第一测试接触垫金属层的周边与所述第一测试接触垫金属层接触。
例如，在本公开一实施例提供的显示基板中，所述像素驱动电路还包括栅极、两个源漏电极及层间绝缘层，所述层间绝缘层位于所述栅极远离所述衬底基板的一侧且位于所述两个源漏电极靠近所述衬底基板一侧，其中，所述两个源漏电极位于所述第一显示区金属层中。
例如，在本公开一实施例提供的显示基板中，所述周边区第一绝缘层远离所述衬底基板一侧的表面距离所述衬底基板的垂直距离大于所述多个测试接触垫的远离所述衬底基板一侧的表面距离所述衬底基板的垂直距离。
例如，在本公开一实施例提供的显示基板中，所述多个测试接触垫平行排布为一行，其中，所述多个测试接触垫的行方向与所述显示区的面向所述测试邦定区的侧边的延伸方向平行。
例如，本公开一实施例提供的显示基板还包括：位于周边区的弯折线，所述弯折线与所述显示区的数据线电连接，位于所述周边区的测试单元，其中，所述测试单元位于所述显示区以及所述测试邦定区之间，所述弯折线远离所述显示区的一端聚集到所述测试单元中，所述多个测试接触垫中之一的第一接触垫金属层与所述多测试单元电连接，以及所述多个测试接触垫中的另一的第一接触垫金属层与所述显示区中的扫描线电连接。
例如，本公开一实施例提供的显示基板还包括：周边区第二绝缘层，其中，所述周边区第二绝缘层位于所述测试邦定区，所述周边区第二绝缘层设置在所述周边区第一绝缘层和所述多个测试接触垫与所述多个第一转接电极图案之间，以覆盖所述周边区第一绝缘层及所述多个测试接触垫，以及所述周边区第二绝缘层具有多个第一测试接触垫过孔以分别露出所述多个测试接触垫的表面，所述多个第一转接电极图案通过所述多个第一测试接触垫过孔分别与所述多个测试接触垫电连接。
例如，本公开一实施例提供的显示基板还包括位于所述显示区的显示区第一绝缘层，其中，所述显示区第一绝缘层位于所述发光层与所述多个辅助电极之间，其中，所述周边区第二绝缘层与所述显示区第一绝缘层同层设置。
例如，本公开一实施例提供的显示基板还包括标记金属层，其中，所述标记金属层位于所述周边区第一绝缘层的靠近所述衬底基板的一侧，与所述第一测试接触垫金属层同层设置，并与位于所述测试邦定区边缘的测试接触垫的第一测试接触垫金属层连接。
例如，在本公开一实施例提供的显示基板中，所述周边区还包括邦定周边区，其中，所述邦定周边区至少围绕所述测试邦定区，所述显示基板还包括：周边区绝缘层叠层，位于所述邦定周边区，且位于所述衬底基板上，其中，所述周边区绝缘层叠层包括多个绝缘层，至少两个绝缘层中远离所述衬底基板的一个绝缘层在靠近所述衬底基板的一侧露出所述至少两个绝缘层中靠近所述衬底基板的一个绝缘层，以在所述测试邦定区的周边形成至少两级阶梯状。
例如，在本公开一实施例提供的显示基板中，所述周边区绝缘层叠层包括第一子层、第二子层以及第三子层，所述第三子层位于所述第一子层的远离所述衬底基板的一侧，所述第二子层位于所述第一子层与所述第三子层之间，其中，所述第二子层在靠近所述衬底基板的一侧露出所述第一子层，所述第三子层在靠近所述衬底基板的一侧露出所述第二子层，其中，所述第一子层与所述第一平坦化层同层设置，所述第二子层与所述第二平坦化层同层设置。
例如，在本公开一实施例提供的显示基板中，所述像素结构还包括像素限定层，所述发光元件包括第一电极、发光层及第二电极，其中，所述发光元件的第一电极通过所述第一平坦化层中的第一过孔与所述两个源漏电极之一电连接，所述像素限定层设置在所述第一电极远离所述衬底基板的一侧，所述像素限定层包括多个开口，所述发光层设置在所述像素限定层的多个开口中，所述第二电极设置在所述发光层以及所述像素限定层远离所述衬底基板的一侧，所述第三子层与所述像素限定层同层设置。
例如，在本公开一实施例提供的显示基板中，所述第一子层相对于所述第二子层在所述测试邦定区的周向被露出的尺寸范围为8至12微米，所述第二子层相对于所述第三子层在所述测试邦定区的周向被露出的尺寸范围为8至12微米。
例如，在本公开一实施例提供的显示基板中，所述周边区绝缘层叠层还包括第四子层，所述第四子层位于所述第一子层靠近所述衬底基板的一侧，其中，所述第一子层在靠近所述衬底基板的一侧露出所述第四子层。
例如，在本公开一实施例提供的显示基板中，所述像素结构还包括钝化层，所述钝化层位于所述像素驱动电路和所述第一平坦化层之间且包括钝化层过孔，所述像素驱动电路和所述第一转接电极还通过所述钝化层过孔电连接，其中，所述第四子层与所述钝化层同层设置。
例如，在本公开一实施例提供的显示基板中，所述第四子层相对于所述第一子层在所述测试邦定区的周向被露出的尺寸范围为8至12微米。
例如，在本公开一实施例提供的显示基板中，所述周边区绝缘层叠层还包括第五子层，所述第五子层位于所述第三子层的远离所述衬底基板的一侧，其中，所述第五子层在靠近衬底基板的一侧露出第三子层，所述第五子层与所述显示区第一绝缘层同层设置。
例如，在本公开一实施例提供的显示基板中，所述第三子层相对于所述第五子层在所述测试邦定区的周向被露出的尺寸范围为8至12微米。
本公开至少一实施例还提供一种显示装置，包括如上述任一项所述的显示基板。
本公开至少一实施例还提供给一种显示基板的制备方法，该制备方法包括：提供衬底基板，所述衬底基板包括显示区以及至少围绕显示区的周边区，所述周边区包括位于所述显示区一侧的测试邦定区以及邦定周边区，所述邦定周边区位于所述测试邦定区与所述显示区之间；形成位于显示区中的子像素单元，包括：形成像素结构，包括形成像素驱动电路、第一平坦化层、第一转接电极、第二平坦化层以及发光元件，其中，所述像素驱动电路包括第一显示区金属层，所述第一平坦化层在所述像素驱动电路远离所述衬底基板的一侧以提供第一平坦化表面且包括第一过孔，所述第一转接电极在所述第一平坦化表面上，且通过所述第一过孔与所述像素驱动电路的第一显示区金属层电连接，所述第二平坦化层在所述第一转接电极远离所述衬底基板的一侧以提供第二平坦化表面且包括第二过孔，所述发光元件在所述第二平坦化表面上，且通过所述第二过孔与所述第一转接电极电连接；在所述显示区形成数据线，所述数据线被形成为向所述子像素单元提供数据信号；在所述显示区形成扫描线，所述扫描线被形成为向所述子像素单元提供控制信号，在所述测试邦定区形成多个测试接触垫，其中，所述多个测试接触垫每个包括第一测试接触垫金属层以及第二测试接触垫金属层，所述第一测试接触垫金属层位于所述衬底基板上，所述第二测试接触垫金属层位于所述第一测试接触垫金属层远离所述衬底基板的一侧，所述第二测试接触垫金属层覆盖所述第一测试接触垫金属层且至少在所述第一测试接触垫金属层的至少部分周边与所述第一测试接触垫金属层接触；在所述测试邦定区形成周边区第一绝缘层，其中，所述周边区第一绝缘层被形成为露出所述多个测试接触垫的背离所述衬底基板的表面，且覆盖所述第二测试接触垫金属层的至少部分周边；形成辅助电极层，包括：在所述测试邦定区形成多个第一转接电极图案以及在所述显示区形成多个辅助电极，其中，所述多个辅助电极位于所述子像素单元远离所述衬底基板的一侧，所述多个第一转接电极图案位于所述周边区第一绝缘层和所述多个测试接触垫的远离所述衬底基板的一侧，其中，所述第一显示区金属层与所述第一测试接触垫金属层通过同一第一金属材料层形成，所述第一转接电极与所述第二测试接触垫金属通过同一第二金属材料层形成，所述周边区第一绝缘层以及所述第二平坦化层通过同一绝缘材料层形成，所述辅助电极与所述第一转接电极图案通过同一导电材料层形成。
例如，本公开一实施例提供的制备方法还包括：在所述邦定周边区形成周边区绝缘层叠层，其中，所述周边区绝缘层叠层形成为包括多个绝缘层，至少两个绝缘层中远离所述衬底基板的一个绝缘层在靠近所述衬底基板的一侧露出所述至少两个绝缘层中靠近所述衬底基板的一个绝缘层，以在所述测试邦定区的周边形成至少两级阶梯状。
例如，在本公开一实施例提供的制备方法中，所述周边区绝缘层叠层形成为包括第一子层、第二子层以及第三子层，所述第三子层形成为位于所述第一子层的远离所述衬底基板的一侧，所述第二子层形成为位于所述第一子层与所述第三子层之间，其中，所述第二子层形成为在靠近所述衬底基板的一侧露出所述第一子层，所述第三子层形成为在靠近所述衬底基板的一侧露出所述第二子层，其中，所述第一子层与所述第一平坦化层通过同一绝缘材料层形成，所述第二子层与所述第二平坦化层以及所述周边区第一绝缘层通过第一绝缘材料层同层形成。
例如，在本公开一实施例提供的制备方法中，所述第二子层与所述第二平坦化层以及所述周边区第一绝缘层通过第一绝缘材料层同层形成包括：在形成所述多个测试接触垫、位于所述第一子层以及所述第一转接电极之后，在所述衬底基板上沉积所述第一绝缘材料层，对所述第一绝缘材料层进行构图工艺，使得所述第一绝缘材料层的位于所述显示区的部分形成为所述第二平坦化层且在所述第二平坦化层中形成所述第二过孔，去除所述第一绝缘材料层的与所述测试接触垫重叠的部分，减薄所述第一绝缘材料层的位于所述测试邦定区且位于所述多个测试接触垫周边的部分以形成所述周边区第一绝缘层，并且去除第一绝缘材料层的与所述第一子层的边缘重叠以及靠近测试邦定区的部分以露出所述第一子层，以及减薄第一绝缘材料层的位于所述邦定周边区的部分以形成所述第二子层。
例如，在本公开一实施例提供的制备方法中，对所述第一绝缘材料层进行构图工艺包括：使用灰色调掩模板或半色调掩模板构图工艺对所述第一绝缘材料层进行构图。
附图说明
为了更清楚地说明本公开实施例的技术方案，下面将对实施例的附图作简单地介绍，显而易见地，下面描述中的附图仅仅涉及本公开的一些实施例，而非对本公开的限制。
图1为点灯测试阶段的邦定测试示意图；
图2为本公开实施例提供的一种显示基板的平面图；
图3为本公开实施例提供的一种显示基板的邦定周边区以及测试邦定区的平面图；
图4A为图3中截线A1-A1的截面示意图；
图4B为图3中截线B1-B1的截面示意图；
图4C为图3中截线C1-C1的截面示意图；
图4D为图3中截线B1-B1的另一截面示意图；
图5A为图3中区域D1的放大示意图；
图5B为图5A中截线E1-E1的截面示意图；
图6为本公开实施例提供的一种显示基板的显示区的截面示意图；
图7为本公开实施例提供的另一种显示基板的平面图；
图8为本公开实施例提供的另一种显示基板的邦定周边区以及测试邦定区的平面图；
图9A为图8中截线A2-A2的截面示意图；
图9B为图8中截线B2-B2的截面示意图；
图9C为图8中截线C2-C2的截面示意图；
图10A为图8中区域D2的放大示意图；
图10B为图10A中截线E2-E2的截面示意图；
图11为本公开另一实施例提供的一种显示基板的显示区的截面示意图；
图12为本公开实施例提供的再一种显示基板的平面图；
图13为本公开实施例提供的再一种显示基板的邦定周边区以及测试邦定区的平面图；
图14A为图13中截线A3-A3的截面示意图；
图14B为图13中截线B3-B3的截面示意图；
图14C为图13中截线C3-C3的截面示意图；
图15A为图13中区域D3的放大示意图；
图15B为图15A中截线E3-E3的截面示意图；
图16为本公开再一实施例提供的一种显示基板的显示区的截面示意图；以及
图17A至图17K为本公开一些实施例提供的一种显示基板的制备方法的过程图。
具体实施方式
为使本公开实施例的目的、技术方案和优点更加清楚，下面将结合本公开实施例的附图，对本公开实施例的技术方案进行清楚、完整地描述。显然，所描述的实施例是本公开的一部分实施例，而不是全部的实施例。基于所描述的本公开的实施例，本领域普通技术人员在无需创造性劳动的前提下所获得的所有其他实施例，都属于本公开保护的范围。
除非另外定义，本公开使用的技术术语或者科学术语应当为本公开所属领域内具有一般技能的人士所理解的通常意义。本公开中使用的“第一”、“第二”以及类似的词语并不表示任何顺序、数量或者重要性，而只是用来区分不同的组成部分。同样，“一个”、“一”或者“该”等类似词语也不表示数量限制，而是表示存在至少一个。“包括”或者“包含”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同。为了描述方便，在部分附图中，给出了“上”、“下”、“前”、“后”，本公开的实施例中，竖直方向为从上到下的方向，竖直方向为重力方向，水平方向为与竖直方向垂直的方向，从右到左的水平方向为从前到后的方向。
对显示装置进行检测可以筛选出不合格的产品以提高产品良率。在对显示装置进行产品检测的过程中，位于邦定区中的测试接触垫发挥着重要作用。例如，图1为点灯测试阶段的邦定测试示意图，如图1所示，在点灯测试阶段，测试设备的FPC(柔性印刷电路板，flexible printed circuit)的测试探针需要与测试接触垫通过插针接触而进行电连接。测试接触垫PAD的长度X2的范围，例如为650微米至750微米，例如，图中测试接触垫PAD的长度X2可以为700微米。两个测试接触垫PAD的间距X1的范围，例如为160微米至200微米，例如，图中两个测试接触垫PAD的间距X1可以为180微米。然而，FPC的测试探针的长度X3的范围，例如为1100微米至1300微米，例如，图中FPC的测试探针的长度X3可以为1200微米。由于FPC的测试探针的长度要大于测试接触垫PAD的长度，那么，探针的超出测试接触垫PAD所在的测试邦定区的部分，尤其是在测试邦定区的边界EG处，容易发生拱起现象，会降低FPC的邦定能力。为了节省空间，两个测试接触垫PAD之间的间距比较小，若测试接触垫的膜层段差较高，将会影响测试探针与测试接触垫的接触，增加点灯测试时的风险，不利于提高产品的检测效率和良率。
针对上述问题，本公开的至少一实施例提供一种显示基板。该显示基板包括衬底基板、子像素单元、数据线、扫描线、多个测试接触垫以及周边区第一绝缘层。衬底基板包括显示区以及至少围绕显示区的周边区，周边区包括位于显示区一侧的测试邦定区。子像素单元位于显示区中且包括像素结构，像素结构包括像素驱动电路、第一平坦化层、第一转接电极、第二平坦化层以及发光元件。像素驱动电路包括第一显示区金属层，第一平坦化层在像素驱动电路远离衬底基板的一侧以提供第一平坦化表面且包括第一过孔，第一转接电极在第一平坦化表面上，且通过第一过孔与像素驱动电路的第一显示区金属层电连接，第二平坦化层在第一转接电极远离衬底基板的一侧以提供第二平坦化表面且包括第二过孔，发光元件在第二平坦化表面上且通过第二过孔与第一转接电极电连接。数据线位于显示区中，被配置为向子像素单元提供数据信号；扫描线位于显示区中，被配置为向子像素单元提供控制信号。多个测试接触垫位于测试邦定区，多个测试接触垫每个包括第一测试接触垫金属层以及第二测试接触垫金属层，第一测试接触垫金属层位于衬底基板上，第二测试接触垫金属层位于第一测试接触垫金属层远离衬底基板的一侧，第二测试接触垫金属层覆盖第一测试接触垫金属层且至少在第一测试接触垫金属层的至少部分周边与第一测试接触垫金属层接触。周边区第一绝缘层位于测试邦定区，周边区第一绝缘层被配置为露出多个测试接触垫的背离衬底基板的表面，且覆盖第二测试接触垫金属层的至少部分周边。第一显示区金属层与第一测试接触垫金属层同层设置，第一转接电极与第二测试接触垫金属层同层设置，周边区第一绝缘层与第二平坦化层同层设置。
上述实施例提供的显示基板中，第二测试接触垫金属层覆盖第一测试接触垫金属层且至少在第一测试接触垫金属层的至少部分周边与第一测试接触垫金属层接触，从而可以降低测试接触垫的膜层段差，使得在点灯测试阶段，测试探针可以与测试接触垫更好的接触，进而提高产品的检测效率和良率。
本公开至少一实施例还提供包括上述显示基板的显示装置以及上述显示基板的制备方法。
下面结合附图对本公开的实施例及其示例进行详细说明。
本公开至少一实施例提供一种显示基板，图2为本公开实施例提供的一种显示基板的平面图。图3为本公开实施例提供的一种显示基板的邦定周边区以及测试邦定区的平面图。显示基板例如用于有机发光二极管(OLED)显示装置或量子点发光二极管(QLED)显示装置。
例如，如图2所示，显示基板1包括衬底基板100，衬底基板100包括显示区101以及围绕显示区101的周边区102。周边区102包括位于显示区101一侧(如图2中所示，位于显示区101的下方)的测试邦定区107。图2中示出两个测试邦定区107，但是本公开的实施例不限于此。测试邦定区107包括多个测试接触垫1071。测试邦定区107用于在点灯测试阶段与测试设备的FPC(柔性印刷电路板，flexible printed circuit)的测试探针进行邦定，测试接触垫1071与测试探针电连接，从而进行点灯测试。
例如，衬底基板100可以为玻璃板、石英板、金属板或树脂类板件等。例如，衬底基板的材料可以包括有机材料，例如该有机材料可以为聚酰亚胺、聚碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜、聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二醇酯等树脂类材料，衬底基板100可以为柔性基板或非柔性基板，本公开的实施例对此不作限制。
例如，显示基板1还包括位于显示区101中的多个阵列排布的子像素单元20、多条数据线103、多条扫描线105。数据线103以及扫描线105与子像素单元20电连接，以向子像素单元20提供数据信号以及栅扫描信号。显示基板1还包括位于周边区102的栅极驱动电路109，栅极驱动电路109与扫描线105连接，以将栅扫描信号通过扫描线105提供给子像素单元20。
例如，显示基板1还包括位于周边区102的弯折线104以及测试单元110，弯折线104连接数据线103并延伸到测试单元110所在的区域。测试单元110位于显示区101以及测试邦定区107之间，弯折线104远离显示区的一端聚集到测试单元110中。周边区102包括第一引线1072A以及第二引线1072B。例如，测试单元可以包括数据选择单元、测试电路等。多个测试接触垫1071之一通过第一引线1072A与显示区101的扫描线105电连接，多个测试接触垫1071的另一通过第二引线1072B与测试单元110电连接，以在点灯测试阶段对显示区的显示特性进行测试。
例如，在本公开的一些实施例中，显示基板1还可以包括为子像素单元20提供检测信号、电压信号等的检测线、电源线等。
例如，如图3所示，多个测试接触垫1071排布为一行，多个测试接触垫1071的行方向与显示区101的面向测试邦定区107的侧边的延伸方向平行，即，图中的X方向，以尽可能的减少测试接触垫1071占用的空间。例如，多个测试接触垫1071的排布方式可以根据显示基板1的空间大小以及测试设备的需求而改变，本公开实施例不以此为限。
例如，图3中的截线A1-A1在X方向上穿过测试接触垫1071A以及测试接触垫1071B，图3中的截线C1-C1在Y方向上(与测试接触垫1071A平行)穿过测试接触垫1071A。图4A为图3中截线A1-A1的截面示意图；
图4C为图3中截线C1-C1的截面示意图。如图4A以及图4C所示，测试接触垫1071A(1071B)包括第一测试垫金属层1072以及第二测试接触垫金属层1073，第一测试接触垫金属层1072位于衬底基板100上，第二测试接触垫金属层1073位于第一测试接触垫金属层1072的远离衬底基板100的一侧。第二测试接触垫金属层1073完全覆盖第一测试阶段垫金属层1072且在第一测试接触金属层1072的周边与第一测试接触垫金属层1072接触，从而可以避免第一测试接触垫金属层1072被其它膜层的制备工艺所破坏，此外，还可以降低测试接触垫的膜层段差，使得在点灯测试阶段，测试探针可以与测试接触垫更好的接触，进而提高产品的检测效率和良率。
例如，第一测试接触垫金属层1072以及第二测试接触垫金属层1073的材料可以包括金属材料或者合金材料，例如钼、铝及钛等形成的金属单层或多层结构。
例如，如图3、图4A以及图4C所示，显示基板1还包括位于测试邦定区107的周边区第一绝缘层1074，周边区第一绝缘层1074被配置为露出测试接触垫1071的背离衬底基板100的表面，且覆盖第二测试接触垫金属层1073的周边，从而可以避免第二测试接触垫金属层1073被其它膜层的制备工艺所破坏。
例如，图4A以及图4C所示，显示基板1还包括位于测试邦定区107的缓冲层211，缓冲层211设置在第一测试接触垫金属层1072以及周边区第一绝缘层1074的靠近衬底基板100的一侧。缓冲层211作为过渡层，其即可以防止衬底基板中的有害物质侵入显示基板的内部，又可以增加显示基板中的膜层在衬底基板100上的附着力。
例如，图6为本公开实施例提供的一种显示基板的显示区的截面示意图。如图6所示，显示区101中的多个子子像素单元每个包括像素结构21。像素结构21可以包括像素驱动电路221、第一平坦化层232、第一转接电极241、第二平坦化层251及发光元件26。
例如，如图6所示，该像素结构21还包括位于衬底基板100上的在显示区101中的缓冲层211，像素驱动电路221包括位于缓冲层211上的有源层222、位于有源层211远离衬底基板100一侧的第一栅绝缘层212、位第一栅绝缘层212上的栅极223，位于栅极223远离衬底基板100一侧的显示区第二栅绝缘层213，位于第二层间绝缘层213上的层间绝缘层214以及位于层间绝缘层214上的两个源漏电极(包括源极224及漏极225)。显示区101中的缓冲层211与测试邦定区107中的缓冲层211为在同一制备工艺中形成的同一膜层。缓冲层211作为过渡层，其即可以防止衬底基板中的有害物质侵入显示基板的内部，又可以增加显示基板中的膜层在衬底基板100上的附着力。
例如，缓冲层211的材料可以包括氧化硅、氮化硅、氮氧化硅等绝缘材料。层间绝缘层214、第二栅绝缘层213及第一栅绝缘层212中的一种或多种的材料可以包括氧化硅、氮化硅、氮氧化硅等绝缘材料。层间绝缘层214、第二栅绝缘层213及第一栅绝缘层212的材料可以相同也可以不相同。
例如，如图6所示，有源层222可以包括源极区222A、漏极区222B以及位于源极区222A和漏极区222B之间的沟道区。层间绝缘层214、第二栅绝缘层213及第一栅绝缘层212中具有过孔，以暴露源极区222A和漏极区222B。源极224及漏极225分别通过层间绝缘层214、第二栅绝缘层213及第一栅绝缘层212中的过孔与源极区222A和漏极区222B电连接。栅极223在垂直于衬底基板100的方向上与有源层222中位于源极区222A和漏极区222B之间的沟道区重叠。
例如，第一平坦化层232位于源极224及漏极225的远离衬底基板100的一侧，用于提供第一平坦化表面以平坦化像素驱动电路221远离衬底基板100一侧的表面。第一平坦化层232可以平坦化由像素驱动电路221导致的不平坦表面，并因此防止由像素驱动电路221引起的凹凸而导致在发光元件中出现缺陷。第一平坦化层232中形成第一过孔233，以暴露源极224或漏极225(图中示出的情况)，第一平坦化层232的远离衬底基板100的一侧形成第一转接电极241。第一转接电极241通过第一过孔233与漏极225(或与源极224)电连接。该第一转接电极241可以避免直接在第一平坦化层232中形成孔径比较大的直通过孔，从而改善过孔电连接的质量，同时第一转接电极241还可以与其他信号线(例如电源线等)等同层形成，由此不会导致工艺步骤增加。第一转接电极241与测试接触垫接1071的第二测试接触垫金属层1073同层设置，因此，第一转接电极241与第二测试接触垫金属层1073可以在制备工艺中同层形成，例如采用同一材料层通过构图工艺形成，从而简化制备工艺。
例如，第一平坦化层232的材料包括括氧化硅、氮化硅、氮氧化硅等无机绝缘材料，也可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，本公开的实施例对此不做限定。
例如，第一转接电极241的材料可以包括金属材料或者合金材料，例如钼、铝及钛等形成的金属单层或多层结构。
例如，有源层222的材料可以包括多晶硅或氧化物半导体(例如，氧化铟镓锌)。栅极223的材料可以包括金属材料或者合金材料，例如钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Al/Ti/Al))。源极224及漏极225的材料可以包括金属材料或者合金材料，例如由钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Al/Ti/Al))。本公开的实施例对各功能层的材料不做具体限定。
例如，如图6所示，像素驱动电路221还可以包括第一显示金属层231，第一显示区金属层231与第一接触垫金属层1071同层设置。第一显示金属层231包括像素驱动电路221的源极224和漏极225。源极224和漏极225与第一接触垫金属层1072同层设置。因此，源极224和漏极225与第一接触垫金属层1072可以在制备工艺中同层形成，例如采用同一材料层通过构图工艺形成，从而简化制备工艺，减少产品的制备成本。
例如，如图2所示，第一引线1072A以及第二引线1072B由其所对应的测试接触垫1071的第一接触垫金属层1072向靠近显示区101的方向延伸而形成。第一引线1072A以及第二引线1072B与第一接触垫金属层1072采用同一材料通过构图工艺形成。
例如，如图6所示，显示基板1还包括钝化层215，钝化层215位于像素驱动电路221和第一平坦化层232之间且包括钝化层过孔215A。钝化层215可以保护像素驱动电路221的源极224和漏极225不被水汽腐蚀。像素驱动电路221和第一转接电极241还通过钝化层过孔215A电连接。
例如，钝化层215的材料可以包括有机绝缘材料或无机绝缘材料，例如，氮化硅材料，由于其具有较高的介电常数且具有很好的疏水功能，能够很好的保护像素驱动电路221不被水汽腐蚀。
例如，如图6所示，第二平坦化层251设置在第一转接电极241远离衬底基板100的一侧，用以在第一转接电极241远离衬底基板100一侧提供平坦化表面。并且，在第二平坦化层251中形成第二过孔252。第二平坦化层251与测试邦定区107中的周边区第一绝缘层1074同层形成，因此第二平坦化层251与周边区第一绝缘层1074可以在制备工艺中同层形成，例如采用同一材料层通过构图工艺形成，从而简化制备工艺。
例如，第二平坦化层251的材料包括括氧化硅、氮化硅、氮氧化硅等无机绝缘材料，也可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，本公开的实施例对此不做限定。
例如，继续如图6所示，发光元件26设置在第二平坦化层251上，即发光元件26设置在第二平坦化层251远离衬底基板100一侧。发光元件26包括第一电极261、发光层262及第二电极263。发光元件26的第一电极261通过第二平坦化层251中的第二过孔252与第一转接电极241电连接。第一电极261的远离衬底基板100的一侧形成像素限定层216，像素限定层216包括多个开口2161，以限定多个像素单元。多个开口2161的每个暴露第一电极261，发光层262设置在像素限定层216的多个开口2161中。第二电极263例如可以设置在部分或整个显示区域中，从而在制备工艺中可以整面形成。
例如，第一电极261可以包括反射层，第二电极263可以包括透明层或半透明层。由此，第一电极261可以反射从发光层262发射的光，该部分光通过第二电极263发射到外界环境中，从而可以提供光出射率。当第二电极263包括半透射层时，由第一电极261反射的一些光通过第二电极263再次反射，因此第一电极261和第二电极263形成共振结构，从而可以改善光出射效率。
例如，第一电极261的材料可以包括至少一种透明导电氧化物材料，包括氧化锢锡(ITO)、氧化锢锌(IZO)、氧化锌(ZnO)等。此外，第一电极261可以包括具有高反射率的金属作为反射层，诸如银(Ag)。
例如，对于OLED，发光层262可以包括小分子有机材料或聚合物分子有机材料，可以为荧光发光材料或磷光发光材料，可以发红光、绿光、蓝光，或可以发白光；并且，根据需要发光层还可以进一步包括电子注入层、电子传输层、空穴注入层、空穴传输层等功能层。对于QLED，发光层可以包括量子点材料，例如，硅量子点、锗量子点、硫化镉量子点、硒化镉量子点、碲化镉量子点、硒化锌量子点、硫化铅量子点、硒化铅量子点、磷化铟量子点和砷化铟量子点等，量子点的粒径为2-20nm。
例如，第二电极263可以包括各种导电材料。例如，第二电极263可以包括锂(Li)、铝(Al)、镁(Mg)、银(Ag)等金属材料。
例如，像素限定层216的材料可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，或者包括氧化硅、氮化硅等无机绝缘材料，本公开的实施例对此不做限定。
例如，如图6所示，显示基板1还包括存储电容器27，存储电容器27可以包括第一电容电极271和第二电容电极272。第一电容电极271设置在第一栅绝缘层212与第二栅绝缘层213之间，第二电容电极272设置在第二栅绝缘层213与层间绝缘层214之间。第一电容电极271和第二电容电极272叠置，在垂直于衬底基板100的方向上至少部分重叠。第一电容电极271和第二电容电极272使用第二栅绝缘层213作为介电材料来形成存储电容器。第一电容电极271与像素驱动电路221中的栅极223同层设置，因此，第一电容电极271与栅极223可以在制备工艺中同层形成，例如采用同一材料层通过构图工艺形成，从而简化制备工艺，减少产品的制备成本。
在另一示例中，作为图6所示示例的变型，存储电容器的第一电容电极271仍然与栅极223同层设置，而存储电容器的第二电容电极272与像素驱动电路221中的源极224和漏极225同层设置(即也位于第一显示金属层231中)，由此第一电容电极271和第二电容电极272使用第二栅绝缘层213以及层间绝缘层214的叠层来作为介电材料来形成存储电容器。
在再一示例中，作为图6所示示例的变型，存储电容器的第一电容电极271不再与栅极223同层设置，而是位于在第二栅绝缘层213以及层间绝缘层214之间，而存储电容器的第二电容电极272与像素驱动电路221中的源极224和漏极225同层设置(即也位于第一显示金属层231中)，由此第一电容电极271和第二电容电极272使用层间绝缘层214来作为介电材料来形成存储电容器。
例如，如图6所示，显示基板1还包括位于显示区101的显示区第一绝缘层218。显示区第一绝缘层218设置在发光元件26的远离衬底基板100的一侧，以覆盖发光元件26，且在发光元件26远离衬底基板100一侧提供平坦化表面。
例如，如图4A以及4C所示，显示基板1还包括位于测试邦定区107的周边区第二绝缘层1075。周边区第二绝缘层1075设置在周边区第一绝缘层1074和多个测试接触垫1071远离衬底基板100的一侧，以覆盖周边区第一绝缘层1074以及多个测试接触垫1071。周边区第二绝缘层1075具有多个第一测试接触垫过孔1075A以分别露出多个测试接触垫1071的表面，以在点灯测试阶段，将测试接触垫1071与测试探针接触。周边区第二绝缘层1075与显示区第一绝缘层218同层设置，并可以采用同一构图工艺形成。
例如，周边区第二绝缘层1075以及显示区第一绝缘层218的材料可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，或者包括氧化硅、氮化硅等无机绝缘材料，本公开的实施例对此不做限定。
例如，如图4A、图4C以及图6所述，显示基板1还包括辅助电极层。辅助电极层位于显示区101以及测试邦定区107中。辅助电极层包括位于显示区101中的多个辅助电极219，多个辅助电极219位于显示区第一绝缘层218远离衬底基板100的一侧。辅助电极219可以用于其他辅助功能，例如触控功能。辅助电极层还包括位于测试邦定区107中的多个第一转接电极图案1076，多个第一转接电极图案1076在测试邦定区107中位于周边区第二绝缘层1075远离衬底基板100的一侧。多个第一转接电极图案1076通过多个第一测试接触垫过孔1075A与多个测试接触垫1071电连接。显示区101中的多个辅助电极219与测试邦定区107中的第一转接电极图案1076同层设置，并可以通过同一构图工艺形成。
例如，用于实现触控功能的辅助电极219可以用于实现电容型触控结构，该电容型触控结构为自电容型或互电容型。自电容型触控结构包括多个阵列排布(在同一层)的自电容电极，每个自电容电极通过触控引线与触控处理电路(触控芯片)电连接。通过检测在触控时由于例如手指靠近而导致自电容电极的电容变化而实现位置检测。互电容型触控结构包括多条沿第一方向延伸的第一触控信号线和多条沿第二方向延伸的第二触控信号线，第一触控信号线和第二触控信号线均通过触控引线与触控处理电路(触控芯片)电连接。第一方向和第二方向彼此交叉，由此在第一触控信号线和第二触控信号线交叉位置处形成触控电容，通过检测在触控时由于例如手指靠近而导致该触控电容的变化而实现位置检测。本公开的实施例以互电容型触控结构为例进行说明。
如图6所示，该互电容型触控结构包括相互交叉设置的第一触控信号线2191及第二触控信号线2192，以实现显示基板的触控功能。在该触控结构中，第一触控信号线2191及第二触控信号线2192可以设置在同一层中，例如，第一触控信号线2191包括多个分段，而第二触控信号线2192为连续的，在第一触控信号线2191和第二触控信号线2192彼此交叉的位置，提供与第一触控信号线2191及第二触控信号线2192位于不同层的桥接电极(未示出)，以将第一触控信号线2191的两个相邻的分段彼此电连接。通过设置第一触控信号线2191及第二触控信号线2192可以提高显示基板触控的灵敏度。第一转接电极图案1076可以与第一触控信号线2191及第二触控信号线2192中的其中一个的材料相同，采用同一构图工艺形成。
例如，形成辅助电极219的材料可以包括氧化锢锡(ITO)，并且由此得到透明电极，或者形成辅助电极219的材料可以包括金属网格，也可以由此得到透明电极。
例如，如图3以及图4B所示，显示基板1还包括标记金属层1077。图3中的截线B1-B1在X方向穿过测试接触垫1071A以及标记金属层1077，图4B中示出了图3的截线B1-B1的截面示意图。标记金属层1077位于测试邦定区107的靠近两侧的边缘处，并与位于测试邦定区107的边缘的测试接触垫1071的第一测试垫金属层1072电连接。标记金属层1077位于周边区第一绝缘层1074的靠近衬底基板100的一侧，并与第一测试接触垫金属层1072同层设置。标记金属层1077用于在邦定测试阶段将测试接触垫1071与FPC的测试探针进行对位，之后再将测试探针与测试接触垫1071进行邦定。
例如，在图3中，Z11为周边区第一绝缘层1074的露出测试接触垫1071的边界向上(沿图3中Y的前头方向)延伸至测试邦定区107的平行于测试接触垫1071的排布方向的边界的距离。Z12为周边区第一绝缘层1074的露出测试接触垫1071的边界向下(沿图3中与Y的前头方向相反)延伸至测试邦定区107的平行于测试接触垫1071的排布方向的边界的距离。Z13为周边区第一绝缘层1074自标记金属层1077的靠近测试邦定区107的边界的一侧延伸到测试邦定区107的边界的距离。例如，Z11的尺寸范围可以为大于等于100微米，Z12的尺寸范围可以为大于等于200微米，Z31的尺寸范围可以为大于等于100微米。这样可以有效降低测试探针与测试探针之间的膜层高度差，减小点灯测试的风险，提高显示基板的检出效率和良率。
例如，在其它实施例中，图4D为图3中截线B1-B1的另一截面示意图，如图4D所示，显示基板1包括标记金属层1077a，标记金属层1077a与图4B中所示的标记金属层1077的不同之处在于：标记金属层1077a不与第一测试接触垫金属层1072同层设置。例如，标记金属层1077a由第二测试接触垫金属层1073向测试邦定区107的边缘方向延伸形成，由于第二测试接触垫金属层1073覆盖第一测试接触垫金属层1072，第二测试接触垫金属层1073在垂直于衬底基板100方向上的高度，大于标记金属层1077a在垂直于衬底基板100方向上的高度。标记金属层1077a可以与第二测试接触垫金属层1073同层设置且由同一次构图工艺形成。标记金属层1077a的材料可以与第二测试接触垫金属层1073的材料相同。
需要说明的是，标记金属层1077a还可以与第二测试接触垫金属层1073不同层设置，即，标记金属层1077a也可以是一个独立的金属层。本公开实施例不以标记金属层的设置方式为限。例如，如图4A所示，周边区第一绝缘层1074远离衬底基板100一侧的表面距离衬底基板100的垂直距离为H11，测试接触垫1071的远离衬底基板100的一侧的表面距离衬底基板100的垂直距离为H12。例如，H11略大于H12。
例如，在图4A中，第二测试接触垫金属层1073覆盖第一测试接触垫金属层1072，使得测试接触垫1071上的膜层段差H13变小，例如，膜层段差H13为第一转接电极图案1076在测试接触垫1071上的远离衬底基板100的表面与第一转接电极图案1076在测试接触垫1071周边的远离衬底基板100的表面在垂直于衬底基板100的方向上的距离。例如，膜层段差H13的取值范围可以为1.0微米至1.5微米，例如，膜层段差H13的取值(在图4A中)可以约为1.23微米。“约”字表示膜层段差H13的高度值可以在其取值的，例如“±15％”范围内波动。膜层段差H13的减小可以增加测试探测与测试接触垫的邦定能力，有利于产品的检测效率和良率。
例如，在一些实施例中，图5A为图3中区域D1的放大示意图；图5B为图5A中截线E1-E1的截面示意图。如图3、图5A以及图5B所示，周边区102还包括邦定周边区106，邦定周边区106围绕测试邦定区107。
例如，如图5A以及图5B所示，显示基板还包括周边区绝缘层叠层1081。周边区绝缘层叠层1081在衬底基板100上且位于邦定周边区106中，并围绕测试邦定区107。例如，邦定周边区106还包括缓冲层211，缓冲层211位于周边区绝缘层叠层1081与衬底基板100之间。邦定周边区106中的缓冲层211与显示区101中的缓冲层211以及测试邦定区107中的缓冲层211为在同一制备工艺中形成的同一膜层。
例如，在一些实施例中，周边区绝缘层叠层包括多个绝缘层，至少两个绝缘层中远离衬底基板的一个绝缘层在靠近衬底基板的一侧露出至少两个绝缘层中靠近衬底基板的一个绝缘层，以在测试邦定区的周边形成至少两级阶梯状。如图5A以及图5B所示，周边区绝缘层叠层1081包括在衬底基板100上依次层叠设置的第一子层1082、第二子层1083以及第三子层1084。第三子层1084位于第一子层1082远离衬底基板100的一侧，第二子层1083位于第一子层1082与第三子层1084之间。第二子层1083在靠近衬底基板100的一侧露出第一子层1082，第三子层1084在靠近衬底基板100的一侧露出第二子层1083，使得周边区绝缘叠层1081形成为多级阶梯状结构，从而使得FPC的测试探针在测试邦定区的边界EG处不容易发生拱起现象，可以增强测试探针与测试接触垫的邦定能力。
例如，在一些实施例中，第一子层1082与图6中的像素结构21的第一平坦化层232同层设置。因此，第一子层1082与第一平坦化层232可以在制备工艺中同层形成，例如采用相同的材料层通过构图工艺形成，从而简化制备工艺。第二子层1083与图6中的像素结构21的第二平坦化层251同层设置。因此，第二子层1083与第二平坦化层251可以在制备工艺中同层形成，例如采用相同的材料层通过构图工艺形成，从而简化制备工艺。第三子层1084与图6中的像素结构21的像素限定层216同层设置，因此，第三子层1084与像素限定层216可以在制备工艺中同层形成，例如采用相同的材料层通过构图工艺形成，从而简化制备工艺。
例如，如图5A以及图5B所示，第一子层1082相对于第二子层1083在测试邦定区107的周向被露出的长度为L12。例如，L12的尺寸范围可以为8微米至12微米，例如，L12的尺寸可以约为10微米。这里，“约”字表示L12的尺寸可以在其取值的，例如“±15％”范围内波动。第二子层1083相对于第三子层1084在测试邦定区107的周向被露出的长度为L13。例如，L13的尺寸范围可以为8微米至12微米，例如，L13的尺寸可以约为10微米。这里，“约”字表示L13的尺寸可以在其取值的，例如“±15％”范围内波动。在其它实施例中，L12以及L13的取值也可以根据测试探针的长度以及测试接触垫的长度进行选择。
例如，在一些实施例中，如图5A以及图5B所示，周边区绝缘层叠层1081还包括第四子层1085，第四子层1085位于第一子层1082靠近衬底基板100的一侧，即，第四子层1085位于第一子层1082与缓冲层211之间。第一子层1082在靠近衬底基板100的一侧露出第四子层1085，使得第四子层1085、第一子层1082、第二子层1083以及第三子层1084形成多级阶梯状结构。
例如，第四子层1085与图6中的像素结构21的钝化层215同层设置。因此，第四子层1085与钝化层215可以在制备工艺中同层形成，例如采用相同的材料层通过构图工艺形成，从而简化制备工艺。
例如，第四子层1085相对于第一子层1082在测试邦定区107的周向被露出的长度为L11。例如，L11的尺寸范围可以为8微米至12微米，例如，L11的尺寸可以约为10微米。这里，“约”字表示L11的尺寸可以在其取值的，例如“±15％”范围内波动。在其它实施例中，L11的取值也可以根据测试探针的长度以及测试接触垫的长度进行选择。
例如，在一些实施例中，如图5A以及图5B所示，周边区绝缘层叠层1081还包括第五子层1086，第五子层1086位于第三子层1084远离衬底基板100的一侧。第五子层1086在靠近衬底基板100的一侧露出第三子层1084，使得第四子层1085、第一子层1082、第二子层1083、第三子层1084以及第五子层1086形成多级阶梯状结构。
例如，第五子层1086与图6中的像素结构21的显示区第一绝缘层218同层设置。因此，第五子层1086与显示区第一绝缘层218可以在制备工艺中同层形成，例如采用相同的材料层通过构图工艺形成，从而简化制备工艺。
例如，第三子层1084相对于第五子层1086在测试邦定区107的周向被露出的长度为L14。例如，L14的尺寸范围可以为8微米至12微米，例如，L14的尺寸可以为约10微米。这里，“约”字表示L14的尺寸可以在其取值的，例如“±15％”范围内波动。在其它实施例中，L14的取值也可以根据测试探针的长度以及测试接触垫的长度进行选择。
本公开至少一实施例还提供另一种显示基板，图7为本公开实施例提供的另一种显示基板的平面图，图8为本公开实施例提供的另一种显示基板的邦定周边区以及测试邦定区的平面图。显示基板例如用于有机发光二极管(OLED)显示装置或量子点发光二极管(QLED)显示装置。
例如，如图7所示，显示基板2包括衬底基板200，衬底基板200包括显示区201以及围绕显示区201的周边区202。周边区202包括位于显示区201一侧(如图7中所示，位于显示区201的下方)的测试邦定区207。图7中示出两个测试邦定区207，但是本公开的实施例不限于此。测试邦定区207包括多个测试接触垫2071。测试邦定区207用于在点灯测试阶段与测试设备的FPC(柔性印刷电路板，flexible printed circuit)的测试探针进行邦定，测试接触垫2071与测试探针电连接，从而进行点灯测试。
例如，衬底基板200可以为玻璃板、石英板、金属板或树脂类板件等。例如，衬底基板的材料可以包括有机材料，例如该有机材料可以为聚酰亚胺、聚碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜、聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二醇酯等树脂类材料，衬底基板200可以为柔性基板或非柔性基板，本公开的实施例对此不作限制。
例如，显示基板2还包括位于显示区201中的多个阵列排布的子像素单元30、多条数据线203、多条扫描线205。数据线203以及扫描线205与子像素单元30电连接，以向子像素单元30提供数据信号以及栅扫描信号。显示基板2还包括位于周边区202的栅极驱动电路209，栅极驱动电路209与扫描线205连接，以将栅扫描信号通过扫描线205提供给子像素单元30。
例如，显示基板2还包括位于周边区202的弯折线204以及测试单元210，弯折线204连接数据线203并延伸到测试单元210所在的区域。测试单元210位于显示区201以及测试邦定区207之间，弯折线204远离显示区的一端聚集到测试单元210中。周边区202包括第一引线2072A以及第二引线2072B。例如，测试单元210可以包括数据选择单元、测试电路等。多个测试接触垫2071之一通过第一引线2072A与显示区201的扫描线205电连接，多个测试接触垫2071的另一通过第二引线2072B与测试单元210电连接，以在点灯测试阶段对显示区的显示特性进行测试。
例如，在本公开的一些实施例中，显示基板2还可以包括为子像素单元30提供检测信号、电压信号等的检测线、电源线等。
例如，如图8所示，多个测试接触垫2071排布为一行，多个测试接触垫2071的行方向与显示区201的面向测试邦定区207的侧边的延伸方向平行，即，图中的X方向，以尽可能的减少测试接触垫2071占用的空间。例如，多个测试接触垫2071的排布方式可以根据显示基板2的空间大小以及测试设备的需求而改变，本公开实施例不以此为限。
例如，图8中的截线A2-A2在X方向上穿过测试接触垫2071A以及测试接触垫2071B，图8中的截线C2-C2在Y方向上(与测试接触垫2071A平行)穿过测试接触垫2071A。图9A为图8中截线A2-A2的截面示意图；
图9C为图8中截线C2-C2的截面示意图。如图9A以及图9C所示，测试接触垫2071A(2071B)包括第一测试垫金属层2072，第一测试接触垫金属层2072位于衬底基板200上。例如，第一测试接触垫金属层2072的材料可以包括金属材料或者合金材料，例如钼、铝及钛等形成的金属单层或多层结构。
例如，如图8、图9A以及图9C所示，显示基板2还包括位于测试邦定区207的周边区第一绝缘层2074，周边区第一绝缘层2074被配置为露出测试接触垫2071的背离衬底基板200的表面，且覆盖第一测试接触垫金属层2072的周边，从而可以避免第一测试接触垫金属层2072被其它膜层的制备工艺所破坏。此外，还可以降低测试接触垫的膜层段差，使得在点灯测试阶段，测试探针可以与测试接触垫更好的接触，进而提高产品的检测效率和良率。
例如，图9A以及图9C所示，显示基板2还包括位于测试邦定区207中的邦定区层间绝缘层2110。邦定区层间绝缘层2110位于第一测试接触垫金属层2072以及周边区第一绝缘层2074的靠近衬底基板200的一侧。
例如，图9A以及图9C所示，显示基板2还包括位于测试邦定区207的缓冲层311，缓冲层311设置在邦定区层间绝缘层2110与衬底基板200之间。缓冲层311作为过渡层，其即可以防止衬底基板中的有害物质侵入显示基板的内部，又可以增加显示基板中的膜层在衬底基板200上的附着力。
例如，图11为本公开实施例提供的一种显示基板的显示区的截面示意图。如图11所示，显示区201中的多个子子像素单元每个包括像素结构31。像素结构31可以包括像素驱动电路321、第一平坦化层332及发光元件36。
例如，如图11所示，该像素结构31还包括位于衬底基板200上的在显示区201中的缓冲层311，像素驱动电路321包括位于缓冲层311上的有源层322、位于有源层311远离衬底基板200一侧的第一栅绝缘层312、位第一栅绝缘层312上的栅极323，位于栅极323远离衬底基板200一侧的显示区第二栅绝缘层313，位于第二层间绝缘层313上的层间绝缘层314以及位于层间绝缘层314上的两个源漏电极(包括源极324及漏极325)。显示区201中的缓冲层311与测试邦定区207中的缓冲层311为在同一制备工艺中形成的同一膜层。缓冲层311作为过渡层，其即可以防止衬底基板200中的有害物质侵入显示基板的内部，又可以增加显示基板中的膜层在衬底基板200上的附着力。
例如，缓冲层311的材料可以包括氧化硅、氮化硅、氮氧化硅等绝缘材料。层间绝缘层314、第二栅绝缘层313及第一栅绝缘层312中的一种或多种的材料可以包括氧化硅、氮化硅、氮氧化硅等绝缘材料。层间绝缘层314、第二栅绝缘层313及第一栅绝缘层312的材料可以相同也可以不相同。
例如，如图11所示，有源层322可以包括源极区322A、漏极区322B以及位于源极区322A和漏极区322B之间的沟道区。层间绝缘层314、第二栅绝缘层313及第一栅绝缘层312中具有过孔，以暴露源极区322A和漏极区322B。源极324及漏极325分别通过层间绝缘层314、第二栅绝缘层313及第一栅绝缘层312中的过孔与源极区322A和漏极区322B电连接。栅极323在垂直于衬底基板200的方向上与有源层322中位于源极区322A和漏极区322B之间的沟道区重叠。测试邦定区207中的邦定区层间绝缘层2110与层间绝缘层314同层设置，因此，邦定区层间绝缘层2110可以与层间绝缘层314在制备工艺中同层形成，例如采用同一材料层通过构图工艺形成，从而简化制备工艺。
例如，第一平坦化层332位于源极324及漏极325的远离衬底基板200的一侧，用于提供第一平坦化表面以平坦化像素驱动电路321远离衬底基板200一侧的表面。第一平坦化层332可以平坦化由像素驱动电路321导致的不平坦表面，并因此防止由像素驱动电路321引起的凹凸而导致在发光元件中出现缺陷。第一平坦化层332中形成第一过孔333，以暴露源极324或漏极325(图中示出的情况)。第一平坦化层332与测试邦定区207中的周边区第一绝缘层2074同层设置，因此，第一平坦化层332与周边区第一绝缘层2074可以在制备工艺中同层形成，例如采用同一材料层通过构图工艺形成，从而简化制备工艺。
例如，第一平坦化层332的材料包括括氧化硅、氮化硅、氮氧化硅等无机绝缘材料，也可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，本公开的实施例对此不做限定。
例如，有源层322的材料可以包括多晶硅或氧化物半导体(例如，氧化铟镓锌)。栅极323的材料可以包括金属材料或者合金材料，例如钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Al/Ti/Al))。源极324及漏极325的材料可以包括金属材料或者合金材料，例如由钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Al/Ti/Al))。本公开的实施例对各功能层的材料不做具体限定。
例如，如图11所示，像素驱动电路321还可以包括第一显示金属层331，第一显示区金属层331与第一接触垫金属层2071同层设置。第一显示金属层331包括像素驱动电路321的源极324和漏极325。源极324和漏极325与第一接触垫金属层2072同层设置。因此，源极324和漏极325与第一接触垫金属层2072可以在制备工艺中同层形成，例如采用同一材料层通过构图工艺形成，从而简化制备工艺，减少产品的制备成本。
例如，如图7所示，第一引线2072A以及第二引线2072B由其所对应的测试接触垫2071的第一接触垫金属层2072向靠近显示区201的方向延伸而形成。第一引线2072A以及第二引线2072B与第一接触垫金属层2072采用同一材料通过构图工艺形成。
例如，如图11所示，显示基板2还包括钝化层315，钝化层315位于像素驱动电路321和第一平坦化层332之间且包括钝化层过孔315A。钝化层315可以保护像素驱动电路321的源极和漏极不被水汽腐蚀。
例如，钝化层315的材料可以包括有机绝缘材料或无机绝缘材料，例如，氮化硅材料，由于其具有较高的介电常数且具有很好的疏水功能，能够很好的保护像素驱动电路不被水汽腐蚀。
例如，继续如图11所示，发光元件36设置在第一平坦化层332上，即发光元件36设置在第一平坦化层332远离衬底基板200一侧。发光元件36包括第一电极361、发光层362及第二电极363。发光元件36的第一电极361通过第一平坦化层332中的第一过孔332以及钝化层315中的钝化层过孔315A与源漏电极中的一个(源极324或漏极325)电连接。第一电极361的远离衬底基板200的一侧形成像素限定层316，像素限定层316包括多个开口3161，以限定多个像素单元。多个开口3161的每个暴露第一电极361，发光层362设置在像素限定层316的多个开口3161中。第二电极363例如可以设置在部分或整个显示区域中，从而在制备工艺中可以整面形成。
例如，第一电极361可以包括反射层，第二电极363可以包括透明层或半透明层。由此，第一电极361可以反射从发光层362发射的光，该部分光通过第二电极363发射到外界环境中，从而可以提供光出射率。当第二电极363包括半透射层时，由第一电极361反射的一些光通过第二电极363再次反射，因此第一电极361和第二电极363形成共振结构，从而可以改善光出射效率。
例如，第一电极361的材料可以包括至少一种透明导电氧化物材料，包括氧化锢锡(ITO)、氧化锢锌(IZO)、氧化锌(ZnO)等。此外，第一电极361可以包括具有高反射率的金属作为反射层，诸如银(Ag)。
例如，对于OLED，发光层362可以包括小分子有机材料或聚合物分子有机材料，可以为荧光发光材料或磷光发光材料，可以发红光、绿光、蓝光，或可以发白光；并且，根据需要发光层还可以进一步包括电子注入层、电子传输层、空穴注入层、空穴传输层等功能层。对于QLED，发光层可以包括量子点材料，例如，硅量子点、锗量子点、硫化镉量子点、硒化镉量子点、碲化镉量子点、硒化锌量子点、硫化铅量子点、硒化铅量子点、磷化铟量子点和砷化铟量子点等，量子点的粒径为2-20nm。
例如，第二电极363可以包括各种导电材料。例如，第二电极363可以包括锂(Li)、铝(Al)、镁(Mg)、银(Ag)等金属材料。
例如，像素限定层316的材料可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，或者包括氧化硅、氮化硅等无机绝缘材料，本公开的实施例对此不做限定。
例如，如图11所示，显示基板1还包括存储电容器37，存储电容器37可以包括第一电容电极371和第二电容电极372。第一电容电极371设置在第一栅绝缘层312与第二栅绝缘层313之间，第二电容电极372设置在第二栅绝缘层313与层间绝缘层314之间。第一电容电极371和第二电容电极372叠置，在垂直于衬底基板200的方向上至少部分重叠。第一电容电极371和第二电容电极372使用第二栅绝缘层313作为介电材料来形成存储电容器。第一电容电极371与像素驱动电路321中的栅极323同层设置，因此，第一电容电极371与栅极323可以在制备工艺中同层形成，例如采用同一材料层通过构图工艺形成，从而简化制备工艺，减少产品的制备成本。
在另一示例中，作为图11所示示例的变型，存储电容器的第一电容电极371仍然与栅极323同层设置，而存储电容器的第二电容电极372与像素驱动电路221中的源极324和漏极325同层设置(即也位于第一显示金属层331中)，由此第一电容电极371和第二电容电极372使用第二栅绝缘层313以及层间绝缘层314的叠层来作为介电材料来形成存储电容器。
在再一示例中，作为图11所示示例的变型，存储电容器37的第一电容电极371不再与栅极323同层设置，而是位于在第二栅绝缘层313以及层间绝缘层314之间，而存储电容器的第二电容电极372与像素驱动电路321中的源极324和漏极325同层设置(即也位于第一显示金属层33中)，由此第一电容电极371和第二电容电极372使用层间绝缘层314来作为介电材料来形成存储电容器。
例如，如图11所示，显示基板2还包括位于显示区的显示区第一绝缘层318。显示区第一绝缘层318设置在发光元件36的远离衬底基板200的一侧，以覆盖发光元件36，且在发光元件36远离衬底基板200一侧提供平坦化表面。
例如，如图9A以及9C所示，显示基板2还包括位于测试邦定区207的周边区第二绝缘层2075。周边区第二绝缘层2075设置在周边区第一绝缘层2074和多个测试接触垫2071远离衬底基板200的一侧，以覆盖周边区第一绝缘层2074以及多个测试接触垫2071。周边区第二绝缘层2075具有多个第一测试接触垫过孔2075A以分别露出多个测试接触垫2071的表面，以在点灯测试阶段，将测试接触垫2071与测试探针接触。周边区第二绝缘层2075与显示区第一绝缘层318同层设置，并可以采用同一构图工艺形成。
例如，周边区第二绝缘层2075以及显示区第一绝缘层318的材料可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，或者包括氧化硅、氮化硅等无机绝缘材料，本公开的实施例对此不做限定。
例如，如图9A、图9C以及图11所述，显示基板2还包括辅助电极层。辅助电极层位于显示区201以及测试邦定区207中。辅助电极层包括位于显示区201中的多个辅助电极319，多个辅助电极319位于显示区第一绝缘层318远离衬底基板200的一侧。辅助电极319可以用于其他辅助功能，例如触控功能。辅助电极层还包括位于测试邦定区207中的多个第一转接电极图案2076，多个第一转接电极图案2076在测试邦定区207中位于周边区第二绝缘层2075远离衬底基板200的一侧。多个第一转接电极图案2076通过多个第一测试接触垫过孔2075A与多个测试接触垫2071电连接。显示区201中的多个辅助电极319与测试邦定区207中的第一转接电极图案2076同层设置，并可以通过同一构图工艺形成。
例如，用于实现触控功能的辅助电极319可以用于实现电容型触控结构，该电容型触控结构为自电容型或互电容型。自电容型触控结构包括多个阵列排布(在同一层)的自电容电极，每个自电容电极通过触控引线与触控处理电路(触控芯片)电连接。通过检测在触控时由于例如手指靠近而导致自电容电极的电容变化而实现位置检测。互电容型触控结构包括多条沿第一方向延伸的第一触控信号线和多条沿第二方向延伸的第二触控信号线，第一触控信号线和第二触控信号线均通过触控引线与触控处理电路(触控芯片)电连接。第一方向和第二方向彼此交叉，由此在第一触控信号线和第二触控信号线交叉位置处形成触控电容，通过检测在触控时由于例如手指靠近而导致该触控电容的变化而实现位置检测。本公开的实施例以互电容型触控结构为例进行说明。
如图11所示，该互电容型触控结构包括相互交叉设置的第一触控信号线3191及第二触控信号线3192，以实现显示基板的触控功能。在该触控结构中，第一触控信号线3191及第二触控信号线3192可以设置在同一层中，例如，第一触控信号线3191包括多个分段，而第二触控信号线3192为连续的，在第一触控信号线3191和第二触控信号线3192彼此交叉的位置，提供与第一触控信号线3191及第二触控信号线3192位于不同层的桥接电极(未示出)，以将第一触控信号线3191的两个相邻的分段彼此电连接。通过设置第一触控信号线3191及第二触控信号线3192可以提高显示基板触控的灵敏度。第一转接电极图案2076可以与第一触控信号线3191及第二触控信号线3192中的其中一个的材料相同，采用同一构图工艺形成。
例如，形成辅助电极319的材料可以包括氧化锢锡(ITO)，并且由此得到透明电极，或者形成辅助电极319的材料可以包括金属网格，也可以由此得到透明电极。
例如，如图8以及图9B所示，显示基板2还包括标记金属层2077。图8中的截线B2-B2在X方向穿过测试接触垫2071A以及标记金属层2077，图9B中示出了图8的截线B2-B2的截面示意图。标记金属层2077位于测试邦定区207的靠近两侧的边缘处，并与位于测试邦定区207的边缘的测试接触垫2071的第一测试垫金属层2072电连接。标记金属层2077位于周边区第一绝缘层2074的靠近衬底基板200的一侧，并与第一测试接触垫金属层2072同层设置。标记金属层2077用于在邦定测试阶段将测试接触垫2071与FPC的测试探针进行对位，之后再将测试探针与测试接触垫2071进行邦定。
例如，在图8中，Z21为周边区第一绝缘层2074的露出测试接触垫2071的边界向上(沿图8中Y的前头方向)延伸至测试邦定区207的平行于测试接触垫2071的排布方向的边界的距离。Z22为周边区第一绝缘层2074的露出测试接触垫2071的边界向下(沿图8中与Y的前头方向相反)延伸至测试邦定区207的平行于测试接触垫2071的排布方向的边界的距离。Z23为周边区第一绝缘层2074自标记金属层2077的靠近测试邦定区207的边界的一侧延伸到测试邦定区207的边界的距离。例如，Z21的尺寸范围可以为大于等于100微米，Z22的尺寸范围可以为大于等于200微米，Z23的尺寸范围可以为大于等于100微米。这样可以有效降低测试探针与测试探针之间的膜层高度差，减小点灯测试的风险，提高显示基板的检出效率和良率。
例如，如图9A所示，周边区第一绝缘层2074远离衬底基板200一侧的表面距离衬底基板200的垂直距离为H21，测试接触垫2071的远离衬底基板200的一侧的表面距离衬底基板200的垂直距离为H22。例如，H21略大于H22。例如，在图9A中，膜层段差H23邦定区中的第一转接电极图案2076在测试接触垫2071上的远离衬底基板200的表面与第一转接电极图案2076在测试接触垫2071周边的远离衬底基板200的表面在垂直于衬底基板200的方向上的距离。膜层段差H23的减小可以增加测试探测与测试接触垫的邦定能力，有利于产品的检测效率和良率。
例如，在一些实施例中，图10A为图8中区域D2的放大示意图；图10B为图10A中截线E2-E2的截面示意图。如图8、图10A以及图10B所示，周边区202还包括邦定周边区206，邦定周边区206围绕测试邦定区207。
例如，如图10A以及图10B所示，显示基板还包括周边区绝缘层叠层2081。周边区绝缘层叠层2081在衬底基板200上且位于邦定周边区206中，并围绕测试邦定区207。例如，邦定周边区206还包括缓冲层311，缓冲层311位于周边区绝缘层叠层2081与衬底基板200之间。邦定周边区206中的缓冲层311与显示区201中的缓冲层311以及测试邦定区207中的缓冲层311为在同一制备工艺中形成的同一膜层。
例如，在一些实施例中，周边区绝缘层叠层包括多个绝缘层，至少两个绝缘层中远离衬底基板的一个绝缘层在靠近衬底基板的一侧露出至少两个绝缘层中靠近衬底基板的一个绝缘层，以在测试邦定区的周边形成至少两级阶梯状。如图10A以及图10B所示，周边区绝缘层叠层2081包括在衬底基板200上依次层叠设置的第一子层2085、第二子层2084以及第三子层2086。第三子层2086位于第一子层2085远离衬底基板200的一侧，第二子层2084位于第一子层2085与第三子层2086之间。第二子层2084在靠近衬底基板200的一侧露出第一子层2084，第三子层2086在靠近衬底基板200的一侧露出第二子层2084，使得周边区绝缘叠层2081形成为多级阶梯状结构，从而使得FPC的测试探针在测试邦定区的边界EG处不容易发生拱起现象，可以增强测试探针与测试接触垫的邦定能力。
例如，在一些实施例中，第一子层2085与图11中的像素结构31的钝化层315同层设置。因此，第一子层2085与钝化层315可以在制备工艺中同层形成，例如采用相同的材料层通过构图工艺形成，从而简化制备工艺。第二子层2084与图11中的像素结构31的像素限定层316同层设置，因此，第二子层2084与像素限定层316可以在制备工艺中同层形成，例如采用相同的材料层通过构图工艺形成，从而简化制备工艺。第三子层2086与图11中的像素结构31的显示区第一绝缘层318同层设置。因此，第三子层2086与显示区第一绝缘层318可以在制备工艺中同层形成，例如采用相同的材料层通过构图工艺形成，从而简化制备工艺。
例如，如图10A以及图10B所示，第一子层2085相对于第二子层2084在测试邦定区207的周向被露出的长度为L21。例如，L21的尺寸范围可以为8微米至12微米，例如，L21的尺寸可以约为10微米。这里，“约”字表示L21的尺寸可以在其取值的，例如“±15％”范围内波动。第二子层2084相对于第三子层2086在测试邦定区207的周向被露出的长度为L22。例如，L22的尺寸范围可以为8微米至12微米，例如，L22的尺寸可以约为10微米。这里，“约”字表示L22的尺寸可以在其取值的，例如“±15％”范围内波动。在其它实施例中，L21以及L22的取值也可以根据测试探针的长度以及测试接触垫的长度进行选择。
本公开至少一实施例还提供再一种显示基板，图12为本公开实施例提供的再一种显示基板的平面图，图13为本公开实施例提供的再一种显示基板的邦定周边区以及测试邦定区的平面图。显示基板例如用于有机发光二极管(OLED)显示装置或量子点发光二极管(QLED)显示装置。
例如，如图12所示，显示基板3包括衬底基板300，衬底基板300包括显示区301以及围绕显示区301的周边区302。周边区302包括位于显示区301一侧(如图12中所示，位于显示区301的下方)的测试邦定区307。图12中示出两个测试邦定区307，但是本公开的实施例不限于此。测试邦定区307包括多个测试接触垫3071。测试邦定区307用于在点灯测试阶段与测试设备的FPC(柔性印刷电路板，flexible printed circuit)的测试探针进行邦定，测试接触垫3071与测试探针电连接，从而进行点灯测试。
例如，衬底基板300可以为玻璃板、石英板、金属板或树脂类板件等。例如，衬底基板的材料可以包括有机材料，例如该有机材料可以为聚酰亚胺、聚碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜、聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二醇酯等树脂类材料，衬底基板300可以为柔性基板或非柔性基板，本公开的实施例对此不作限制。
例如，显示基板3还包括位于显示区301中的多个阵列排布的子像素单元40、多条数据线303、多条扫描线305。数据线303以及扫描线305与子像素单元40电连接，以向子像素单元40提供数据信号以及栅扫描信号。显示基板3还包括位于周边区302的栅极驱动电路309，栅极驱动电路309与扫描线305连接，以将栅扫描信号通过扫描线305提供给子像素单元40。
例如，显示基板3还包括位于周边区302的弯折线304以及测试单元310，弯折线304连接数据线303并延伸到测试单元310所在的区域。测试单元310位于显示区301以及测试邦定区307之间，弯折线304远离显示区301的一端聚集到测试单元310中。周边区302包括第一引线3072A以及第二引线3072B。例如，测试单元310可以包括数据选择单元、测试电路等。多个测试接触垫3071之一通过第一引线3072A与显示区301的扫描线305电连接，多个测试接触垫3071的另一通过第二引线3072B与测试单元310电连接，以在点灯测试阶段对显示区的显示特性进行测试。
例如，在本公开的一些实施例中，显示基板3还可以包括为子像素单元30提供检测信号、电压信号等的检测线、电源线等。
例如，如图13所示，多个测试接触垫3071排布为一行，多个测试接触垫3071的行方向与显示区301的面向测试邦定区307的侧边的延伸方向平行，即，图中的X方向，以尽可能的减少测试接触垫3071占用的空间。例如，多个测试接触垫3071的排布方式可以根据显示基板3的空间大小以及测试设备的需求而改变，本公开实施例不以此为限。
例如，图13中的截线A3-A3在X方向上穿过测试接触垫3071A以及测试接触垫3071B，图13中的截线C3-C3在Y方向上(与测试接触垫3071A平行)穿过测试接触垫3071A。图14A为图13中截线A3-A3的截面示意图；
图14C为图13中截线C3-C3的截面示意图。如图14A以及图14C所示，测试接触垫3071A(3071B)包括第一测试垫金属层3072以及第二测试接触垫金属层3073，第一测试接触垫金属层3072位于衬底基板300上，第二测试接触垫金属层3073位于第一测试接触垫金属层3072的远离衬底基板300的一侧。显示基板3还包括位于测试邦定区307的周边区第一绝缘层3074，周边区第一绝缘层3074中形成过孔以露出第一测试接触垫金属层3072。周边区第一绝缘层3074被配置为覆盖第一测试接触垫金属层3073的周边，从而可以避免第一测试接触垫金属层3073被其它膜层的制备工艺所破坏。第二测试接触垫金属层3073通过周边区第一绝缘层3074中的过孔与第一测试接触垫金属层3072连接。本实施例中的测试邦定区中的膜层结构设计可以降低测试接触垫的膜层段差，使得在点灯测试阶段，测试探针可以与测试接触垫更好的接触，进而提高产品的检测效率和良率。
例如，第一测试接触垫金属层3072以及第二测试接触垫金属层3073的材料可以包括金属材料或者合金材料，例如钼、铝及钛等形成的金属单层或多层结构。
例如，如图13、图14A以及图14C所示，显示基板3还包括位于测试邦定区307的周边区第二绝缘层3075，周边区第二绝缘层3075被配置为露出测试接触垫3071的背离衬底基板300的表面，且覆盖第二测试接触垫金属层3073的周边，从而可以避免第二测试接触垫金属层3073被其它膜层的制备工艺所破坏。
例如，图14A以及图14C所示，显示基板3还包括位于测试邦定区307中的邦定区层间绝缘层3110。邦定区层间绝缘层3110位于第一测试接触垫金属层3072以及周边区第一绝缘层3074的靠近衬底基板300的一侧。
例如，图14A以及图14C所示，显示基板3还包括位于测试邦定区307的缓冲层411，缓冲层411设置在邦定区层间绝缘层3110与衬底基板300之间。缓冲层411作为过渡层，其即可以防止衬底基板中的有害物质侵入显示基板的内部，又可以增加显示基板中的膜层在衬底基板300上的附着力。
例如，图16为本公开实施例提供的一种显示基板的显示区的截面示意图。如图16所示，显示区301中的多个子像素单元每个包括像素结构41。像素结构41可以包括像素驱动电路421、第一平坦化层432、第一转接电极441、第二平坦化层451、发光元件46以及封装层417。
例如，如图16所示，该像素结构41还包括位于衬底基板300上的在显示区301中的缓冲层411，像素驱动电路421包括位于缓冲层411上的有源层422、位于有源层411远离衬底基板300一侧的第一栅绝缘层412、位第一栅绝缘层412上的栅极423，位于栅极423远离衬底基板300一侧的显示区第二栅绝缘层413，位于第二层间绝缘层413上的层间绝缘层414以及位于层间绝缘层414上的两个源漏电极(包括源极424及漏极425)。显示区301中的缓冲层411与测试邦定区307中的缓冲层411为在同一制备工艺中形成的同一膜层。缓冲层411作为过渡层，其即可以防止衬底基板300中的有害物质侵入显示基板的内部，又可以增加显示基板中的膜层在衬底基板300上的附着力。邦定区307中的邦定区层间绝缘层3110与层间绝缘层414同层设置，因此，邦定区层间绝缘层3110与层间绝缘层414可以在制备工艺中同层形成，例如采用同一材料层通过构图工艺形成，从而简化制备工艺。
例如，缓冲层411的材料可以包括氧化硅、氮化硅、氮氧化硅等绝缘材料。层间绝缘层414、第二栅绝缘层413及第一栅绝缘层412中的一种或多种的材料可以包括氧化硅、氮化硅、氮氧化硅等绝缘材料。层间绝缘层414、第二栅绝缘层413及第一栅绝缘层412的材料可以相同也可以不相同。
例如，如图16所示，有源层422可以包括源极区422A、漏极区422B以及位于源极区422A和漏极区422B之间的沟道区。层间绝缘层414、第二栅绝缘层413及第一栅绝缘层412中具有过孔，以暴露源极区422A和漏极区422B。源极424及漏极425分别通过层间绝缘层414、第二栅绝缘层413及第一栅绝缘层412中的过孔与源极区422A和漏极区422B电连接。栅极423在垂直于衬底基板300的方向上与有源层422中位于源极区422A和漏极区422B之间的沟道区重叠。
例如，第一平坦化层432位于源极424及漏极425的远离衬底基板300的一侧，用于提供第一平坦化表面以平坦化像素驱动电路远离衬底基板一侧的表面。第一平坦化层432可以平坦化由像素驱动电路421导致被不平坦表面，并因此防止由像素驱动电路引起的凹凸而导致在发光器件中出现缺陷。第一平坦化层432中形成第一过孔433，以暴露源极424或漏极425(图中示出的情况)，第一平坦化层432的远离衬底基板300的一侧形成第一转接电极441。第一转接电极441通过第一过孔433与漏极425(或源极424)电连接。该第一转接电极441可以避免直接在第一平坦化层432中形成孔径比较大的直通过孔，从而改善过孔电连接的质量，同时第一转接电极441还可以与其他信号线(例如电源线等)等同层形成，由此不会导致工艺步骤增加。第一转接电极441与测试接触垫接3071的第二测试接触垫金属层3073同层设置，因此，第一转接电极441与第二测试接触垫金属层3073可以在制备工艺中同层形成，例如采用同一材料层通过构图工艺形成，从而简化制备工艺。
例如，第一平坦化层432的材料包括括氧化硅、氮化硅、氮氧化硅等无机绝缘材料，也可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，本公开的实施例对此不做限定。
例如，第一转接电极441的材料可以包括金属材料或者合金材料，例如钼、铝及钛等形成的金属单层或多层结构。
例如，有源层422的材料可以包括多晶硅或氧化物半导体(例如，氧化铟镓锌)。栅极423的材料可以包括金属材料或者合金材料，例如钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Al/Ti/Al))。源极424及漏极425的材料可以包括金属材料或者合金材料，例如由钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Al/Ti/Al))。本公开的实施例对各功能层的材料不做具体限定。
例如，如图16所示，像素驱动电路421还可以包括第一显示金属层431，第一显示区金属层431与第一接触垫金属层3071同层设置。第一显示金属层431包括像素驱动电路421的源极424和漏极425。源极424和漏极425与第一接触垫金属层3072同层设置。因此，源极424和漏极425与第一接触垫金属层3072可以在制备工艺中同层形成，例如采用同一材料层通过构图工艺形成，从而简化制备工艺，减少产品的制备成本。
例如，如图12所示，第一引线3072A以及第二引线3072B由其所对应的测试接触垫3071的第一接触垫金属层3072向靠近显示区301的方向延伸而形成。第一引线3072A以及第二引线3072B与第一接触垫金属层3072采用同一材料通过构图工艺形成。
例如，如图16所示，显示基板3还包括钝化层415，钝化层415位于像素驱动电路421和第一平坦化层432之间且包括钝化层过孔415A。钝化层415可以保护像素驱动电路421的源极424和漏极425不被水汽腐蚀。像素驱动电路和第一转接电极441还通过钝化层过孔415A电连接。邦定区307中的周边区第一绝缘层3074与钝化层415同层设置，因此周边区第一绝缘层3074与钝化层415可以在制备工艺中同层形成，例如采用同一材料层通过构图工艺形成，从而简化制备工艺。
例如，钝化层415的材料可以包括有机绝缘材料或无机绝缘材料，例如，氮化硅材料，由于其具有较高的介电常数且具有很好的疏水功能，能够很好的保护像素驱动电路不被水汽腐蚀。
例如，如图16所示，第二平坦化层451设置在第一转接电极441远离衬底基板300的一侧，用以在第一转接电极441远离衬底基板300一侧提供平坦化表面。并且，在第二平坦化层451中形成第二过孔452。第二平坦化层451与测试邦定区307中的周边区第二绝缘层3075同层形成，因此第二平坦化层451与周边区第二绝缘层3075可以在制备工艺中同层形成，例如采用同一材料层通过构图工艺形成，从而简化制备工艺。
例如，第二平坦化层451的材料包括括氧化硅、氮化硅、氮氧化硅等无机绝缘材料，也可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，本公开的实施例对此不做限定。
例如，继续如图16所示，发光元件46设置在第二平坦化层451上，即发光元件46设置在第二平坦化层451远离衬底基板300一侧。发光元件46包括第一电极461、发光层462及第二电极463。发光元件46的第一电极461通过第二平坦化层451中的第二过孔4161与第一转接电极441电连接。第一电极461的远离衬底基板300的一侧形成像素限定层416，像素限定层416包括多个开口4161，以限定多个像素单元。多个开口4161的每个暴露第一电极461，发光层462设置在像素限定层416的多个开口4161中。第二电极463例如可以设置在部分或整个显示区域中，从而在制备工艺中可以整面形成。
例如，第一电极461可以包括反射层，第二电极463可以包括透明层或半透明层。由此，第一电极461可以反射从发光层462发射的光，该部分光通过第二电极463发射到外界环境中，从而可以提供光出射率。当第二电极463包括半透射层时，由第一电极461反射的一些光通过第二电极463再次反射，因此第一电极461和第二电极463形成共振结构，从而可以改善光出射效率。
例如，第一电极461的材料可以包括至少一种透明导电氧化物材料，包括氧化锢锡(ITO)、氧化锢锌(IZO)、氧化锌(ZnO)等。此外，第一电极461可以包括具有高反射率的金属作为反射层，诸如银(Ag)。
例如，对于OLED，发光层462可以包括小分子有机材料或聚合物分子有机材料，可以为荧光发光材料或磷光发光材料，可以发红光、绿光、蓝光，或可以发白光；并且，根据需要发光层还可以进一步包括电子注入层、电子传输层、空穴注入层、空穴传输层等功能层。对于QLED，发光层可以包括量子点材料，例如，硅量子点、锗量子点、硫化镉量子点、硒化镉量子点、碲化镉量子点、硒化锌量子点、硫化铅量子点、硒化铅量子点、磷化铟量子点和砷化铟量子点等，量子点的粒径为2-20nm。
例如，第二电极463可以包括各种导电材料。例如，第二电极463可以包括锂(Li)、铝(Al)、镁(Mg)、银(Ag)等金属材料。
例如，像素限定层416的材料可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，或者包括氧化硅、氮化硅等无机绝缘材料，本公开的实施例对此不做限定。
例如，如图16所示，显示基板3还包括存储电容器47，存储电容器47可以包括第一电容电极471和第二电容电极472。第一电容电极471设置在第一栅绝缘层412与第二栅绝缘层413之间，第二电容电极472设置在第二栅绝缘层413与层间绝缘层414之间。第一电容电极471和第二电容电极472叠置，在垂直于衬底基板300的方向上至少部分重叠。第一电容电极271和第二电容电极472使用第二栅绝缘层413作为介电材料来形成存储电容器。第一电容电极471与像素驱动电路421中的栅极423同层设置，因此，第一电容电极471与栅极423可以在制备工艺中同层形成，例如采用同一材料层通过构图工艺形成，从而简化制备工艺，减少产品的制备成本。
在另一示例中，作为图16所示示例的变型，存储电容器的第一电容电极471仍然与栅极423同层设置，而存储电容器的第二电容电极472与像素驱动电路421中的源极424和漏极425同层设置(即也位于第一显示金属层431中)，由此第一电容电极471和第二电容电极472使用第二栅绝缘层413以及层间绝缘层414的叠层来作为介电材料来形成存储电容器。
在再一示例中，作为图16所示示例的变型，存储电容器的第一电容电极471不再与栅极423同层设置，而是位于在第二栅绝缘层413以及层间绝缘层414之间，而存储电容器的第二电容电极472与像素驱动电路421中的源极424和漏极425同层设置(即也位于第一显示金属层431中)，由此第一电容电极471和第二电容电极472使用层间绝缘层414来作为介电材料来形成存储电容器。
例如，如图16所示，封装层417设置在发光元件46的远离衬底基板300的一侧。封装层417将发光元件46密封，从而可以减少或防止由环境中包括的湿气和/或氧引起的发光元件46的劣化。封装层417可以为单层结构，也可以为复合层结构，该复合层结构包括无机层和有机层堆叠的结构。封装层417包括至少一层封装子层。例如，封装层417可以包括依次设置的第一无机封装层4171、第一有机封装层4172、第二无机封装层4173。
例如，该封装层417的材料可以包括氮化硅、氧化硅、氮氧化硅、高分子树脂等绝缘材料。氮化硅、氧化硅、氮氧化硅等无机材料的致密性高，可以防止水、氧等的侵入；有机封装层的材料可以为含有干燥剂的高分子材料或可阻挡水汽的高分子材料等，例如高分子树脂等以对显示基板的表面进行平坦化处理，并且可以缓解第一无机封装层和第二无机封装层的应力，还可以包括干燥剂等吸水性材料以吸收侵入内部的水、氧等物质。
例如，如图13以及图14B所示，显示基板3还包括标记金属层3077。图13中的截线B3-B3在X方向穿过测试接触垫3071A以及标记金属层3077，图14B中示出了图13的截线B3-B3的截面示意图。标记金属层3077位于测试邦定区307的靠近两侧的边缘处，并与位于测试邦定区307的边缘的测试接触垫3071的第一测试垫金属层3072电连接。标记金属层3077位于周边区第一绝缘层3074的靠近衬底基板300的一侧，并与第一测试接触垫金属层3072同层设置。标记金属层3077用于在邦定测试阶段将测试接触垫3071与FPC的测试探针进行对位，之后再将测试探针与测试接触垫3071进行邦定。
例如，在图13中，Z31为周边区第一绝缘层3074的露出测试接触垫3071的边界向上(沿图13中Y的前头方向)延伸至测试邦定区307的平行于测试接触垫3071的排布方向的边界的距离。Z32为周边区第一绝缘层3074的露出测试接触垫3071的边界向下(沿图13中与Y的前头方向相反)延伸至测试邦定区307的平行于测试接触垫3071的排布方向的边界的距离。Z33为周边区第一绝缘层3074自标记金属层3077的靠近测试邦定区307的边界的一侧延伸到测试邦定区307的边界的距离。例如，Z31的尺寸范围可以为大于等于100微米，Z32的尺寸范围可以为大于等于200微米，Z33的尺寸范围可以为大于等于100微米。这样可以有效降低测试探针与测试探针之间的膜层高度差，减小点灯测试的风险，提高显示基板的检出效率和良率。
例如，如图14A所示，周边区第二绝缘层3075远离衬底基板300一侧的表面距离衬底基板300的垂直距离为H31，测试接触垫3071的远离衬底基板300的一侧的表面距离衬底基板300的垂直距离为H32。例如，H31略大于H32。
例如，在图14A中，膜层段差H33为测试接触垫3071的第二测试接触垫金属层3073的远离衬底基板300的表面与周边区第二绝缘层3075在测试接触垫3071周边的远离衬底基板300的表面在垂直于衬底基板300的方向上的距离。膜层段差H33的减小可以增加测试探测与测试接触垫的邦定能力，有利于产品的检测效率和良率。
例如，在一些实施例中，图15A为图13中区域D3的放大示意图；图15B为图15A中截线E3-E3的截面示意图。如图13、图15A以及图15B所示，周边区302还包括邦定周边区306，邦定周边区306围绕测试邦定区307。
例如，如图15A以及图15B所示，显示基板还包括周边区绝缘层叠层3081。周边区绝缘层叠层3081在衬底基板300上且位于邦定周边区306中，并围绕测试邦定区307。例如，邦定周边区306还包括缓冲层411，缓冲层411位于周边区绝缘层叠层3081与衬底基板300之间。邦定周边区306中的缓冲层411与显示区301中的缓冲层411以及测试邦定区307中的缓冲层411为在同一制备工艺中形成的同一膜层。
例如，如图15A以及图15B所示，周边区绝缘层叠层3081包括在衬底基板300上依次层叠设置的第一子层3082以及第二子层3084。第二子层3084位于第一子层3082的远离衬底基板300的一侧。第二子层3084在靠近衬底基板300的一侧露出第一子层3082，使得周边区绝缘叠层3081形成为阶梯状结构，从而使得FPC的测试探针在测试邦定区的边界EG处不容易发生拱起现象，可以增强测试探针与测试接触垫的邦定能力。
例如，在一些实施例中，第一子层3082与图16中的像素结构41的第一平坦化层432同层设置。因此，第一子层3082与第一平坦化层432可以在制备工艺中同层形成，例如采用相同的材料层通过构图工艺形成，从而简化制备工艺。第二子层3084与图16中的像素结构41的像素限定层416同层设置，因此，第二子层3084与像素限定层416可以在制备工艺中同层形成，例如采用相同的材料层通过构图工艺形成，从而简化制备工艺。
例如，如图15A以及图15B所示，第一子层3082相对于第二子层3084在测试邦定区307的周向被露出的长度为L31。例如，L31的尺寸范围可以为8微米至12微米，例如，L31的尺寸可以约为10微米。这里，“约”字表示L31的尺寸可以在其取值的，例如“±15％”范围内波动。在其它实施例中，L31的取值也可以根据测试探针的长度以及测试接触垫的长度进行选择。
本公开至少一个实施例提供一种显示装置，该显示装置可以包括上述任一实施例的显示基板。
例如，在一些示例中，显示装置还可以包括柔性电路板及控制芯片。例如，柔性电路板邦定到显示基板的邦定区，而控制芯片安装在柔性电路板上，由此与显示区电连接；或者，控制芯片直接邦定到邦定区，由此与显示区电连接。
例如，控制芯片可以为中央处理器、数字信号处理器、系统芯片(SoC)等。例如，控制芯片还可以包括存储器，还可以包括电源模块等，且通过另外设置的导线、信号线等实现供电以及信号输入输出功能。例如，控制芯片还可以包括硬件电路以及计算机可执行代码等。硬件电路可以包括常规的超大规模集成(VLSI)电路或者门阵列以及诸如逻辑芯片、晶体管之类的现有半导体或者其它分立的元件；硬件电路还可以包括现场可编程门阵列、可编程阵列逻辑、可编程逻辑设备等。
例如，本公开至少一个实施例提供的显示装置可以为手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
本公开至少一个实施例还提供一种显示基板的制备方法，该方法包括：提供衬底基板，衬底基板包括显示区以及至少围绕显示区的周边区，周边区包括位于显示区一侧的测试邦定区以及邦定周边区，邦定周边区位于测试邦定区与显示区之间；形成位于显示区中的子像素单元，包括：形成像素结构，包括形成像素驱动电路、第一平坦化层、第一转接电极、第二平坦化层以及发光元件，像素驱动电路包括第一显示区金属层，第一平坦化层在像素驱动电路远离衬底基板的一侧以提供第一平坦化表面且包括第一过孔，第一转接电极在第一平坦化表面上，且通过第一过孔与像素驱动电路的第一显示区金属层电连接，第二平坦化层在第一转接电极远离衬底基板的一侧以提供第二平坦化表面且包括第二过孔，发光元件在第二平坦化表面上，且通过第二过孔与第一转接电极电连接；在显示区形成数据线，数据线被形成为向子像素单元提供数据信号；在显示区形成扫描线，扫描线被形成为向子像素单元提供控制信号，在测试邦定区形成多个测试接触垫，其中，多个测试接触垫每个包括第一测试接触垫金属层以及第二测试接触垫金属层，第一测试接触垫金属层位于衬底基板上，第二测试接触垫金属层位于第一测试接触垫金属层远离衬底基板的一侧，第二测试接触垫金属层覆盖第一测试接触垫金属层且至少在第一测试接触垫金属层的至少部分周边与第一测试接触垫金属层接触；在测试邦定区形成周边区第一绝缘层，周边区第一绝缘层被形成为露出多个测试接触垫的背离衬底基板的表面，且覆盖第二测试接触垫金属层的至少部分周边；第一显示区金属层与第一测试接触垫金属层通过同一第一金属材料层形成，第一转接电极与第二测试接触垫金属通过同一第二金属材料层形成，周边区第一绝缘层以及所述第二平坦化层通过同一绝缘材料层形成。
例如，在利用上述实施例的制备方法获得的显示基板中，第二测试接触垫金属层形成为覆盖第一测试接触垫金属层且至少在第一测试接触垫金属层的至少部分周边与第一测试接触垫金属层接触，从而可以降低测试接触垫的膜层段差，使得在点灯测试阶段，测试探针可以与测试接触垫更好的接触，进而提高产品的检测效率和良率。
例如，在本公开的一些示例中，制备方法还包括：在邦定周边区形成周边区绝缘层叠层，周边区绝缘层叠层形成为包括多个绝缘层，至少两个绝缘层中远离衬底基板的一个绝缘层在靠近衬底基板的一侧露出至少两个绝缘层中靠近衬底基板的一个绝缘层，以在测试邦定区的周边形成至少两级阶梯状。
例如，在本公开的一些示例中，周边区绝缘层叠层形成为包括第一子层、第二子层以及第三子层，第三子层形成为位于第一子层的远离衬底基板的一侧，第二子层形成为位于第一子层与第三子层之间，第二子层形成为在靠近衬底基板的一侧露出第一子层，第三子层形成为在靠近衬底基板的一侧露出第二子层，第一子层与第一平坦化层通过同一绝缘材料层形成，第二子层与第二平坦化层以及周边区第一绝缘层通过第一绝缘材料层同层形成。
例如，在本公开的一些示例中，第二子层与第二平坦化层以及周边区第一绝缘层通过第一绝缘材料层同层形成包括：在形成多个测试接触垫、位于第一子层以及第一转接电极之后，在衬底基板上沉积第一绝缘材料层，对第一绝缘材料层进行构图工艺，使得第一绝缘材料层的位于显示区的部分形成为第二平坦化层且在第二平坦化层中形成第二过孔，去除第一绝缘材料层的与测试接触垫重叠的部分，减薄第一绝缘材料层的位于测试邦定区且位于多个测试接触垫周边的部分以形成周边区第一绝缘层，并且去除第一绝缘材料层的与第一子层的边缘重叠以及靠近测试邦定区的部分以露出第一子层，以及减薄第一绝缘材料层的位于邦定周边区的部分以形成第二子层。
例如，在本公开的一些示例中，对第一绝缘材料层进行构图工艺包括：使用灰色调掩模板或半色调掩模板构图工艺对第一绝缘材料层进行构图。
下面，以制备图2至图6所示的显示基板为例，结合图17A至图17K详细介绍本公开实施例中显示基板的制作方法。
例如，显示基板1的显示区101中的子像素单元20可以包括像素结构。像素结构可以包括缓冲层211、像素驱动电路221、第一平坦化层232、第一转接电极241、第二平坦化层251、发光元件26、像素限定层216、显示区第一绝缘层218以及辅助电极219。
例如，提供衬底基板100，该衬底基板100包括显示区和围绕显示区101的周边区102，周边区102包括位于显示区一侧的测试邦定区107以及围绕测试邦定区的邦定周边区106。例如，在衬底基板100的显示区101、邦定周边区106以及测试邦定区通过沉积方式形成缓冲层211。
例如，衬底基板100可以包括有机材料，例如该有机材料可以为聚酰亚胺、聚碳酸酯、聚丙烯酸酯、聚醚酰亚胺、聚醚砜、聚对苯二甲酸乙二醇酯和聚萘二甲酸乙二醇酯等树脂类材料，衬底基板100可以为柔性基板或非柔性基板，本公开的实施例对此不作限制。
例如，缓冲层211的材料可以包括氧化硅、氮化硅、氧氮化硅等绝缘材料。
例如，在显示区101的缓冲层211上形成有源层222。例如，在衬底基板100上沉积半导体材料层，然后对半导体材料层进行构图工艺形成有源层222。有源层222包括源极区222A和漏极区222B以及源极区222A和漏极区222B之间的沟道区。
例如，有源层222的半导体材料可以包括多晶硅或氧化物半导体(例如，氧化铟镓锌)等。
例如，在有源层222形成后，可以通过沉积等方式在有源层222上形成第一栅绝缘层211。第一栅绝缘层211的材料例如可以包括氧化硅、氮化硅、氧氮化硅等绝缘材料。
例如，在第一栅绝缘层211形成后，可以通过构图工艺在显示区101的第一栅绝缘层211上形成栅极223及第一电容电极271。栅极223及第一电容电极271的材料可以包括金属材料或者合金材料例如钼、铝及钛等金属材料或其合金，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Al/Ti/Al))。
在一些示例中，可以使用栅极223进行作为掩膜，通过对有源层222进行掺杂以形成导电的源极区222A及漏极区222B，而在源极区222A及漏极区222B之间的沟道区由于栅极的遮挡作用而未掺杂。
例如，在栅极223、第一电容电极271形成后，可以通过沉积等方式在衬底基板上沉积绝缘材料，在栅极222以及第一电容电极271上形成第二栅极绝缘层212。第二栅极绝缘层212的材料例如可以包括氧化硅、氮化硅、氧氮化硅等绝缘材料。
例如，然后，在显示区的衬底基板上沉积金属材料层，通过构图工艺在与第一电容电极271重叠的部分形成第二电容电极272。第一电容电极271和第二电容电极272实现为存储电容器27。
例如，在形成第二电容电极272后，在显示区101可以通过沉积等方式形成层间绝缘层213，层间绝缘层213的材料例如可以包括氧化硅、氮化硅、氧氮化硅等绝缘材料。
例如，第一栅绝缘层211、第二栅绝缘层212及层间绝缘层213中形成过孔，暴露有源层222的源极区222A及漏极区222B。
例如，如图17A所示，沉积金属材料或合金材料，然后通过构图工艺在显示区101形成源极224和漏极225，在测试邦定区107中形成第一测试接触垫金属层1072以及标记金属层1077。源极224和漏极225通过第一栅绝缘层211、第二栅绝缘层212及层间绝缘层213中的过孔分别与源极区222A及漏极区222B电连接。源极224及漏极225、第一测试接触垫金属层1072以及标记金属层1077的材料可以包括金属材料或者合金材料，例如由钼、铝及钛等形成的金属单层或多层结构，例如，该多层结构为多金属层叠层(如钛、铝及钛三层金属叠层(Al/Ti/Al))。
例如，如图17B所示，沉积绝缘材料，通过构图工艺在显示区101中形成覆盖源极224和漏极225以及层间绝缘层213的钝化层215，并在钝化层215中形成钝化层过孔215A以暴露漏极225(或源极224)，并在邦定周边区106中形成第四子层1085。钝化层215以及第四子层1085的材料可以包括有机绝缘材料或无机绝缘材料，例如，氮化硅材料，由于其具有较高的介电常数且具有很好的疏水功能，能够很好的保护像素驱动电路不被水汽腐蚀。
例如，如图17C所示，沉积绝缘材料，通过构图工艺在显示区101中形成第一平坦化层232，在第一平坦化层232中形成第一过孔233，并在邦定周边区106中形成第一子层1082。第一子层1082被形成为在靠近衬底基板100的一侧露出第四子层1085。
例如，如图17D所示，在衬底基板100上沉积金属材料层。对金属材料层进行构图工艺，以在显示区101形成第一转接电极241，在测试邦定区107中形成第二测试接触垫金属层1073。第二测试接触垫金属层1073覆盖第一测试接触垫金属层1072，以避免第一测试接触垫金属层1072被腐蚀。第第一转接电极241、第一测试接触垫金属层1072及第二测试接触垫金属层1073层的材料可以包括金属材料或者合金材料，例如钼、铝及钛等形成的金属单层或多层结构。
例如，如图17E所示，在衬底基板100上沉积第一绝缘材料层120。第一绝缘材料层120可以包括氧化硅、氮化硅、氮氧化硅等绝缘材料。在第一绝缘材料层120上沉积光刻胶130。提供第一掩膜版140对光刻胶130进行曝光，第一掩膜版140包括完全透光区、部分透光区及不透光区。第一掩膜版140包括在测试邦定区107与测试接触垫的第二测试接触垫金属层1073、在邦定周边区106与第一子层1082的靠近测试邦定区107，以及在显示区101中共与第一转接电极241的一部分重叠的完全透光图案141，在测试邦定区107与测试接触垫之间的间隙、在邦定周边区106的第一子层1082的边缘重叠的部分透光图案142，以及在邦定周边区106以及显示区101的非透光区143。第一掩膜版140为灰色掩膜版或半色调掩膜版。光刻胶为正性光刻胶，对应地，部分透光图案142的透光率小于完全透光图案141的透光率。在曝光过程中，可以在使得光刻胶130中与完全透光图案141对应的部分被完全曝光的情况下，光刻胶130中与部分透光图案142对应的部分被部分曝光。光刻胶130与非透光区143对应的部分未被曝光。
例如，如图17F所示，对光刻胶130进行显影，光刻胶130的被完全曝光的部分去除，即，在测试邦定区107中，与接触垫1071重叠的光刻胶130被去除，光刻胶130的被部分曝光的部分被减薄，而光刻胶130的未被曝光的部分的厚度例如基本未改变。显影后，光刻胶130在测试邦定区107中形成为光刻胶图案131，在邦定周边区106中形成为光刻胶图案132。同样地，在显示区101中，被完全曝光的光刻胶130被去除。显影后，光刻胶130在显示区形成为光刻胶图案133。
又例如，在上述构图工艺中，也可以采用负性光刻胶，那么所采用的掩模板例如是与上述第一掩膜版130互补的掩模板，由此在曝光、显影后得到上述光刻胶图案131、光刻胶图案132及光刻胶图案133。
例如，继续如图17F所示，对测试邦定区107、测试周边区106及显示区101中的第一绝缘材料层120进行刻蚀以去除在测试邦定区107与测试接触垫1071重叠的绝缘材料层，在邦定周边区的位于第一子层1082靠近测试邦定区107一侧的绝缘材料层一露出第四子层1085的边缘，以及在显示区101形成第二过孔252以暴露第一转接电极241。
例如，如图17G所示，进行灰化工艺去除测试邦定区107中的被部分曝光的光刻胶图案131、在邦定周边区106以及显示区101中分别减薄光刻胶图案132以及光刻胶图案133。然后，利用当前的光刻胶图案，对测试邦定区107以及邦定周边区106中剩余的第一绝缘材料层120进行刻蚀并控制刻蚀厚度以在邦定周边区106中露出第一子层1082。
例如，如图17H所示，去除显示区101的光刻胶图案133及邦定周边区132的光刻胶图案132。还可以对剩余的第一绝缘材料层进行刻蚀并控制刻蚀厚度，从而在显示区101形成第二平坦化层251以提供平坦化表面，在邦定周边区106中形成第二子层1083以及在测试邦定周107中形成周边区第一绝缘层1074。第二子层1083形成为在靠近衬底基板100的方向上露出第一子层1082，周边区第一绝缘层1074被形成为覆盖第二测试垫金属层1073的边缘。
例如，如图17I所示，在显示区101的第二平坦化251上形成发光元件26的第一电极261；在第二平坦化251以及第一电极261上形成像素限定层216，同时在邦定周边区106的第二子层1083上形成第三子层1084。像素限定层216包括多个开口2161，以限定多个像素单元。多个开口2161的每个暴露对应的第一电极261。第三子层1084形成为在靠近衬底基板100的一侧露出第二子层1082。发光元件26的第一电极261通过第二过孔252与第一转接电极241电连接。
例如，第一电极261的材料可以包括至少一种透明导电氧化物材料，包括氧化锢锡(ITO)、氧化锢锌(IZO)、氧化锌(ZnO)等。此外，第一电极1141可以包括具有高反射率的金属作为反射层，诸如银(Ag)。
例如，像素限定层216以及第三子层1084的材料可以包括聚酰亚胺、聚酞亚胺、聚酞胺、丙烯酸树脂、苯并环丁烯或酚醛树脂等有机绝缘材料，或者包括氧化硅、氮化硅等无机绝缘材料，本公开的实施例对此不做限定。
例如，如图17J所示，之后，将发光层262通过例如蒸镀工艺形成在像素限定层216的多个开口2161中，然后将第二电极263形成在像素限定层216以及发光层262上，例如该第二电极263可以形成在部分或整个显示区101中，从而在制备工艺中可以整面形成。
例如，对于OLED，发光层262可以包括小分子有机材料或聚合物分子有机材料，可以为荧光发光材料或磷光发光材料，可以发红光、绿光、蓝光，或可以发白光；并且，根据需要发光层还可以进一步包括电子注入层、电子传输层、空穴注入层、空穴传输层等功能层。对于QLED，发光层1142可以包括量子点材料，例如，硅量子点、锗量子点、硫化镉量子点、硒化镉量子点、碲化镉量子点、硒化锌量子点、硫化铅量子点、硒化铅量子点、磷化铟量子点和砷化铟量子点等，量子点的粒径为2-20nm。
例如，第二电极263可以包括各种导电材料。例如，第二电极263可以包括锂(Li)、铝(Al)、镁(Mg)、银(Ag)等金属材料。
例如，继续如图17J所示，在显示区的发光元件26上沉积绝缘材料，通过构图工艺在显示区101形成显示区第一绝缘层218、在邦定周边106形成第五子层1086以及在测试邦定区107形成周边区第二绝缘层1075。显示区第一绝缘层218可以提供平坦化表面。第五子层1086形成为在靠近衬底基板100的一侧露出第三子层1084。周边区第二绝缘层1075形成为具有多个第一测试接触垫过孔1075A以分别露出多个测试接触垫1071的表面。显示区第一绝缘层218、第五子层1086以及周边区第二绝缘层1075的材料可以包括无机绝缘材料或有机绝缘材料。无机绝缘材料可以包括氮化硅、氧化硅、氮氧化硅等绝缘材料。氮化硅、氧化硅、氮氧化硅等无机材料的致密性高，可以防止水、氧等的侵入。有机绝缘材料可以为含有干燥剂的高分子材料或可阻挡水汽的高分子材料等。
例如，如图17K所示，在衬底基板100上沉积金属材料层，通过构图工艺以在显示区101中形成辅助电极219，在测试邦定区107形成第一转接电极图案1076，第一转接电极图案1076覆盖周边区第二绝缘层1075并通过第一测试接触垫过孔1075A与多个测试接触垫1071电连接。金属材料层可以包括氧化锢锡(ITO)，并且由此得到透明电极，或者形成辅助电极219以及第一转接电极图案1076的材料可以包括金属网格，也可以由此得到透明电极。
需要说明的是，本公开的多个实施例中，该显示装置的制备方法的流程可以包括更多或更少的操作，这些操作可以顺序执行或并行执行。虽然上文描述的制备方法的流程包括特定顺序出现的多个操作，但是应该清楚地了解，多个操作的顺序并不受限制。上文描述的制备方法可以执行一次，也可以按照预定条件执行多次。
例如，在另一个实施例中，提供对应于图7至图11所示的显示基板的制备方法。图7至图11所示的显示基板的结构与图2至图6所示的显示基板的结构相比，在显示区域101中，不再设置第二平坦化层以及第一转接电极，发光元件36的第一电极361通过第一平坦化层332中的第一过孔333以及钝化层315中的钝化层过孔315A与漏极325(或源极324)电连接。另外，在测试邦定区107中的周边区第一绝缘层2074与显示区101中的第一平坦化层332通过衬底绝缘材料之后，采用同一构图工艺形成。
例如，在另一个实施例中，提供对应于图12至图16所示的显示基板的制备方法。图12至图16所示的显示基板的结构与图2至图6所示的显示基板的结构相比，在显示区域101中，不再设置显示区第一绝缘层以及辅助电极219，在发光元件36的远离衬底基板的一侧设置封装层417。另外，在测试邦定区107中的周边区第一绝缘层2074设置在第一测试接触垫金属层3072与第二测试接触垫金属层3073之间并覆盖第一测试接触垫金属层3072的周边。周边区第一绝缘层2074与显示区101中的钝化层315通过衬底绝缘材料之后，采用同一构图工艺形成。
例如，制备图7至图11所示的显示基板或者图12至图16所示的显示基板的其它方法步骤可以参考制备图2至图6所示的显示基板的方法，这里不再赘述。
关于上述实施例提供的显示装置的制备方法的技术效果可以参考本公开的实施例中提供的显示装置的技术效果，这里不再赘述。
有以下几点需要说明：
(1)本公开实施例附图只涉及到与本公开实施例涉及到的结构，其他结构可参考通常设计。
(2)在不冲突的情况下，本公开的实施例及实施例中的特征可以相互组合以得到新的实施例。
以上，仅为本公开的具体实施方式，但本公开的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本公开揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本公开的保护范围之内。因此，本公开的保护范围应以权利要求的保护范围为准。

Claims (24)

1.一种显示基板，包括：
衬底基板，包括显示区以及至少围绕显示区的周边区，所述周边区包括位于所述显示区一侧的测试邦定区，
子像素单元，位于所述显示区中且包括：
像素结构，包括像素驱动电路、第一平坦化层、第一转接电极、第二平坦化层以及发光元件，其中，所述像素驱动电路包括第一显示区金属层，所述第一平坦化层在所述像素驱动电路远离所述衬底基板的一侧以提供第一平坦化表面且包括第一过孔，所述第一转接电极在所述第一平坦化表面上，且通过所述第一过孔与所述像素驱动电路的第一显示区金属层电连接，所述第二平坦化层在所述第一转接电极远离所述衬底基板的一侧以提供第二平坦化表面且包括第二过孔，所述发光元件在所述第二平坦化表面上且通过所述第二过孔与所述第一转接电极电连接，
数据线，位于所述显示区中，被配置为向所述子像素单元提供数据信号，扫描线，位于所述显示区中，被配置为向所述子像素单元提供控制信号，
多个测试接触垫，位于所述测试邦定区，其中，所述多个测试接触垫每个包括第一测试接触垫金属层以及第二测试接触垫金属层，所述第一测试接触垫金属层位于所述衬底基板上，所述第二测试接触垫金属层位于所述第一测试接触垫金属层远离所述衬底基板的一侧，所述第二测试接触垫金属层覆盖所述第一测试接触垫金属层且至少在所述第一测试接触垫金属层的至少部分周边与所述第一测试接触垫金属层接触，
周边区第一绝缘层，位于所述测试邦定区，所述周边区第一绝缘层被配置为露出所述多个测试接触垫的背离所述衬底基板的表面，且覆盖所述第二测试接触垫金属层的至少部分周边，
辅助电极层，包括位于所述测试邦定区中的多个第一转接电极图案以及位于所述显示区中的多个辅助电极，所述多个辅助电极位于所述子像素单元远离所述衬底基板的一侧，所述多个第一转接电极图案位于所述周边区第一绝缘层和所述多个测试接触垫的远离所述衬底基板的一侧，其中，所述第一显示区金属层与所述第一测试接触垫金属层同层设置，所述第一转接电极与所述第二测试接触垫金属层同层设置，所述周边区第一绝缘层与所述第二平坦化层同层设置，所述辅助电极与所述第一转接电极图案同层设置；
所述的显示基板，还包括：
周边区第二绝缘层，其中，所述周边区第二绝缘层位于所述测试邦定区，
所述周边区第二绝缘层设置在所述周边区第一绝缘层和所述多个测试接触垫与所述多个第一转接电极图案之间，以覆盖所述周边区第一绝缘层及所述多个测试接触垫；
所述周边区第二绝缘层具有多个第一测试接触垫过孔以分别露出所述多个测试接触垫的表面，所述多个第一转接电极图案通过所述多个第一测试接触垫过孔分别与所述多个测试接触垫电连接；
对于一个所述测试接触垫，所述周边区第一绝缘层通过第一开口暴露所述多个测试接触垫的背离所述衬底基板的表面，所述第一测试接触垫过孔具有第二开口，所述周边区第二绝缘层通过所述第二开口暴露所述多个测试接触垫的背离所述衬底基板的表面的一部分，所述第二开口与所述第一开口贯通，所述第二开口小于所述第一开口且位于所述第一开口的范围内，所述周边区第二绝缘层的覆盖所述第二测试接触垫金属层的部分位于所述第一开口内且围绕所述第二开口；
所述多个第一转接电极图案通过多个所述第二开口分别与所述多个测试接触垫电连接。
2.根据权利要求1所述的显示基板，其中，所述第一转接电极图案在所述测试接触垫上的远离所述衬底基板的表面与所述第一转接电极图案在所述测试接触垫周边的远离所述衬底基板的表面，在垂直于所述衬底基板的方向上的膜层段差的取值范围为1.0微米至1.5微米。
3.根据权利要求1所述的显示基板，其中，所述第二测试接触垫金属层完全覆盖所述第一测试接触垫金属层且在所述第一测试接触垫金属层的周边与所述第一测试接触垫金属层接触。
4.根据权利要求1所述的显示基板，其中，所述像素驱动电路还包括栅极、两个源漏电极及层间绝缘层，所述层间绝缘层位于所述栅极远离所述衬底基板的一侧且位于所述两个源漏电极靠近所述衬底基板一侧，
其中，所述两个源漏电极位于所述第一显示区金属层中。
5.根据权利要求1所述的显示基板，其中，所述周边区第一绝缘层远离所述衬底基板一侧的表面距离所述衬底基板的垂直距离大于所述多个测试接触垫的远离所述衬底基板一侧的表面距离所述衬底基板的垂直距离。
6.根据权利要求1所述的显示基板，其中，所述多个测试接触垫平行排布为一行，
其中，所述多个测试接触垫的行方向与所述显示区的面向所述测试邦定区的侧边的延伸方向平行。
7.根据权利要求1所述的显示基板，还包括：
位于周边区的弯折线，所述弯折线与所述显示区的数据线电连接，
位于所述周边区的测试单元，其中，所述测试单元位于所述显示区以及所述测试邦定区之间，所述弯折线远离所述显示区的一端聚集到所述测试单元中，所述周边区包括第一引线以及第二引线，
所述多个测试接触垫中之一的第一接触垫金属层通过所述第二引线与所述测试单元电连接，以及所述多个测试接触垫中的另一的第一接触垫金属层通过所述第一引线与所述显示区中的扫描线电连接。
8.根据权利要求1所述的显示基板，还包括位于所述显示区的显示区第一绝缘层，
其中，所述显示区第一绝缘层位于所述发光元件与所述多个辅助电极之间，
其中，所述周边区第二绝缘层与所述显示区第一绝缘层同层设置。
9.根据权利要求1-7任一项所述的显示基板，还包括标记金属层，其中，所述标记金属层位于所述周边区第一绝缘层的靠近所述衬底基板的一侧，与所述第一测试接触垫金属层同层设置，并与位于所述测试邦定区边缘的测试接触垫的第一测试接触垫金属层连接。
10.根据权利要求8所述的显示基板，其中，所述周边区还包括邦定周边区，其中，所述邦定周边区至少围绕所述测试邦定区，所述显示基板还包括：
周边区绝缘层叠层，位于所述邦定周边区，且位于所述衬底基板上，
其中，所述周边区绝缘层叠层包括多个绝缘层，至少两个绝缘层中远离所述衬底基板的一个绝缘层在靠近所述衬底基板的一侧露出所述至少两个绝缘层中靠近所述衬底基板的一个绝缘层，以在所述测试邦定区的周边形成至少两级阶梯状。
11.根据权利要求10所述的显示基板，其中，所述周边区绝缘层叠层包括第一子层、第二子层以及第三子层，
所述第三子层位于所述第一子层的远离所述衬底基板的一侧，所述第二子层位于所述第一子层与所述第三子层之间，其中，所述第二子层在靠近所述衬底基板的一侧露出所述第一子层，所述第三子层在靠近所述衬底基板的一侧露出所述第二子层，
其中，所述第一子层与所述第一平坦化层同层设置，所述第二子层与所述第二平坦化层同层设置。
12.根据权利要求11所述的显示基板，其中，所述像素结构还包括像素限定层，所述发光元件包括第一电极、发光层及第二电极，所述像素驱动电路还包括栅极、两个源漏电极及层间绝缘层，所述层间绝缘层位于所述栅极远离所述衬底基板的一侧且位于所述两个源漏电极靠近所述衬底基板一侧；
所述发光元件的第一电极通过所述第一平坦化层中的第一过孔与所述两个源漏电极之一电连接，所述像素限定层设置在所述第一电极远离所述衬底基板的一侧，所述像素限定层包括多个开口，所述发光层设置在所述像素限定层的多个开口中，所述第二电极设置在所述发光层以及所述像素限定层远离所述衬底基板的一侧，
所述第三子层与所述像素限定层同层设置。
13.根据权利要求11所述的显示基板，其中，所述第一子层相对于所述第二子层在所述测试邦定区的周向被露出的尺寸范围为8至12微米，所述第二子层相对于所述第三子层在所述测试邦定区的周向被露出的尺寸范围为8至12微米。
14.根据权利要求11所述的显示基板，其中，所述周边区绝缘层叠层还包括第四子层，
所述第四子层位于所述第一子层靠近所述衬底基板的一侧，
其中，所述第一子层在靠近所述衬底基板的一侧露出所述第四子层。
15.根据权利要求14所述的显示基板，其中，所述像素结构还包括钝化层，所述钝化层位于所述像素驱动电路和所述第一平坦化层之间且包括钝化层过孔，
所述像素驱动电路和所述第一转接电极还通过所述钝化层过孔电连接，
其中，所述第四子层与所述钝化层同层设置。
16.根据权利要求14所述的显示基板，其中，所述第四子层相对于所述第一子层在所述测试邦定区的周向被露出的尺寸范围为8至12微米。
17.根据权利要求11所述的显示基板，其中，所述周边区绝缘层叠层还包括第五子层，
所述第五子层位于所述第三子层的远离所述衬底基板的一侧，
其中，所述第五子层在靠近衬底基板的一侧露出第三子层，所述第五子层与所述显示区第一绝缘层同层设置。
18.根据权利要求17所述的显示基板，其中，所述第三子层相对于所述第五子层在所述测试邦定区的周向被露出的尺寸范围为8至12微米。
19.一种显示装置，包括权利要求1-18任一项所述的显示基板。
20.一种显示基板的制备方法，包括：
提供衬底基板，所述衬底基板包括显示区以及至少围绕显示区的周边区，所述周边区包括位于所述显示区一侧的测试邦定区以及邦定周边区，所述邦定周边区位于所述测试邦定区与所述显示区之间，
形成位于显示区中的子像素单元，包括：
形成像素结构，包括形成像素驱动电路、第一平坦化层、第一转接电极、第二平坦化层以及发光元件，其中，所述像素驱动电路包括第一显示区金属层，所述第一平坦化层在所述像素驱动电路远离所述衬底基板的一侧以提供第一平坦化表面且包括第一过孔，所述第一转接电极在所述第一平坦化表面上，且通过所述第一过孔与所述像素驱动电路的第一显示区金属层电连接，所述第二平坦化层在所述第一转接电极远离所述衬底基板的一侧以提供第二平坦化表面且包括第二过孔，所述发光元件在所述第二平坦化表面上，且通过所述第二过孔与所述第一转接电极电连接，
在所述显示区形成数据线，所述数据线被形成为向所述子像素单元提供数据信号，
在所述显示区形成扫描线，所述扫描线被形成为向所述子像素单元提供控制信号，
在所述测试邦定区形成多个测试接触垫，其中，所述多个测试接触垫每个包括第一测试接触垫金属层以及第二测试接触垫金属层，所述第一测试接触垫金属层位于所述衬底基板上，所述第二测试接触垫金属层位于所述第一测试接触垫金属层远离所述衬底基板的一侧，所述第二测试接触垫金属层覆盖所述第一测试接触垫金属层且至少在所述第一测试接触垫金属层的至少部分周边与所述第一测试接触垫金属层接触，
在所述测试邦定区形成周边区第一绝缘层，其中，所述周边区第一绝缘层被形成为露出所述多个测试接触垫的背离所述衬底基板的表面，且覆盖所述第二测试接触垫金属层的至少部分周边，
形成辅助电极层，包括：在所述测试邦定区形成多个第一转接电极图案以及在所述显示区形成多个辅助电极，其中，所述多个辅助电极位于所述子像素单元远离所述衬底基板的一侧，所述多个第一转接电极图案位于所述周边区第一绝缘层和所述多个测试接触垫的远离所述衬底基板的一侧，其中，所述第一显示区金属层与所述第一测试接触垫金属层通过同一第一金属材料层形成，所述第一转接电极与所述第二测试接触垫金属通过同一第二金属材料层形成，所述周边区第一绝缘层以及所述第二平坦化层通过同一绝缘材料层形成，所述辅助电极与所述第一转接电极图案通过同一导电材料层形成；以及
形成周边区第二绝缘层，其中，所述周边区第二绝缘层位于所述测试邦定区，
所述周边区第二绝缘层设置在所述周边区第一绝缘层和所述多个测试接触垫与所述多个第一转接电极图案之间，以覆盖所述周边区第一绝缘层及所述多个测试接触垫；
所述周边区第二绝缘层具有多个第一测试接触垫过孔以分别露出所述多个测试接触垫的表面，所述多个第一转接电极图案通过所述多个第一测试接触垫过孔分别与所述多个测试接触垫电连接；
对于一个所述测试接触垫，所述周边区第一绝缘层通过第一开口暴露所述多个测试接触垫的背离所述衬底基板的表面，所述第一测试接触垫过孔具有第二开口，所述周边区第二绝缘层通过所述第二开口暴露所述多个测试接触垫的背离所述衬底基板的表面的一部分，所述第二开口与所述第一开口贯通，所述第二开口小于所述第一开口且位于所述第一开口的范围内，所述周边区第二绝缘层的覆盖所述第二测试接触垫金属层的部分位于所述第一开口内且围绕所述第二开口；
所述多个第一转接电极图案通过多个所述第二开口分别与所述多个测试接触垫电连接。
21.根据权利要求20所述的制备方法，还包括：
在所述邦定周边区形成周边区绝缘层叠层，
其中，所述周边区绝缘层叠层形成为包括多个绝缘层，至少两个绝缘层中远离所述衬底基板的一个绝缘层在靠近所述衬底基板的一侧露出所述至少两个绝缘层中靠近所述衬底基板的一个绝缘层，以在所述测试邦定区的周边形成至少两级阶梯状。
22.根据权利要求21所述的制备方法，其中，所述周边区绝缘层叠层形成为包括第一子层、第二子层以及第三子层，
所述第三子层形成为位于所述第一子层的远离所述衬底基板的一侧，所述第二子层形成为位于所述第一子层与所述第三子层之间，其中，所述第二子层形成为在靠近所述衬底基板的一侧露出所述第一子层，所述第三子层形成为在靠近所述衬底基板的一侧露出所述第二子层，
其中，所述第一子层与所述第一平坦化层通过同一绝缘材料层形成，所述第二子层与所述第二平坦化层以及所述周边区第一绝缘层通过第一绝缘材料层同层形成。
23.根据权利要求22所述的制备方法，其中，所述第二子层与所述第二平坦化层以及所述周边区第一绝缘层通过第一绝缘材料层同层形成包括：
在形成所述多个测试接触垫、位于所述第一子层以及所述第一转接电极之后，在所述衬底基板上沉积所述第一绝缘材料层，
对所述第一绝缘材料层进行构图工艺，使得所述第一绝缘材料层的位于所述显示区的部分形成为所述第二平坦化层且在所述第二平坦化层中形成所述第二过孔，去除所述第一绝缘材料层的与所述测试接触垫重叠的部分，减薄所述第一绝缘材料层的位于所述测试邦定区且位于所述多个测试接触垫周边的部分以形成所述周边区第一绝缘层，并且去除第一绝缘材料层的与所述第一子层的边缘重叠以及靠近测试邦定区的部分以露出所述第一子层，以及减薄第一绝缘材料层的位于所述邦定周边区的部分以形成所述第二子层。
24.根据权利要求23所述的制备方法，其中，对所述第一绝缘材料层进行构图工艺包括：
使用灰色调掩模板或半色调掩模板构图工艺对所述第一绝缘材料层进行构图。
CN202080000262.1A 2020-03-12 2020-03-12 显示基板及其制备方法、显示装置 Active CN113661476B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2020/079005 WO2021179251A1 (zh) 2020-03-12 2020-03-12 显示基板及其制备方法、显示装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202410221837.2A Division CN118102778A (zh) 2020-03-12 显示基板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN113661476A CN113661476A (zh) 2021-11-16
CN113661476B true CN113661476B (zh) 2024-04-02

Family

ID=77671153

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080000262.1A Active CN113661476B (zh) 2020-03-12 2020-03-12 显示基板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US20220328599A1 (zh)
CN (1) CN113661476B (zh)
WO (1) WO2021179251A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20220007830A (ko) * 2020-07-10 2022-01-19 삼성디스플레이 주식회사 회로 기판 및 이를 포함하는 표시 장치
CN114286510B (zh) * 2021-12-28 2024-01-19 武汉天马微电子有限公司 线路板、显示模组及显示装置
WO2023155121A1 (zh) * 2022-02-18 2023-08-24 京东方科技集团股份有限公司 显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204463778U (zh) * 2015-01-08 2015-07-08 昆山龙腾光电有限公司 显示面板及显示面板测试治具
CN107544720A (zh) * 2016-06-23 2018-01-05 株式会社日本显示器 阵列基板、显示装置以及传感器电极的检查方法
CN110867139A (zh) * 2019-11-28 2020-03-06 上海中航光电子有限公司 一种阵列基板、显示面板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11600234B2 (en) * 2015-10-15 2023-03-07 Ordos Yuansheng Optoelectronics Co., Ltd. Display substrate and driving method thereof
CN205643942U (zh) * 2016-05-24 2016-10-12 合肥京东方光电科技有限公司 电路板结构及显示装置
KR102652572B1 (ko) * 2018-12-03 2024-03-28 엘지디스플레이 주식회사 플렉서블 전계 발광 표시장치
CN109725447B (zh) * 2019-02-22 2023-11-28 武汉华星光电技术有限公司 阵列基板、显示面板及显示装置
CN110289225B (zh) * 2019-06-28 2022-04-15 京东方科技集团股份有限公司 测试装置及方法、显示装置
CN113823657A (zh) * 2020-06-18 2021-12-21 京东方科技集团股份有限公司 显示基板和显示装置
CN112562586B (zh) * 2020-08-28 2022-10-25 京东方科技集团股份有限公司 显示面板及显示装置
CN113451385B (zh) * 2021-08-30 2021-11-12 北京京东方技术开发有限公司 显示基板和显示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN204463778U (zh) * 2015-01-08 2015-07-08 昆山龙腾光电有限公司 显示面板及显示面板测试治具
CN107544720A (zh) * 2016-06-23 2018-01-05 株式会社日本显示器 阵列基板、显示装置以及传感器电极的检查方法
CN110867139A (zh) * 2019-11-28 2020-03-06 上海中航光电子有限公司 一种阵列基板、显示面板及显示装置

Also Published As

Publication number Publication date
CN113661476A (zh) 2021-11-16
US20220328599A1 (en) 2022-10-13
WO2021179251A1 (zh) 2021-09-16

Similar Documents

Publication Publication Date Title
CN109285870B (zh) 显示基板及其制备方法、显示面板
CN113661476B (zh) 显示基板及其制备方法、显示装置
CN115768197B (zh) 显示基板及其制备方法、显示装置
US20220384555A1 (en) Display substrate and manufacturing method thereof, and display device
KR20180047589A (ko) 유기 발광 표시 장치 및 그 제조 방법
CN113126806A (zh) 触摸显示装置
US20230143209A1 (en) Electronic device
US11232755B2 (en) Display substrate and manufacturing method therefor, and display device
CN212625587U (zh) 显示基板和显示装置
KR20220117125A (ko) 플렉시블 디스플레이 패널 및 그 제조 방법, 및 플렉시블 디스플레이 장치
CN113557470A (zh) 显示基板及显示装置
KR20150134953A (ko) 유기전계 발광표시장치 및 그 제조방법
US20230012412A1 (en) Display substrate and method of manufacturing the same, and display device
US20230045292A1 (en) Display substrate, method of manufacturing the display substrate, and display device
CN118102778A (zh) 显示基板及其制备方法、显示装置
US11805684B2 (en) Display device
US11789326B2 (en) Display device
US20230209925A1 (en) Display substrate and display device
CN114899336A (zh) 一种显示面板及显示装置
CN117460352A (zh) 显示面板及显示装置
CN114824128A (zh) 显示面板及显示装置
CN115735429A (zh) 显示基板和显示装置
CN115275049A (zh) 显示面板及其制作方法、显示装置
CN117956864A (zh) 显示装置及其制造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant