KR20220117125A - 플렉시블 디스플레이 패널 및 그 제조 방법, 및 플렉시블 디스플레이 장치 - Google Patents

플렉시블 디스플레이 패널 및 그 제조 방법, 및 플렉시블 디스플레이 장치 Download PDF

Info

Publication number
KR20220117125A
KR20220117125A KR1020217039085A KR20217039085A KR20220117125A KR 20220117125 A KR20220117125 A KR 20220117125A KR 1020217039085 A KR1020217039085 A KR 1020217039085A KR 20217039085 A KR20217039085 A KR 20217039085A KR 20220117125 A KR20220117125 A KR 20220117125A
Authority
KR
South Korea
Prior art keywords
region
layer
groove
area
flexible substrate
Prior art date
Application number
KR1020217039085A
Other languages
English (en)
Inventor
커멍 퉁
샹단 둥
판 허
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드, 청두 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20220117125A publication Critical patent/KR20220117125A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • H01L51/0097—
    • H01L27/323—
    • H01L27/3248—
    • H01L27/3258—
    • H01L27/3262—
    • H01L27/3276—
    • H01L51/5253—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2251/5338—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

플렉시블 디스플레이 패널 및 그 제조 방법, 및 플렉시블 디스플레이 장치가 개시된다. 플렉시블 디스플레이 패널은 플렉시블 기판을 포함하고, 플렉시블 기판은 디스플레이 영역, 주변 영역, 본딩 패드 영역 및 굴곡 영역을 포함하고, 굴곡 영역은 제1 에지를 포함하고; 플렉시블 디스플레이 패널은 배리어 및 유기 절연 층을 더 포함하고, 주변 영역은 굴곡 영역과 디스플레이 영역 사이에 위치하는 주변 전이 영역을 포함하고; 주변 전이 영역 내의 유기 절연 층 내에 제1 홈이 제공되고; 제1 홈은 디스플레이 영역으로부터 떨어진 배리어의 측면에 위치하고, 굴곡 축에 평행한 방향으로 실질적으로 연장되고; 제1 홈은 디스플레이 영역에 가까운 제1 에지의 측면에 위치한다. 제1 홈은 주변 전이 영역 내의 유기 절연 층 내에 제공되고, 따라서, 굴곡 응력을 완화시키기가 더 용이하고, 따라서 굴곡 영역이 파손되는 것을 방지한다.

Description

플렉시블 디스플레이 패널 및 그 제조 방법, 및 플렉시블 디스플레이 장치
본 개시내용의 실시예들은 플렉시블 디스플레이 패널 및 그 제조 방법, 및 플렉시블 디스플레이 장치에 관한 것이다.
AMOLED(Active Matrix Organic Light-Emitting Diode) 디스플레이 기술의 발전에 따라, 플렉시블 AMOLED 제품의 프레임이 점진적으로 좁아지고, 플렉시블 AMOLED 제품의 스크린-대-바디 비율이 점진적으로 증가되고, 제품의 두께도 점진적으로 감소된다. 제품의 두께 및 터치 경험에 대한 사용자들의 요구들을 충족시키기 위해, 제품의 두께를 감소시키고 더 나은 터치 경험을 구현하는 방법이 산업에서의 연구의 집중점이 되고 있다.
본 개시내용의 실시예들은 플렉시블 디스플레이 패널 및 그 제조 방법, 및 플렉시블 디스플레이 장치를 제공한다.
본 개시내용의 제1 양태에 따르면, 플렉시블 디스플레이 패널은
플렉시블 기판을 포함하고, 플렉시블 기판은 디스플레이 영역; 디스플레이 영역의 주변부를 둘러싸는 주변 영역; 디스플레이 영역에서 먼 주변 영역의 일 측면 상의 용접 영역; 및 주변 영역과 용접 영역 사이의 굴곡 영역- 굴곡 영역은 굴곡 축을 따라 굴곡되도록 구성되고, 굴곡 영역은 제1 에지를 포함함 -을 포함하고;
플렉시블 기판은
플렉시블 기판 상의 배리어- 배리어는 주변 영역 내에 있고 디스플레이 영역의 주변부를 둘러쌈 -; 및
플렉시블 기판 위의 유기 절연 층을 더 포함하고,
주변 영역은 굴곡 영역과 디스플레이 영역 사이의 주변 전이 영역을 포함하고, 주변 전이 영역 내의 유기 절연 층에는 제1 홈이 제공되고, 제1 홈은 디스플레이 영역에서 먼 배리어의 일 측면 상에 있고 굴곡 축에 실질적으로 평행한 방향을 따라 연장되고, 제1 홈은 디스플레이 영역에 가까운 제1 에지의 일 측면에 있다.
적어도 일부 실시예들에서, 주변 전이 영역은 제1 팬아웃 영역을 포함하고, 플렉시블 기판 상의 제1 홈의 정사 투영은 제1 팬아웃 영역과 부분적으로 중첩한다.
적어도 일부 실시예들에서, 플렉시블 기판은 굴곡 영역과 용접 영역 사이의 제2 팬아웃 영역을 더 포함하고, 제2 팬아웃 영역은 굴곡 영역에 맞닿고, 굴곡 영역과 용접 영역 사이의 유기 절연 층에는 제2 홈이 제공되고, 플렉시블 기판 상의 제2 홈의 정사 투영은 제2 팬아웃 영역과 부분적으로 중첩한다.
적어도 일부 실시예들에서, 굴곡 영역은 제2 에지를 더 포함하고, 제2 에지는 제1 에지의 반대편에 배치되고, 제2 에지와 제1 에지의 연장 방향은 동일하고, 제2 홈은 용접 영역에 가까운 제2 에지의 일 측면에 있고 굴곡 축에 실질적으로 평행한 방향을 따라 연장된다.
적어도 일부 실시예들에서, 굴곡 영역 내의 유기 절연 층에는 제3 홈 및 제4 홈이 제공되고, 제3 홈 및 제4 홈은 굴곡 축에 수직인 방향을 따라 연장된다.
적어도 일부 실시예들에서, 제3 홈 및 제4 홈 각각은 제1 단부 및 제2 단부를 포함하고, 제3 홈 및 제4 홈은 굴곡 영역을 가로질러 연장되고, 제3 홈의 제1 단부 및 제4 홈의 제1 단부는 제1 홈의 2개의 대향 단부들과 각각 연결되고, 제3 홈의 제2 단부 및 제4 홈의 제2 단부는 제2 홈의 2개의 대향 단부들과 각각 연결된다.
적어도 일부 실시예들에서, 플렉시블 디스플레이 패널은 플렉시블 기판 상의 신호 라인- 신호 라인은 디스플레이 영역으로부터 인출되고, 굴곡 축에 수직인 방향을 따라 제1 팬아웃 영역 및 굴곡 영역을 통해 용접 영역으로 적어도 부분적으로 연장됨 -을 더 포함하고, 플렉시블 기판 위의 제1 홈, 제2 홈, 제3 홈 및 제4 홈 각각의 정사 투영과 플렉시블 기판 위의 신호 라인의 정사 투영 사이에 중첩 영역이 형성되지 않고, 제1 홈 및 제2 홈 각각은 신호 라인과 교차하는 위치에서 분리되고, 제1 홈은 교차 위치에서 제1 간격을 가지고, 제2 홈은 교차 위치에서 제2 간격을 가지고, 신호 라인은 제1 간격 및 제2 간격을 통과하도록 연장한다.
적어도 일부 실시예들에서, 신호 라인은 복수의 신호 라인을 포함하고, 제3 홈 및 제4 홈 각각은 제2 팬아웃 영역에 가장 먼 복수의 신호 라인 중 하나와 플렉시블 기판의 에지 사이에 있다.
적어도 일부 실시예들에서, 플렉시블 디스플레이 패널은 디스플레이 영역에 있고, 디스플레이 영역 내의 터치의 발생을 검출하도록 구성된 터치 전극을 더 포함하고; 신호 라인은 디스플레이 영역 내의 터치 전극과 전기적으로 연결되도록 구성된 터치 신호 라인을 포함하고, 터치 신호 라인은 굴곡 영역 내의 제1 터치 부분 및 굴곡 영역 외부의 제2 터치 부분을 포함하고, 터치 신호 라인의 제1 터치 부분과 터치 신호 라인의 제2 터치 부분은 상이한 필름 층들 내에 있다.
적어도 일부 실시예들에서, 디스플레이 영역은 복수의 픽셀 영역을 포함하고, 복수의 픽셀 영역 각각에는 유기 발광 엘리먼트가 제공되고, 신호 라인은 유기 발광 엘리먼트와 전기적으로 연결되도록 구성된 공통 신호 라인을 더 포함하고, 공통 신호 라인은 굴곡 영역 내의 제1 공통 부분 및 굴곡 영역 외부의 제2 공통 부분을 포함하고, 공통 신호 라인의 제1 공통 부분 및 공통 신호 라인의 제2 공통 부분은 상이한 필름 층들 내에 있고; 및 플렉시블 기판 상의 공통 신호 라인의 제1 공통 부분의 정사 투영과 플렉시블 기판 상의 터치 신호 라인의 제1 터치 부분의 정사 투영 사이에 중첩 영역이 형성되지 않고, 플렉시블 기판 상의 공통 신호 라인의 제2 공통 부분의 정사 투영과 플렉시블 기판 상의 터치 신호 라인의 제2 터치 부분의 정사 투영 사이에 중첩 영역이 형성된다.
적어도 일부 실시예들에서, 복수의 픽셀 영역 각각에는 픽셀 회로가 추가로 제공되고, 신호 라인은 제2 팬아웃 영역에서 먼 공통 신호 라인의 일 측면 상의 구동 신호 라인- 구동 신호 라인은 픽셀 회로와 전기적으로 연결되도록 구성됨 -을 더 포함하고, 구동 신호 라인은 굴곡 영역 내의 제1 구동부 및 굴곡 영역 외부의 제2 구동부를 포함하고, 구동 신호 라인의 제1 구동부와 구동 신호 라인의 제2 구동부는 상이한 필름 층들에 있다.
적어도 일부 실시예들에서, 플렉시블 디스플레이는 플렉시블 기판 위의 제1 게이트 전극 층; 플렉시블 기판에서 먼 제1 게이트 전극 층의 일 측면 상의 제1 게이트 절연 층; 플렉시블 기판에서 먼 제1 게이트 절연 층의 일 측면 상의 제2 게이트 전극 층을 더 포함하고, 제1 홈은 플렉시블 기판에서 먼 제2 게이트 전극 층의 일 측면 상에 있다.
적어도 일부 실시예들에서, 유기 절연 층은 플렉시블 기판에서 먼 제2 게이트 전극 층의 일 측면의 제1 평탄화 층; 및 플렉시블 기판에서 먼 제1 평탄화 층의 일 측면 상의 제2 평탄화 층을 포함하고, 제1 홈은 제1 평탄화 층 및 제2 평탄화 층을 관통하고, 제1 홈은 측벽을 포함하고, 측벽은 제1 평탄화 층을 둘러싸는 제2 평탄화 층의 측벽이다.
적어도 일부 실시예들에서, 제1 홈은 듀얼-톤 마스크를 사용함으로써 제2 평탄화 층 상에 수행되는 패터닝 프로세스를 통해 형성되고, 측벽의 접선과 플렉시블 기판 사이의 끼인각은 대략 20도 내지 40도이다.
적어도 일부 실시예들에서, 측벽은 호 형상의 경사면을 갖고, 호 형상의 경사면은 제1 홈의 주변 에지에서 제2 평탄화 층의 상단 표면과 연결되고, 호 형상의 경사면은 그 연결 위치에서 상단 표면에 접한다(tangent).
적어도 일부 실시예들에서, 측벽은 제1 홈의 연장 방향에 수직인 평면에서 복수의 측면 부분을 포함하고, 복수의 측면 부분 각각은 호 형상의 경사면을 갖고, 복수의 호 형상의 경사면은 서로 연결되어 측벽을 형성한다.
적어도 일부 실시예들에서, 플렉시블 디스플레이 패널은 제2 게이트 전극 층 상의 제2 게이트 절연 층; 제2 게이트 절연 층과 제1 평탄화 층 사이의 제1 소스-드레인 전기 전도층; 제1 평탄화 층과 제2 평탄화 층 사이의 제2 소스-드레인 전기 전도층; 플렉시블 기판에서 먼 제2 평탄화 층의 일 측면 상의 제1 터치 전기 전도층; 플렉시블 기판에서 먼 제1 터치 전기 전도층의 일 측면 상의 제2 터치 전기 전도층; 및 제1 터치 전기 전도층과 제2 터치 전기 전도층 사이의 터치 절연 층을 포함하고, 터치 신호 라인의 제1 부분은 제2 소스-드레인 전기 전도층을 포함하고, 터치 신호 라인의 제2 부분은 제1 터치 전기 전도층 및 제2 터치 전기 전도층을 포함한다.
적어도 일부 실시예들에서, 터치 신호 라인의 제2 부분 내의 제2 터치 전기 전도층은 제2 평탄화 층 내의 개구를 통해 터치 신호 라인의 제1 부분 내의 제2 소스-드레인 전기 전도층과 겹쳐서 연결된다.
적어도 일부 실시예들에서, 공통 신호 라인의 제1 공통 부분은 제2 소스-드레인 전기 전도층을 포함하고, 공통 신호 라인의 제2 공통 부분은 제1 소스-드레인 전기 전도층을 포함한다.
적어도 일부 실시예에서, 구동 신호 라인의 제1 구동부는 제2 소스-드레인 전기 전도층을 포함하고, 구동 신호 라인의 제2 구동부는 제1 소스-드레인 전기 전도층을 포함한다.
적어도 일부 실시예들에서, 플렉시블 디스플레이 패널은 제2 평탄화 층과 제1 터치 전기 전도층 사이의 캡슐화 층; 및 복수의 픽셀 영역들을 형성하도록 구성되는 픽셀 형성 층- 픽셀 형성 층은 제2 평탄화 층과 캡슐화 층 사이에 있음 -을 더 포함하고; 배리어는, 주변 영역 내에 있고 디스플레이 영역을 둘러싸는 제1 배리어- 제1 배리어는 주변 전이 영역 내의 제1 배리어 부분 및 주변 전이 영역을 제외한 주변 영역의 다른 영역들 내의 제2 배리어 부분을 포함함 -; 및 주변 영역 내에 있고 디스플레이 영역을 둘러싸는 제2 배리어- 제2 배리어는 디스플레이 영역에서 먼 제1 배리어의 일 측면 상에 있고, 제2 배리어는 주변 전이 영역 내의 제3 배리어 부분 및 주변 전이 영역을 제외한 주변 영역의 다른 영역들 내의 제4 배리어 부분을 포함함 -를 포함하고, 제1 배리어 부분은 제2 평탄화 층 및 픽셀 형성 층을 포함하고, 제3 배리어 부분은 제1 평탄화 층, 제1 평탄화 층을 둘러싸는 제2 평탄화 층, 및 제2 평탄화 층을 둘러싸는 픽셀 형성 층을 포함한다.
적어도 일부 실시예들에서, 제1 배리어 부분 내의 제2 평탄화 층 및 제3 배리어 부분 내의 제2 평탄화 층은 듀얼-톤 마스크를 사용하는 패터닝 프로세스를 통해 형성된다.
적어도 일부 실시예들에서, 플렉시블 디스플레이 패널은 픽셀 형성 층과 캡슐화 층 사이의 스페이서 층을 더 포함하고, 제2 배리어 부분은 제2 평탄화 층, 픽셀 형성 층, 및 스페이서 층을 포함하고, 제4 배리어 부분은 제1 평탄화 층, 제1 평탄화 층을 둘러싸는 제2 평탄화 층, 제2 평탄화 층을 둘러싸는 픽셀 형성 층 및 스페이서 층을 포함한다.
적어도 일부 실시예들에서, 주변 전이 영역은 제1 팬아웃 영역을 포함하고, 플렉시블 기판 상의 제1 홈의 정사 투영은 제1 팬아웃 영역과 부분적으로 중첩하고, 플렉시블 기판은 굴곡 영역과 용접 영역 사이에 있고 굴곡 영역에 맞닿는 제2 팬아웃 영역을 더 포함하고; 플렉시블 디스플레이 패널은 데이터 연결 라인- 데이터 연결 라인은 디스플레이 영역으로부터 연장하고 제1 팬아웃 영역, 굴곡 영역 및 제2 팬아웃 영역을 통과하여 용접 영역에 도달함 -을 더 포함하고, 제1 팬아웃 영역 및 제2 팬아웃 영역 각각 내의 데이터 연결 라인의 일부는 교대로 배열되는 제1 게이트 전극 층 및 제2 게이트 전극 층에 의해 형성된다.
적어도 일부 실시예들에서, 플렉시블 기판은 검출 영역, 제어 회로 영역, 제3 팬아웃 영역, 및 집적 회로 영역을 더 포함하고, 이들 모두는 제2 팬아웃 영역과 용접 영역 사이에 순차적으로 배열된다.
본 개시내용의 제2 양태에 따르면, 플렉시블 디스플레이 패널이 제공되고, 이는
플렉시블 기판을 포함하고, 플렉시블 기판은, 디스플레이 영역; 디스플레이 영역의 주변부를 둘러싸는 주변 영역; 디스플레이 영역에서 먼 주변 영역의 일 측면 상의 용접 영역; 주변 영역과 용접 영역 사이의 굴곡 영역; 및 굴곡 영역과 용접 영역 사이의 팬아웃 영역- 팬아웃 영역은 굴곡 영역에 맞닿음 -을 포함하고;
플렉시블 기판은
플렉시블 기판 위의 유기 절연 층을 더 포함하고,
굴곡 영역과 용접 영역 사이의 유기 절연 층에는 홈이 제공되고, 플렉시블 기판 상의 홈의 정사 투영은 팬아웃 영역과 부분적으로 중첩한다.
본 개시내용의 제3 양태에 따르면, 플렉시블 디스플레이 패널이 제공되고, 이는
플렉시블 기판을 포함하고, 플렉시블 기판은, 디스플레이 영역; 디스플레이 영역의 주변부를 둘러싸는 주변 영역; 디스플레이 영역에서 먼 주변 영역의 일 측면 상의 용접 영역; 및 주변 영역과 용접 영역 사이의 굴곡 영역- 굴곡 영역은 굴곡 축을 따라 굴곡되도록 구성됨 -을 포함하고;
플렉시블 기판은
플렉시블 기판 위의 유기 절연 층을 더 포함하고,
굴곡 영역 내의 유기 절연 층에는 적어도 하나의 홈이 제공되고, 적어도 하나의 홈은 굴곡 축에 수직인 방향을 따라 연장된다.
본 개시내용의 제4 양태에 따르면, 전술한 플렉시블 디스플레이 패널을 포함하는 플렉시블 디스플레이 장치가 제공된다.
본 개시내용의 제5 양태에 따르면, 플렉시블 디스플레이 패널을 제조하기 위한 방법이 제공되며, 이 방법은
플렉시블 기판을 제공하는 단계를 포함하고, 플렉시블 기판은 디스플레이 영역; 디스플레이 영역의 주변부를 둘러싸는 주변 영역; 디스플레이 영역에서 먼 주변 영역의 일 측면 상의 용접 영역; 및 주변 영역과 용접 영역 사이의 굴곡 영역- 굴곡 영역은 굴곡 축을 따라 굴곡되도록 구성되고, 굴곡 영역은 제1 에지를 포함하고, 주변 영역은 굴곡 영역과 용접 영역 사이의 주변 전이 영역을 포함함 -을 포함하고;
이 방법은
플렉시블 기판상에 배리어를 형성하는 단계- 배리어는 주변 영역 내에 있고 또한 디스플레이 영역의 주변부를 둘러쌈 -;
플렉시블 기판 위에 유기 절연 층을 형성하는 단계; 및
주변 전이 영역 내의 유기 절연 층에 제1 홈을 형성하는 단계- 제1 홈은 디스플레이 영역에서 먼 배리어의 일 측면 상에 있고 굴곡 축에 평행한 방향을 따라 연장되고, 제1 홈은 디스플레이 영역에 대해 가까운 제1 에지의 일 측면 상에 있음 -를 더 포함하고,
제1 홈은 듀얼-톤 마스크(dual-tone mask)를 이용하여 유기 절연 층 상에 수행되는 패터닝 프로세스를 통해 형성된다.
적어도 일부 실시예들에서, 플렉시블 기판 위에 유기 절연 층을 형성하는 단계는 플렉시블 기판 상에 제1 평탄화 박막을 형성하는 단계; 제1 평탄화 박막을 패터닝하여 제1 평탄화 층을 형성하는 단계; 플렉시블 기판에서 먼 제1 평탄화 층의 일 측면 상에 제2 평탄화 박막을 형성하는 단계- 제2 평탄화 박막은 제1 평탄화 층 상위에 배치됨 -; 및 듀얼-톤 마스크를 사용하여 제2 평탄화 박막을 패터닝하여 제1 홈을 갖는 제2 평탄화 층을 형성하는 단계- 제1 홈은 듀얼-톤 마스크를 사용하여 주변 영역 내의 제2 평탄화 박막 상에 수행되는 패터닝 프로세스를 통해 형성되고, 제1 홈은 제1 평탄화 층 및 제2 평탄화 층을 관통함 -를 포함한다.
본 개시내용의 실시예들의 기술적 해결책을 명확하게 예시하기 위해, 실시예들의 도면들이 이하에서 간단히 설명될 것이며, 설명되는 도면들은 본 개시내용의 일부 실시예들과 관련될 뿐이며, 따라서 본 개시내용을 제한하지 않는다는 것이 명백하다.
도 1은 본 개시내용의 실시예에 따른 플렉시블 디스플레이 패널의 평면 개략도이다.
도 2는 본 개시내용의 실시예에 따른 플렉시블 디스플레이 패널의 픽셀 회로의 등가 회로도이다.
도 3은 도 1의 플렉시블 디스플레이 패널의 다른 평면 개략도이다.
도 4는 본 개시내용의 실시예에 따른 굴곡 상태에서의 플렉시블 디스플레이 패널의 부분 구조 개략도이다.
도 5는 본 개시내용의 실시예에 따른 플렉시블 디스플레이 패널 내의 복수의 홈의 평면 개략도이다.
도 6은 본 개시내용의 실시예에 따른 플렉시블 디스플레이 패널 내의 제1 홈 및 제2 홈의 평면 개략도이다.
도 7은 도 3의 라인 I-I를 따른 단면 개략도이다.
도 8은 도 3의 플렉시블 디스플레이 패널의 영역(Q1)의 확대된 평면 개략도이다.
도 9는 도 8의 라인 A-A를 따른 단면 개략도이다.
도 10은 도 8의 라인 B-B를 따른 단면 개략도이다.
도 11은 본 개시내용의 실시예에 따른 제1 터치 전기 전도층 및 제2 터치 전기 전도층의 단면 개략도이다.
도 12는 본 개시내용의 실시예에 따른 공통 신호 라인의 평면 개략도이다.
도 13은 도 12의 라인 C-C를 따른 단면도이다.
도 14는 도 3의 플렉시블 디스플레이 패널의 영역(Q2)의 확대된 평면 개략도이다.
도 15는 도 10의 영역 E의 확대된 평면 개략도이다.
도 16은 본 개시내용의 일 실시예에 따른 제1 홈의 측벽의 다른 변형예의 개략도이다.
도 17은 본 개시내용의 일 실시예에 따른 제1 홈의 측벽의 또 다른 변형예의 개략도이다.
도 18은 도 3의 II-II 선을 따르는 단면 개략도이다.
도 19a 내지 도 19d는 본 개시내용의 일 실시예에 따른 제1 홈을 형성하는 각 단계의 개략도이다.
본 개시내용의 실시예들의 목적들, 기술적 세부사항들 및 장점들을 명확하게 하기 위하여, 그 실시예들의 기술적 해법들은 본 개시내용의 실시예들에 관련된 도면들에 관련하여 명확히 그리고 완전히 이해 가능한 방식으로 설명될 것이다. 명백히, 설명된 실시예들은 본 개시내용의 실시예들의 전부가 아닌 일부일 뿐이다. 본 명세서의 설명된 실시예에 기초하여, 본 기술 분야의 통상의 기술자는 어떠한 창의적 작업 없이도 본 개시내용의 범위 내에 있는 다른 실시예(들)를 획득할 수 있다.
달리 정의되지 않는 한, 본 명세서에서 사용되는 모든 기술 및 과학 용어는 본 개시내용이 속하는 기술 분야의 통상의 기술자에 의해 통상적으로 이해되는 것과 동일한 의미를 갖는다. 본 개시내용의 설명 및 청구항들에서 사용되는 "제1(first)", "제2(second)" 등이라는 용어들은 임의의 시퀀스, 양 또는 중요성을 표시하려고 의도되는 것이 아니라, 다양한 컴포넌트들을 구별하려고 의도되는 것이다. 용어 "포함하다(comprises, includes)", "포함하는(comprising, including)" 등은 이들 용어 앞에 기재된 엘리먼트 또는 대상이 이들 용어 이후에 나열된 엘리먼트 또는 대상 및 그 등가물을 포함하지만, 다른 엘리먼트 또는 대상을 배제하는 것은 아님을 명시하려는 의도이다. 어구들 "연결", "연결된" 등은 물리적 연결 또는 기계적 연결을 정의하는 것을 의도하지 않으며, 전기적 연결을 직접적으로 또는 간접적으로 포함할 수 있다. "상에(on)", "아래에(under)", "우측(right)", "좌측(left)" 등은 상대적인 위치 관계를 표시하기 위해서만 이용되고, 설명되는 물체의 위치가 변경될 때, 상대적인 위치 관계는 그에 따라 변경될 수 있다.
다음의 설명에서, 엘리먼트 또는 층이 다른 엘리먼트 또는 층 "상에" 있거나 다른 엘리먼트 또는 층에 "연결"된다고 언급되는 경우에, 엘리먼트 또는 층은 다른 엘리먼트 또는 층 상에 직접 있거나 다른 엘리먼트 또는 층에 직접 연결될 수 있거나, 또는 중간 엘리먼트 또는 중간 층이 있을 수 있다. 그러나, 엘리먼트 또는 층이 다른 엘리먼트 또는 층 "상에(on)" "직접" 있거나 또는 다른 엘리먼트 또는 층에 "직접 연결(be directly connected to)"된다고 언급되는 경우, 중간 엘리먼트 또는 중간 층이 존재하지 않는다. 용어 "및/또는"은 하나 이상의 관련된 나열된 항목들의 무작위 및 모든 조합들을 포함한다.
"제1", "제2" 등과 같은 용어들은 본 명세서에서 다양한 엘리먼트들, 컴포넌트들, 영역들, 층들, 및/또는 부분들을 설명하기 위해 사용될 수 있지만, 이러한 엘리먼트들, 컴포넌트들, 영역들, 층들, 및/또는 부분들은 이러한 용어들에 의해 제한되지 않아야 한다. 이러한 용어들은 하나의 엘리먼트, 컴포넌트, 영역, 층 및/또는 부분을 다른 엘리먼트, 컴포넌트, 영역, 층 및/또는 부분과 구별하기 위해 사용된다. 따라서, 본 개시내용의 지침으로부터 벗어나지 않고, 아래에 논의되는 제1 엘리먼트, 제1 컴포넌트, 제1 영역, 제1 층 및/또는 제1 부분은 제2 엘리먼트, 제2 컴포넌트, 제2 영역, 제2 층 및/또는 제2 부분으로 언급될 수 있다.
설명 목적을 위해, "밑에(under)", "아래에(below)", "하부(lower)", "위에(above)", "상부(upper)" 등과 같은 공간적 상대 용어들이 도면들에 예시된 바와 같은 하나의 엘리먼트 또는 특징과 다른(다른) 엘리먼트 또는 특징 사이의 관계를 설명하기 위해 본 명세서에서 사용될 수 있다. 도면들에 설명된 방향들 외에, 공간적 상대 용어들은 사용, 동작 및/또는 제조될 때 디바이스의 상이한 방향들을 포함하도록 의도된다. 예를 들어, 도면들 내의 디바이스가 반전되면, 이때, 다른 엘리먼트들 또는 특징들의 "아래에" 또는 "밑에" 있는 것으로 설명되는 엘리먼트는 다른 엘리먼트들 또는 특징들의 "위에" 있는 것으로 위치될 것이다. 따라서, 예시적인 용어 "아래"는 위 및 아래의 2개의 방향을 포함할 수 있다.
현재, AMOLED 플렉시블 디스플레이 장치의 후면 평면(back plane)(BP)은 다수의 필름 층들, 작은 두께 등으로 인해 크랙들을 생성하기 쉽고; 특히 굴곡 영역에서, 금속 라우팅의 균열을 야기하기가 더 쉽다.
본 개시내용의 실시예는 플렉시블 기판을 포함하는 플렉시블 디스플레이 패널을 제공하고, 플렉시블 기판은 디스플레이 영역; 디스플레이 영역의 주변부를 둘러싸는 주변 영역; 디스플레이 영역에서 먼 주변 영역의 일 측면 상의 용접 영역; 및 주변 영역과 용접 영역 사이의 굴곡 영역- 굴곡 영역은 굴곡 축을 따라 굴곡되도록 구성되고, 굴곡 영역은 제1 에지를 포함함 -을 포함한다. 플렉시블 디스플레이 패널은 플렉시블 기판상의 배리어- 배리어는 주변 영역 내에 있고 또한 디스플레이 영역의 주변부를 둘러쌈 -; 및 플렉시블 기판 위의 유기 절연 층을 더 포함한다. 주변 영역은 굴곡 영역과 디스플레이 영역 사이의 주변 전이 영역을 포함하고, 주변 전이 영역 내의 유기 절연 층에는 제1 홈이 제공되고, 제1 홈은 디스플레이 영역에서 먼 배리어의 일 측면 상에 있고 굴곡 축에 실질적으로 평행한 방향을 따라 연장되고, 제1 홈은 디스플레이 영역에 가까운 제1 에지의 일 측면에 있다.
플렉시블 디스플레이 패널에서, 제1 홈은 유기 절연 층 내에 그리고 주변 전이 영역 내에 배치되고, 제1 홈은 디스플레이 영역에서 먼 배리어의 일 측면 상에 있고 굴곡 축에 실질적으로 평행한 방향을 따라 연장되고, 특히, 제1 홈은 디스플레이 영역에 가까운 굴곡 영역의 제1 에지의 일 측면 상에 있다. 따라서, 굴곡 응력을 해제하고 굴곡 영역에서 발생하는 균열을 방지하는 것이 더 용이하다.
도 1은 본 개시내용의 실시예에 따른 플렉시블 디스플레이 패널의 평면 개략도이다. 도 2는 본 개시내용의 실시예에 따른 플렉시블 디스플레이 패널의 픽셀 회로의 등가 회로도이다. 도 3은 도 1의 플렉시블 디스플레이 패널의 다른 평면 개략도이다.
도 1에 예시된 바와 같이, 본 개시내용의 실시예에 의해 제공되는 플렉시블 디스플레이 패널(100)은 플렉시블 기판(SUB)을 포함하고, 플렉시블 기판(SUB)은 디스플레이 영역(DA) 및 주변 영역(PA)을 포함한다. 예를 들어, 플렉시블 기판(SUB)에는 x-방향을 따라 연장되는 복수의 게이트 라인(GL) 및 y-방향을 따라 연장되는 복수의 데이터 라인(DL)이 제공된다. 복수의 게이트 라인(GL)은 주변 영역(PA) 내의 구동 회로(DC)에 전기적으로 연결된다. 복수의 게이트 라인(GL) 및 복수의 데이터 라인(DL)은 교차하여 복수의 픽셀 영역을 형성한다. 픽셀 P는 픽셀 영역들 각각에 배열되고, 각각의 픽셀 P에는 유기 발광 엘리먼트, 예를 들어 유기 발광 다이오드 OLED가 제공된다. 유기 발광 다이오드에 의해 방출된 광은 이미지를 디스플레이하는데 이용될 수 있기 때문에, 복수의 픽셀(P)이 위치되는 영역은 디스플레이 영역(DA)으로서 정의된다. 주변 영역(PA)은 디스플레이 영역(DA) 외부에 배열된다. 예를 들어, 주변 영역 PA는 디스플레이 영역(DA)의 주변을 둘러싸고, 주변 영역 PA는 이미지를 디스플레이할 수 없고 비-디스플레이 영역이다.
도 2에 예시된 바와 같이, 픽셀들(P) 각각은 픽셀(P)의 게이트 라인(GL) 및 데이터 라인(DL)에 연결된 픽셀 회로(PC) 및 픽셀 회로(PC)에 연결된 유기 발광 다이오드(OLED)를 포함한다. 픽셀 회로(PC)는 구동 박막 트랜지스터(TFT)(Td), 스위칭 TFT(Ts) 및 저장 커패시터(Cst)를 포함한다. 스위칭 TFT(Ts)는 게이트 라인(DL) 및 데이터 라인(DL)에 연결되고, 게이트 라인(GL)에 의해 수신된 스캐닝 신호에 따라 데이터 라인(DL)에 의해 수신된 데이터 신호를 구동 TFT(Td)에 전송하도록 구성된다. 저장 커패시터(Cst)는 스위칭 TFT(Ts) 및 구동 전압 라인(PL)에 연결되고, 스위칭 TFT(Ts)로부터 수신된 전압과 구동 전압 라인(PL)에 공급되는 구동 전압(ELVDD) 사이의 전압차를 저장하도록 구성된다. 구동 TFT(Td)는 구동 전압 라인(PL) 및 저장 커패시터(Cst)에 연결되고, 저장 커패시터(Cst)에 저장된 전압 값에 따라 구동 전압 라인(PL)으로부터 유기 발광 다이오드(OLED)로 흐르는 구동 전류를 제어하도록 구성된다. 유기 발광 다이오드(OLED)는 구동 전류를 사용함으로써 예상된 밝기를 갖는 광을 방출한다. 유기 발광 다이오드(OLED)는 예를 들어 적색광, 녹색광, 청색광 또는 백색광을 방출할 수 있다. 도 2는 픽셀(P)이 2개의 TFT들 및 하나의 저장 커패시터(Cst)를 포함하는 경우를 예시하며, 본 개시내용의 예시적인 실시예들은 트랜지스터들 및 저장소들의 상이한 모드들을 채택할 수 있다. 다른 실시예들에서, 픽셀(P)의 픽셀 회로(PC)는 3개 이상의 TFT를 포함할 수 있거나, 또는 2개 이상의 저장 커패시터를 포함한다.
도 1에 예시된 바와 같이, 플렉시블 기판(SUB)은 용접 영역(WA)을 더 포함하고, 용접 영역(WA)은 디스플레이 영역(DA)에서 먼 주변 영역(PA)의 일 측면 상에 위치된다. 예를 들어, 도 3에 예시된 바와 같이, 용접 영역(WA)은 디스플레이 영역(DA)의 측면들 중 하나 상에 위치된다. 용접 영역(WA)은 복수의 접점 패드(또는 패드)(4)를 포함하고, 각각의 접점 패드(4)는 디스플레이 영역(DA) 또는 주변 영역(PA) 밖으로 연장되는 신호 라인과 전기적으로 연결되도록 구성된다. 접점 패드(4)는 용접 영역(WA)의 표면 상에 노출될 수 있으며, 즉, 플렉시블 인쇄 회로 기판(FPCB)에 전기적으로 연결되는 것을 용이하게 하기 위해, 어떠한 층에 의해서도 덮여지지 않을 수 있다. 플렉시블 인쇄 회로 기판 FPCB는 외부 제어기와 전기적으로 연결되고, 외부 제어기로부터 신호 또는 전력을 전송하도록 구성된다. 예를 들어, 접점 패드(41)는 공통 신호 라인(6)과 전기적으로 연결되고, 접점 패드(42)는 터치 신호 라인(5)과 전기적으로 연결되고, 접점 패드(43)는 구동 신호 라인(7)과 전기적으로 연결되고, 접점 패드(44)는 데이터 연결 라인(DCL)과 전기적으로 연결된다(데이터 연결 라인(DCL)은 디스플레이 영역(DA)에서 데이터 라인(DL)과 전기적으로 연결된다). 접점 패드(4)는 각각의 신호 라인과 전기적으로 연결되고, 따라서, 신호 라인과 플렉시블 인쇄 회로 기판(FPCB) 사이의 상호 통신이 구현될 수 있다. 접점 패드들(4)의 수 및 배열 모드는 본 명세서에서 구체적으로 제한되지 않고, 실제 요구에 따라 배열될 수 있다.
도 1에 예시된 바와 같이, 플렉시블 기판(SUB)은 굴곡 영역(BA)을 더 포함하고, 이는 주변 영역(PA)과 용접 영역(WA) 사이에 위치된다. 굴곡 영역(BA)은 주변 영역(PA)에 인접하고, 굴곡 영역(BA)은 굴곡 축(BX)을 따라 굴곡되도록 구성된다. 설명을 용이하게 하기 위해, 도 1 및 도 3에 예시된 바와 같이, 본 개시내용은 굴곡 영역(BA)과 용접 영역(WA) 사이의 영역을 용접 전이 영역(WTA)으로서 정의하고, 굴곡 영역(BA)과 디스플레이 영역(DA) 사이의 주변 영역(PA)의 부분을 주변 전이 영역(PTA)으로서 정의한다. 또한, 주변 전이 영역(PTA)은 굴곡 영역(BA)의 일 측면에 가까운 제1 층 변경 영역(RA1)을 포함할 수 있고, 제1 층 변경 영역(RA1)은 신호 라인의 층을 주변 전이 영역(PTA)으로부터 굴곡 영역(BA)으로 변경하도록 구성된다. 또한, 용접 전이 영역(WTA)은 굴곡 영역(BA)에 가까운 제2 층 변경 영역(RA2)을 포함할 수 있고, 제2 층 변경 영역(RA2)은 도 8에 예시된 바와 같이 신호 라인의 층을 굴곡 영역(BA)으로부터 용접 전이 영역(WTA)으로 변경하도록 구성된다. 플렉시블 기판(SUB)이 굴곡 축(BX)을 중심으로 굴곡되는 상황에서, 플렉시블 기판(SUB)의 굴곡 영역(BA)의 각각의 위치는 굴곡 상태에 있으며, 즉 각각의 위치의 곡률은 0과 동일하지 않다. 도 4는 본 개시내용의 실시예에 따른 굴곡 상태에서의 플렉시블 디스플레이 패널(100)의 부분 구조 개략도이다. 도 4에 예시된 바와 같이, 굴곡 영역(BA)은 굴곡 축(BX)을 따라 굴곡되고, 굴곡 영역(BA)의 각각의 위치는 굴곡 상태에 있지만, 즉 곡률은 0과 동일하지 않지만, 디스플레이 영역(DA), 주변 영역(PA), 용접 전이 영역(WTA), 용접 영역(WA) 등을 포함하는 플렉시블 기판(SUB)의 다른 영역들은 모두 굴곡 상태에 있지 않다. 굴곡 영역(BA)의 굴곡은 디스플레이 영역(DA)에서 먼 굴곡 영역(BA)의 일 측면 상의 용접 전이 영역(WTA) 및 용접 영역(WA) 양자 모두가 플렉시블 디스플레이 패널(100)의 후면(일반적으로, 플렉시블 디스플레이 패널의 디스플레이 측이 기본적으로 전면으로 간주되고, 디스플레이 측의 반대편의 일 측면은 후면 또는 후면으로 간주됨) 상에 위치될 수 있게 하여, 공간 이용률이 증가될 수 있도록 하며, 그리고 비-디스플레이 영역에 의해 점유되는 면적이 감소될 수 있도록 한다.
도 3 및 도 4에 예시된 바와 같이, 플렉시블 디스플레이 패널(100)은 배리어(2)를 더 포함하고, 이는 플렉시블 기판(SUB) 위에 배열된다. 배리어(2)는 주변 영역(PA) 내에 위치되고 디스플레이 영역(DA)의 주변부를 둘러싼다. 적어도 하나의 예에서, 배리어(2)는 댐 구조를 가지고, 댐 구조는 디스플레이 효과에 대한 영향을 회피하기 위하여, 외부 수증기 또는 산소가 디스플레이 영역(DA)으로 진입하는 것을 차단할 수 있다. 예를 들어, 하나 이상의 배리어(2)가 존재할 수 있다. 또한, 복수의 배리어(2)가 존재하는 상황에서, 차단 능력은 강화될 수 있다. 예를 들어, 도 3에 예시된 바와 같이, 배리어(2)는 제1 배리어(21) 및 제2 배리어(22)를 포함하고, 제2 배리어(22)는 디스플레이 영역(DA)에서 먼 제1 배리어(21)의 일 측면 상에 위치하고, 따라서, 외부 수증기 또는 산소가 디스플레이 영역(DA)에 진입하는 것이 추가로 방지되어, 디스플레이 영역(DA)에 대한 이중 보호를 제공할 수 있다. 적어도 하나의 예에서, 플렉시블 기판(SUB)에 대한 제1 배리어(21)의 높이는 플렉시블 기판(SUB)에 대한 제2 배리어(22)의 높이보다 작다. 따라서, 외부 수증기 및 산소가 디스플레이 영역(DA)에 진입하는 경로가 길어지고, 따라서, 외부 수증기 및 산소가 디스플레이 영역(DA)에 진입하는 어려움이 증가되며, 이에 의해, 배리어의 차단 능력을 더 향상시킨다.
도 4에 예시된 바와 같이, 플렉시블 디스플레이 패널(100)은 플렉시블 기판(SUB) 위에 배열된 유기 절연 층(OIL)을 더 포함한다. 개략적 예시의 목적을 위해, 도 4의 플렉시블 디스플레이 패널(100)은 플렉시블 기판(SUB) 및 그 위의 유기 절연 층(OIL)만을 예시하고, 플렉시블 기판(SUB) 위의 다른 층들은 생략된다. 적어도 일부 실시예들에서, 적어도 하나의 홈이 주변 전이 영역(PTA)의 유기 절연 층(OIL) 내에 배치되고, 따라서, 굴곡 영역(BA)의 균열의 위험이 감소될 수 있다. 예를 들어, 도 3에 예시된 바와 같이, 제1 홈(31)은 주변 전이 영역(PTA)의 유기 절연 층(OIL)에 배치된다. 제1 홈(31)의 연장 방향은 굴곡 축(BX)에 평행할 수 있거나, 또한, 굴곡 축(BX)에 평행하지 않을 수도 있다. 제1 홈(31)의 연장 방향이 굴곡 축(BX)에 평행한 상황에서, 제1 홈(31)의 각각의 위치는 굴곡 영역(BA)의 부분적인 균열을 방지하기 위해 굴곡 응력을 더 균일하게 분산시킬 수 있어서 바람직하다. 예를 들어, 도 3 및 도 4에 예시된 바와 같이, 제1 홈(31)은 디스플레이 영역(DA)에서 먼 배리어(2)의 일 측면 상에 위치되고, 실질적으로 굴곡 축(BX)에 평행한 방향을 따라 연장된다. 또한, 적어도 하나의 예에서, 제1 홈(31)의 연장 방향과 굴곡 축(BX)의 연장 방향 사이의 끼인각은 175도 내지 185도이다. 예를 들어, 주변 전이 영역(PTA)은 굴곡 영역에 가까운 일 측면에 위치된 제1 층 변경 영역을 포함하고, 제1 층 변경 영역은 도 8에 예시된 바와 같이 신호 라인의 층을 변경하도록 구성된다.
예를 들어, 도 3에 예시된 바와 같이, 굴곡 영역(BA)은 제1 에지(E1)를 포함하고, 제1 에지(E1)는 굴곡 축(BX)에 실질적으로 평행한 방향을 따라 연장된다. 제1 홈(31)은 디스플레이 영역(DA)에 가까운 제1 에지(E1)의 일 측면 상에 위치되고 굴곡 영역(BA)에 인접한다. 굴곡 영역(BA)이 굴곡 상태에 있는 상황에서, 응력 집중이 굴곡 영역(BA)의 표면 상에 형성될 수 있고, 제1 홈(31)은 굴곡 영역(BA)의 제1 에지(E1)에 인접하고, 따라서, 굴곡 영역(BA)의 균열의 위험을 빠르게 감소시키기 위해 굴곡 영역(BA)에 의해 발생되는 응력을 가능한 한 빨리 분산시키기가 더 용이하다. 본 개시내용의 실시예에서, 제1 홈(31)은 굴곡 영역(BA)에 위치되지 않고, 따라서, 제1 홈(31)이 형성되는 동안 굴곡 영역(BA) 내의 층 구조에 대한 영향이 회피될 수 있어, 제1 홈(31)의 제조를 용이하게 한다.
적어도 일부 실시예들에서, 주변 전이 영역(PTA)은 제1 팬아웃 영역(FA1)을 포함하고, 제1 홈(31)의 일 부분은 제1 팬아웃 영역(FA1)에 위치된다. 예를 들어, 도 1 및 도 3에 예시된 바와 같이, 제1 팬아웃 영역(FA1)은 디스플레이 영역(DA) 및 굴곡 영역(BA) 상에 각각 맞닿고, 본 개시내용에서 사용되는 용어 "맞닿는다"는 서로 인접하거나 직접 연결되는 것을 의미하며, 즉 제1 팬아웃 영역(FA1)은 디스플레이 영역(DA)에 인접하고 직접 연결되고, 제1 팬아웃 영역(FA1)은 추가로 굴곡 영역(BA)에 인접하고 직접 연결된다. 디스플레이 영역(DA)에서 인출된 복수의 신호 라인은 제1 팬아웃 영역(FA1)에 의해 집성된 후에 용접 영역(WA)을 향해 연장된다. 예를 들어, 도 3에 예시된 바와 같이, 플렉시블 기판(SUB) 상의 제1 홈(31)의 정사 투영은 제1 팬아웃 영역(FA1)과 부분적으로 중첩하며, 즉, 플렉시블 기판(SUB) 상의 제1 홈(31)의 적어도 하나의 부분의 정사 투영은 제1 팬아웃 영역(FA1) 내에 위치한다. 디스플레이 영역(DA)에서 인출된 신호 라인이 제1 홈(31)과 교차하고 제1 홈(31) 상에(즉, 플렉시블 기판(SUB)에서 먼 제1 홈(31)의 일 측면 상에) 위치하는 경우, 굴곡 영역(BA)의 굴곡으로 인해 신호 라인이 균열되는 것을 피할 수 있고, 이에 의해 신호 라인의 안전성을 향상시키고 신호의 안정성을 보장한다.
적어도 일부 실시예들에서, 적어도 하나의 홈이 굴곡 영역(BA)과 용접 영역(WA) 사이의 유기 절연 층(OIL) 내에 추가로 배치되고, 따라서, 굴곡 영역(BA)의 균열의 위험이 감소될 수 있다. 예를 들어, 도 3에 예시된 바와 같이, 용접 전이 영역(WTA)의 유기 절연 층(OIL)에 제2 홈(32)이 추가로 배치된다. 제2 홈(32)의 연장 방향은 굴곡 축(BX)에 평행할 수 있거나, 또한, 굴곡 축(BX)에 평행하지 않을 수 있다. 제2 홈(32)의 연장 방향이 굴곡 축(BX)에 평행한 상황에서, 제2 홈(32)의 각각의 위치는 부분적인 균열을 방지하기 위해 굴곡 응력을 더 균일하게 분산시킬 수 있고, 따라서, 제2 홈(32)의 연장 방향을 굴곡 축(BX)에 평행하게 설정하는 것이 바람직하다. 예를 들어, 도 3 및 도 4에 예시된 바와 같이, 제2 홈(32)은 굴곡 축(BX)에 실질적으로 평행한 방향을 따라 연장되고 굴곡 영역(BA) 옆에 있다. 또한, 적어도 하나의 예에서, 제2 홈(32)의 연장 방향과 굴곡 축(BX)의 연장 방향 사이의 끼인각은 175도 내지 185도이다.
예를 들어, 도 3에 예시된 바와 같이, 굴곡 영역(BA)은 제1 에지(E1) 반대편에 배치된 제2 에지(E2)를 더 포함하고, 제2 에지(E2) 및 제1 에지(E1)의 연장 방향들은 동일하고, 제2 에지(E2)는 또한 굴곡 축(BX)에 실질적으로 평행한 방향을 따라 연장된다. 예를 들어, 제2 홈(32)은 디스플레이 영역(DA)에서 먼 제2 에지(E2)의 일 측면 상에 위치되고, 굴곡 영역(BA)에 인접한다. 굴곡 영역(BA)이 굴곡 상태에 있는 상황에서, 응력 집중이 굴곡 영역(BA)의 표면 상에 형성될 수 있고, 제2 홈(32)은 굴곡 영역(BA)의 제2 에지(E2)에 인접하고, 따라서, 굴곡 영역(BA)의 균열의 위험을 빠르게 감소시키기 위해 굴곡 영역(BA)에 의해 발생되는 응력을 가능한 한 빨리 분산시키기가 더 용이하다. 본 개시내용의 실시예에서, 제2 홈(32)은 굴곡 영역(BA)에 위치되지 않고, 따라서, 제2 홈(32)이 형성되는 동안 굴곡 영역(BA) 내의 층 구조에 대한 영향이 회피될 수 있어, 제2 홈(32)의 제조를 용이하게 한다.
적어도 일부 실시예들에서, 용접 전이 영역(WTA)은 제2 팬아웃 영역(FA2)을 포함하고, 제2 홈(32)의 한 부분은 제2 팬아웃 영역(FA2)에 위치된다. 예를 들어, 도 1 및 도 3에 예시된 바와 같이, 플렉시블 기판(SUB)은 제2 팬아웃 영역(FA2)을 더 포함하고, 제2 팬아웃 영역(FA2)은 용접 전이 영역(WTA)에 위치되고 굴곡 영역(BA)에 맞닿고, 즉, 제2 팬아웃 영역(FA2)과 굴곡 영역(BA)은 서로 인접하고 직접 연결되고, 제2 팬아웃 영역(FA2)과 굴곡 영역(BA) 사이에 다른 영역이 없다. 예를 들어, 도 3에 예시된 바와 같이, 플렉시블 기판(SUB) 상의 제2 홈(32)의 정사 투영은 제2 팬아웃 영역(FA2)과 부분적으로 중첩하며, 즉 플렉시블 기판(SUB) 상의 제2 홈(32)의 적어도 하나의 부분의 정사 투영은 제2 팬아웃 영역(FA2) 내에 위치한다. 굴곡 영역(BA)에서 인출된 신호 라인이 제2 홈(32)과 교차하고 제2 홈(32) 상에(즉, 플렉시블 기판(SUB)에서 먼 제2 홈(32)의 일 측면 상에) 위치하는 경우, 굴곡 영역(BA)의 굴곡으로 인해 신호 라인이 균열되는 것을 피할 수 있고, 이에 의해 신호 라인의 안전성을 향상시키고 신호의 안정성을 보장한다. 본 개시내용의 실시예에서, 굴곡 축(BX)에 수직인 방향에서의 제1 홈(31) 및 제2 홈(32)의 폭들은 서로 동일하거나 서로 상이할 수 있다. 굴곡 축(BX)에 수직인 방향에서의 제1 홈(31)과 제2 홈(32)의 폭들이 서로 동일한 상황에서, 제조 프로세스의 복잡성이 감소될 수 있다.
적어도 일부 실시예들에서, 굴곡 영역(BA) 내의 유기 절연 층(OIL)에는 적어도 하나의 홈이 추가로 제공된다. 또한, 적어도 하나의 예에서, 굴곡 축(BX)에 실질적으로 수직인 방향을 따라 연장하는 적어도 하나의 홈이 굴곡 영역 BA 내의 유기 절연 층(OIL) 내에 배치된다. 굴곡 영역(BA)이 굴곡되는 상황에서, 각각의 방향에서의 장력(즉, 굴곡 응력)이 굴곡 영역(BA)의 표면 상에 발생될 수 있고, 따라서, 굴곡 축(BX)에 수직인 방향으로 배열된 홈들은 굴곡 영역(BA)의 길이 방향으로 굴곡 응력을 분산시키는 것을 용이하게 할 수 있다. 도 3에 예시된 바와 같이, 굴곡 영역(BA)의 유기 절연 층(OIL)에는 제3 홈(33)이 추가로 제공되고, 제3 홈(33)은 굴곡 축(BX)에 실질적으로 수직인 방향을 따라 연장된다. 예를 들어, 굴곡 영역(BA)은 제3 에지(E3)를 더 포함하고, 제3 홈(33)은 제3 에지(E3)에 인접한다. 또한, 적어도 하나의 예에서, 도 3에 예시된 바와 같이, 굴곡 영역(BA)에서의 유기 절연 층(OIL)에는 제4 홈(34)이 추가로 제공되고, 제4 홈(34)은 굴곡 축(BX)에 실질적으로 수직인 방향을 따라 연장된다. 굴곡 영역(BA)은 제4 에지(E3)를 더 포함하고, 제4 홈(34)은 제4 에지(E3)에 인접한다. 굴곡 축(BX)에 수직인 방향에서의 제3 홈(33) 및 제4 홈(34)의 폭들은 서로 동일하거나 서로 상이할 수 있다. 굴곡 축(BX)에 평행한 방향으로의 제3 홈(33)과 제4 홈(34)의 폭들이 서로 동일한 상황에서, 제조 프로세스의 복잡성이 감소될 수 있다.
본 개시내용의 실시예들에서, 제1 홈(31), 제2 홈(32), 제3 홈(33) 및 제4 홈(34) 중 임의의 2개의 인접한 홈들은 서로 연통하지 않을 수 있거나, 또는 서로 연통할 수 있다. 용어 "연통하다(communicate)"는 2개의 인접한 홈이 서로 직접 연결되고 서로를 통해 관통하는 것을 의미한다. 도 5는 본 개시내용의 실시예에 따른 플렉시블 디스플레이 패널 내의 복수의 홈의 평면 개략도이다. 도 5에 예시된 바와 같이, 제1 홈(31)은 제1 단부(310) 및 제2 단부(312)를 포함하고, 제2 홈(32)은 제1 단부(320) 및 제2 단부(322)를 포함하고, 제3 홈(33)은 제1 단부(330) 및 제2 단부(332)를 포함하고, 제4 홈(34)은 제1 단부(340) 및 제2 단부(342)를 포함한다. 예를 들어, 4개의 홈은 이들이 서로 이격된 상태에 있으며, 즉 임의의 2개의 인접한 홈은 서로 연통하지 않는다. 도 5의 4개의 홈은 이들이 서로 연통하는 상태에 있는 상황에서, 폐루프 홈 구조가 형성된다. 따라서, 굴곡 응력은 복수의 홈에서 전달되고 분산되어 굴곡 영역(BA)의 균열을 추가로 회피할 수 있다. 일 예에서, 도 3에 예시된 바와 같이, 제3 홈(33) 및 제4 홈(34)은 굴곡 축(BX)에 수직인 방향을 따라 굴곡 영역(BA)을 가로질러 연장되고, 제3 홈(33)의 제1 단부(330) 및 제4 홈(34)의 제1 단부(340)는 제1 홈(31)의 2개의 대향 단부들(310 및 312)과 각각 연결되고, 제3 홈(33)의 제2 단부(332) 및 제4 홈(34)의 제2 단부(334)는 각각 제2 홈(32)의 2개의 대향 단부들(320 및 324)과 연결된다. 4개의 홈이 서로 연통할 수 있게 함으로써, 집중된 응력이 홈들 사이에서 전달되어 굴곡 영역(BA)의 균열의 위험을 추가로 감소시킬 수 있다.
도 3에 예시된 바와 같이, 터치 신호 라인(5), 공통 신호 라인(6), 구동 신호 라인(7), 및 데이터 연결 라인(DCL)과 같은 복수의 신호 라인이 플렉시블 기판(SUB) 위에 배열된다. 이러한 신호 라인들은 디스플레이 영역(DA)에서 인출되고, 굴곡 축(BX)에 수직인 방향을 따라 제1 팬아웃 영역(FA1) 및 굴곡 영역(BA)을 통해 용접 영역(WA)까지 적어도 부분적으로 연장된다. 적어도 일부 실시예에서, 플렉시블 기판(SUB) 위의 제1 홈(31), 제2 홈(32), 제3 홈(33), 및 제4 홈(34) 각각의 정사 투영과 플렉시블 기판(SUB) 위의 신호 라인들 각각의 정사 투영 사이에 중첩 영역이 형성되지 않으며, 따라서, 기존 신호 라인의 배선 레이아웃에 대한 홈들의 영향을 피할 수 있다. 예를 들어, 본 개시내용의 실시예들에서, 도 6에 예시된 바와 같이, 제1 홈(31)은 터치 신호 라인(5), 공통 신호 라인(6), 또는 구동 신호 라인(7)과 교차하는 위치들에서 분리되고; 유사하게, 제2 홈(32)은 터치 신호 라인(5), 공통 신호 라인(6), 또는 구동 신호 라인(7)과 교차하는 위치들에서 분리된다.
적어도 일부 실시예들에서, 제1 홈(31) 및 제2 홈(32)은 이들이 신호 라인들과 교차하는 위치들에서 특정 간격들을 갖는다. 도 6은 본 개시내용의 실시예에 따른 플렉시블 디스플레이 패널 내의 제1 홈 및 제2 홈의 평면 개략도이다. 도 6에 예시된 바와 같이, 예를 들어, 제1 홈(31)은 터치 신호 라인(5)과 교차하는 위치에서 간격(314)을 갖고, 제1 홈(31)은 구동 신호 라인(7)과 교차하는 위치에서 간격(316)을 갖는다. 제2 홈(32)은 터치 신호 라인(5)과 교차하는 위치에서 간격(324)을 갖고, 제2 홈(32)은 구동 신호 라인(7)과 교차하는 위치에서 간격(326)을 갖는다. 따라서, 디스플레이 영역(DA)에서 인출된 터치 신호 라인(5)은 먼저 제1 홈(31)의 간격(314)을 통과하고, 다음에 제2 홈(32)의 간격(324)을 통과한다. 제1 홈(31) 및 제2 홈(32) 내에 각각 간격들(314 및 316)을 설계함으로써, 기존의 터치 신호 라인(5)의 배선 레이아웃에 대한 2개의 홈들의 영향이 회피될 수 있고, 특히, 터치 신호 라인(5)의 층-레벨 변경에 대한 2개의 홈들의 영향이 회피된다. 예를 들어, 복수의 터치 신호 라인들(5)이 제공되고, 복수의 간격이 복수의 터치 신호 라인(5)과 일대일 대응으로 제공된다. 다른 예의 경우, 도 6에 예시된 바와 같이, 하나의 간격(314)이 복수의 터치 신호 라인(5)을 수용하기 위해 제공된다. 제조 프로세스를 단순화하기 위해, 복수의 신호 라인을 수용할 수 있는 하나의 간격의 설정은 바람직한 실시예이다. 이 실시예에서, 신호 간섭을 피하기 위해, 구동 신호 라인(7)과 터치 신호 라인(5)은 서로 이격된다. 따라서, 구동 신호 라인(7)은 먼저 제1 홈(31)의 간격(316)을 통과하고 그 후 제2 홈(32)의 간격(326)을 통과한다. 제1 홈(31) 및 제2 홈(32) 내에 간격들(316 및 326)을 배치함으로써, 기존의 구동 신호 라인(7)의 배선 레이아웃에 대한 2개의 홈들의 영향이 회피될 수 있고, 특히, 구동 신호 라인(7)의 층-레벨 변경에 대한 영향이 회피된다.
공통 신호 라인(6)에 대해, 예를 들어, 제1 홈(31) 및 제2 홈(32) 각각은 공통 신호 라인(6)을 수용하기 위한 간격을 구비하고; 다른 예의 경우, 공통 신호 라인(6)은 터치 신호 라인(5)과 동일한 간격 내에 있다. 이 실시예에서, 레이아웃을 더 합리적으로 하고 공간 점유율을 더 높게 하기 위해, 공통 신호 라인(6)과 터치 신호 라인(5) 양자 모두는 간격들(314 및 316)로 배열되고; 도 6에 예시된 바와 같이, 공통 신호 라인(6)은 먼저 제1 홈(31)의 간격(314)을 통과하고 그 후 제2 홈(32)의 간격(324)을 통과한다. 제1 홈(31) 및 제2 홈(32)의 설계가 기존의 신호 라인의 배선 레이아웃에 영향을 미치지 않는 경우에, 또한 신호 라인을 위해 갭 또는 간격이 확보되지 않을 수 있다는 점이 이해되어야 한다. 예를 들어, 도 5에 예시된 바와 같이, 제1 홈(31) 및 제2 홈(32) 양자 모두에서 신호 라인을 위해 확보된 간격이 없고, 굴곡으로 인해 발생된 응력도 분산될 수 있다.
적어도 일부 실시예들에서, 예를 들어, 도 3에 예시된 바와 같이, 플렉시블 기판(SUB) 상의 터치 신호 라인(5), 공통 신호 라인(6), 및 구동 신호 라인(7)의 각각의 정사 투영과 플렉시블 기판(SUB) 상의 제3 홈(33)의 정사 투영 사이에 중첩 영역이 형성되지 않고; 플렉시블 기판(SUB) 상의 터치 신호 라인(5), 공통 신호 라인(6), 및 구동 신호 라인(7)의 각각의 정사 투영과 플렉시블 기판(SUB) 상의 제4 홈(34)의 정사 투영 사이에 어떤 중첩 영역도 형성되지 않는다. 또한, 제3 홈(33) 및 제4 홈(34) 각각은 제2 팬아웃 영역(FA2)에 가장 먼 복수의 신호 라인 중 하나와 플렉시블 기판(SUB)의 에지 사이에 위치한다. 예를 들어, 도 3에 예시된 바와 같이, 데이터 연결 라인(DCL)은 제2 팬아웃 영역(FA2)을 통과하지만, 터치 신호 라인(5), 공통 신호 라인(6) 및 구동 신호 라인(7)은 모두 제2 팬아웃 영역(FA2)을 통과하지 않고, 더욱이, 제2 팬아웃 영역(FA2)으로부터 가장 먼 신호 라인은 공통 신호 라인(6)이다. 제3 홈(33) 및 제4 홈(34) 각각은 플렉시블 기판(SUB)의 에지와 공통 신호 라인(6) 사이에 위치한다.
적어도 일부 실시예들에서, 플렉시블 디스플레이 패널(100)은 터치 감지 구조를 더 포함한다. 작동 원리에 따르면, 터치 감지 구조는 저항성 타입, 용량성 타입, 적외선 타입 등으로 분할될 수 있다. 이러한 터치 감지 구조들에서, 용량성 터치 감지 구조는 높은 감도, 긴 서비스 수명, 높은 광 투과율 등의 장점들을 갖는다. 일반적으로, 용량성 터치 감지 구조는 상호 용량성 터치 감지 구조일 수 있거나, 또는 자기 용량성 터치 감지 구조일 수 있다. 용량성 터치 감지 구조가 상호 용량성 터치 감지 구조인 상황에서, 용량성 터치 전극은 터치 구동 전극 및 터치 감지 전극을 포함한다. 용량성 터치 감지 구조가 자기 용량성 터치 감지 구조인 상황에서, 용량성 터치 전극은 자기 용량성 전극만을 포함한다. 본 개시내용의 실시예들은 상호 용량성 터치 감지 구조를 일 예로 들어 예시된다.
예를 들어, 도 3에 예시된 바와 같이, 플렉시블 디스플레이 패널(100)은 터치 전극(TE) 및 터치 신호 라인(5)을 포함하고, 터치 전극(TE)은 디스플레이 영역(DA)에 위치하고 디스플레이 영역(DA)에서의 터치의 발생을 검출하도록 구성된다. 예를 들어, 터치 전극(TE)은 제1 터치 전극(TE1) 및 제2 터치 전극(TE2)을 포함한다. 복수의 제1 터치 전극들 TE1은 x-방향을 따라 연장되는 제1 터치 전극 라인을 구성하고, 복수의 제2 터치 전극들 TE2는 y-방향을 따라 연장되는 제2 터치 전극 라인을 구성한다. 복수의 제1 터치 전극 라인과 복수의 제2 터치 전극 라인은 서로 교차하고, 따라서, 터치 커패시터들은 제1 터치 전극 라인들과 제2 터치 전극 라인들의 교차점들에 형성된다. 터치 위치는 터치 동작 동안 터치 정전용량의 변화를 검출함으로써 결정되고, 이러한 변화는 예를 들어 손가락의 접근에 의해 유발된다. 플렉시블 디스플레이 패널(100)은 복수의 터치 신호 라인들(5)을 더 포함하고, 터치 신호 라인들(5) 각각은 디스플레이 영역(DA) 내의 터치 전극(TE)과 전기적으로 연결되도록 구성된다. 예를 들어, 도 3에 예시된 것과 같이, 터치 신호 라인(5)은 제1 터치 신호 라인들(52) 및 제2 터치 신호 라인들(54)을 포함한다. 제1 터치 신호 라인들(52) 각각은 x-방향을 따라 연장하는 제1 터치 전극 라인과 전기적으로 연결되고, 제2 터치 신호 라인들(54) 각각은 y-방향을 따라 연장하는 제2 터치 전극 라인과 전기적으로 연결된다. 간단하게 예시하기 위해, 도 3은 3개의 제1 터치 신호 라인들(52) 및 3개의 제2 터치 신호 라인들(54)만을 예시한다. 예시적인 구현에서, 제1 터치 전극 라인들 각각은 제1 터치 신호 라인들(52) 중 하나와 전기적으로 연결되고, 제2 터치 전극 라인들 각각은 제2 터치 신호 라인들(54) 중 하나와 전기적으로 연결되어, 각각의 터치 전극(TE)에 의해 발생된 터치 신호가 터치 신호 라인(5)에 의해 용접 영역 WA에 송신되고 다음에 용접 영역 WA의 접점 패드(4)에 의해 외부 터치 칩과 전기적으로 연결된다.
도 7은 도 3의 라인 I-I를 따른 단면 개략도이다. 도 8은 도 3의 플렉시블 디스플레이 패널의 영역(Q1)의 확대된 평면 개략도이다. 도 9는 도 8의 라인 A-A를 따른 단면 개략도이다.
예를 들어, 플렉시블 기판(SUB)은 플렉시블 유기 재료로 제조될 수 있고, 유기 재료는, 예를 들어, 폴리이미드, 폴리카보네이트, 폴리아크릴레이트, 폴리에테르이미드, 폴리에테르 술폰, 폴리에틸렌 테레프탈레이트, 폴리에틸렌 나프탈레이트 등과 같은 수지 재료이다.
예를 들어, 제1 배리어 층(BRL1)이 플렉시블 기판(SUB) 위에 배열된다. 제1 배리어 층(BRL1)은 플렉시블 기판(SUB)의 일부의, 굴곡 영역(BA)에 위치하는, 상부 표면을 노출시킬 수 있다. 제1 배리어 층(BRL1)은 수분 및/또는 산소가 플렉시블 기판(SUB)에 침투하는 것을 차단하도록 구성되고; 제1 배리어 층(BRL1)은 무기 재료, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 및/또는 실리콘 산질화물(SiON)을 포함할 수 있고, 다수의 층 또는 단일 층으로서 형성될 수 있다. 더욱이, 플렉시블 기판(SUB)의 표면이 비교적 불균일한 상황에서, 제1 배리어 층(BRL1)은 플렉시블 기판(SUB)의 표면 평탄도를 증가시킬 수 있다.
예를 들어, 버퍼 층(BFL)이 제1 배리어 층(BRL1) 상에 배열된다. 버퍼 층(BFL)은 플렉시블 기판(SUB)으로부터 반도체 층으로의 금속 원자들 및/또는 불순물들의 확산을 방지하거나 감소시킬 수 있다. 본 개시내용의 실시예에서, 버퍼 층(BFL)은 기판의 일부의, 굴곡 영역(BA)에 위치한, 상부 표면을 노출시킨다. 예를 들어, 버퍼 층(BFL)은 무기 재료, 예컨대 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 및/또는 실리콘 산질화물(SiON)을 포함할 수 있고, 다수의 층 또는 단일 층으로서 형성될 수 있다.
예를 들어, 활성 층이 버퍼 층 BFL 상에 배열된다. 활성 층은 예를 들어, 무기 반도체 재료(예를 들어, 다결정 실리콘, 비정질 실리콘 등), 유기 반도체 재료, 또는 산화물 반도체 재료를 포함할 수 있다. 예를 들어, 활성 층은 반도체 층(118)을 포함한다. 반도체 층(118)은 게이트 전극(112)이 상위에 배치된 채널 영역, 소스 영역 및 드레인 영역을 포함할 수 있다. 소스 영역 및 드레인 영역은 각각 채널 영역의 양측에 배치된다. 소스 영역 및 드레인 영역 양자 모두는 채널 영역 내의 불순물들보다 더 높은 농도를 갖는 불순물들을 포함할 수 있다. 불순물은 N-형 불순물 또는 P-형 불순물을 포함할 수 있다.
예를 들어, 제1 게이트 절연 층(GI1)이 활성 층 상에 배열된다. 제1 게이트 절연 층(GI1)은 활성 층을 덮을 수 있다. 예를 들어, 제1 게이트 절연 층(GI1)은 활성 층의 두께를 충분히 덮는다. 본 개시내용의 실시예에서, 제1 게이트 절연 층은 플렉시블 기판(SUB)의 일부의, 굴곡 영역 BA에 위치한 상부 표면을 노출시킨다. 제1 게이트 절연 층은, 예를 들어, 실리콘 화합물 또는 금속 산화물을 포함할 수 있다. 예를 들어, 제1 게이트 절연 층(GI1)은 실리콘 산질화물(SiON), 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산탄화물(SiOxCy), 질소 동반 실리콘 탄화물(SiCxNy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등을 포함할 수 있다. 제1 게이트 절연 층(GI1)은 단일 층 또는 다수의 층들로서 형성될 수 있다.
예를 들어, 제1 게이트 전극 층(G1)은 제1 게이트 절연 층(GI1) 상에 배열된다. 예를 들어, 제1 게이트 전극 층(G1)은 디스플레이 영역(DA) 내의 게이트 전극, 디스플레이 영역(DA) 내의 제1 저장 커패시터 전극 플레이트(122), 및 제1 팬아웃 영역(FA1) 내의 복수의 제1 데이터 연결 라인(DCL1)을 포함한다. 게이트 전극 층은, 예를 들어, 금속, 금속 합금, 금속 질화물, 전기 전도성 금속 산화물, 투명한 전기 전도성 재료 등을 포함할 수 있다. 예를 들어, 게이트 전극 층은 금(Au), 금의 합금, 은(Ag), 은의 합금, 알루미늄(Al), 알루미늄의 합금, 알루미늄 질화물(AlNx), 텅스텐(W), 텅스텐 질화물(WNx), 구리(Cu), 구리의 합금, 니켈(Ni), 크롬(Cr), 크롬 질화물(CrNx), 몰리브덴(Mo), 몰리브덴의 합금, 티타늄(Ti), 티타늄 질화물(TiNx), 백금(Pt), 탄탈륨(Ta), 탄탈륨 질화물(TaNx), 네오디뮴(Nd), 스칸듐(Sc), 스트론튬 루테늄 산화물(SRO), 아연 산화물(ZnOx), 주석 산화물(SnOx), 인듐 산화물(InOx), 갈륨 산화물(GaOx), 인듐 주석 산화물(ITO), 인듐 아연 산화물 등을 포함할 수 있다. 게이트 전극들의 단일 층 또는 다수의 층이 있을 수 있다. 본 개시내용의 실시예에서, 제1 게이트 전극 층(G1)은 서로 절연된 복수의 패턴을 포함한다. 예를 들어, 게이트 전극, 제1 저장 커패시터 전극 플레이트(122), 및 복수의 제1 데이터 연결 라인(DCL1)은 제1 게이트 전극 층(G1)에서 상이한 패턴들이고, 이들은 서로 절연되고, 복수의 제1 데이터 연결 라인(DCL1)은 또한 서로 절연된다.
예를 들어, 제2 게이트 절연 층(GI2)은 제1 게이트 전극 층(G1) 상에 배열된다. 제2 게이트 절연 층(GI2)은 게이트 전극, 제1 저장 커패시터 전극 플레이트(122) 및 복수의 제1 데이터 연결 라인(DCL1)을 덮을 수 있다. 본 개시내용의 실시예에서, 제2 게이트 절연 층은 플렉시블 기판(SUB)의 일부의, 굴곡 영역 BA에 위치한 상부 표면을 노출시킨다. 제2 게이트 절연 층은, 예를 들어, 실리콘 화합물 또는 금속 산화물을 포함할 수 있다. 예를 들어, 제2 게이트 절연 층(GI2)은 실리콘 산질화물(SiON), 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘 산탄화물(SiOxCy), 질소 동반 실리콘 탄화물(SiCxNy), 알루미늄 산화물(AlOx), 알루미늄 질화물(AlNx), 탄탈륨 산화물(TaOx), 하프늄 산화물(HfOx), 지르코늄 산화물(ZrOx), 티타늄 산화물(TiOx) 등을 포함할 수 있다. 제2 게이트 절연 층(GI2)은 단일 층 또는 다수의 층들로서 형성될 수 있다.
예를 들어, 제2 게이트 전극 층(G2)은 제2 게이트 절연 층(GI2) 상에 배열된다. 제2 게이트 전극 층(G2)은, 예를 들어, 디스플레이 영역(DA) 내의 제2 커패시터 전극 및 주변 영역(PA) 내의 복수의 제2 데이터 연결 라인(DCL2)을 포함한다. 본 개시내용의 실시예에서, 제2 게이트 전극 층(G2)은 서로 절연된 복수의 패턴을 포함한다. 예를 들어, 제2 커패시터 전극 및 복수의 데이터 연결 라인(DCL2)은 제2 게이트 전극 층(G2)에서 상이한 패턴들이고, 이들은 서로 절연되고, 복수의 제2 데이터 연결 라인(DCL2)은 또한 서로 절연된다. 도 9로부터 알 수 있듯이, 제1 데이터 연결 라인(DCL1) 및 제2 데이터 연결 라인(DCL2)은 플렉시블 기판(SUB)이 위치하는 평면에 평행한 방향을 따라 주변 전이 영역(PTA) 내에 교대로 배열되어, 공간 이용률이 증가될 수 있고, 주변 영역(PA) 내의 필름 층들의 두께가 감소될 수 있다. 도 7에서, 저장 커패시터(120)는 제1 커패시터 전극 및 제2 커패시터 전극을 포함한다. 도 7의 저장 커패시터(120)는 도 2를 참조하여 전술한 저장 커패시터(Cst)일 수 있다. 다른 예에서, 도 7에 예시된 저장 커패시터의 변형예로서, 저장 커패시터의 제1 커패시터 전극은 게이트 전극과 동일한 층 내에 배열되고, 반면에, 저장 커패시터의 제2 커패시터 전극이 소스 전극(114) 및 드레인 전극(116)과 동일한 층에 배열되며(즉, 제1 소스-드레인 전기 전도층(SD1)에 위치됨), 이 경우, 층간 절연 층(ILD) 및 제2 게이트 절연 층(GI2)의 라미네이션이 제1 커패시터 전극과 제2 커패시터 전극 사이에 개재되고 저장 커패시터를 형성하기 위한 유전체 재료로서 사용된다.
예를 들어, 층간 절연 층(ILD)은 제2 게이트 전극 층(G2) 상에 배열된다. 층간 절연 층(ILD)은 제2 저장 커패시터 전극 플레이트(124) 및 복수의 제2 데이터 연결 라인 DCL2를 덮는다. 본 개시내용의 실시예에서, 층간 절연 층(ILD)은 플렉시블 기판(SUB)의 일부의, 굴곡 영역(BA)에 위치한, 상부 표면을 노출시킨다. 층간 절연 층(ILD)은 예를 들어, 실리콘 화합물, 금속 산화물 등을 포함할 수 있다.
예를 들어, 제1 소스-드레인 전기 전도층(SD1)은 층간 절연 층(ILD) 상에 배열된다. 제1 소스-드레인 전기 전도층(SD1)은, 예를 들어, 디스플레이 영역(PA)에 위치한 소스 전극(114) 및 드레인 전극(116)을 포함한다. 예를 들어, 소스 전극(114)은 소스 영역과 전기적으로 연결되고, 드레인 전극(116)은 드레인 영역과 전기적으로 연결된다. 본 개시내용의 실시예에서, 제1 소스-드레인 전기 전도층(SD1)은 주변 전이 영역(PTA) 및 용접 전이 영역(WTA) 내에 위치하는 제1 소스-드레인 전기 전도부를 더 포함하며, 따라서 제1 소스-드레인 전기 전도부는 제1 층 변경 영역(RA1), 굴곡 영역(BA) 및 제2 층 변경 영역(RA2)을 노출시킨다. 본 개시내용의 실시예에서, 제1 소스-드레인 전기 전도층(SD1)은 복수의 패턴을 포함하고; 소스 전극(114), 드레인 전극(116) 및 제1 소스-드레인 전기 전도성 패턴은 제1 소스-드레인 전기 전도층(SD1)에서 상이한 패턴들이고, 이들은 서로 절연될 수 있거나, 또는 서로 전기적으로 전도될 수 있다. 제1 소스-드레인 전기 전도층(SD1)은 금속, 합금, 금속 질화물, 전기 전도성 금속 산화물, 투명한 전기 전도성 재료 등을 포함할 수 있고; 예를 들어, 제1 소스-드레인 전기 전도층(SD1)은 단일 층 또는 Mo/Al/Mo 또는 Ti/Al/Ti와 같은 금속으로 이루어진 다수의 층을 가질 수 있다. 도 7에서, TFT(110)는 게이트 전극(112), 소스 전극(114), 드레인 전극(116) 및 반도체 층(118)을 포함한다. 도 7의 TFT(110)는, 도 2를 참조하여 전술한 바와 같이, 픽셀 회로(PC)에 포함된 TFT들 중 하나(예를 들어, 구동 TFT(Td))일 수 있다.
적어도 일부 실시예들에서, 유기 절연 층(OIL)은 적어도 하나의 평탄화 층을 포함한다. 예를 들어, 도 7 및 도 9에 예시된 바와 같이, 유기 절연 층(OIL)은 제1 평탄화 층(PLN1)을 포함하고, 제1 평탄화 층(PLN1)은 제1 소스-드레인 전기 전도층(SD1) 상에 배열된다. 예를 들어, 제1 평탄화 층(PLN1)은 디스플레이 영역(DA)에 위치된 제1 평탄화 패턴을 포함하고, 제1 평탄화 패턴은 디스플레이 영역(DA)에서 소스 전극(114) 및 게이트 전극(112)을 덮고; 제1 평탄화 패턴은 실질적으로 평탄한 상부 표면을 가질 수 있다. 본 개시내용의 실시예에서, 제1 평탄화 층(PLN1)은 주변 영역 PA에 위치한 제1 배리어 패턴(241)을 더 포함한다. 예를 들어, 제1 배리어 패턴(241)은 디스플레이 영역(DA)의 주변을 둘러싸고, 제2 배리어(22)의 일부로서 사용된다. 본 개시내용의 실시예에서, 제1 평탄화 패턴과 제1 배리어 패턴(241)은 제1 평탄화 층(PLN1)에서 상이한 패턴이다. 본 개시내용의 실시예들에서, 제1 평탄화 층(PLN1)은 굴곡 영역(BA) 내에 위치한 기판의 노출된 상부 표면을 덮으며, 따라서, 굴곡 영역(BA)의 탄성이 강화될 수 있고, 굴곡 영역(BA)이 균열되기 쉽지 않다. 제1 평탄화 층(PLN1)은 유기 절연 재료를 포함할 수 있고, 유기 절연 재료는 예를 들어, 폴리이미드, 에폭시 수지, 아크릴, 폴리에스테르, 포토레지스트, 폴리아크릴레이트, 폴리아미드, 실록산 등과 같은 수지 재료를 포함한다. 다른 예로서, 유기 절연 재료는 탄성 재료, 예를 들어, 에틸 카바메이트, 열가소성 폴리우레탄(TPU) 등을 포함한다.
예를 들어, 제2 소스-드레인 전기 전도층(SD2)은 제1 평탄화 층(PLN1) 상에 배열된다. 제2 소스-드레인 전기 전도층(SD2)은, 예를 들어, 디스플레이 영역(DA)에 위치한 전달 전극(140)을 포함한다. 도 7에 예시된 바와 같이, 전달 전극은 제1 평탄화 층(PLN1)에 형성된 접촉 홀을 통해 드레인 전극과 전기적으로 연결되는 한편, 전달 전극은 또한 제2 평탄화 층(PLN2)에 형성된 다른 접촉 홀을 통해 제1 전극(132)과 전기적으로 연결된다. 이 실시예에서, 전달 전극을 사용함으로써, 제1 평탄화 층(PLN1) 및 제2 평탄화 층(PLN2) 내에 큰 홀 직경을 갖는 접촉 홀을 형성할 필요가 제거될 수 있고, 따라서, 접촉 홀의 전기적 연결의 품질이 증가된다. 본 개시내용의 실시예들에서, 제2 소스-드레인 전기 전도층(SD2)은 제2 소스-드레인 전기 전도성 패턴을 더 포함하며, 이는 제1 층 변경 영역(RA1), 굴곡 영역(BA), 제2 층 변경 영역(RA2) 및 용접 전이 영역(WTA)에 위치되고; 제2 소스-드레인 전기 전도성 패턴은 각각 제1 층 변경 영역(RA1) 및 제2 층 변경 영역(RA2) 내의 2개의 개구에 위치함으로써, 이에 의해, 터치 신호 라인(5)의 층-레벨 변화를 용이하게 한다. 본 개시내용의 실시예들에서, 제2 소스-드레인 전기 전도층(SD2)은 복수의 패턴을 포함하고; 전달 전극 및 제2 소스-드레인 전기 전도성 패턴은 제2 소스-드레인 전기 전도층(SD2)에서 상이한 패턴들이고, 이들은 서로 절연될 수 있거나, 또는 서로 전기적으로 전도될 수 있다. 예를 들어, 제2 소스-드레인 전기 전도층(SD2)은 금속, 합금, 금속 질화물, 전기 전도성 금속 산화물, 투명 전기 전도성 재료 등을 포함할 수 있으며, 예를 들어, 제2 소스-드레인 전기 전도층(SD2)은 Mo/Al/Mo 또는 Ti/Al/Ti와 같은 단일 층 또는 금속으로 이루어진 다수의 층을 가질 수 있다. 제2 소스-드레인 전기 전도층(SD2)의 재료는 제1 소스-드레인 전기 전도층(SD1)의 재료와 동일하거나 상이할 수 있다.
적어도 일부 실시예들에서, 유기 절연 층(OIL)은 제2 평탄화 층(PLN2)을 더 포함한다. 예를 들어, 도 7 및 도 9에 예시된 바와 같이, 제2 평탄화 층(PLN2)은 제2 소스-드레인 전기 전도층(SD2) 상에 배열된다. 예를 들어, 제2 평탄화 층(PLN2)은 디스플레이 영역(DA)에 위치한 제2 평탄화 패턴을 포함하고, 제2 평탄화 패턴은 전달 전극을 덮고, 제2 평탄화 패턴은 실질적으로 평탄한 상부 표면을 가질 수 있다. 본 개시내용의 실시예들에서, 제2 평탄화 층(PLN2)은 주변 영역 PA에 위치한 2개의 제2 배리어 패턴(242)을 더 포함하고, 각각의 제2 배리어 패턴(242)은 디스플레이 영역(DA)의 주변을 둘러싼다. 예를 들어, 도 9에서, 좌측의 제2 배리어 패턴(242a)은 제1 소스-드레인 전극 층과 직접 접촉하고 제1 배리어(21)의 일부로서 기능하고; 우측 상의 제2 배리어 패턴(242b)은 제1 배리어 패턴(241)을 덮고 제2 배리어(22)의 일부로서 기능한다. 본 개시내용의 실시예들에서, 제2 평탄화 층(PLN2)은 제1 층 변경 영역 RA1 및 제2 층 변경 영역 RA2를 노출시킨다. 본 개시내용의 실시예에서, 제2 평탄화 패턴 및 제2 배리어(242)는 제2 평탄화 층(PLN2)에서 상이한 패턴이다. 제2 평탄화 층(PLN2)은 유기 절연 재료를 포함할 수 있고, 유기 절연 재료는 예를 들어, 폴리이미드, 에폭시 수지, 아크릴, 폴리에스테르, 포토레지스트, 폴리아크릴레이트, 폴리아미드, 실록산 등과 같은 수지 재료를 포함한다. 다른 예로서, 유기 절연 재료는 탄성 재료, 예를 들어, 에틸 카바메이트, 열가소성 폴리우레탄(TPU) 등을 포함한다. 제2 평탄화 층(PLN2)의 재료는 제1 평탄화 층(PLN1)의 재료와 동일하거나 상이할 수 있다.
예를 들어, 도 7에 예시된 바와 같이, 유기 발광 다이오드(130)는 제1 전극(132), 유기 기능 층(134) 및 제2 전극(136)을 포함한다. 도 7의 유기 발광 다이오드(130)는 도 2를 참조하여 전술한 유기 발광 다이오드(OLED)일 수 있다.
예를 들어, 제1 전극(132)은 제2 평탄화 층(PLN2) 상에 배열된다. 제1 전극(132)은 제2 평탄화 층(PLN2) 내의 접촉 홀을 통해 전달 전극과 전기적으로 연결되어, TFT(110)의 드레인 전극과 전기적으로 연결된다. 제1 전극(132)은 전기 전도성 재료를 포함할 수 있다. 전기 전도성 재료는, 예를 들어, 금속, 금속 합금, 금속 질화물, 전기 전도성 금속 산화물, 투명한 전기 전도성 재료 등을 포함할 수 있다. 제1 전극(132)은 다층 구조를 가질 수 있다.
예를 들어, 픽셀 형성 층(PDL)은 제2 평탄화 층(PLN2) 상에 배열된다. 예를 들어, 도 7에 예시된 바와 같이, 픽셀 형성 층(PDL)은 디스플레이 영역(DA)에 위치된 제1 픽셀 형성 패턴을 포함하고, 제1 픽셀 형성 패턴은 제1 전극(132)의 일부를 노출시킬 수 있다. 예를 들어, 유기 기능 층(134)은 제1 전극(132)의 부분 상에 배열되고, 이는 제1 픽셀 형성 패턴에 의해 노출된다. 본 개시내용의 실시예들에서, 픽셀 형성 층(PDL)은 주변 영역 PA에 배열되는 2개의 제2 픽셀 형성 패턴(243a 및 243b)을 더 포함하고, 2개의 제2 픽셀 형성 패턴 각각은 디스플레이 영역(DA)의 주변을 둘러싼다. 예를 들어, 도 9에서, 좌측의 제2 픽셀 형성 패턴(243a)은 좌측의 제2 배리어 패턴(242a)을 덮고 제1 배리어(21)의 일부의 역할을 하며, 우측의 제2 픽셀 형성 패턴(243b)은 우측의 제2 배리어 패턴(242b)을 덮고 제2 배리어(22)의 한 부분의 역할을 한다. 본 개시내용의 실시예들에서, 픽셀 형성 층(PDL)은 제1 층 변경 영역 RA1 및 제2 층 변경 영역 RA2를 노출시켜, 신호 라인의 층-레벨 변경을 용이하게 한다. 픽셀 형성 층(PDL)은 유기 재료 또는 무기 재료를 포함할 수 있다. 픽셀 형성 층(PDL)의 재료는 폴리이미드, 폴리프탈이미드, 폴리아미드, 아크릴 수지, 벤조시클로부텐 또는 페놀계 수지 등과 같은 유기 절연 재료들을 포함할 수 있거나, 실리콘 산화물, 실리콘 질화물 등과 같은 무기 절연 재료들을 포함할 수 있다. 픽셀 형성 층(PDL)은 다층 구조를 가질 수 있고, 예를 들어, 도 7에 예시된 바와 같이, 픽셀 형성 층(PDL)은 서로 적층된 제1 픽셀 형성 층(PDL1) 및 제2 픽셀 형성 층(PDL2)을 포함한다.
예를 들어, 유기 기능 층(134)은 발광층을 포함할 수 있다. 발광층은 소분자 유기 재료 또는 폴리머 분자 유기 재료를 포함할 수 있고, 형광 발광 재료 또는 인광 발광 재료일 수 있다. 발광층은 적색광, 녹색광, 청색광 또는 백색광을 방출한다. 또한, 필요에 따라, 유기 기능 층(134)은 정공 주입 층, 정공 수송 층, 전자 주입 층, 전자 수송 층 등을 더 포함할 수 있다.
제2 전극(136)은 전기 전도성 재료를 포함할 수 있고, 예를 들어, 전기 전도성 재료는 금속, 금속 합금, 금속 질화물, 전기 전도성 금속 산화물, 투명한 전기 전도성 재료 등을 포함할 수 있다. 본 개시내용의 실시예들에서, 유기 발광 다이오드(OLED)는 상단 방출 타입 또는 저부 방출 타입을 채택할 수 있다. 상단 방출 타입 OLED가 채택되는 상황에서, 제1 전극(132)은 광 반사 특성을 갖는 전기 전도성 재료를 포함하거나 광 반사 필름을 포함하고; 제2 전극(136)은 투명 또는 반투명 전기 전도성 재료를 포함한다. 저부 방출 타입 OLED가 채택되는 상황에서, 제2 전극(136)은 광 반사 특성을 갖는 전기 전도성 재료를 포함하거나 광 반사 필름을 포함하고, 제1 전극(132)은 투명 또는 반투명 전기 전도성 재료를 포함한다.
예를 들어, 캡슐화 층(EPL)은 픽셀 형성 층(PDL) 상에 배열된다. 도 7에 예시된 바와 같이, 캡슐화 층(EPL)은 유기 발광 다이오드를 밀봉하기 위해 디스플레이 영역(DA) 내의 유기 발광 다이오드를 덮고 디스플레이 영역(DA) 내의 제1 픽셀 형성 패턴을 덮으며, 따라서, 환경에 포함된 수분 및/또는 산소에 의해 야기되는 유기 발광 다이오드의 열화가 감소되거나 방지될 수 있다. 캡슐화 층 EPL은 단일 층 구조일 수 있거나, 또는 다층 구조일 수 있다. 다층 구조는 무기 층과 유기 층을 적층하여 구성된 구조를 포함한다. 예를 들어, 캡슐화 층(EPL)은 순차적으로 배열되는 제1 무기 캡슐화 층(EPL1), 유기 캡슐화 층(EPL2) 및 제2 무기 캡슐화 층(EPL3)을 포함할 수 있다. 또한, 캡슐화 층(EPL)은 주변 영역(PA)에서 제1 배리어(21) 및 제2 배리어(22)를 덮도록 주변 영역(PA)까지 연장된다. 본 개시내용의 실시예들에서, 캡슐화 층(EPL)은 제1 층 변경 영역(RA1), 굴곡 영역(BA), 제2 층 변경 영역(RA2), 용접 전이 영역(WTA) 및 용접 영역(WA)을 노출시킨다.
예를 들어, 캡슐화 층(EPL)의 재료는 실리콘 산질화물(SiON), 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 고분자 수지 등과 같은 절연 재료를 포함할 수 있다. 실리콘 산질화물(SiON), 실리콘 산화물(SiOx), 실리콘 질화물(SiNx) 등과 같은 무기 재료들은 높은 조밀도를 가지며, 물, 산소 등의 침입을 방지할 수 있다. 유기 캡슐화 층의 재료는 건조제를 함유하는 고분자 재료일 수 있다. 대안적으로, 유기 캡슐화 층의 재료는 수증기 등을 차단할 수 있는 고분자 재료, 예를 들어, 고분자 수지일 수 있어서, 평탄화 처리가 디스플레이 기판의 표면 상에서 수행되고, 제1 무기 캡슐화 층 및 제2 무기 캡슐화 층의 응력들이 완화될 수 있다. 고분자 수지는 물, 산소 등과 같은 침범 물질들을 흡수하기 위해 건조제 등과 같은 물 흡수 재료를 더 포함할 수 있다.
예를 들어, 제2 배리어 층(BRL2)은 캡슐화 층(EPL) 상에 배열된다. 제2 배리어 층(BRL2)은 디스플레이 영역(DA)에 위치되고 캡슐화 층(EPL)을 덮도록 주변 영역(PA)까지 연장된다. 본 개시내용의 실시예들에서, 제2 배리어 층(BRL2)은 제1 층 변경 영역(RA1), 굴곡 영역(BA), 및 제2 층 변경 영역(RA2)을 노출시킨다. 제2 배리어 층(BRL2)은 제1 배리어 층(BRL1)과 동일한 재료를 채택할 수 있으며, 이는 여기서 반복 설명하지 않는다. 본 개시내용의 실시예들에 따르면, 제1 게이트 절연 층(GI1), 제2 게이트 절연 층(GI2), 버퍼 층(BFL), 제2 배리어 층(BRL2), 및 제1 배리어 층(BRL1)은 플렉시블 기판(SUB) 위에 배열되지만, 그러나, 일부 예들에서, 플렉시블 기판(SUB) 위의 층들의 수는 실제 요구들에 따라 감소되거나 증가될 수 있고, 본 개시내용은 그것에 어떠한 특정한 제한도 부여하지 않는다는 것을 이해할 수 있다.
적어도 일부 실시예들에서, 제1 터치 전기 전도층(TL1)은 플렉시블 기판(SUB)에서 먼 제2 평탄화 층(PLN2)의 일 측면 상에 배열된다. 예를 들어, 도 7에 예시된 바와 같이, 제1 터치 전기 전도층 TL1은 제2 배리어 층 BRL2 상에 배열된다. 터치 절연 층 TIL은 제1 터치 전기 전도층 TL1과 제2 터치 전기 전도층 TL2 사이에 배열된다. 예를 들어, 본 개시내용의 실시예들에서, 디스플레이 영역(DA) 내의 각각의 터치 전극(TE)은 상부 층 및 하부 층을 포함한다. 하부 층은 제1 터치 전기 전도층 TL1이고, 상부 층은 제2 터치 전기 전도층 TL2이고, 이들은 터치 절연 층 TIL을 통해 서로 절연된다. 주변 영역 PA에서, 각각의 터치 신호 라인(5)은 또한 상부 층 및 하부 층을 포함하고, 하부 층은 제1 터치 전기 전도층 TL1이고, 상부 층은 제2 터치 전기 전도층 TL2이고, 이들은 터치 절연 층 TIL을 통해 서로 절연된다. 각각의 터치 신호 라인(5)의 터치 절연 층 TIL에는 접촉 홀들이 제공되며, 이를 통해 제1 터치 전기 전도층 TL1은 제2 터치 전기 전도층 TL2와 전기적으로 연결되고, 따라서, 2개의 터치 전기 전도층이 동일한 신호를 송신하는 데 사용될 수 있으며, 송신 저항이 감소될 수 있다. 또한, 적어도 하나의 예에서, 도 11에 예시된 바와 같이, 제1 터치 전기 전도층(TL1) 및 제2 터치 전기 전도층(TL2)은 디스플레이 영역(DA)의 제1 절연 층(101) 상에 배열되고, 제2 절연 층(102)은 제1 터치 전기 전도층 TL1과 제2 터치 전기 전도층 TL2 사이에 배열된다. 예를 들어, 제1 터치 전기 전도층 TL1은 브리지 전극(154)을 포함하고, 제2 터치 전기 전도층 TL2는 터치 전극(TX 전극)(158) 및 감지 전극(RX 전극)(152)을 포함한다. RX 전극(152)은 제2 절연 층(102)에 배치된 비아 홀(103)을 통해 브리지 전극(154)과 전기적으로 연결된다. 적어도 하나의 예에서, 신호를 송신하는 목적은 또한 터치 신호 라인(5)으로서 하나의 단일 터치 전기 전도층(제1 터치 전기 전도층 TL1 또는 제2 터치 전기 전도층 TL2)만을 이용함으로써 달성될 수 있다. 본 개시내용의 실시예들에서, 제1 터치 전기 전도층 TL1은 굴곡 영역 BA를 노출시키고, 제2 터치 전기 전도층 TL2는 제1 층 변경 영역 RA1, 굴곡 영역 BA 및 제2 층 변경 영역 RA2를 노출시킨다. 제1 터치 전기 전도층 TL1 및 제2 터치 전기 전도층 TL2 각각은 전기 전도성 재료를 포함할 수 있다. 전기 전도성 재료는, 예를 들어, 금속, 금속 합금, 금속 질화물, 전기 전도성 금속 산화물, 투명한 전기 전도성 재료 등을 포함할 수 있다.
적어도 일부 실시예들에서, 오버코트 층(OC)은 플렉시블 기판(SUB)에서 먼 제2 터치 전기 전도층(TL2)의 일 측면 상에 배열된다. 오버코트 층(OC)은 디스플레이 영역(DA)으로부터 주변 영역 PA까지 연장되고, 오버코트 층(OC)은 주변 전이 영역 PTA에서 터치 신호 라인(5)을 보호할 수 있다. 오버코트 층의 재료는 무기 절연 재료 또는 유기 절연 재료를 포함할 수 있다.
적어도 일부 실시예들에서, 디스플레이 영역(DA)으로부터 용접 영역(WA)으로 연장되는 신호 라인의 층-레벨은 주변 전이 영역(PTA)의 제1 층 변경 영역(RA1) 및 용접 전이 영역(WTA)의 제2 층 변경 영역(RA2) 양자 모두에서 변경되어, 굴곡 영역(BA) 내부의 신호 라인의 일부와 굴곡 영역(BA) 외부의 신호 라인의 일부는 상이한 배선 레이아웃을 갖지만, 동일한 신호 라인의 2개의 부분은 서로 전기적으로 연결된 채로 유지된다. 따라서, 공간 이용률이 증가될 수 있을 뿐만 아니라, 또한 비-디스플레이 영역(디스플레이 영역(DA)을 제외한 영역)에서의 필름 층들의 두께가 감소될 수 있다.
적어도 일부 실시예들에서, 터치 신호 라인(5)은 굴곡 영역(BA) 내부의 부분 및 굴곡 영역(BA) 외부의 다른 부분을 포함하고, 굴곡 영역(BA) 내부의 부분은 그 배선 레이아웃들에서 굴곡 영역(BA) 외부의 다른 부분과 상이하다. 예를 들어, 도 8 및 도 9에 예시된 바와 같이, 터치 신호 라인들(5) 각각은 굴곡 영역(BA)에 위치된 제1 터치 부분(502) 및 굴곡 영역(BA) 외부에 위치된 제2 터치 부분(504)을 포함하고, 터치 신호 라인(5)의 제1 터치 부분(502)과 터치 신호 라인(5)의 제2 터치 부분(504)은 상이한 필름 층들 내에 위치한다. 즉, 제1 터치 부분(502)과 제2 터치 부분(504)은 상이한 층 레벨들에 위치한다. 예를 들어, 도 9에 예시된 바와 같이, 제1 터치 부분(502)은 제1 평탄화 층(PLN1)과 제2 평탄화 층(PLN2) 사이에 위치하는 반면, 제2 터치 부분(504)은 제2 평탄화 층(PLN2) 상에 위치하며, 예를 들어, 제2 터치 부분(504)은 캡슐화 층 EPL 상에 위치한다. 또한, 본 개시내용의 실시예들에서, 제1 터치 부분(502) 및 제2 터치 부분(504)은 상이한 필름 층들을 포함한다. 예를 들어, 터치 신호 라인(5)의 제1 터치 부분(502)은 굴곡 영역(BA)에 제2 소스-드레인 전기 전도층(SD2)을 포함하고; 또한, 예를 들어, 제1 터치 부분(502)은 굴곡 영역(BA)에서 제2 소스-드레인 전기 전도층(SD2)으로 구성된다. 주변 전이 영역 PTA 및 용접 전이 영역 WTA에서, 제2 터치 부분(504)은 제1 터치 전기 전도층 TL1 및 제2 터치 전기 전도층 TL2를 포함하고; 또한, 예를 들어, 제2 터치 부분(504)은 서로 병렬로 연결된 제1 터치 전기 전도층 TL1과 제2 터치 전기 전도층 TL2로 형성된다. 따라서, 제1 터치 부분(502) 및 제2 터치 부분(504)은 상이한 필름 층들로 구성된다는 것을 알 수 있다. 예를 들어, 제1 층 변경 영역(RA1)에서, 터치 신호 라인(5)의 제2 터치 부분(504)의 제2 터치 전기 전도층(TL2)은 제2 평탄화 층(PLN2)의 개구(511)를 통해 터치 신호 라인(5)의 제1 터치 부분(502)의 제2 소스-드레인 전기 전도층(SD2)과 겹쳐 연결된다. 다른 예로서, 제2 층 변경 영역(RA2)에서, 터치 신호 라인(5)의 제2 터치 부분(504) 내의 제2 터치 전기 전도층(TL2)은 제2 평탄화 층(PLN2) 내의 개구(512)를 통해 터치 신호 라인(5)의 제1 터치 부분(502) 내의 제2 소스-드레인 전기 전도층(SD2)과 겹쳐 연결된다. 터치 신호 라인(5)의 층 변경 설계를 채택함으로써, 굴곡 영역 BA 내의 전기 전도성 필름 층의 두께가 감소될 수 있고, 신호 송신에 대한 굴곡의 영향이 회피될 수 있을 뿐만 아니라, 또한, 신호 라인의 안전성 및 공간 이용률이 증가될 수 있다.
예를 들어, 도 3에 예시된 바와 같이, 공통 신호 라인(6)은 주변 영역(PA)에 배열되고, 개루프 모드에서 디스플레이 영역(DA)을 부분적으로 둘러싼다. 공통 신호 라인(6)은, 도 2에 예시된 바와 같이, 공통 전압 ELVSS를 제공하도록 유기 발광 엘리먼트와 전기적으로 연결되도록 구성된다.
적어도 일부 실시예들에서, 주변 영역(PA)에서 용접 영역(WA)으로 인출된 공통 신호 라인(6)은 굴곡 영역(BA) 내부의 부분 및 굴곡 영역(BA) 외부의 다른 부분을 포함하고, 굴곡 영역(BA) 내부의 부분은 그 배선 레이아웃들에서 굴곡 영역(BA) 외부의 다른 부분과 상이하다. 도 12는 본 개시내용의 실시예에 따른 공통 신호 라인의 평면 개략도이다. 도 13은 도 12의 라인 C-C를 따른 단면도이다. 예를 들어, 도 12 및 도 13에 예시된 바와 같이, 각각의 공통 신호 라인(6)은 굴곡 영역(BA)에 위치된 제1 공통 부분(602) 및 굴곡 영역(BA) 외부에 위치된 제2 공통 부분(62)을 포함하고, 제1 공통 부분(602) 및 제2 공통 부분(62)은 상이한 필름 층들에 위치한다. 즉, 제1 공통 부분(602) 및 제2 공통 부분(62)은 상이한 층 레벨들 상에 위치된다. 예를 들어, 도 13에 예시된 바와 같이, 제1 공통 부분(602)은 제1 평탄화 층(PLN1) 상에 그리고 제1 평탄화 층(PLN1)과 제2 평탄화 층(PLN2) 사이에 위치하고, 제2 공통 부분(62)은 층간 절연 층(ILD) 상에 위치한다. 공통 신호 라인(6)의 층 변경 설계를 채택함으로써, 굴곡 영역 BA 내의 전기 전도성 필름 층의 두께가 감소될 수 있고, 신호 송신에 대한 굴곡의 영향이 회피될 수 있을 뿐만 아니라, 또한, 신호 라인의 안전성 및 공간 이용률이 증가될 수 있다. 또한, 적어도 하나의 예에서, 제2 공통 부분(62)은 주변 전이 영역(PTA)에 위치하는 제1 공통 하위 부분(604) 및 용접 전이 영역(WTA)에 위치하는 제2 공통 하위 부분(606)을 포함한다. 본 개시내용의 실시예들에서, 제1 공통 부분(602), 제1 공통 하위 부분(604) 및 제2 공통 하위 부분(606)은 상이한 필름 층들로 구성된다. 예를 들어, 제1 공통 부분(602)은 굴곡 영역(BA)에서 제2 소스-드레인 전기 전도층(SD2)으로 구성된다. 제2 공통 하위 부분(606)은 제1 공통 하위 부분(604)과 동일한 단일 층 구조를 가질 수 있으며, 즉, 제1 소스-드레인 전기 전도층(SD1)으로 구성되고; 대안적으로, 제2 공통 하위 부분(606)은 제1 공통 하위 부분(604)과 상이한 구조를 가질 수 있으며, 예를 들어, 제2 공통 하위 부분(606)은 이중 층 구조를 갖는다. 도 13에 예시된 바와 같이, 제2 공통 하위 부분(606)이 제1 소스-드레인 전기 전도층(SD1) 및 제2 소스-드레인 전기 전도층(SD2)으로 구성되는 상황에서, 신호 송신을 위한 저항이 감소될 수 있고, 따라서, 이는 바람직하다.
본 개시내용의 실시예들에서, 도 8에 예시된 바와 같이, 중첩 영역은 플렉시블 기판(SUB) 상의 공통 신호 라인(6)의 제2 공통 부분(62)의 정사 투영과 플렉시블 기판(SUB) 상의 터치 신호 라인(5)의 제2 터치 부분(504)의 정사 투영 사이에 형성되어, 상이한 신호 라인들 사이의 상호 간섭을 피할 뿐만 아니라, 또한 공간 이용률을 증가시킬 수 있다. 본 개시내용의 실시예들에서, 제1 공통 부분(602)은 제1 공통 브랜치(611) 및 제2 공통 브랜치(612)를 포함할 수 있고, 제1 공통 브랜치(611) 및 제2 공통 브랜치(612)는 생산을 용이하게 하기 위해 동일한 배선 레이아웃을 채택한다. 또한, 제1 공통 브랜치(611) 및 제2 공통 브랜치(612)를 배열함으로써, 제1 공통 부분(602) 및 제1 터치 부분(502) 양자 모두는 굴곡 영역(BA) 내의 동일한 층(즉, 제2 소스-드레인 전기 전도층)에 배열되고 서로 절연된다. 즉, 플렉시블 기판(SUB) 상의 공통 신호 라인(6)의 제1 공통 부분(602)의 정사 투영과 플렉시블 기판(SUB) 상의 터치 신호 라인(5)의 제1 터치 부분(502)의 정사 투영 사이에 중첩 영역이 형성되지 않고, 따라서, 굴곡 영역(BA) 내의 필름 층 두께가 최대로 감소되고, 굴곡 영역(BA)의 균열의 위험이 감소될 수 있다.
적어도 일부 실시예들에서, 주변 영역(PA)으로부터 용접 영역(WA)으로 인출된 구동 신호 라인(7)은 굴곡 영역(BA) 내부의 부분 및 굴곡 영역(BA) 외부의 다른 부분을 포함하고, 굴곡 영역(BA) 내부의 부분은 그 배선 레이아웃들이 굴곡 영역(BA) 외부의 다른 부분과 상이하다. 도 3에 예시된 바와 같이, 구동 신호 라인(7)은 제2 팬아웃 영역(FA2)에 가까운 공통 신호 라인(6)의 일 측면 상에 위치하고, 구동 신호 라인(7)은 픽셀 회로(PC)와 전기적으로 연결되도록 구성된다. 도 14는 도 3의 플렉시블 디스플레이 패널의 영역 Q2의 확대된 평면 개략도이다. 예를 들어, 도 14에 예시된 바와 같이, 구동 신호 라인(7)은 굴곡 영역(BA)에 위치된 제1 구동부(702) 및 굴곡 영역(BA) 외부에 위치된 제2 구동부(72)를 포함하고, 제1 구동부(702) 및 제2 구동부(72)는 상이한 필름 층들 상에 위치한다. 적어도 하나의 예에서, 구동 신호 라인(7)의 제2 구동부(72)는 주변 전이 영역(PTA)에 위치된 제1 구동 하위 부분(704) 및 용접 전이 영역(WTA)에 위치된 제2 구동 하위 부분(706)을 포함한다. 구동 신호 라인(7)의 층 변경 설계는 도 13에 예시된 공통 신호 라인(6)의 층 변경 설계와 동일하지만, 그러나, 구동 신호 라인(7)은 구동 신호 라인(7)의 제1 구동부(702)이 분기 구조를 갖지 않는다는 점에서 공통 신호 라인(6)과 상이하다. 따라서, 구동 신호 라인(7)의 제1 구동부(702)는 굴곡 영역(BA) 내의 제2 소스-드레인 전기 전도층(SD2)으로 구성되고, 구동 신호 라인(7)의 제1 구동 하위 부분(704)은 제1 소스-드레인 전기 전도층(SD1)으로 구성되고, 구동 신호 라인(7)의 제2 구동 하위 부분(706)은 제1 소스-드레인 전기 전도층(SD1) 및 제2 소스-드레인 전기 전도층(SD2)으로 구성된다.
적어도 일부 실시예들에서, 주변 영역(PA)으로부터 용접 영역(WA)으로 인출된 데이터 연결 라인(DCL)은 굴곡 영역(BA) 내부의 부분 및 굴곡 영역(BA) 외부의 다른 부분을 포함하고, 굴곡 영역(BA) 내부의 부분은 그 배선 레이아웃들에서 굴곡 영역(BA) 외부의 다른 부분과 상이하다. 데이터 연결 라인(DCL)은 디스플레이 영역(DA)으로부터 연장되고, 제1 팬아웃 영역(FA1), 굴곡 영역(BA) 및 제2 팬아웃 영역(FA2)을 통과하고, 마지막으로 용접 영역(WA)에 도달한다. 예를 들어, 제1 팬아웃 영역(FA1) 및 제2 팬아웃 영역(FA2) 각각에 위치하는 데이터 연결 라인(DCL)의 일부는 교대로 배열되는 제1 게이트 전극 층(G1) 및 제2 게이트 전극 층(G2)으로 구성된다. 굴곡 영역(BA)에 위치하는 데이터 연결 라인(DCL)의 일부는 제2 소스-드레인 전기 전도층으로 구성된다.
적어도 일부 실시예들에서, 제1 홈(31)은 유기 절연 층(OIL)을 통해 관통한다. 예를 들어, 유기 절연 층(OIL)은 제1 평탄화 층(PLN1)만을 포함하고, 제1 홈(31)은 제1 평탄화 층(PLN1)을 관통한다. 다른 예로서, 유기 절연 층(OIL)은 제1 평탄화 층(PLN1) 및 제2 평탄화 층(PLN2)을 포함하고, 제1 홈(31)은 제1 평탄화 층(PLN1) 및 제2 평탄화 층(PLN2) 모두를 관통한다. 도 10은 도 8의 라인 B-B를 따른 단면 개략도이다. 예를 들어, 도 10에 예시된 바와 같이, 제1 홈(31) 및 제2 홈(32) 각각은 제1 평탄화 층(PLN1) 및 제2 평탄화 층(PLN2) 양자 모두를 관통한다. 예를 들어, 제1 홈(31)은 측벽을 포함하고, 측벽은 제1 평탄화 층(PLN1)을 둘러싸는 제2 평탄화 층(PLN2)의 측면이다. 제1 홈(31)의 측벽에 대한 아래의 설명은 제2 평탄화 층(PLN2)의 측면에 대한 설명으로서 이해되고, 본 개시내용의 실시예들은 반복적인 실시예들이 아닐 것이고, 측벽은 플렉시블 기판(SUB)이 위치한 평면에 대해 경사진 평면 경사면일 수 있거나, 또는 측벽은 호 형상의 경사면일 수 있다. 도 15는 도 10의 영역 E의 확대된 평면 개략도이다. 도 15에 예시된 바와 같이, 측벽(302)은 호 형상의 경사면이다. 도 16은 본 개시내용의 일 실시예에 따른 제1 홈의 측벽의 다른 변형예의 개략도이다. 도 16에 예시된 바와 같이, 측벽(312)은 경사진 평면 경사면이다. 도 16에서, 측벽(312)과 플렉시블 기판(SUB)이 위치한 평면 사이의 끼인각(θ1)은 대략 20도 내지 40도이고, 따라서, 측벽은 상단 표면(314)으로부터 홈의 저부로 매끄럽게 전이할 수 있으며, 이는 굴곡 응력을 분산시키기 쉬울 수 있을 뿐만 아니라 홈에 의해 발생되는 단차도 감소시킬 수 있다. 그러나, 도 16에서 홈의 주변 에지에서 측벽(312)과 상단 표면(314)의 접합부에 돌출 에지(파선 박스)가 형성될 수 있으며, 이 경우, 굴곡 영역(BA)에서 발생되는 굴곡 응력은 잘 분산되지 않을 수 있다. 돌출 에지의 형성을 피하기 위해, 호 형상의 경사면을 갖는 제1 홈(31)의 측벽이 바람직하고; 또한, 적어도 하나의 예에서, 도 15에 예시된 바와 같이, 호 형상의 경사면은 제1 홈(31)의 주변 에지에서 제2 평탄화 층(PLN2)의 상단 표면(304)과 연결되고, 호 형상의 경사면은 접합부(F)에서 상단 표면(304)에 접한다. 따라서, 측벽(302)과 상단 표면(304) 사이의 접합부(F)에 돌출 에지가 형성될 수 없고, 즉, 응력 집중 지점이 형성될 수 없다. 굴곡 영역(BA)이 굴곡되는 상황에서, 굴곡 응력은 접합부(F)에 집중될 수 없으며, 따라서, 굴곡 영역(BA)에 의해 발생된 굴곡 응력이 더 잘 분산될 수 있다. 또한, 적어도 하나의 예에서, 측벽이 호 형상의 경사면인 상황에서, 측벽의 접선과 플렉시블 기판(SUB) 사이의 끼인각의 최대값(θ2)은 대략 20도 내지 40도이다. 따라서, 홈에 의해 발생되는 단차가 또한 감소될 수 있다.
적어도 일부 실시예들에서, 제1 홈(31)의 측벽은 계단 형상일 수 있다. 도 17은 본 개시내용의 일 실시예에 따른 제1 홈의 측벽의 또 다른 변형예의 개략도이다. 예를 들어, 도 17에 예시된 바와 같이, 제1 홈(31)의 연장 방향에 수직인 평면에서, 측벽(322)은 복수의 측면 부분(322a, 322b 및 322c)을 포함한다. 측면 부분들 각각은 호 형상의 경사면을 갖고, 복수의 호 형상의 경사면은 계단 형상 측벽을 형성하기 위해 측벽(322)을 형성하도록 서로 연결된다. 복수의 측면 부분들을 배열함으로써, 굴곡 응력은 복수의 측면 부분들 내로 분산될 수 있다. 도 17에서, 플렉시블 기판(SUB)에서 가장 먼 측면 부분(322a)의 호 형상의 경사면은 접합부에서 상단 표면(324)에 접하고, 따라서, 접합부에서의 돌출 에지의 형성이 회피될 수 있으며, 상단 표면은 측벽으로 매끄럽게 전이하고, 응력 집중 지점이 형성될 수 없다. 본 개시내용의 실시예들에서의 제2 홈(32), 제3 홈(33) 및 제4 홈(34)의 구조들은 제1 홈(31)과 동일할 수 있고, 이는 여기서 반복 설명하지 않는다는 것을 이해하여야 한다.
적어도 일부 실시예들에서, 도 3에 예시된 바와 같이, 배리어(2)는 제1 배리어(21) 및 제2 배리어(22)를 포함한다. 제1 배리어(21)는 주변 영역(PA) 내에 위치되고 디스플레이 영역(DA)을 둘러싼다. 제2 배리어(22)는 주변 영역(PA) 내에 위치되고 디스플레이 영역(DA)을 둘러싸고, 제2 배리어(22)는 디스플레이 영역(DA)에서 먼 제1 배리어(21)의 일 측면 상에 위치하고, 따라서, 외부 수증기 또는 산소가 디스플레이 영역(DA)에 진입하는 것이 추가로 방지될 수 있고, 이에 의해 디스플레이 영역(DA)에 대한 이중 보호를 제공할 수 있다.
적어도 하나의 예에서, 도 3에 예시된 바와 같이, 제1 배리어(21)는 주변 전이 영역(PTA) 내에 위치하는 제1 배리어 부분(210) 및 주변 전이 영역(PTA)을 제외한 주변 영역(PA)의 다른 영역들 내에 배열된 제2 배리어 부분(212)을 포함한다. 제2 배리어(22)는 주변 전이 영역(PTA) 내에 위치하는 제3 배리어 부분(220) 및 주변 전이 영역(PTA)을 제외한 주변 영역(PA)의 다른 영역들 내에 배열된 제4 배리어 부분(222)을 포함한다. 도 9에 예시된 바와 같이, 제1 배리어 부분(210)은 제2 평탄화 층(PLN2) 및 픽셀 형성 층(PDL)을 포함한다. 적어도 하나의 예에서, 제1 배리어 부분(210)은 제2 평탄화 층(PLN2) 및 픽셀 형성 층(PDL)으로 구성된다. 도 9에 예시된 바와 같이, 제3 배리어 부분(220)은 제1 평탄화 층(PLN1), 제1 평탄화 층(PLN1)을 둘러싸는 제2 평탄화 층(PLN2), 및 제2 평탄화 층(PLN2)을 둘러싸는 픽셀 형성 층(PDL)을 포함한다. 적어도 하나의 예에서, 제3 배리어 부분(220)은 제1 평탄화 층(PLN1), 제1 평탄화 층(PLN1)을 둘러싸는 제2 평탄화 층(PLN2), 및 제2 평탄화 층(PLN2)을 둘러싸는 픽셀 형성 층(PDL)으로 구성된다. 본 개시내용의 실시예에서, 제3 배리어 부분(220)과 비교하여, 제1 배리어 부분(210)은 제1 평탄화 층(PLN1)을 포함하지 않고, 따라서, 플렉시블 기판(SUB)에 대한 제1 배리어 부분(210)의 높이는 플렉시블 기판(SUB)에 대한 제3 배리어 부분(220)의 높이보다 작고, 따라서, 외부 수증기 및 산소가 디스플레이 영역(DA)에 진입하는 경로가 길어지고 디스플레이 영역(DA)에 진입하는 데 있어서의 어려움이 증가되며, 이에 의해, 배리어의 차단 능력을 더 증가시킨다.
적어도 일부 실시예에서, 제1 배리어 부분(210) 및/또는 제2 배리어 부분(212) 내의 제2 평탄화 층(PLN2)의 측면은 위에 언급된 제1 홈(31)의 측벽의 구조를 가질 수 있다. 또한, 적어도 하나의 예에서, 제1 배리어 부분(210) 및 제2 배리어 부분(212) 각각 내의 제2 평탄화 층(PLN2)의 측면은 위에 언급된 제1 홈(31)의 측벽의 구조를 가질 수 있다. 예를 들어, 제1 배리어 부분(210) 내의 제2 평탄화 층(PLN2)의 측면(410) 및 제2 배리어 부분(212) 내의 제2 평탄화 층(PLN2)의 측면(412)은 도 15에 예시된 바와 같이 호 형상의 경사면들이고; 대안적으로, 제1 배리어 부분(210) 내의 제2 평탄화 층(PLN2)의 측면(410) 및 제2 배리어 부분(212) 내의 제2 평탄화 층(PLN2)의 측면(412)은 플렉시블 기판(SUB)이 위치하는 평면에 대해 경사진 평면 경사면, 예를 들어, 도 16에 예시된 평면 경사면이다. 적어도 하나의 예에서, 제2 평탄화 층(PLN2)의 측면이 평면 경사면인 상황에서, 제2 평탄화 층(PLN2)의 측면과 플렉시블 기판(SUB)이 위치한 평면 사이의 끼인각은 대략 20도 내지 40도이고, 따라서, 측벽이 제2 평탄화 층(PLN2)의 상단 표면에서 제1 소스-드레인 전기 전도층(SD1)으로 매끄럽게 전이할 수 있으며, 이에 의해, 경사면과 제1 소스-드레인 전기 전도층(SD1) 사이의 경사각을 감소시킬 수 있다. 적어도 하나의 예에서, 제2 평탄화 층(PLN2)의 측면이 호 형상의 경사면인 상황에서, 제2 평탄화 층(PLN2)의 측벽의 접선과 플렉시블 기판(SUB) 사이의 끼인각의 최대값은 대략 20도 내지 40도이다. 이러한 방식으로, 측벽의 경사각이 또한 점진적으로 감소될 수 있다. 감소된 경사각은 신호 라인에 관련되고 배리어 상에 형성되는 필름 층의 단차 차이를 감소시켜, 제조 프로세스에서 잔여 신호 라인 재료들을 피할 수 있다. 예를 들어, 도 9에 예시된 바와 같이, 제1 터치 신호 라인(52)을 구성하는 제1 터치 전기 전도층 TL1 및 제2 터치 전기 전도층 TL2가 제1 배리어 부분(210) 및 제2 배리어 부분(212) 상에 형성되는 상황에서, 제2 평탄화 층(PLN2)의 측면은 경사각을 감소시키고 제1 터치 전기 전도층 TL1 및 제2 터치 전기 전도층 TL2의 단차를 감소시켜, 제1 터치 전기 전도층 TL1 및 제2 터치 전기 전도층 TL2가 제조되는 동안 기판 상의 잔여 터치 전도 재료를 피한다.
도 18은 도 3의 라인 II-II를 따른 단면도이다. 적어도 일부 실시예들에서, 도 18에 예시된 바와 같이, 플렉시블 기판(SUB)은 픽셀 형성 층(PDL)과 캡슐화 층(EPL) 사이에 위치한 스페이서 층(OSL)을 더 포함하며, 스페이서 층(OSL)은 디스플레이 영역(DA)의 유기 발광 엘리먼트를 보호하기 위해 외부 수증기 또는 산소가 디스플레이 영역(DA)에 진입하는 경로를 추가로 연장시킬 수 있다. 적어도 일부 실시예들에서, 스페이서 층(OSL)은 주변 전이 영역(PTA)을 제외한 주변 영역(PA)의 영역 내에 위치한다. 또한, 적어도 하나의 예에서, 스페이서 층(OSL)은 제2 배리어 부분(212) 및 제4 배리어 부분(222) 각각의 일부를 각각 구성하도록 주변 영역 PA 내의 2개의 제2 픽셀 형성 패턴 상위에 배치된다. 예를 들어, 도 18에 예시된 바와 같이, 제2 배리어 부분(212)은 제2 평탄화 층(PLN2), 픽셀 형성 층(PDL) 및 스페이서 층(OSL)을 포함하고, 제4 배리어 부분(222)은 제1 평탄화 층(PLN1), 제1 평탄화 층(PLN1)을 둘러싸는 제2 평탄화 층(PLN2), 제2 평탄화 층(PLN2)을 둘러싸는 픽셀 형성 층(PDL), 및 스페이서 층(OSL)을 포함한다. 스페이서 층(OSL)은 주변 전이 영역(PTA) 내에 배열되지 않으며, 따라서 비-디스플레이 영역 내의 필름 층 두께가 감소하고, 관련된 필름 층들에 대한 굴곡 응력의 영향이 감소된다. 본 개시내용의 실시예들에서, 스페이서 층(OSL)은 유기 재료를 포함하고; 예를 들어, 픽셀 형성 층(PDL)의 재료는 폴리이미드, 폴리프탈이미드, 폴리아미드, 아크릴 수지, 벤조시클로부텐 또는 페놀계 수지 등과 같은 유기 절연 재료들을 포함할 수 있다.
본 개시내용의 실시예들에서, 검출 영역(DTA), 제어 회로 영역(CCA), 제3 팬아웃 영역(FA3) 및 집적 회로 영역(IC)은 제2 팬아웃 영역(FA2)과 플렉시블 기판(SUB)의 용접 영역(WA) 사이에 배치된다. 적어도 하나의 예에서, 검출 영역(DTA)은 굴곡 영역(BA)의 이미지 또는 분리 등을 검출하기 위해 외부 검출 장치와 연결되도록 구성된다. 적어도 하나의 예에서, 제어 회로 영역(CCA)은 입력 회로와 출력 회로 사이를 스위칭하기 위한 셀렉터(MUM), 예를 들면, 단극 쌍투형 스위치를 포함한다.
본 개시내용의 실시예는 플렉시블 기판을 포함하는 플렉시블 디스플레이 패널을 추가로 제공하고, 플렉시블 기판은 디스플레이 영역; 디스플레이 영역의 주변부를 둘러싸는 주변 영역; 디스플레이 영역에서 먼 주변 영역의 일 측면 상의 용접 영역; 주변 영역과 용접 영역 사이의 굴곡 영역; 및 굴곡 영역과 용접 영역 사이의 팬아웃 영역- 팬아웃 영역은 굴곡 영역에 맞닿음 -을 포함한다. 플렉시블 디스플레이 패널은 플렉시블 기판 위의 유기 절연 층을 더 포함하고, 굴곡 영역과 용접 영역 사이의 유기 절연 층 내에 홈이 배치되고, 플렉시블 기판 상의 홈의 정사 투영은 팬아웃 영역과 부분적으로 중첩한다.
이 실시예에서의 홈의 구조 및 배열은 이전 실시예들에서의 제2 홈의 설명을 참조할 수 있으며; 팬아웃 영역의 배열은 이전 실시예에서의 제2 팬아웃 영역의 설명을 참조할 수 있고; 디스플레이 영역, 주변 영역, 용접 영역, 굴곡 영역, 배리어, 유기 절연 층 등을 포함하는 다른 용어들은 이전 실시예들에서의 동일한 용어들의 설명들을 참조하고, 여기서 반복 설명하지 않는다. 플렉시블 디스플레이 패널에서, 홈은 굴곡 영역과 용접 영역 사이의 유기 절연 층에 배치되고, 플렉시블 기판 상의 홈의 정사 투영은 팬아웃 영역과 부분적으로 중첩한다. 따라서, 굴곡 응력을 해제하고 굴곡 영역의 균열을 방지하는 것이 더 용이하다.
본 개시내용의 실시예는 플렉시블 디스플레이 패널을 추가로 제공하며, 이는 플렉시블 기판을 포함하고, 플렉시블 기판은 디스플레이 영역; 디스플레이 영역의 주변부를 둘러싸는 주변 영역; 디스플레이 영역에서 먼 주변 영역의 일 측면 상의 용접 영역; 주변 영역과 용접 영역 사이의 굴곡 영역- 굴곡 영역은 굴곡 축을 따라 굴곡되도록 구성됨 -을 포함한다. 플렉시블 디스플레이 패널은 플렉시블 기판 상의 유기 절연 층을 더 포함하고, 굴곡 축에 수직인 방향을 따라 연장되는 적어도 하나의 홈이 굴곡 영역 내의 유기 절연 층 내에 배치된다.
이 실시예에서의 적어도 하나의 홈의 구조 및 배열은 이전 실시예들에서의 제3 홈 및/또는 제4 홈의 설명을 참조할 수 있고; 디스플레이 영역, 주변 영역, 용접 영역, 굴곡 영역, 배리어, 유기 절연 층 등을 포함하는 다른 용어들은 이전 실시예들에서의 동일한 용어들의 설명들을 참조할 수 있고, 여기서 반복 설명하지 않는다. 플렉시블 디스플레이 패널에서, 굴곡 축에 수직인 방향을 따라 연장되는 적어도 하나의 홈이 굴곡 영역 내의 유기 절연 층에 배치된다. 따라서, 굴곡 응력을 해제하고 굴곡 영역의 균열을 방지하는 것이 더 용이하다.
본 개시내용의 실시예는 이전 실시예들 중 어느 하나에 따른 플렉시블 디스플레이 패널을 포함하는 플렉시블 디스플레이 장치를 추가로 제공한다.
본 개시내용의 실시예는 플렉시블 디스플레이 패널을 제조하기 위한 방법을 추가로 제공하며, 이 방법은 플렉시블 기판을 제공하는 단계를 포함하고, 플렉시블 기판은 디스플레이 영역; 디스플레이 영역의 주변부를 둘러싸는 주변 영역; 디스플레이 영역에서 먼 주변 영역의 일 측면 상의 용접 영역; 및 주변 영역과 용접 영역 사이의 굴곡 영역- 굴곡 영역은 굴곡 축을 따라 굴곡되도록 구성되고, 굴곡 영역은 제1 에지를 포함하고, 주변 영역은 굴곡 영역과 용접 영역 사이의 주변 전이 영역을 포함한다. 이 방법은 플렉시블 기판상에 배리어를 형성하는 단계- 배리어는 주변 영역 내에 있고 또한 디스플레이 영역의 주변부를 둘러쌈 -; 플렉시블 기판 위에 유기 절연 층을 형성하는 단계; 및 주변 전이 영역 내의 유기 절연 층에 제1 홈을 형성하는 단계- 제1 홈은 디스플레이 영역에서 먼 배리어의 일 측면 상에 위치하고 굴곡 축에 평행한 방향을 따라 연장되고, 제1 홈은 디스플레이 영역에 가까운 제1 에지의 일 측면에 있고, 제1 홈은 듀얼-톤 마스크(dual-tone mask)를 이용하여 유기 절연 층 상에 수행되는 패터닝 프로세스를 통해 형성됨 -를 더 포함한다.
플렉시블 디스플레이 패널의 제조 방법에서, 제1 홈은 주변 전이 영역 내의 유기 절연 층에 형성되고, 제1 홈은 디스플레이 영역에서 먼 배리어의 일 측면 상에 위치하고 굴곡 축에 실질적으로 평행한 방향을 따라 연장되고, 특히, 제1 홈은 디스플레이 영역에 가까운 굴곡 영역의 제1 에지의 일 측면 상에 위치한다. 따라서, 굴곡 응력을 해제하고 굴곡 영역의 균열을 방지하는 것이 더 용이하다.
적어도 일부 실시예들에서, 유기 절연 층은 제1 평탄화 층 및 제2 평탄화 층을 포함하고, 제1 홈은 제1 평탄화 층 및 제2 평탄화 층 양자 모두를 통해 관통하도록 형성된다.
유기 절연 층에 제1 홈을 형성하는 다양한 방법이 있을 수 있고; 방법들은 포토리소그래피 프로세스, 스퍼터링, 및 증발과 같은 물리적 방법들을 포함하고, 방법들은 또한 스핀-코팅과 같은 화학적 방법들을 포함한다. 이들 방법들 중에서, 포토리소그래피 프로세스를 통해 형성된 제1 홈의 측벽이 호 형상의 경사면 또는 실질적으로 호 형상의 경사면을 가질 수 있기 때문에, 포토리소그래피 프로세스가 바람직하며, 이는 굴곡 응력을 분산시키는데 더 유익하다.
도 19a 내지 도 19d는 본 개시내용의 일 실시예에 따른 제1 홈을 형성하는 각 단계의 개략도이다. 적어도 하나의 예에서, 주변 전이 영역 내의 유기 절연 층에 제1 홈을 형성하는 단계는 다음을 포함한다:
예를 들어, 도 19a에 예시된 바와 같이, 제1 평탄화 박막(160)은 제1 배리어 층(BRL1), 버퍼 층(BFL), 제1 게이트 절연 층(GI1), 제2 게이트 절연 층(GI2), 및 층간 절연 층(ILD)이 형성된 플렉시블 기판(SUB) 위에 형성된다.
예를 들어, 도 19b에 예시된 바와 같이, 제1 평탄화 박막(160)은 제1 평탄화 패턴(106)을 형성하도록 패터닝되고, 제1 평탄화 패턴(106)은 홈이 대응하여 형성될 영역에 제1개구(306)를 갖고; 다음에, 제2 평탄화 박막(170)이 플렉시블 기판(SUB)에서 먼 제1 평탄화 패턴(106)의 일 측면 상에 형성되고, 제2 평탄화 박막(170)은 제1 평탄화 패턴(106) 상위에 배치되고; 그 후, 포토레지스트(180)가 제2 평탄화 박막(170) 상에 퇴적된다.
포토레지스트(180)는 마스크(M)를 사용하여 노광된다. 예를 들어, 마스크(M)는 그레이 마스크 또는 하프톤 마스크이다. 도 19b에 예시된 바와 같이, 예를 들어, 마스크(M)는 광 차단 영역(M1), 광 부분 투과 영역(M2) 및 광 완전 투과 영역(M3)을 포함한다. 포토레지스트(180)는 예를 들어 포지티브 포토레지스트이다. 광 부분 투과 영역(M2)의 광 투과율은 광 완전 투과 영역(M3)의 광 투과율보다 작다. 따라서, 노광 프로세스에서, 광 완전 투과 영역(M3)에 대응하는 포토레지스트(180)의 일부가 완전히 노광되고, 광 부분 투과 영역(M2)에 대응하는 포토레지스트(180)의 일부가 부분적으로 노광되고, 그리고 광 차단 영역(M1)에 대응하는 포토레지스트(180) 내의 부분은 노광되지 않는다.
다음에, 도 19c에 예시된 바와 같이, 포토레지스트(180)를 현상하여 포토레지스트 패턴(180')을 획득한다. 포토레지스트 패턴(180')은 광 완전 투과 영역(M3)에 대응하는 포토레지스트 완전 제거 영역, 광 부분 투과 영역(M2)에 대응하는 포토레지스트 부분 유지 영역, 광 차단 영역(M1)에 대응하는 포토레지스트 완전 유지 영역을 포함한다.
그 후, 제2 평탄화 박막(170)은 포토레지스트 패턴(180')을 사용하여 에칭된다. 예를 들어, 포토레지스트 완전 제거 영역에 대응하는 제2 평탄화 박막(170)의 일부는 완전히 에칭 제거된다. 다음으로, 애싱 프로세스가 포토레지스트 패턴(180') 상에서 수행되고, 따라서, 포토레지스트 완전 유지 영역 내의 포토레지스트는 얇아지고 포토레지스트 부분 유지 영역 내의 포토레지스트는 완전히 제거된다. 그 후, 포토레지스트 부분 유지 영역에 대응하는 제2 평탄화 박막(170)의 일부가 에칭 제거된다. 마지막으로, 잔류 포토레지스트가 제거된다. 그 결과, 도 19d에 예시된 바와 같은 제2 평탄화 층이 획득된다. 도 19d로부터 알 수 있는 바와 같이, 제1 홈(3)은 제1 평탄화 패턴(106) 및 제2 평탄화 패턴(107)을 통해 관통하고, 제1 홈(3)의 측벽은 호 형상의 경사면을 가지므로, 측벽은 제2 평탄화 패턴의 상단 표면으로부터 제1 홈(3)의 저부로 매끄럽게 전이하여, 굴곡 응력을 분산시키기 쉬울 뿐만 아니라, 또한 홈에 의해 발생되는 단차도 감소시킬 수 있다.
패터닝 프로세스에서, 네거티브 포토레지스트가 또한 채택될 수 있고, 그렇다면, 채택된 마스크는 예를 들어 마스크(M)의 패턴에 상보적인 패턴을 갖는 마스크이다. 본 개시내용의 실시예의 제조 프로세스에서, 플렉시블 기판(SUB), 제1 배리어 층(BRL1), 버퍼 층(BFL), 제1 게이트 절연 층(GI1), 제2 게이트 절연 층(GI2), 층간 절연 층(ILD), 유기 절연 층(OIL), 제1 평탄화 층(PLN1), 제2 평탄화 층(PLN2)(평탄화 박막을 포함함) 등의 특정 재료들, 및 제1 홈, 제2 홈, 제3 홈 및 제4 홈의 배열은 이전 실시예들에서의 설명들을 참조할 수 있고, 여기서 반복 설명하지 않는다.
적어도 일부 실시예들에서, 유기 절연 층은 제1 평탄화 층만으로 구성되고, 이 경우, 제1 홈은 제1 평탄화 층만을 통해 관통하도록 형성된다. 이 경우, 제1 평탄화 층 내에 제1 홈을 형성하기 위한 특정 프로세스는 제2 평탄화 층 내에 제1 홈을 형성하기 위한 전술한 프로세스를 참조할 수 있고, 여기서 반복 설명하지 않는다.
적어도 일부 실시예들에서, 제조 방법은 용접 전이 영역의 유기 절연 층에 제2 홈을 형성하는 단계를 더 포함한다. 제2 홈은 또한 듀얼-톤 마스크를 이용하여 유기 절연 층 상에 수행되는 패터닝 프로세스를 통해 형성될 수 있다. 또한, 적어도 하나의 예에서, 제1 홈 및 제2 홈은 동일한 단일 듀얼-톤 마스크를 사용함으로써 동일한 단일 프로세스를 통해 형성되고, 따라서, 제조 단계들이 단순화될 수 있다. 제2 홈을 형성하는 프로세스는 이전 실시예에서 제1 홈을 형성하는 프로세스를 참조할 수 있고, 여기서 반복 설명하지 않는다는 것을 이해해야 한다.
적어도 일부 실시예들에서, 제조 방법은 굴곡 영역에 제3 홈 및 제4 홈을 형성하는 단계를 더 포함한다. 제3 홈 및 제4 홈을 형성하기 위한 프로세스는 이전 실시예에서 제1 홈을 형성하기 위한 프로세스를 참조할 수 있고, 여기서 반복 설명하지 않는다.
적어도 일부 실시예들에서, 제조 방법은 굴곡 영역에 제3 홈 및 제4 홈을 형성하는 단계를 더 포함한다. 제3 홈 및 제4 홈을 형성하기 위한 프로세스는 이전 실시예에서 제1 홈을 형성하기 위한 프로세스를 참조할 수 있고, 여기서 반복 설명하지 않는다.
적어도 일부 실시예들에서, 제1 홈을 형성하는 방법은 또한 이전 실시예들에서 언급된 바와 같이 제2 평탄화 층에 제2 배리어 패턴을 형성하기 위해 사용될 수 있어서, 제2 평탄화 층의 측면은 제1 홈의 측벽과 동일한 구조를 갖고, 여기서 반복 설명하지 않는다.
본 개시내용에서, 아래의 몇몇 사항들을 유의하여야 한다:
(1) 본 개시내용의 실시예들의 도면들은 본 개시내용의 실시예들이 관련되는 구조들에만 관련되고, 다른 구조들에 대해서는 일반적인 설계가 참조될 수 있다.
(2) 명료성을 위해, 본 개시내용의 실시예들을 설명하기 위한 도면들에서, 층 또는 영역의 두께는 확대되거나 축소되며, 즉, 이들 도면들은 실제 스케일에 따라 도시되지 않는다.
(3) 충돌이 없는 경우에, 본 개시내용의 실시예들 및 실시예들에서의 특징들은 서로 조합되어 새로운 실시예들을 획득할 수 있다.
전술한 바는 개시내용의 범위를 제한하는 것이 아니라, 오직 개시내용의 예시적인 실시예들에 관련되며, 본 개시내용의 범위들은 첨부된 청구항들에 의해 정의된다.

Claims (30)

  1. 플렉시블 디스플레이 패널로서,
    플렉시블 기판- 상기 플렉시블 기판은,
    디스플레이 영역;
    상기 디스플레이 영역의 주변부를 둘러싸는 주변 영역;
    상기 디스플레이 영역에서 먼 상기 주변 영역의 일 측면 상의 용접 영역; 및
    상기 주변 영역과 상기 용접 영역 사이의 굴곡 영역으로서, 굴곡 축을 따라 굴곡되도록 구성되고 제1 에지를 포함하는, 굴곡 영역을 포함함 -;
    상기 플렉시블 기판 상의 배리어- 상기 배리어는 상기 주변 영역 내에 있고 상기 디스플레이 영역의 주변부를 둘러쌈 -; 및
    상기 플렉시블 기판 위의 유기 절연 층을 포함하고,
    상기 주변 영역은 상기 굴곡 영역과 상기 디스플레이 영역 사이의 주변 전이 영역을 포함하고, 상기 주변 전이 영역 내의 상기 유기 절연 층에는 제1 홈이 제공되고, 상기 제1 홈은 상기 디스플레이 영역에서 먼 배리어의 일 측면 상에 있고 상기 굴곡 축에 실질적으로 평행한 방향을 따라 연장되고, 상기 제1 홈은 상기 디스플레이 영역에 가까운 상기 제1 에지의 일 측면에 있는, 플렉시블 디스플레이 패널.
  2. 제1항에 있어서, 상기 주변 전이 영역은 제1 팬아웃 영역을 포함하고, 상기 플렉시블 기판 상의 상기 제1 홈의 정사 투영은 상기 제1 팬아웃 영역과 부분적으로 중첩하는, 플렉시블 디스플레이 패널.
  3. 제2항에 있어서, 플렉시블 기판은,
    상기 굴곡 영역과 상기 용접 영역 사이의 제2 팬아웃 영역을 더 포함하고, 상기 제2 팬아웃 영역은 상기 굴곡 영역에 인접하고,
    상기 굴곡 영역과 상기 용접 영역 사이의 상기 유기 절연 층에는 제2 홈이 제공되고, 상기 플렉시블 기판 상의 상기 제2 홈의 정사 투영은 상기 제2 팬아웃 영역과 부분적으로 중첩하는, 플렉시블 디스플레이 패널.
  4. 제3항에 있어서, 상기 굴곡 영역은 제2 에지를 더 포함하고, 상기 제2 에지는 상기 제1 에지의 반대편에 배치되고, 상기 제2 에지와 상기 제1 에지의 연장 방향은 동일하고, 상기 제2 홈은 상기 용접 영역에 가까운 상기 제2 에지의 일 측면에 있고 상기 굴곡 축에 실질적으로 평행한 방향을 따라 연장되는, 플렉시블 디스플레이 패널.
  5. 제4항에 있어서, 상기 굴곡 영역 내의 상기 유기 절연 층에는 제3 홈 및 제4 홈이 제공되고, 상기 제3 홈 및 상기 제4 홈은 상기 굴곡 축에 수직인 방향을 따라 연장되는, 플렉시블 디스플레이 패널.
  6. 제5항에 있어서, 상기 제3 홈 및 상기 제4 홈 각각은 제1 단부 및 제2 단부를 포함하고, 상기 제3 홈 및 상기 제4 홈은 상기 굴곡 영역을 가로질러 연장되고, 상기 제3 홈의 상기 제1 단부 및 상기 제4 홈의 상기 제1 단부는 상기 제1 홈의 2개의 대향 단부들과 각각 연결되고, 상기 제3 홈의 상기 제2 단부 및 상기 제4 홈의 상기 제2 단부는 상기 제2 홈의 2개의 대향 단부들과 각각 연결되는, 플렉시블 디스플레이 패널.
  7. 제6항에 있어서,
    상기 플렉시블 기판 상의 신호 라인을 더 포함하고, 상기 신호 라인은 상기 디스플레이 영역으로부터 인출되고, 상기 굴곡 축에 수직인 방향을 따라 상기 제1 팬아웃 영역 및 상기 굴곡 영역을 통해 상기 용접 영역으로 적어도 부분적으로 연장되고,
    상기 플렉시블 기판 위의 상기 제1 홈, 상기 제2 홈, 상기 제3 홈 및 상기 제4 홈 각각의 정사 투영과 상기 플렉시블 기판 위의 상기 신호 라인의 정사 투영 사이에 중첩 영역이 형성되지 않고,
    상기 제1 홈 및 상기 제2 홈 각각은 상기 신호 라인과의 교차 위치에서 분리되고, 상기 제1 홈은 상기 교차 위치에서 제1 간격을 가지고, 상기 제2 홈은 상기 교차 위치에서 제2 간격을 가지고, 상기 신호 라인은 상기 제1 간격 및 상기 제2 간격을 통과하도록 연장하는, 플렉시블 디스플레이 패널.
  8. 제7항에 있어서, 상기 신호 라인은 복수의 신호 라인을 포함하고, 상기 제3 홈 및 상기 제4 홈 각각은 상기 제2 팬아웃 영역에 가장 먼 복수의 신호 라인 중 하나와 상기 플렉시블 기판의 에지 사이에 있는, 플렉시블 디스플레이 패널.
  9. 제7항 또는 제8항에 있어서,
    상기 디스플레이 영역 내에 있고 상기 디스플레이 영역 내의 터치의 발생을 검출하도록 구성된 터치 전극을 더 포함하고,
    상기 신호 라인은,
    상기 디스플레이 영역 내의 상기 터치 전극과 전기적으로 연결되도록 구성된 터치 신호 라인을 포함하고,
    상기 터치 신호 라인은 상기 굴곡 영역 내의 제1 터치 부분 및 상기 굴곡 영역 외부의 제2 터치 부분을 포함하고, 상기 터치 신호 라인의 상기 제1 터치 부분과 상기 터치 신호 라인의 상기 제2 터치 부분은 상이한 필름 층들 내에 있는, 플렉시블 디스플레이 패널.
  10. 제9항에 있어서, 상기 디스플레이 영역은 복수의 픽셀 영역을 포함하고, 상기 복수의 픽셀 영역 각각에는 유기 발광 엘리먼트가 제공되고, 상기 신호 라인은,
    상기 유기 발광 엘리먼트와 전기적으로 연결되도록 구성된 공통 신호 라인을 더 포함하고,
    상기 공통 신호 라인은 상기 굴곡 영역 내의 제1 공통 부분 및 상기 굴곡 영역 외부의 제2 공통 부분을 포함하고, 상기 공통 신호 라인의 상기 제1 공통 부분 및 상기 공통 신호 라인의 상기 제2 공통 부분은 상이한 필름 층들 내에 있고;
    상기 플렉시블 기판 상의 상기 공통 신호 라인의 상기 제1 공통 부분의 정사 투영과 상기 플렉시블 기판 상의 상기 터치 신호 라인의 상기 제1 터치 부분의 정사 투영 사이에 중첩 영역이 형성되지 않고, 상기 플렉시블 기판 상의 상기 공통 신호 라인의 상기 제2 공통 부분의 정사 투영과 상기 플렉시블 기판 상의 상기 터치 신호 라인의 상기 제2 터치 부분의 정사 투영 사이에 중첩 영역이 형성되는, 플렉시블 디스플레이 패널.
  11. 제10항에 있어서, 상기 복수의 픽셀 영역 각각에는 픽셀 회로가 추가로 제공되고, 상기 신호 라인은,
    상기 제2 팬아웃 영역에서 먼 상기 공통 신호 라인의 일 측면 상의 구동 신호 라인을 더 포함하고, 상기 구동 신호 라인은 상기 픽셀 회로와 전기적으로 연결되도록 구성되고,
    상기 구동 신호 라인은 상기 굴곡 영역 내의 제1 구동부 및 상기 굴곡 영역 외부의 제2 구동부를 포함하고, 상기 구동 신호 라인의 상기 제1 구동부와 상기 구동 신호 라인의 상기 제2 구동부는 상이한 필름 층들에 있는, 플렉시블 디스플레이 패널.
  12. 제1항 내지 제11항 중 어느 한 항에 있어서,
    상기 플렉시블 기판 위의 제1 게이트 전극 층;
    상기 플렉시블 기판에서 먼 상기 제1 게이트 전극 층의 일 측면 상의 제1 게이트 절연 층; 및
    상기 플렉시블 기판에서 먼 상기 제1 게이트 절연 층의 일 측면 상의 제2 게이트 전극 층을 포함하고,
    상기 제1 홈은 상기 플렉시블 기판에서 먼 상기 제2 게이트 전극 층의 일 측면 상에 있는, 플렉시블 디스플레이 패널.
  13. 제12항에 있어서, 유기 절연 층은,
    상기 플렉시블 기판에서 먼 상기 제2 게이트 전극 층의 일 측면의 제1 평탄화 층; 및
    상기 플렉시블 기판에서 먼 상기 제1 평탄화 층의 일 측면 상의 제2 평탄화 층을 포함하고,
    상기 제1 홈은 상기 제1 평탄화 층 및 상기 제2 평탄화 층을 관통하고, 상기 제1 홈은 측벽을 포함하고, 상기 측벽은 상기 제1 평탄화 층을 둘러싸는 상기 제2 평탄화 층의 측벽인, 플렉시블 디스플레이 패널.
  14. 제13항에 있어서, 상기 제1 홈은 상기 듀얼-톤 마스크를 사용하여 상기 제2 평탄화 층 상에 수행되는 패터닝 프로세스를 통해 형성되고, 상기 측벽의 접선과 상기 플렉시블 기판 사이의 끼인각은 대략 20도 내지 40도인, 플렉시블 디스플레이 패널.
  15. 제13항 또는 제14항에 있어서, 상기 측벽은 호 형상의 경사면을 갖고, 상기 호 형상의 경사면은 상기 제1 홈의 주변 에지에서 상기 제2 평탄화 층의 상단 표면과 연결되고, 상기 호 형상의 경사면은 그 연결 위치에서 상기 상단 표면에 접하는(tangent), 플렉시블 디스플레이 패널.
  16. 제13항 내지 제15항 중 어느 한 항에 있어서, 상기 측벽은 상기 제1 홈의 연장 방향에 수직인 평면에서 복수의 측면 부분들을 포함하고, 상기 복수의 측면 부분들 각각은 호 형상의 경사면을 갖고, 상기 복수의 호 형상의 경사면들이 서로 연결되어 상기 측벽을 형성하는, 플렉시블 디스플레이 패널.
  17. 제13항에 있어서,
    상기 제2 게이트 전극 층 상의 제2 게이트 절연 층;
    상기 제2 게이트 절연 층과 상기 제1 평탄화 층 사이의 제1 소스-드레인 전기 전도층;
    상기 제1 평탄화 층과 상기 제2 평탄화 층 사이의 제2 소스-드레인 전기 전도층;
    상기 플렉시블 기판에서 먼 상기 제2 평탄화 층의 일 측면 상의 제1 터치 전기 전도층;
    상기 플렉시블 기판에서 먼 상기 제1 터치 전기 전도층의 일 측면 상의 제2 터치 전기 전도층; 및
    상기 제1 터치 전기 전도층과 상기 제2 터치 전기 전도층 사이의 터치 절연 층을 포함하고,
    상기 터치 신호 라인의 제1 부분은 상기 제2 소스-드레인 전기 전도층을 포함하고, 상기 터치 신호 라인의 제2 부분은 상기 제1 터치 전기 전도층 및 상기 제2 터치 전기 전도층을 포함하는, 플렉시블 디스플레이 패널.
  18. 제17항에 있어서, 상기 터치 신호 라인의 상기 제2 부분 내의 상기 제2 터치 전기 전도층은 상기 제2 평탄화 층 내의 개구를 통해 상기 터치 신호 라인의 상기 제1 부분 내의 상기 제2 소스-드레인 전기 전도층과 겹쳐서 연결되는, 플렉시블 디스플레이 패널.
  19. 제18항에 있어서, 상기 공통 신호 라인의 상기 제1 공통 부분은 상기 제2 소스-드레인 전기 전도층을 포함하고, 상기 공통 신호 라인의 상기 제2 공통 부분은 상기 제1 소스-드레인 전기 전도층을 포함하는, 플렉시블 디스플레이 패널.
  20. 제19항에 있어서, 상기 구동 신호 라인의 상기 제1 구동부는 상기 제2 소스-드레인 전기 전도층을 포함하고, 상기 구동 신호 라인의 상기 제2 구동부는 상기 제1 소스-드레인 전기 전도층을 포함하는, 플렉시블 디스플레이 패널.
  21. 제16항 내지 제20항 중 어느 한 항에 있어서,
    상기 제2 평탄화 층과 상기 제1 터치 전기 전도층 사이의 캡슐화 층; 및
    복수의 픽셀 영역들을 형성하도록 구성되는 픽셀 형성 층- 상기 픽셀 형성 층은 상기 제2 평탄화 층과 상기 캡슐화 층 사이에 있음 -을 더 포함하고,
    상기 배리어는,
    상기 주변 영역 내에 있고 상기 디스플레이 영역을 둘러싸는 제1 배리어- 상기 제1 배리어는 상기 주변 전이 영역 내의 제1 배리어 부분 및 상기 주변 전이 영역을 제외한 상기 주변 영역의 다른 영역들 내의 제2 배리어 부분을 포함함 -; 및
    상기 주변 영역 내에 있고 상기 디스플레이 영역을 둘러싸는 제2 배리어- 상기 제2 배리어는 상기 디스플레이 영역에서 먼 상기 제1 배리어의 일 측면 상에 있고, 상기 제2 배리어는 상기 주변 전이 영역 내의 제3 배리어 부분 및 상기 주변 전이 영역을 제외한 주변 영역의 다른 영역들 내의 제4 배리어 부분을 포함함 -를 포함하고,
    상기 제1 배리어 부분은 상기 제2 평탄화 층 및 상기 픽셀 형성 층을 포함하고, 상기 제3 배리어 부분은 상기 제1 평탄화 층, 상기 제1 평탄화 층을 둘러싸는 상기 제2 평탄화 층, 및 상기 제2 평탄화 층을 둘러싸는 상기 픽셀 형성 층을 포함하는, 플렉시블 디스플레이 패널.
  22. 제21항에 있어서, 상기 제1 배리어 부분 내의 상기 제2 평탄화 층 및 상기 제3 배리어 부분 내의 상기 제2 평탄화 층은 듀얼-톤 마스크를 사용하는 패터닝 프로세스를 통해 형성되는, 플렉시블 디스플레이 패널.
  23. 제22항에 있어서,
    상기 픽셀 형성 층과 상기 캡슐화 층 사이의 스페이서 층을 더 포함하고,
    상기 제2 배리어 부분은 상기 제2 평탄화 층, 상기 픽셀 형성 층, 및 상기 스페이서 층을 포함하고, 상기 제4 배리어 부분은 상기 제1 평탄화 층, 상기 제1 평탄화 층을 둘러싸는 상기 제2 평탄화 층, 상기 제2 평탄화 층을 둘러싸는 상기 픽셀 형성 층 및 상기 스페이서 층을 더 포함하는, 플렉시블 디스플레이 패널.
  24. 제12항 내지 제22항 중 어느 한 항에 있어서, 상기 주변 전이 영역은 상기 제1 팬아웃 영역을 포함하고, 상기 플렉시블 기판 상의 상기 제1 홈의 정사 투영은 상기 제1 팬아웃 영역과 부분적으로 중첩하고, 상기 플렉시블 기판은,
    상기 굴곡 영역과 상기 용접 영역 사이에 있고 상기 굴곡 영역에 맞닿는 제2 팬아웃 영역을 더 포함하고,
    상기 플렉시블 디스플레이 패널은,
    데이터 연결 라인을 더 포함하고, 상기 데이터 연결 라인은 상기 디스플레이 영역으로부터 연장하고 상기 제1 팬아웃 영역, 상기 굴곡 영역 및 상기 제2 팬아웃 영역을 통과하여 상기 용접 영역에 도달하고,
    상기 제1 팬아웃 영역 및 상기 제2 팬아웃 영역 각각 내의 상기 데이터 연결 라인의 일부는 교대로 배열되는 상기 제1 게이트 전극 층 및 상기 제2 게이트 전극 층에 의해 형성되는, 플렉시블 디스플레이 패널.
  25. 제3항 내지 제24항 중 어느 한 항에 있어서, 상기 플렉시블 기판은 검출 영역, 제어 회로 영역, 제3 팬아웃 영역, 및 집적 회로 영역을 더 포함하고, 이들 모두는 상기 제2 팬아웃 영역과 상기 용접 영역 사이에 순차적으로 배열되는, 플렉시블 디스플레이 패널.
  26. 플렉시블 디스플레이 패널로서,
    플렉시블 기판- 상기 플렉시블 기판은,
    디스플레이 영역;
    상기 디스플레이 영역의 주변부를 둘러싸는 주변 영역;
    상기 디스플레이 영역에서 먼 상기 주변 영역의 일 측면 상의 용접 영역;
    상기 주변 영역과 상기 용접 영역 사이의 굴곡 영역; 및
    상기 굴곡 영역과 상기 용접 영역 사이의 팬아웃 영역으로서, 상기 굴곡 영역에 맞닿는 팬아웃 영역을 포함함 -; 및
    상기 플렉시블 기판 위의 유기 절연 층을 포함하고,
    상기 굴곡 영역과 상기 용접 영역 사이의 상기 유기 절연 층에는 홈이 제공되고, 상기 플렉시블 기판 상의 상기 홈의 정사 투영은 상기 팬아웃 영역과 부분적으로 중첩하는, 플렉시블 디스플레이 패널.
  27. 플렉시블 디스플레이 패널로서,
    플렉시블 기판- 상기 플렉시블 기판은,
    디스플레이 영역;
    상기 디스플레이 영역의 주변부를 둘러싸는 주변 영역;
    상기 디스플레이 영역에서 먼 상기 주변 영역의 일 측면 상의 용접 영역; 및
    상기 주변 영역과 상기 용접 영역 사이의 굴곡 영역으로서, 굴곡 축을 따라 굴곡되도록 구성되는 굴곡 영역을 포함함 -; 및
    상기 플렉시블 기판 위의 유기 절연 층을 포함하고,
    상기 굴곡 영역 내의 상기 유기 절연 층에는 적어도 하나의 홈이 제공되고, 상기 적어도 하나의 홈은 상기 굴곡 축에 수직인 방향을 따라 연장되는, 플렉시블 디스플레이 패널.
  28. 제1항 내지 제27항 중 어느 한 항에 따른 플렉시블 디스플레이 패널을 포함하는 플렉시블 디스플레이 장치.
  29. 플렉시블 디스플레이 패널을 제조하는 방법으로서,
    플렉시블 기판을 제공하는 단계- 상기 플렉시블 기판은,
    디스플레이 영역;
    상기 디스플레이 영역의 주변부를 둘러싸는 주변 영역;
    상기 디스플레이 영역에서 먼 상기 주변 영역의 일 측면 상의 용접 영역; 및
    상기 주변 영역과 상기 용접 영역 사이의 굴곡 영역으로서, 상기 굴곡 영역은 굴곡 축을 따라 굴곡되도록 구성되고, 상기 굴곡 영역은 제1 에지를 포함하며, 상기 주변 영역은 상기 굴곡 영역과 상기 용접 영역 사이의 주변 전이 영역을 포함하는, 굴곡 영역을 포함함 -;
    상기 플렉시블 기판상에 배리어를 형성하는 단계- 상기 배리어는 상기 주변 영역 내에 있고 또한 상기 디스플레이 영역의 주변부를 둘러쌈 -;
    상기 플렉시블 기판 위에 유기 절연 층을 형성하는 단계; 및
    상기 주변 전이 영역 내의 상기 유기 절연 층에 제1 홈을 형성하는 단계- 상기 제1 홈은 상기 디스플레이 영역에서 먼 배리어의 일 측면 상에 있고 상기 굴곡 축에 평행한 방향을 따라 연장되고, 상기 제1 홈은 상기 디스플레이 영역에 대해 가까운 상기 제1 에지의 일 측면 상에 있음 -를 포함하고,
    상기 제1 홈은 듀얼-톤 마스크(dual-tone mask)를 이용하여 상기 유기 절연 층 상에 수행되는 패터닝 프로세스를 통해 형성되는, 방법.
  30. 제29항에 있어서, 상기 플렉시블 기판 위에 상기 유기 절연 층을 형성하는 단계는,
    상기 플렉시블 기판 상에 제1 평탄화 박막을 형성하는 단계;
    상기 제1 평탄화 박막을 패터닝하여 제1 평탄화 층을 형성하는 단계;
    상기 플렉시블 기판에서 먼 상기 제1 평탄화 층의 일 측면 상에 제2 평탄화 박막을 형성하는 단계- 상기 제2 평탄화 박막은 상기 제1 평탄화 층 상위에 배치됨 -; 및
    듀얼-톤 마스크를 사용하여 상기 제2 평탄화 박막을 패터닝하여 제1 홈을 갖는 제2 평탄화 층을 형성하는 단계를 포함하고,
    상기 제1 홈은 듀얼-톤 마스크를 사용하여 상기 주변 영역 내의 상기 제2 평탄화 박막 상에 수행되는 패터닝 프로세스를 통해 형성되고, 상기 제1 홈은 상기 제1 평탄화 층 및 상기 제2 평탄화 층을 관통하는, 방법.
KR1020217039085A 2019-12-20 2019-12-20 플렉시블 디스플레이 패널 및 그 제조 방법, 및 플렉시블 디스플레이 장치 KR20220117125A (ko)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
PCT/CN2019/126927 WO2021120164A1 (zh) 2019-12-20 2019-12-20 柔性显示面板及其制造方法和柔性显示装置

Publications (1)

Publication Number Publication Date
KR20220117125A true KR20220117125A (ko) 2022-08-23

Family

ID=76478173

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020217039085A KR20220117125A (ko) 2019-12-20 2019-12-20 플렉시블 디스플레이 패널 및 그 제조 방법, 및 플렉시블 디스플레이 장치

Country Status (6)

Country Link
US (2) US11930671B2 (ko)
EP (1) EP4080594A4 (ko)
JP (1) JP2023514878A (ko)
KR (1) KR20220117125A (ko)
CN (1) CN113287209B (ko)
WO (1) WO2021120164A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113892182B (zh) * 2020-04-09 2022-09-27 京东方科技集团股份有限公司 显示面板和显示装置
CN112259582B (zh) * 2020-10-15 2023-01-24 武汉华星光电半导体显示技术有限公司 柔性显示面板及电子设备
CN114245568A (zh) * 2022-01-04 2022-03-25 京东方科技集团股份有限公司 柔性电路板、显示模组及显示装置
US11961447B2 (en) 2022-05-09 2024-04-16 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display panel and display device
CN114822259B (zh) * 2022-05-09 2023-05-30 武汉华星光电技术有限公司 显示面板和显示装置
US20230368706A1 (en) * 2022-05-16 2023-11-16 Samsung Display Co., Ltd. Display apparatus and method of manufacturing the display apparatus
CN117501853A (zh) * 2022-06-01 2024-02-02 京东方科技集团股份有限公司 触控显示面板及显示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102405257B1 (ko) * 2015-01-28 2022-06-03 삼성디스플레이 주식회사 표시 장치
KR102611499B1 (ko) 2015-12-15 2023-12-06 엘지디스플레이 주식회사 플렉서블 표시장치
KR102400022B1 (ko) * 2015-12-30 2022-05-19 엘지디스플레이 주식회사 측부 구부림 구조를 갖는 플렉서블 유기발광 다이오드 표시장치
KR102587229B1 (ko) 2016-04-22 2023-10-12 삼성디스플레이 주식회사 표시 장치
KR20180033364A (ko) * 2016-09-23 2018-04-03 삼성디스플레이 주식회사 디스플레이 장치
JP6775376B2 (ja) 2016-10-14 2020-10-28 株式会社ジャパンディスプレイ 表示装置
KR102590316B1 (ko) 2016-12-05 2023-10-17 삼성디스플레이 주식회사 표시 장치
US10118628B2 (en) 2017-02-21 2018-11-06 Allstate Insurance Company Data processing system for guidance, control, and testing autonomous vehicle features and driver response
KR102265542B1 (ko) 2017-05-31 2021-06-15 엘지디스플레이 주식회사 플렉서블 표시 장치
US20190372034A1 (en) * 2017-08-04 2019-12-05 Sharp Kabushiki Kaisha Display device
KR102427667B1 (ko) * 2017-09-26 2022-08-02 삼성디스플레이 주식회사 디스플레이 장치
CN107946317B (zh) * 2017-11-20 2020-04-24 京东方科技集团股份有限公司 一种柔性阵列基板及制备方法、显示基板、显示装置
KR102553270B1 (ko) * 2018-04-16 2023-07-07 삼성디스플레이 주식회사 표시 장치
KR102640726B1 (ko) * 2018-04-18 2024-02-27 삼성디스플레이 주식회사 유기 발광 표시 장치
CN108962026B (zh) * 2018-06-28 2020-05-19 武汉华星光电半导体显示技术有限公司 柔性显示装置
CN109004011B (zh) * 2018-08-01 2021-03-19 武汉天马微电子有限公司 一种有机发光显示基板、显示面板及显示装置
CN109148532B (zh) * 2018-08-21 2020-04-10 武汉华星光电半导体显示技术有限公司 柔性显示装置及其制造方法
KR20200135659A (ko) * 2019-05-24 2020-12-03 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
WO2021120164A1 (zh) 2021-06-24
US11930671B2 (en) 2024-03-12
EP4080594A1 (en) 2022-10-26
US20240081116A1 (en) 2024-03-07
CN113287209B (zh) 2023-04-18
US20230024214A1 (en) 2023-01-26
EP4080594A4 (en) 2022-12-21
CN113287209A (zh) 2021-08-20
JP2023514878A (ja) 2023-04-12

Similar Documents

Publication Publication Date Title
US11301100B2 (en) Display device
US11257877B2 (en) Display device
US10490610B2 (en) Display device
CN108874203B (zh) 显示装置
KR20220117125A (ko) 플렉시블 디스플레이 패널 및 그 제조 방법, 및 플렉시블 디스플레이 장치
US10809829B2 (en) Display device with touch sensor
CN108958529B (zh) 显示装置及其制造方法
KR20210008240A (ko) 표시 장치
US11626456B2 (en) Display device including stepped section substrate with embedded camera
CN113892182B (zh) 显示面板和显示装置
CN112860137A (zh) 触摸显示装置
US20220376025A1 (en) Display substrate and display apparatus
KR102009330B1 (ko) 유기 발광 표시 장치
KR20220070135A (ko) 표시 장치
US20230200148A1 (en) Electroluminescence display
US20230207734A1 (en) Light Emitting Display Device
KR20180131287A (ko) 플렉서블 표시장치
CN115955874A (zh) 显示装置和提供该显示装置的方法
KR20240055220A (ko) 발광 표시 장치 및 그 제조 방법
CN117939946A (zh) 发光显示装置

Legal Events

Date Code Title Description
A201 Request for examination