CN113647022A - 双向电压电平转换器 - Google Patents

双向电压电平转换器 Download PDF

Info

Publication number
CN113647022A
CN113647022A CN202080026272.2A CN202080026272A CN113647022A CN 113647022 A CN113647022 A CN 113647022A CN 202080026272 A CN202080026272 A CN 202080026272A CN 113647022 A CN113647022 A CN 113647022A
Authority
CN
China
Prior art keywords
coupled
voltage
supply voltage
control signal
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202080026272.2A
Other languages
English (en)
Inventor
A·康特蒂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of CN113647022A publication Critical patent/CN113647022A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00346—Modifications for eliminating interference or parasitic voltages or currents
    • H03K19/00361—Modifications for eliminating interference or parasitic voltages or currents in field effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01707—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits
    • H03K19/01721—Modifications for accelerating switching in field-effect transistor circuits in asynchronous circuits by means of a pull-up or down element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018592—Coupling arrangements; Interface arrangements using field effect transistors only with a bidirectional operation
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Logic Circuits (AREA)

Abstract

电压电平转换器在第一和第二电压域之间转换信号。用于其通道的输出缓冲器(100)包括经耦合以提供输出信号(VOUT)交错的第一多个PFET(MP1‑MPZ)和第一多个NFETS(MN1‑MNZ)。当输入电压供应大于或等于输出电压供应(VCCO)的VCCI触发电压时，通过施加控制耦合到第一多个PFET(MP1‑MPZ)的第一组开关(SP1‑SPZ)和耦合到第一多个NFETS(MN1‑MNZ)的第二组开关(SN1‑SNZ)的禁用信号(DISABL_STG)，供应差感测电路可以禁用交错。

Description

双向电压电平转换器
技术领域
本发明总体涉及电压电平转换器领域。更具体地，并且不作为任何限制，该说明书涉及双向电压电平转换器，其具有由电压供应差控制的输出驱动器交错(staggering)。
发明内容
一些实施例提供双向电压电平转换器，其能够以在3.6伏和0.65伏之间变化的电压输入工作。用于电压电平转换器的输出缓冲器结合输出信号的输出边沿控制，也称为交错，其主要用于在电压供应差很大时进行低到高电压转换。电压电平转换器感测输入和输出供应电压的差异，并在从低电压转换为高电压时为了较大电压差而接通交错电路，并且或在从高电压转换为低电压时为了低电压差而切断交错电路。
一些实施例包括双向电压电平转换器芯片，其包括用于耦合以接收用于第一电压域的第一供应电压的第一供应电压引脚；用于耦合以接收用于第二电压域的第二供应电压的第二供应电压引脚；用于耦合到接地平面以提供下轨的第三供应电压引脚；和电压电平转换器通道，其经耦合以在第一数据引脚上接收在第一电压域中工作的输入信号并在第二数据引脚上提供在第二电压域中工作的输出信号，电压电平转换器通道包括经耦合以提供输出信号的输出缓冲器，输出缓冲器包括：并联耦合在第二供应电压和输出信号之间的第一多个P型场效应晶体管(PFET)，第一多个PFET具有标准阈值电压Vt，第一多个PFET中的每个PEET的栅极耦合到多个第一电阻器中的相应电阻器，多个第一电阻器中的相应电阻器串联耦合并经耦合以接收第一栅极控制信号；第一多个开关，第一多个开关中的每个开关与多个第一电阻器中的相应电阻器并联耦合；第一多个N型场效应晶体管(NFET)，其并联耦合在输出信号和下轨之间，第一多个NFET具有标准Vt，第一多个NFET中的每个NFET的栅极耦合到多个第二电阻器中的相应电阻器，多个第二电阻器中的相应电阻器串联耦合且经耦合以接收第二栅极控制信号；以及第二多个开关，第二多个开关中的每个开关与多个第二电阻器中的相应电阻器并联耦合，其中第一多个开关和第二多个开关经耦合以在第一供应电压大于或等于用于第二供应电压的相应VCCI触发电压(trigger)时闭合，并且在第一供应电压小于相应VCCI触发电压时断开。
一些实施例包括用于电压电平转换器的输出缓冲器，该电压电平转换器经耦合以将在具有第一供应电压的第一电压域中工作的输入信号转换成在具有第二供应电压的第二电压域中工作的输出信号。输出缓冲器包括并联耦合在第二供应电压和输出信号之间的第一多个P型场效应晶体管(PFET)，第一多个PFET具有标准阈值电压(Vt)，第一多个PFET中的每个PFET的栅极耦合到多个第一电阻器中的相应电阻器，多个第一电阻器中的相应电阻器串联耦合并经耦合以接收第一栅极控制信号；第一多个开关，第一多个开关中的每个开关与多个第一电阻器中的相应电阻器并联耦合；第一多个N型场效应晶体管(NFET)，其并联耦合在输出信号和下轨之间，第一多个NFET具有标准Vt，第一多个NFET中的每个NFET的栅极耦合到多个第二电阻器中的相应电阻器，多个第二电阻器中的相应电阻器串联耦合并且经耦合以接收第二栅极控制信号；以及第二多个开关，第二多个开关中的每个开关与多个第二电阻器中的相应电阻器并联耦合，其中第一多个开关和第二多个开关经耦合以在第一供应电压大于或等于用于第二供应电压的相应VCCI触发电压时闭合并且在第一供应电压小于相应VCCI触发电压时断开。
一些实施例包括操作电压电平转换器的方法，该方法包括提供体现在集成电路(IC)芯片上的电压电平转换器，电压电平转换器的每个输出缓冲器包括经耦合以提供输出信号交错的多个场效应晶体管和多个电阻器；将用于第一电压域的第一供应电压耦合到第一供应电压引脚；将用于第二电压域的第二供应电压耦合到第二供应电压引脚；耦合用于第一通道的第一数据引脚以接收在第一电压域中工作的第一信号；耦合用于第一通道的第二数据引脚以提供在第二电压域中工作的经转换的第一信号，其中电压电平转换器经耦合以确定第一供应电压是否大于或等于用于第二供应电压的第一VCCI触发电压并且进一步经耦合以响应于确定第一供应电压大于或等于第一VCCI触发电压而禁用第一通道的第一输出缓冲器中的交错。
附图说明
在附图的图中通过示例而非限制的方式示出描述的实施例，其中相同的附图标记指示相同的元件。对“一”或“一个”实施例的引用不一定是指相同的实施例，并且此类引用可意指“至少一个”。此外，当结合实施例描述特定特征、结构或特性时，此类特征、结构或特性可以结合其他实施例来实现，无论是否明确描述。如本文所用，术语“耦合(couple/couples)”是指间接或直接电连接，除非在可包括无线连接的“可通信耦合”中限定。因此，如果第一设备耦合到第二设备，则该连接可以是通过直接电连接，或通过经由其他设备和连接的间接电连接。
附图示出此描述的示例。各种优点和特征从以下具体实施方式和所附权利要求并参考附图得出，其中：
图1描绘根据实施例的输出缓冲器的示例；
图1A描绘根据实施例的用于禁用不必要交错的供应差感测电路的示例；
图1B描绘根据实施例的输出供应电压与输入供应电压的触发电压之间的关系图；
图2A描绘曲线图，其描绘具有和不具有供应差感测电路和相关联开关的电路的数据速率模拟；
图2B和图2C描绘根据实施例的在由图1的输出缓冲器处理的最大差下从第一电压域到第二电压域以及从第二电压域到第一电压域的信号的上升沿和下降沿；
图2D描绘根据实施例的由输出缓冲器提供的示例输出波形；
图3描绘根据实施例的操作电压转换器的方法；
图4示出其中可以利用根据描述的实施例的系统；
图5A和图5B分别描绘其中噪声在输出信号中引起非单调行为的波形的上升沿和波形的下降沿；和
图6描绘可以将实施例并入其中的双向电压电平转换器的一个通道中的电路的示例。
具体实施方式
现在将参考附图详细描述具体实施例。在权利要求的范围内，在所描述的实施例中的修改是可能的，并且其他实施例也是可能的。
图4描绘系统400，其中双向电压电平转换器芯片404经耦合以转换在控制器402和系统406之间传递的信号的电压电平。第一供应电压引脚VCC1用于耦合到第一电压域，其使用由控制器402使用的第一供应电压VCCA；第二供应电压引脚VCC2用于耦合到第二电压域，其使用由系统406使用的第二供应电压VCCB；并且第三供应电压引脚GND用于耦合第三供应电压(其可以是接地平面)，以便提供下轨。在所示的实施例中，双向电压电平转换器芯片404还具有用于转换的四个通道，但是双向电压电平转换器芯片404也可以具有八个、十六个或任何数量的通道。数据引脚A1和数据引脚B1耦合到第一通道；数据引脚A2和数据引脚B2耦合到第二通道；数据引脚A3和数据引脚B3耦合到第三通道；并且数据引脚A4和数据引脚B4耦合到第四通道。
在此实施例中，第一方向引脚DIRl、第二方向引脚DIR2、第三方向引脚DIR3和第四方向引脚DIR4均经耦合以指示相应通道上的信息流方向。在其他实施例中，方向引脚可以与一组两个或更多个通道相关联。将方向引脚中的任一个耦合到第一供应电压VCCA指示在相应通道或通道组上的信息流是从第一电压域到第二电压域，而将方向引脚中任一个耦合到第三供应电压(例如，下轨)指示相应通道或通道组上的信息流是从第二电压域到第一电压域。在所示实施例中，具有数据引脚A1和数据引脚B1的第一通道、具有数据引脚A2和数据引脚B2的第二通道以及具有数据引脚A3和数据引脚B3的第三通道经耦合以处理从第一电压域流动到第二电压域的数据，而具有数据引脚A4和数据引脚B4的第四通道处理从第二电压域流动到第一电压域的信息。
由于随着半导体器件稳定地缩小，半导体器件工作的电压已经变得更低，因此控制器402和系统406工作的电压可以取决于芯片的创建时间。给定本领域的当前状态，第一供应电压VCCA和第二供应电压VCCB可以按照数量级变化。例如，控制器402和系统406中的一个可以使用3.6V的电压而另一个使用0.65V的电压。提供在这两个极端之间转换信号的能力给电路设计带来许多挑战。
一个此类挑战在图5A和图5B中示出，它们分别示出来自电压转换器的输出信号500A的上升沿和输出信号500B的下降沿。在图5A、图5B中的每个中，输出信号500A、500B的单调性分别被图中圈出的毛刺505A、505B破坏。例如在输出信号500A、500B中看到的毛刺通常是由电压转换器引起的，电压转换器转换在低电压域(例如，0.65V)和高电压域(例如，3.6V)之间的在两个方向上传递的信号。随着多个信号通过电压电平转换器芯片(诸如双向电压电平转换器芯片404)，彼此靠近的信号线之间的寄生相互作用引起由低到高转换产生的噪声耦合到来自正在执行从高到低转换的电压转换器的信号。当信号的上升或下降阶段期间出现毛刺时，接收器可能错误解释信号并导致误差。
在说明最坏情况的一个示例中，图4的控制器402具有0.65V的第一供应电压VCCA并且系统406具有3.6V的第二供应电压VCCB。第一通道、第二通道和第三通道用于将信号从A转换为B，即0.65V至3.6V，并且第四通道用于将信号从B转换为A，即3.6V至0.65V。第一通道、第二通道和第三通道从第二供应电压VCCB汲取大电流。此大电流将产生供应弹跳(supply bounce)和接地弹跳(ground bounce)两者。如果所有通道共享相同接地和供应电压，则提供从3.6V到0.65V的转换的第四通道的输出会受到来自其他通道的噪声耦合的影响。此噪声在信号的上升或下降阶段期间的出现接着导致图5A和图5B中看到的毛刺类型，这反过来可以导致信号的错误解释。
图6描绘用于在A电压域和B电压域之间转换信号的示例电压电平转换器通道600的一半，并且取自2018年7月17日以Christopher Michael Graves的名义发布的美国专利No.10,027,325，其以全文引用的方式并入本文。如图6所示的电路将信号从A电压域转换到B电压域，而相同的电路(未具体示出)经耦合以将信号从B电压域转换到A电压域。一次只有构成电压电平转换器通道600的这两个电路中的一个处于活动状态，而非活动电路的输出缓冲器处于高阻抗模式；转换的方向性由如参考图4描述的相应方向引脚的电压耦合确定。
以下描述提供图6的电路的快速概览；另外的细节可以在上述专利中找到。电压电平转换器通道600包括输入缓冲电路605、电压转换器电路610、栅极控制电路615、输出缓冲电路620和启用/禁用控制电路625。输入缓冲电路605接收输入信号VIN，产生第一控制信号S1和第二控制信号S2，并且是由处于“A”电压域中的第一供应电压VCCA供电的电路中的唯一一个。第一控制信号S1和第二控制信号S2用于驱动电压转换器电路610中的晶体管以提供输出控制信号S3T，其目前在“B”电压域中工作。在栅极控制电路615中，第一控制信号S1和第二控制信号S2和输出控制信号S3T都用于驱动此电路中的晶体管以产生传递给输出缓冲电路620的栅极控制信号VP、VN。栅极控制信号VP和VN控制用于提供输出信号VOUT的输出晶体管的栅极。启用/禁用电路625提供启用信号EN1、EN2，其确保栅极控制信号VP和VN在需要时可以将输出缓冲电路置于高阻抗状态。
由于在宽电压范围内提供电压转换所固有的困难，电压电平转换器通道600被设计为提供并联阈值电压(Vt)架构，其中低Vt晶体管与标准Vt晶体管并联耦合。尽管没有特别标记，与标准Vt晶体管并联耦合的低Vt晶体管的示例可以在输入缓冲电路605、电压转换器电路610和栅极控制电路615中的每个中看到，其中并联耦合的两个晶体管均由输入信号VIN、第一控制信号S1、第二控制信号S2或输出控制信号S3T中的任一个控制。在输出缓冲电路620中，两个P型晶体管，即低Vt P型场效应晶体管(PFET)MPL和标准Vt晶体管MPS，并联耦合在第二供应电压VCCB和输出信号VOUT之间，并且每个都接收栅极控制信号VP。类似地，两个N型晶体管，即低Vt N型场效应晶体管(NFET)MNL和标准Vt NFET MNS并联耦合在输出信号VOUT和下轨之间，并且每个都接收栅极控制信号VN。
耦合到用于转换的特定电路的电压确定是标准Vt晶体管还是低Vt晶体管对转换贡献最大。例如，当0.65V的电压用于电路的供应电压时，标准Vt晶体管一般不导通，而低Vt晶体管占主导。当3.6V的电压用于电路的供应电压时，低Vt晶体管无法通过足够电流来提供必要的输出电压，因此在此情况下标准Vt晶体管占主导。
2018年12月7日以Amar Kanteti和Ankur Kumar Singh的名义提交的共同未决的美国专利申请第16/213,230号(以下称为'230申请)，名称为《具有降噪和数据速率改进的双向电平转换器(Bidirectional Level Translator Having Noise Reduction andImproved Data Rate)》，在此以全文引用方式并入本文。'230申请描述作为电压电平转换器通道600的输出缓冲电路620的修改的输出缓冲器。修改的输出缓冲器包括标准Vt NFET和P型场效应晶体管(PFET)的交错组合，其通过升压改善高电压输出上的噪声，这改善单调行为并可以改善低电压输出的数据速率。
'230申请中提供的电路在来自第一电压域的第一供应电压和来自第二电压域的第二供应电压之间的差很大(例如第一供应电压VCCA为3.6V且第二供应电压VCCB为0.65V)的情况下在提供单调输出方面有效。申请人关于'230申请确定的一个问题是每个输入/输出电压组合都存在交错，即使在较低供应电压差异下不需要交错时，例如，当一个供应电压为1.8V且第二供应电压为3.6V时。当电压差较低时，由较高输出通道产生的接地噪声可以被较低电压输出通道容忍。然而，无论供应电压差如何，交错的使用都降低所有供应电压范围的数据速率。
图1示出输出缓冲器100的电路图，其提供对'230申请的输出缓冲器的进一步修改，该修改可以在不需要交错时禁用交错。对于输出缓冲器100作为其一部分的通道，输出供应电压VCCO代表输出信号VOUT的上供应电压，而下文提到的VCCI是图6所示的输入信号VIN的上供应电压。例如，给定图4中方向引脚的耦合，第一供应电压VCCA提供输入供应电压VCCI，并且第二供应电压VCCB为第一通道、第二通道和第三通道提供输出供应电压VCCO。类似地，第二供应电压VCCB提供输入供应电压VCCI，并且第一供应电压VCCA为第四通道提供输出供应电压VCCO。
输出缓冲器100包括低Vt PFET MPL和具有标准Vt的第一多个PFET MP1-MPZ。低VtPFET MPL和第一多个PFET MP1-MPZ中的每个并联耦合在输出供应电压VCCO和输出信号VOUT之间。第一多个PFET MP1-MPZ的栅极各自耦合到多个第一电阻器RP1-RPZ中的相应电阻器，并且多个第一电阻器RP1-RPZ串联耦合在节点103和PFET MPZ的栅极之间。提供第一多个开关SP1-SPZ，其中第一多个开关SP1-SPZ中的每个与多个第一电阻器RP1-RPZ中的相应电阻器并联耦合，使得当第一多个开关SP1-SPZ中的每个闭合时，多个第一电阻器RP1-RPZ中的相应电阻器被绕过。第一多个开关SP1-SPZ通过禁用-交错信号DISABL_STG而被控制。
在输出缓冲器100的操作期间，驱动器控制102将第一栅极控制信号VP和第二栅极控制信号VN提供到输出缓冲器100。第一升压器控制信号BOOSTR-CNTRL1和第二升压器控制信号BOOSTR-CNTRL2也被示为由驱动器控制102提供；在一个实施例中，这些升压器控制信号是来自输入缓冲电路605的第一控制信号S1和第二控制信号S2。第一栅极控制信号VP被提供给低Vt PFET MPL的栅极和第一节点103。在一个实施例中，当禁用-交错信号DISABL_STG为低时，第一多个开关SP1-SPZ断开并且第一栅极控制信号VP从第一节点103依次传递通过多个第一电阻器RP1-RPZ中的每个并到达第一多个PFET MP1-MPZ中的相应晶体管。随着第一栅极控制信号VP传递通过多个第一电阻器RP1-RPZ中的每个，每个电阻器引入小的延迟，例如一纳秒，使得第一多个PFET MP1-MPZ的栅极以交错间隔导通。此交错降低由输出缓冲器100的切换引起的噪声。在相同实施例中，当禁用-交错信号DISABL_STG为高时，第一多个开关SP1-SPZ闭合并且第一栅极控制信号VP从第一节点103传递通过第一多个开关SP1-SPZ中的每个到第一多个PFET MP1-MPZ中的相应晶体管。因为没有由传递通过顺序电阻器引起的延迟，所以第一多个PFET MP1-MPZ中的每个同时导通，从而提供更快的信号。
第二多个PFET MP1P-MPZP各自耦合在输出供应电压VCCO和第一多个PFET MP1-MPZ中的相应一个的栅极之间，以充当可以快速关断第一多个PFET MP1-MPZ的上拉晶体管。反相器104提供第一栅极控制信号/VP的反相以提供控制第二多个PFET MP1P-MPZP的栅极的信号。
输出缓冲器100还包括低Vt NFET MNL和具有标准Vt的第一多个NFET MN1-MNZ。低Vt NFET MNL和第一多个NFET MN1-MNZ中的每个并联耦合在输出信号VOUT和下轨之间。第一多个NFET MN1-MNZ的栅极各自耦合到多个第二电阻器RN1-RNZ中的相应电阻器，并且多个第二电阻器RN1-RNZ串联耦合。提供第二多个开关SN1-SNZ，其中第二多个开关SN1-SNZ中的每个与多个第二电阻器RN1-RNZ中的相应电阻器并联耦合，使得当第二多个开关SN1-SNZ中的每个闭合时，多个第二电阻器RN1-RNZ中的相应电阻器被绕过。第二多个开关SN1-SNZ也由禁用-交错信号DISABL_STG控制。
在输出缓冲器100的工作期间，驱动器控制102将第二栅极控制信号VN提供到低VtNFET MNL的栅极和第二节点105。在一个实施例中，当禁用-交错信号DISABL_STG为低时，第二多个开关SN1-SNZ断开并且第二栅极控制信号VN从第二节点105依次传递通过多个第二电阻器RN1-RNZ中的每个并到达第一多个NFET MN1-MNZ的相应栅极。随着第二栅极控制信号VN传递通过多个第二电阻器RN1-RNZ中的每个，每个电阻器再次引入小的延迟，使得第一多个NFET MN1-MNZ的栅极以交错间隔导通。在相同实施例中，当禁用-交错信号DISABL_STG为高时，第二多个开关SN1-SNZ闭合并且第二栅极控制信号VN从第二节点105依次传递通过第二多个开关SN1-SNZ中的每个到第一多个NFET的栅极。因为没有由传递通过顺序电阻器引入的延迟，所以第一多个NFET MN1-MNZ中的每个同时导通，从而提供更强信号。
第一多个开关SP1-SPZ和第二多个开关SN1-SNZ一起形成交错-启用-禁用电路110，其与提供禁用-交错信号DISABL_STG的电路结合来提供必要时利用输出信号VOUT的交错，但在其他时间绕过交错的能力。交错-启用-禁用电路110的控制关于图1A进行描述，其描绘提供禁用-交错信号DISABL_STG的电路的实施例。
继续图1，第二多个NFET MN1P-MNZP各自耦合在第一多个NFET MN1-MNZ中的相应一个的栅极与下轨之间以充当可以迅速地关断第一多个NFET MN1-MNZ的下拉晶体管。反相器106提供第二栅极控制信号/VN的反相以提供控制NFET MN1P至MNZP的栅极的信号。
第三电阻器RA在输出供应电压VCCO和下轨之间与第一升压器NFET MNA和第二升压器NFET MNB串联耦合，其中点108在NFET MNA的源极和NFET MNB的漏极之间耦合以帮助提供输出信号VOUT。第一升压器NFET MNA和第二升压器NFET MNB都是标准Vt晶体管。驱动器控制电路102提供第一栅极控制信号VP和第二栅极控制信号VN两者，并且还提供两个附加升压器控制信号BOOSTR-CNTRL1、BOOSTR-CNTRL2，它们分别提供给第一升压器NFET MNA和第二升压器NFET MNB的栅极。
与在输出供应电压VCCO的电压域中产生的第一栅极控制信号VP和第二栅极控制信号VN不同，第一升压器控制信号BOOSTR-CNTRL1和第二升压器控制信号BOOSTR-CNTRL2在输入供应电压VCCI(例如图6中的第一供应电压VCCA)的电压域中产生。在一个实施例中，升压器控制信号BOOSTR-CNTRL1、BOOSTR-CNTRL2是来自输入缓冲电路605的第一控制信号S1和第二控制信号S2。如果输出缓冲器100被禁用，即置于高阻抗模式，则升压器信号BOOSTR-CNTRL1、BOOSTR-CNTRL2具有二进制低值。
当输出缓冲器100正在接收高的输出供应电压VCCO时，例如3.6V，而输入供应电压VCCI为低(例如0.65V)时，交错被启用并且第一多个PFET MP1-MPZ和第一多个NFET MN1-MNZ工作以减少供应电压上和下轨上的噪声。低Vt PFET MPL和低Vt NFET MNL完全导通，但没有传递足够的电流来显著贡献于输出信号VOUT。同时，由于第一升压器NFET MNA和第二升压器NFET MNB受第一升压器控制信号BOOSTR-CNTRL1和第二升压器控制信号BOOSTR-CNTRL2控制，它们是使用输入供应电压VCCI产生的，因此升压器NFET MNA、MNB将不导通，因为相应的控制信号没有超过第一升压器NFET MNA和第二升压器NFET MNB的阈值电压。在输入供应电压VCCI和输出供应电压VCCO之间的差异不大的类似示例中，例如输入供应电压VCCI为1.2V且输出供应电压VCCO为3.6V，升压器NFET MNA和MNB，其是标准Vt晶体管，可以接通，但来自升压器NFETS MNA和MNB的电流将不足以改变输出状态。
在相反的情况下，当输入供应电压VCCI为高(3.6V)且输出供应电压VCCO为低(0.65V)时，第一多个PFET MP1-MPZ和第一多个NFET MN1-MNZ将不会导通；低Vt PFET MPL和低Vt NFET MNL将导通，并且第一升压器NFET MNA和第二升压器NFET MNB将非常快速地导通，因为它们具有强大升压器控制信号BOOSTR-CNTRL1、BOOSTR-CNTRL2。通过快速切换第一升压器NFET MNA和第二升压器NFET MNB，接收到的噪声不出现在信号的上升沿或下降沿上。
尽管如前面段落中描述的较高电压信号的交错可以避免许多噪声问题，但是交错也降低数据速率并增加传播延迟。对于可以耦合到结合输出缓冲器100的电压转换器的高电压差，噪声和数据速率之间的折衷是必要的，但是当电压差较小时，不必要地降低数据速率不合需要。因此，确定在不需要时应禁用交错。为此，根据如下表1确定各种电压的接地弹跳幅度(其提供伴随噪声)和峰值接地电流：
表1
VCCO 接地弹跳 接地峰值电流
3.6 0.66 120mA
3.3 0.6 107mA
3 0.55 91mA
2.7 0.5 77.4mA
2.4 0.43 64mA
随着输出电压的降低，击穿电流(shoot through current)和接地弹跳都下降，从而减少对交错的需要。如表1所示，将供应电压降低10％也会将接地弹跳降低10％。确定可以为每个输出电压确定VCCI触发电压，即，对于每个输出电压，可以确定不需要交错的最小输入电压。如果到转换器通道的输入电压处于或高于VCCI触发电压，则将使用多个第一开关SP1-SPZ和多个第二开关SN1-SNZ禁用针对该通道的交错。
图1A描绘供应差感测电路100A的示例，如果特定通道的输入供应电压VCCI大于或等于对应输出供应电压VCCO的VCCI触发电压，则该供应差感测电路100A可以提供用于禁用交错的禁用-交错信号DISABL_STG。在此实施例中，供应差感测电路100A为反相器电路，其由具有标准电压阈值的P型金属氧化物硅(PMOS)晶体管、具有低电压阈值的PMOS晶体管和具有低电压阈值的N型金属氧化物硅(NMOS)晶体管组成。具有标准电压阈值的第一多个堆叠PMOS晶体管122在输出供应电压VCCO和下轨VSS之间与具有低电压阈值的第一多个堆叠NMOS晶体管124串联耦合。第一多个堆叠PMOS晶体管122的栅极和第一多个堆叠NMOS晶体管124的栅极均接收输入供应电压VCCI。第一多个堆叠PMOS晶体管122和第一多个堆叠NMOS晶体管124之间的点经耦合以提供禁用-交错-条信号DISABL-STG-BAR。具有低电压阈值的第二多个堆叠PMOS晶体管126也在输出供应电压和下轨(此处示出为VSS)之间与具有低电压阈值的第二多个堆叠NMOS晶体管128串联耦合。禁用-交错-条信号DISABL-STG-BAR提供到第二多个堆叠PMOS晶体管126和第二多个堆叠NMOS晶体管128的栅极，而第二多个堆叠PMOS晶体管126和第二多个堆叠NMOS晶体管128之间的点经耦合以提供禁用-交错信号DISABL_STG。
通常构造的反相器电路(即所有晶体管具有相同的标称阈值电压)将在两个轨之间在电压差的中点处在低状态和高状态之间切换。在图1A中，通过使用标准Vt PMOS晶体管和低Vt NMOS晶体管，将低状态和高状态之间的转换转移以反映VCCI触发电压Vtrigger，其可用于提供禁用-交错信号DISABL_STG以闭合第一多个开关SP1-SPZ和第二多个开关SN1-SNZ并绕过输出信号Vout的交错。VCCI触发电压Vtrigger基于以下等式：
Figure BDA0003287033020000111
其中Vdd是输出缓冲器100中使用的输出供应电压VCCO，
Vtrigger是输入供应电压VCCI，在该电压下可以关闭交错，
Vtn和Vtp分别是低Vt NMOS晶体管和标准Vt PMOS晶体管的阈值电压，并且
P型晶体管的β(βp)和N型晶体管的β(βn)由以下等式定义：
Figure BDA0003287033020000112
以及 等式2
Figure BDA0003287033020000113
其中μn和μp分别是NMOS和PMOS掺杂剂的迁移率，
Cox是栅极氧化物的电容，
Wn和Wp分别是N型和P型晶体管的宽度，并且
Ln和Lp分别是N型和P型晶体管的长度。
图1B描绘曲线图100B，其示出输出供应电压VCCO和对应VCCI触发电压Vtrigger之间的对应关系，而下表2提供输出缓冲器100的输出供应电压VCCO和对应VCCI触发电压Vtrigger的具体值。如果相应输入供应电压VCCI处于或高于VCCI触发电压Vtrigger，则可以安全地关闭或绕过交错，而不会影响整体噪声：
表2
VCCO(V) VCCI触发电压(V)
3.6 1.417
3.3 1.3
3 1.18
2.7 1.004
2.4 0.886
2.1 0.768
1.8 0.624
图2A展示其中交错是不必要的情况并示出可导致的数据速率损失。两个输出信号均针对1.8V输入电压和3.3V的输出信号进行记录，其中输入数据速率为500MBPS。输出信号202由总是应用交错的输出缓冲器产生；输出信号202具有350MBPS的输出数据速率。相比之下，输出信号204由在不需要时关闭交错的输出缓冲器产生。从表2可以确定，对于3.3V的输出电压Vout，1.8V的输入电压Vin高于VCCI触发电压Vtrigger的1.3V值，因此在这种情况下关闭交错，且达到最大输出数据速率500MBPS。
虽然当输入和输出电压相对靠近在一起时输出缓冲器100能够提供最大输出数据速率，但是当电压差最大时输出缓冲器100也能够为两个方向的信号提供干净的信号。图2B和图2C是用具有等于3.6V的第一供应电压VCCA和等于0.65V的第二供应电压VCCB的电压转换器产生的。输出信号212来自在A到B方向上工作的单个通道，使得输出电压在0.65V域中工作。输出信号214代表来自其余三个通道的三个输出信号，它们都在B到A方向上工作，使得输出信号214在3.6V域中工作。图2B示出这些信号的上升沿且图2C示出相同信号的下降沿。即使具有大电压差，也观察到输出信号212、214的单调行为。图2D描绘在0.65V域中工作的输出信号212的压缩版本。如图2D可见，虽然在此波形中看到一些噪声216，但使用升压器已确保输出信号212上升得足够快，使得在输出高电压(VOH)以下没有毛刺并且在输出低电压(VOL)以上没有毛刺。
图3描绘根据实施例的操作电压电平转换器(即结合输出缓冲器100的电压电平转换器)的方法300。该方法开始于提供305体现在IC芯片上的电压电平转换器。电压电平转换器的输出缓冲器包括被耦合以提供输出信号交错的多个场效应晶体管和多个电阻器。在一个实施例中，多个场效应晶体管包括第一多个PMOS晶体管MP1-MPZ和第一多个NMOS晶体管MN1-MNZ，并且多个电阻器包括多个第一电阻器RP1-RPZ和多个第二电阻器RN1-RNZ。该方法以如下继续：耦合310第一电压域的第一供应电压到第一供应电压引脚并且耦合315第二电压域的第二供应电压到第二供应电压引脚。第一通道的第一数据引脚经耦合320以接收在第一电压域中工作的第一信号并且第一通道的第二数据引脚经耦合325以提供在第二电压域中工作的经转换的第一信号。电压电平转换器经耦合以确定第一供应电压是否大于或等于用于第二供应电压的第一VCCI触发电压，并且还经耦合以响应于确定第一供应电压大于或等于第一VCCI触发电压而禁用第一通道的第一输出缓冲器中的交错。
用于第二通道的第三数据引脚经耦合330以接收在第二电压域中工作的第二信号并且用于第二通道的第四数据引脚经耦合335以提供在第一电压域中工作的经转换的第二信号。电压电平转换器经耦合以确定第二供应电压是否大于或等于用于第一供应电压的第二VCCI触发电压并且还经耦合以响应于确定第二供应电压大于或等于第二VCCI触发电压而禁用第二通道的第二输出缓冲器中的交错。
可以注意到，关于当前输入供应电压VCCI与当前输出供应电压VCCO的VCCI触发电压的比较，当输入供应电压VCCI大于输出供应电压VCCO时，输入供应电压VCCI将始终大于相应的VCCI触发电压，因此在从较高电压域转换为较低电压域的通道中始终禁用交错。当输入供应电压VCCI和输出供应电压VCCO之间存在电压差时，可以在两个转换方向上禁用交错。
一些示例提供用于能够处理跨越大范围电压的转换的电压转换器的输出缓冲器。为了最大限度地提高所有电压转换组合下的数据速率，当电压转换从较低电压域到较高电压域并且两个电压域之间的差异很大时应用交错。在较低差异下以及从较高电压域转换到较低电压域时，交错被禁用。当供应域相距很远时，这种安排减少供应噪声的影响并且这样做不会降低数据速率。在彼此更接近的两个电压域之间转换时关闭交错改善了数据速率，这些较小电压差的传播延迟。还描述用于操作电压转换器的方法。
除非另有说明，否则以单数形式提及元素是指“一个或多个”。在权利要求的范围内，在所描述的实施例中的修改是可能的，并且其他实施例也是可能的。

Claims (16)

1.一种双向电压电平转换器芯片，其包括：
第一供应电压引脚，其用于耦合以接收用于第一电压域的第一供应电压；
第二供应电压引脚，其用于耦合以接收用于第二电压域的第二供应电压；
第三供应电压引脚，其用于耦合到接地平面以提供下轨；和
电压电平转换器通道，其经耦合以在第一数据引脚上接收在所述第一电压域中工作的输入信号并且在第二数据引脚上提供在所述第二电压域中工作的输出信号，所述电压电平转换器通道包括经耦合以提供所述输出信号的输出缓冲器，所述输出缓冲器包括：
第一多个P型场效应晶体管即第一多个PFET，其并联耦合在所述第二供应电压和所述输出信号之间，所述第一多个PFET具有标准电压阈值Vt，所述第一多个PFET中的每个PFET的栅极耦合至多个第一电阻器中的相应电阻器，所述多个第一电阻器中的所述相应电阻器串联耦合且经耦合以接收所述第一栅极控制信号；
第一多个开关，所述第一多个开关中的每个开关与所述多个第一电阻器中的相应电阻器并联耦合；
第一多个N型场效应晶体管即第一多个NFET，其并联耦合在所述输出信号和所述下轨之间，所述第一多个NFET具有标准Vt，所述第一多个NFET中的每个NFET的栅极耦合到多个第二电阻器中的相应电阻器，所述多个第二电阻器中的所述相应电阻器串联耦合且经耦合以接收所述第二栅极控制信号；和
第二多个开关，所述第二多个开关中的每个开关与所述多个第二电阻器中的相应电阻器并联耦合，其中所述第一多个开关和所述第二多个开关经耦合以在所述第一供应电压大于或等于用于所述第二供应电压的相应
VCCI触发电压时闭合并且在所述第一供应电压小于所述相应VCCI触发电压时断开。
2.根据权利要求1所述的双向电压电平转换器芯片，其中，所述输出缓冲器还包括：
第二多个PFET，其耦合在所述第二供应电压和所述第一多个PFET的相应PFET的栅极之间，所述第二多个PFET中的每个PEET经耦合以由所述第一栅极控制信号的反相控制；和
第二多个NFET，其耦合在所述第一多个NFET的相应NFET的所述栅极与所述下轨之间，所述第二多个NFET中的每个NFET经耦合以由所述第二栅极控制信号的反相控制。
3.根据权利要求2所述的双向电压电平转换器芯片，其还包括：
低Vt PFET，其耦合在所述第二供应电压和所述输出信号之间，所述低Vt PFET的栅极经耦合以由所述第一栅极控制信号控制；和
低Vt NFET，其耦合在所述输出信号和所述下轨之间，所述低Vt NFET的栅极经耦合以由所述第二栅极控制信号控制。
4.根据权利要求3所述的双向电压电平转换器芯片，其中，所述输出缓冲器还包括：
第三电阻器，其在所述第二供应电压和所述输出信号之间与第一升压器NFET串联耦合，所述第一升压器NFET在栅极上接收第一升压器控制信号；和
第二升压器NFET，其耦合在所述输出信号和所述下轨之间，所述第二升压器NFET在栅极上接收第二升压器控制信号，所述第一升压器控制信号和所述第二升压器控制信号在所述第一电压域中工作。
5.根据权利要求1所述的双向电压电平转换器芯片，其还包括供应差感测电路，所述供应差感测电路包括：
第一多个堆叠P型金属氧化物硅晶体管即第一多个堆叠PMOS晶体管，其串联耦合在所述第二供应电压和禁用交错条信号之间，所述第一多个堆叠PMOS晶体管中的每个PMOS晶体管具有标准Vt；
第一多个堆叠N型金属氧化物硅晶体管即第一多个堆叠NMOS晶体管，其串联耦合在所述禁用交错条信号和所述下轨之间，所述第一多个堆叠NMOS晶体管中的每个NMOS晶体管具有低Vt，所述第一多个堆叠PMOS晶体管与所述第一多个堆叠NMOS晶体管的相应栅极经耦合以接收所述第一供应电压；
第二多个堆叠PMOS晶体管，其串联耦合在所述第二供应电压和禁用交错信号之间，所述第二多个堆叠PMOS晶体管中的每个PMOS晶体管具有标准Vt；和
第二多个堆叠NMOS晶体管，其串联耦合在所述禁用交错信号和所述下轨之间，所述第二多个堆叠NMOS晶体管中的每个NMOS晶体管具有低Vt，所述第二多个堆叠PMOS晶体管和所述第二多个堆叠NMOS晶体管的相应栅极耦合到所述禁用交错条信号。
6.根据权利要求5所述的双向电压电平转换器芯片，其中，所述电压电平转换器通道还包括：
输入缓冲电路，其经耦合以接收所述输入信号并提供第一控制信号和第二控制信号，所述输入缓冲电路在所述第一电压域中工作；
电压转换器电路，其经耦合以接收所述第一控制信号和所述第二控制信号并提供输出控制信号；和
栅极控制电路，其经耦合以接收所述第一控制信号和所述第二控制信号以及所述输出控制信号并提供所述第一栅极控制信号和所述第二栅极控制信号，所述电压转换器电路和所述栅极控制电路在所述第二电压域中工作。
7.根据权利要求6所述的双向电压电平转换器芯片，其中，所述第一升压器控制信号和所述第二升压器控制信号在所述输入缓冲电路中产生。
8.根据权利要求7所述的双向电压电平转换器芯片，其中，所述第一栅极控制信号和所述第二栅极控制信号在所述栅极控制电路中产生。
9.根据权利要求8所述的双向电压电平转换器芯片，其中，所述第一输入供应电压和所述第二输入供应电压均在0.65伏和3.6伏之间的范围内。
10.一种用于电压电平转换器的输出缓冲器，所述电压电平转换器经耦合以将在具有第一供应电压的第一电压域中工作的输入信号转换为在具有第二供应电压的第二电压域中工作的输出信号，所述输出缓冲器包括：
第一多个P型场效应晶体管即第一多个PFET，其并联耦合在所述第二供应电压和所述输出信号之间，所述第一多个PFET具有标准阈值电压即标准Vt，所述第一多个PFET中的每个PFET的栅极耦合至多个第一电阻器中的相应电阻器，所述多个第一电阻器中的所述相应电阻器串联耦合且经耦合以接收第一栅极控制信号；
第一多个开关，所述第一多个开关中的每个开关与所述多个第一电阻器中的相应电阻器并联耦合；
第一多个N型场效应晶体管即第一多个NFET，其并联耦合在所述输出信号和所述下轨之间，所述第一多个NFET具有标准Vt，所述第一多个NFET中的每个NFET的栅极耦合到多个第二电阻器中的相应电阻器，所述多个第二电阻器中的所述相应电阻器串联耦合并经耦合以接收第二栅极控制信号；和
第二多个开关，所述第二多个开关中的每个开关与所述多个第二电阻器中的相应电阻器并联耦合，其中，所述第一多个开关和所述第二多个开关经耦合以在所述第一供应电压大于或等于用于所述第二供应电压的相应VCCI触发电压时闭合并且在所述第一供应电压小于所述相应VCCI触发电压时断开。
11.根据权利要求10所述的输出缓冲器，其中，所述输出缓冲器还包括：
第二多个PFET，其耦合在所述第二供应电压和所述第一多个PFET的相应PFET的栅极之间，所述第二多个PFET中的每个PFET经耦合以由所述第一栅极控制信号的反相控制；和
第二多个NFET，其耦合在所述第一多个NFET的相应NFET的所述栅极与所述下轨之间，所述第二多个NFET中的每个NFET经耦合以由所述第二栅极控制信号的反相控制。
12.根据权利要求11所述的输出缓冲器，其还包括：
低Vt PFET，其耦合在所述第二供应电压和所述输出信号之间，所述低Vt PFET的栅极经耦合以由所述第一栅极控制信号控制；和
低Vt NFET，其耦合在所述输出信号和所述下轨之间，所述低Vt NFET的栅极经耦合以由所述第二栅极控制信号控制。
13.根据权利要求12所述的输出缓冲器，其中，所述输出缓冲器还包括：
第三电阻器，其在所述第二供应电压和所述输出信号之间与第一升压器NFET串联耦合，所述第一升压器NFET在栅极上接收第一升压器控制信号；和
第二升压器NFET，其耦合在所述输出信号和所述下轨之间，所述第二升压器NFET在栅极上接收第二升压器控制信号，所述第一升压器控制信号和所述第二升压器控制信号在所述第一电压域中工作。
14.一种操作电压电平转换器的方法，所述方法包括：
提供体现在集成电路芯片即IC芯片上的电压电平转换器，所述电压电平转换器的每个输出缓冲器包括经耦合以提供输出信号交错的多个场效应晶体管和多个电阻器；
将用于第一电压域的第一供应电压耦合到第一供应电压引脚；
将用于第二电压域的第二供应电压耦合到第二供应电压引脚；
耦合用于第一通道的第一数据引脚以接收在所述第一电压域中工作的第一信号；
耦合用于所述第一通道的第二数据引脚以提供在所述第二电压域中工作的经转换的第一信号，其中，所述电压电平转换器经耦合以确定所述第一供应电压是否大于或等于用于所述第二供应电压的第一VCCI触发电压并且进一步经耦合以响应于确定所述第一供应电压大于或等于所述第一VCCI触发电压而禁用所述第一通道的第一输出缓冲器中的交错。
15.根据权利要求14所述的方法，其还包括：
耦合用于第二通道的第三数据引脚以接收在所述第二电压域中工作的第二信号；
耦合用于所述第二通道的第四数据引脚以提供在所述第一电压域中工作的经转换的第二信号，所述第三引脚和所述第四引脚耦合到所述电压电平转换器的第二通道，其中，所述电压电平转换器经耦合以确定所述第二供应电压是否大于或等于用于所述第一供应电压的第二VCCI触发电压，并且进一步经耦合以响应于确定所述第二供应电压大于或等于所述第二VCCI触发电压而禁用所述第二通道的第二输出缓冲器中的交错。
16.根据权利要求15所述的方法，其中，所述第一供应电压电平和所述第二供应电压电平均在0.65V和3.6V之间。
CN202080026272.2A 2019-03-29 2020-03-30 双向电压电平转换器 Pending CN113647022A (zh)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
IN201941012333 2019-03-29
IN201941012333 2019-03-29
US16/410,802 2019-05-13
US16/410,802 US10862484B2 (en) 2019-03-29 2019-05-13 Bidirectional voltage level translator having output driver staggering controlled by voltage supply
PCT/US2020/025662 WO2020205706A1 (en) 2019-03-29 2020-03-30 Bidirectional voltage level translator

Publications (1)

Publication Number Publication Date
CN113647022A true CN113647022A (zh) 2021-11-12

Family

ID=72604281

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202080026272.2A Pending CN113647022A (zh) 2019-03-29 2020-03-30 双向电压电平转换器

Country Status (4)

Country Link
US (1) US10862484B2 (zh)
EP (1) EP3949132A4 (zh)
CN (1) CN113647022A (zh)
WO (1) WO2020205706A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11146261B1 (en) * 2020-09-10 2021-10-12 Texas Instruments Incorporated Process controlled output driver staggering
US11888477B2 (en) * 2020-09-16 2024-01-30 Texas Instruments Incorporated Dynamic pull-down circuits for bidirectional voltage translators
CN118100639B (zh) * 2024-04-24 2024-07-12 瓴科微(上海)集成电路有限责任公司 具备方向自识别的双向电压转换电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5680063A (en) * 1996-04-23 1997-10-21 Motorola, Inc. Bi-directional voltage translator
US7786759B2 (en) * 2006-12-22 2010-08-31 Fairchild Semiconductor Corporation Bidirectional signal interface and related system and method
US7928766B2 (en) * 2007-01-10 2011-04-19 Texas Instruments Incorporated Semi-buffered auto-direction-sensing voltage translator
JP2010233064A (ja) * 2009-03-27 2010-10-14 Oki Semiconductor Co Ltd 半導体装置
KR101141456B1 (ko) * 2010-12-07 2012-05-04 삼성전기주식회사 전압 레벨 시프터
JP6591220B2 (ja) * 2015-07-15 2019-10-16 ルネサスエレクトロニクス株式会社 半導体装置および電力制御装置
US10050624B2 (en) * 2016-05-18 2018-08-14 Cavium, Inc. Process-compensated level-up shifter circuit
US10027325B1 (en) 2017-06-28 2018-07-17 Texas Instruments Incorporated Circuit having a parallel voltage threshold architecture to support a wide voltage supply range
US10110231B1 (en) 2017-06-28 2018-10-23 Texas Instruments Incorporated Level shifter for a wide low-voltage supply range
US10181852B1 (en) * 2018-06-19 2019-01-15 Nxp B.V. Voltage translator with output slew rate control

Also Published As

Publication number Publication date
US10862484B2 (en) 2020-12-08
EP3949132A4 (en) 2022-06-01
EP3949132A1 (en) 2022-02-09
WO2020205706A1 (en) 2020-10-08
US20200313674A1 (en) 2020-10-01

Similar Documents

Publication Publication Date Title
CN113647022A (zh) 双向电压电平转换器
US10454466B1 (en) Biasing cascode transistors of an output buffer circuit for operation over a wide range of supply voltages
EP1742364A2 (en) An improved input buffer for CMOS integrated circuits
US6285209B1 (en) Interface circuit and input buffer integrated circuit including the same
CN110679088B (zh) 用于宽的低电压供应范围的电平移位器
US7215150B2 (en) Method and circuit for maintaining I/O pad characteristics across different I/O supply voltages
US20080246512A1 (en) Slew-rate controlled pad driver in digital cmos process using parasitic device cap
US8324955B2 (en) Level shifter design
EP1806846A1 (en) High voltage digital driver with dynamically biased cascode transistors
JP2006238449A (ja) 自己バイパス型電圧レベル変換回路
US20090121751A1 (en) Write Driver Circuit
US7102410B2 (en) High voltage level converter using low voltage devices
US6441663B1 (en) SOI CMOS Schmitt trigger circuits with controllable hysteresis
CN110663182A (zh) 具有支持广电压供应范围的并联电压阈值架构的电路
US11632101B1 (en) Voltage level shifter applicable to very-low voltages
EP1585278A2 (en) Data output circuit with improved overvoltage/surge protection
US6377086B1 (en) Low power dual-voltage sense circuit buffer
US20180013343A1 (en) Input-output circuits
US20050001681A1 (en) Low supply voltage and self-biased high speed receiver
JP4054727B2 (ja) 出力バッファ回路及び出力バッファ回路を使用したインタフェース回路
WO2007116378A2 (en) Electronic circuit
US7180331B2 (en) Voltage tolerant structure for I/O cells
KR101738778B1 (ko) 포스트 드라이버
US5723992A (en) Low leakage output driver circuit which can be utilized in a multi-voltage source
US20130082759A1 (en) Level shifter and semiconductor integrated circuit including the shifter

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination