CN113644055A - 半导体功率器件及其制备方法 - Google Patents

半导体功率器件及其制备方法 Download PDF

Info

Publication number
CN113644055A
CN113644055A CN202110740270.6A CN202110740270A CN113644055A CN 113644055 A CN113644055 A CN 113644055A CN 202110740270 A CN202110740270 A CN 202110740270A CN 113644055 A CN113644055 A CN 113644055A
Authority
CN
China
Prior art keywords
semiconductor power
power device
metal layer
pptc
circuit protection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110740270.6A
Other languages
English (en)
Other versions
CN113644055B (zh
Inventor
李明珠
蔡小五
曾传滨
李晓静
赵发展
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Microelectronics of CAS
Original Assignee
Institute of Microelectronics of CAS
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Microelectronics of CAS filed Critical Institute of Microelectronics of CAS
Priority to CN202110740270.6A priority Critical patent/CN113644055B/zh
Publication of CN113644055A publication Critical patent/CN113644055A/zh
Application granted granted Critical
Publication of CN113644055B publication Critical patent/CN113644055B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/62—Protection against overvoltage, e.g. fuses, shunts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66681—Lateral DMOS transistors, i.e. LDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7815—Vertical DMOS transistors, i.e. VDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7816—Lateral DMOS transistors, i.e. LDMOS transistors
    • H01L29/7826—Lateral DMOS transistors, i.e. LDMOS transistors with voltage or current sensing structure, e.g. emulator section, overcurrent sensing cell

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

本发明公开了一种半导体功率器件及其制备方法，其中所述半导体功率器件包括：衬底、形成于所述衬底之上的至少一个接触区、形成于所述接触区上表面的引出、形成于所述引出之上的通孔结构；其中，所述通孔结构包括第一金属层和第二金属层，在所述第一金属层和所述第二金属层之间填充隔离介质层，并使用预设结构材料连接所述第一金属层和所述第二金属层，以在流经所述半导体功率器件的电流过载时利用所述预设结构材料的电流材料影响特性对所述半导体功率器件进行短路保护。采用本申请，能起到高效地栅源或漏源短路保护作用，满足半导体功率器件的高可靠性要求。

Description

半导体功率器件及其制备方法
技术领域
本发明涉及集成电路工艺技术领域，尤其涉及一种半导体功率器件及其制备方法。
背景技术
半导体功率器件通常是用来进行功率处理的，其具有处理高电压、大电流的能力，常用于照明、电动机及汽车电子等领域。半导体功率器件中，永久性的漏源短路是常见的失效故障模式，使得芯片存在烧毁风险。因此，半导体功率器件的可靠性要求通常较高。
在实践中发现，半导体功率器件制造过程中，由于工艺差异部分器件存在缺陷，会出现如栅源极或漏源极等短路问题。除了工艺导致的缺陷外，在完好的半导体功率器件上也常常会发生短路现象。例如，在典型的功率电路中，功率输出依靠并联的半导体功率器件完成，且半导体功率器件往往具有较低的导通电阻和较高的耐压耐流值。这些半导体功率器件的栅极、源极及漏极分别接在一起，当它们中的任一个半导体功率器件出现缺陷导致短接时，会导致并联的其他半导体功率器件受到短路影响。而这些短路，由于半导体功率器件的并联特性将导致严重的损毁，因此需要设计一种短路保护的半导体功率器件，来保证器件的可靠性要求。
发明内容
本申请实施例通过提供一种半导体功率器件及其制备方法，能起到高效地栅源或漏源短路保护作用，满足半导体功率器件的高可靠性要求。
一方面，本申请通过本申请的一实施例提供一种半导体功率器件，所述半导体功率器件包括：衬底，形成于所述衬底之上的至少一个接触区、形成于所述接触区上表面的引出、形成于所述引出之上的通孔结构；其中，
所述通孔结构包括第一金属层和第二金属层，在所述第一金属层和所述第二金属层之间填充隔离介质层，并使用预设结构材料连接所述第一金属层和所述第二金属层，以在流经所述通孔结构的电流过载时利用所述预设结构材料的电流材料影响特性对所述半导体功率器件进行短路保护。
可选地，若所述通孔结构为高分子聚合物正温度系数PPTC材料保护结构，则所述预设结构材料为PPTC材料，所述通孔结构还包括连接所述第一金属层和所述第二金属层的通孔，在所述通孔中利用所述PPTC材料连接所述第一金属层和所述第二金属层，并与所述隔离介质层之间留有空洞。
可选地，若所述通孔结构为液态金属保护结构，则所述预设结构材料为液态金属。
可选地，若所述通孔结构为源极通孔结构，则利用所述预设结构材料的电流材料影响特性对所述半导体功率器件进行栅源极或漏源极短路保护；或者，
若所述通孔结构为漏极通孔结构，则利用所述预设结构材料的电流材料影响特性对所述半导体功率器件进行源漏极或栅漏极短路保护。
可选地，若所述预设结构材料为高分子聚合物正温度系数PPTC材料，则当流经所述半导体功率器件的电流过载时，所述PPTC材料被融化形成高阻态，以对所述半导体功率器件进行短路保护；或者，
若所述预设结构材料为液态金属，则当流经所述半导体功率器件的电流过载时，所述液态金属受热收缩，截断所述通孔结构，以对所述半导体功率器件进行短路保护。
另一方面，本申请通过本申请的一实施例，提供一种半导体功率器件的制备方法，所述方法包括：
提供一衬底在所述衬底之上形成至少一个接触区；
在所述接触区的上表面形成引出；
采用通孔工艺在所述引出之上形成对应的通孔结构，包括：提供一第一金属层和第二金属层，在所述第一金属层和所述第二金属层之间填充隔离介质层，并使用预设结构材料连接所述第一金属层和所述第二金属层，以在流经所述半导体功率器件的电流过载时利用所述预设结构材料的电流材料影响特性对所述半导体功率器件进行短路保护。
可选地，若所述通孔结构为高分子聚合物正温度系数PPTC材料保护结构，则所述预设结构材料为PPTC材料，利用刻蚀、薄膜生长或其他工艺在所述第一金属层和所述第二金属层之间的通孔中使用所述PPTC材料连接所述第一金属层和所述第二金属层，并与所述隔离介质层之间留有空洞。
可选地，若所述通孔结构为液态金属保护结构，则所述预设结构材料为液态金属。
可选地，若所述通孔结构为源极通孔结构，则利用所述预设结构材料的电流材料影响特性对所述半导体功率器件进行栅源极或楼源极短路保护；或者，
若所述通孔结构为漏极通孔结构，则利用所述预设结构材料的电流材料影响特性对所述半导体功率器件进行源漏极或栅漏极短路保护。
可选地，若所述预设结构材料为高分子聚合物正温度系数PPTC材料，则当流经所述半导体功率器件的电流过载时，所述PPTC材料被融化形成高阻态，以对所述半导体功率器件进行短路保护；或者，
若所述预设结构材料为液态金属，则当流经所述半导体功率器件的电流过载时，所述液态金属受热收缩，截断所述通孔结构，以对所述半导体功率器件进行短路保护。
本申请实施例中提供的一个或多个技术方案，至少具有如下技术效果或优点：本申请通过对半导体功率器件的通孔结构工艺进行改进，使得新设计出的半导体功率器件具备栅源极、或漏源极短路防护功能，并具有可恢复的特点，使其能更高效、更可靠地进行短路保护。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是现有技术提供的一种通孔结构的示意图。
图2是本申请实施例提供的一种半导体功率器件的结构示意图。
图3是本申请实施例提供的一种PPTC保护结构的示意图。
图4是本申请实施例提供的一种液态金属保护结构的示意图。
图5是本申请实施例提供的一种半导体功率器件LDMOS的剖面图。
图6是本申请实施例提供的一种半导体功率器件VDMOS的剖面图。
图7是本申请实施例提供的一种短路保险丝保护的等效原理图。
图8是本申请实施例提供的一种半导体功率器件的制备方法的流程示意图。
具体实施方式
申请人在提出本申请的过程中发现：防止半导体功率器件短路是芯片可靠性工作的基础，其保护措施可分为以下两种：
第一种，在电路层面上进行电路设计来完成半导体功率器件(MOSFET)短路检测与保护。具体地，MOSFET短路检测和保护方法是检测漏极-源极(以下简称漏源极)电压，MOSFET正常导通时漏源极电压小于预设的参考电压，其典型值为1～2V左右。短路发生时，短路电流会迅速上升至饱和值，漏源极电压也会迅速上升至电源电压。一旦检测到的漏源极电压Vds高于预设的参考电压，被检测MOSFET会被认为进入短路状态。MOSFET的安全保护机制是关断输出级，在检测到短路时禁止驱动级输出。
第二种，通过改进MOSFET的通孔结构，提高半导体功率器件自身的短路保护性能。请参见图1是现有技术提供的一种改进的通孔结构的结构示意图。如图1所示的通孔结构包括金属层1(metal1)、金属层2(metal2)、隔离介质层3(ioslatuion layer)、通孔4(hole)以及金属层5。其中，金属层1用来连接MOSFET的源区(或漏区)。金属层2用来进行互连。在金属层1和金属层2之间填充有隔离介质层3，通孔4用来连接金属层1和金属层2，在通孔4中填充了金属层5，但并非完全填充，通过选择性刻蚀和化学机械研磨(Chemical MechanicalPolishing，CMP)工艺，在通孔4内侧生长一层金属5，中间仍有空洞。其中金属层5的熔点低于金属层1和金属层2。
当短路发生在某个半导体功率器件上时，短时间大电流导致的大功率导致金属层5迅速加热融化，融化后空洞出现在金属层5上方，与金属层2断开形成断路，此时完成了保险丝功能，保护了并联的其他半导体功率器件。
由上可知，现有技术提供的两种半导体功率器件短路保护方案存在以下问题：采用电路短路检测会造成电路资源浪费，对电路正常工作也造成了影响。而采用通孔工艺改进对于突发的无缺陷器件短路事件，也会造成永远断路，不具备机动性，会造成不必要的损失。
本申请实施例通过提供一种半导体功率器件及其制备方法，能解决现有技术中存在的利用电路检测带来的资源浪费及影响电路的正常运行、或采用改进的通孔结构带来的永久短路、不具备可恢复性等技术问题。
本申请实施例的技术方案为解决上述技术问题，总体思路如下：本申请提供一种半导体功率器件，包括衬底、形成于所述衬底之上的至少一个接触区、形成于所述接触区上表面的引出、形成于所述引出之上的通孔结构；其中，
所述通孔结构包括第一金属层和第二金属层，在所述第一金属层和所述第二金属层之间填充隔离介质层，并使用预设结构材料连接所述第一金属层和所述第二金属层，以在流经所述半导体功率器件的电流过载时，利用所述预设结构材料的电流材料影响特性对所述半导体功率器件进行短路保护。其中电流材料影响特性为在电流过载时会影响预设结构材料对应的器件发生形态变化、或工作模式改变等，以预设结构材料为PPTC材料为例，当电流过载、电路温度过高会导致PPTC材料融化，从而电路形成高阻态等等。
为了更好的理解上述技术方案，下面将结合说明书附图以及具体的实施方式对上述技术方案进行详细的说明。
首先说明，本文中出现的术语“和/或”，仅仅是一种描述关联对象的关联关系，表示可以存在三种关系，例如，A和/或B，可以表示：单独存在A，同时存在A和B，单独存在B这三种情况。另外，本文中字符“/”，一般表示前后关联对象是一种“或”的关系。
请参见图2，是本申请实施例提供的一种半导体功率器件的结构示意图。如图2所示的半导体功率器件包括：衬底200、形成于所述衬底之上的至少一个接触区203、形成于所述接触区上表面的引出204、以及形成于所述引出204之上的通孔结构205。其中可选地，所述衬底包括掩埋层201、及形成于所述掩埋层201之上的漂移层202，所述接触区203设置在所述漂移层202之上。
所述通孔结构205包括第一金属层1、第二金属层2以及在所述第一金属层1和所述第二金属层2之间填充的隔离介质层3。本申请利用选择性刻蚀、薄膜生长及CMP等工艺使用预设结构材料将第一金属层1和第二金属层2连接起来，预设结构材料两端分别连接第一金属层1和第二金属层2，且其与隔离介质层3之间留有空洞，以防止隔离介质层受损。
在一具体实施例中，若所述预设结构材料为高分子聚合物正温度系数(PolymerPositive Temperature Coefficient，PPTC)，此时所述通孔结构可称为PPTC保护结构。请参见图3示出一种PPTC保护结构的具体结构示意图。如图3所示的PPTC保护结构包括：第一金属层1和第二金属层2，这两个金属层的熔点较高，通常高于设定阈值，例如1000℃等。在第一金属层1和第二金属层2中间填充隔离介质层3，用通孔4连接第一金属层1和第二金属层2。本申请可利用选择性刻蚀、薄膜生长及CNP等工艺，在第一金属层1和第二金属层2之间的通孔中利用PPTC材料将这两个金属层连接起来，PPTC两端分别连接第一金属层1和第二金属层2，并与隔离介质层之间留有空洞，这样使得在PPTC材料受热膨胀时，防止隔离介质层3受损。
PPTC保护结构的工作原理具体为：在正常工作条件下，PPTC材料处于低阻状态，线路上产生的热能不会大到改变晶体结构(即半导体器件结构)；当线路(流经半导体功率器件)上的电流过载时，流经的过载电流使得PPTC材料融化，体积增大形成高阻状态，对电路(半导体功率器件)进行限制和短路保护；当电流恢复正常时，PPTC材料重新冷却并结晶，体积收缩，重新回到低阻状态，以此来完成对电路中半导体功率器件的保护。
在实际应用中，通孔结构中的预设结构材料除了可为PPTC材料外，也可为其他具备正温度系数(Positive Temperature Coefficient，PTC)性质的材料等。换句话说，本申请具备PTC性质、且可用作集成电路薄膜的材料均可用作源漏极可恢复保险丝进行使用。此外，具备PTC性质的材料也应具备非线性PTC效应，即该材料的电阻会随着温度的升高而增加。大部分金属都具有PTC效应，但金属的PTC效应往往表现为电阻随温度增加而线性增加，不满足短路保护要求。只有对于部分高分子PTC材料具备非线性PTC效应，会呈现出电阻沿窄温度范围内聚集增加数个数量级的现象，才可完成短路保护要求。在集成电路中的连接金属层与互连金属层之间使用这种材料，可利用这种材料的非线性PTC特性效应使得半导体功率器件工作在安全范围内，能进行短路过压或过流保护。
在又一具体实施例中，若所述预设结构材料为液体金属，此时所述通孔结构可称为液体金属保护结构。请参见图4是本申请实施例提供的一种液体金属保护结构的示意图。如图4所示的液体金属保护结构包括：第一金属层1、第二金属层2、及在第一金属层和第二金属层之间填充的隔离介质层3，本申请使用液体金属6实现第一金属层1和第二金属层2的连接(via)。其中，液体金属具备受热收缩、具有电阻低等特性。
液体金属保护结构的工作原理具体为：当线路(流经半导体功率器件)上的电流过载时，液体金属受热收缩，通孔结构断路不工作，以达到短路保护的作用；在其他情况下，液体金属不受热，电路(半导体功率器件)正常工作。
以通孔结构为PPTC保护结构为例，下面示出两种半导体功率器件的结构剖面示意图，但通孔结构使用的预设结构材料并不局限于PPTC材料，还可为液态金属等，本申请并不限定。请参见图5示出一种半导体功率器件的横向双扩散金属氧化物半导体场效应管(lateral double-diffused MOSFET，LDMOS)剖面示意图。如图5所示的半导体功率器件包括：掩埋层201(buried layer)、漂移层202(n-)、接触区203(P)、引出204(p+、n+)及通孔结构205。其中，引出204为LDMOS的体极接触，用来做引出。漂移层202也可称为漂移区，用以提高LDMOS的耐压。掩埋层201为LDMOS的掩埋层，能减少电路路径的电阻。可选地，如图半导体功率器件还可包括栅极(gate)，图未示标号。如图通孔结构205具体为PPTC保护结构，具体包括第一金属层1(metal1)、第二金属层(metal2)、填充的隔离介质层3(iosaltionlayer)、通孔4(hole)以及在通孔4中使用PPTC材料连接第一金属层1和第二金属层2。
在又一具体实施例中，请参见图6示出一种半导体功率器件的垂直双扩散金属氧化物半导体场效应管(vertical double-diffused MOSFET，LDMOS)剖面示意图。如图6所示的半导体功率器件包括：掩埋层201(图示可为n+drain)、漂移层202(Ndrift n-)、两个接触区203(P)、引出204(source p+、n+)及通孔结构205。关于半导体功率器件的各组成部件及通孔结构具体可参见图5所述实施例的相关介绍，这里不再赘述。
需要说明的是，本申请图5和图6均为新型短路可恢复MOS管的剖面图，源极或漏极接触均采用本申请所提出的通孔结构技术，可有效地在短路大电流情况下，迅速发热膨胀、电阻变大，完成对应栅源极或源漏极短路保护。半导体功率器件涉及的栅极接触通孔可用一般的集成电路通孔材料，如坞等。
请参见图7，是本申请实施例提供的一种短路保险丝保护等效原理图。如图7示出采用本申请所提出的通孔结构短路保护在并联半导体功率器件中的等效原理图，如图相当于在互连线中接入部分保险丝，在大电流情况下保险丝断裂，断开短路半导体功率器件。当电流恢复正常后保险丝可恢复，即半导体功率器件重新并入并联的半导体功率器件中。
基于同一发明构思，本申请另一实施例提供一种实施本申请实施例中所述半导体功率器件的制备方法。请参见图8，是本申请实施例提供的一种半导体功率器件的制备方法的流程示意图。如图8所示的方法包括如下实施步骤：
S801、提供一衬底200；
S802、在所述衬底200的表面上形成至少一个接触区203。
具体实施时，本申请可提供一衬底200作为掩埋层201，进而在所述掩埋层201的表面进行离子注入，以在所述掩埋层201的上表面形成一漂移层202，最后在所述漂移层202的上表面设置至少一个接触区203。
S803、在所述接触区203的上表面形成引出204。
S804、采用通孔工艺在所述引出204之上形成对应的通孔结构205，所述通孔结构205包括：提供一第一金属层1和第二金属层2，在所述第一金属层1和所述第二金属层2之间填充隔离介质层3，并使用预设结构材料连接第一金属层1和第二金属层2，以在流经所述半导体功率器件的电流过载时利用预设结构材料的电流材料影响特性对半导体功率器件进行短路保护。
由于本实施例所介绍的半导体功率器件为实施本申请实施例中相关制备方法制备而成的，故而基于本申请实施例中所介绍的半导体功率器件的制备方法，本领域所属技术人员能够了解本实施例的半导体功率器件的具体实施方式以及其各种变化形式，所以在此对于该半导体功率器件如何实现本申请实施例中的方法不再详细介绍。只要本领域所属技术人员实施本申请实施例中采用相关制备方法制备的半导体功率器件，都属于本申请所欲保护的范围。
上述本申请实施例中的技术方案，至少具有如下的技术效果或优点：通过改进集成电路中一次性保险丝，实现保险丝环保利用，使得半导体功率器件的工作可靠性更高。具体地，当半导体功率器件因缺陷或意外短路时，通过特殊设计的通孔结构，相当于在并联的漏极或源极线上接入部分保险丝结构，短路热熔断，并且可进行自行恢复，减少了电路损耗，提高了半导体功率器件工作的可靠性。换言之，采用本申请不需要额外的电路损耗，通过改变半导体功率器件的通孔工艺制程，应用非线性PTC材料或液体金属材料，即可完成半导体功率器件短路的有效保护，且不影响半导体功率器件的正常工作。此外，现有技术采用对功率芯片的电路检测和保护与本申请提出的短路保护措施可同时实施或作用，互不影响，更能提高功率芯片的工作可靠性。
尽管已描述了本发明的优选实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对这些实施例作出另外的变更和修改。所以，所附权利要求意欲解释为包括优选实施例以及落入本发明范围的所有变更和修改。
显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (10)

1.一种半导体功率器件，其特征在于，所述半导体功率器件包括：衬底、形成于所述衬底之上的至少一个接触区、形成于所述接触区上表面的引出、形成于所述引出之上的通孔结构；其中，
所述通孔结构包括第一金属层和第二金属层，在所述第一金属层和所述第二金属层之间填充隔离介质层，并使用预设结构材料连接所述第一金属层和所述第二金属层，以在流经所述半导体功率器件的电流过载时利用所述预设结构材料的电流材料影响特性对所述半导体功率器件进行短路保护。
2.根据权利要求1所述的半导体功率器件，其特征在于，若所述通孔结构为高分子聚合物正温度系数PPTC材料保护结构，则所述预设结构材料为PPTC材料，所述通孔结构还包括连接所述第一金属层和所述第二金属层的通孔，在所述通孔中利用所述PPTC材料连接所述第一金属层和所述第二金属层，并与所述隔离介质层之间留有空洞。
3.根据权利要求1所述的半导体功率器件，其特征在于，若所述通孔结构为液态金属保护结构，则所述预设结构材料为液态金属。
4.根据权利要求1所述的半导体功率器件，其特征在于，若所述通孔结构为源极通孔结构，则利用所述预设结构材料的电流材料影响特性对所述半导体功率器件进行栅源极或漏源极短路保护；或者，
若所述通孔结构为漏极通孔结构，则利用所述预设结构材料的电流材料影响特性对所述半导体功率器件进行源漏极或栅漏极短路保护。
5.根据权利要求1-4中任一项所述的半导体功率器件，其特征在于，若所述预设结构材料为高分子聚合物正温度系数PPTC材料，则当流经所述半导体功率器件的电流过载时，所述PPTC材料被融化形成高阻态，以对所述半导体功率器件进行短路保护；或者，
若所述预设结构材料为液态金属，则当流经所述半导体功率器件的电流过载时，所述液态金属受热收缩，截断所述通孔结构，以对所述半导体功率器件进行短路保护。
6.一种半导体功率器件的制备方法，其特征在于，所述方法包括：
提供一衬底；
在所述衬底的表面上形成至少一个接触区；
在所述接触区的上表面形成引出；
采用通孔工艺在所述引出之上形成对应的通孔结构，包括：提供一第一金属层和第二金属层，在所述第一金属层和所述第二金属层之间填充隔离介质层，并使用预设结构材料连接所述第一金属层和所述第二金属层，以在流经所述半导体功率器件的电流过载时利用所述预设结构材料的电流材料影响特性对所述半导体功率器件进行短路保护。
7.根据权利要求6所述的半导体功率器件的制备方法，其特征在于，若所述通孔结构为高分子聚合物正温度系数PPTC材料保护结构，则所述预设结构材料为PPTC材料，利用刻蚀、薄膜生长或其他工艺在所述第一金属层和所述第二金属层之间的通孔中使用所述PPTC材料连接所述第一金属层和所述第二金属层，并与所述隔离介质层之间留有空洞。
8.根据权利要求6所述的半导体功率器件的制备方法，其特征在于，若所述通孔结构为液态金属保护结构，则所述预设结构材料为液态金属。
9.根据权利要求6所述的半导体功率器件的制备方法，其特征在于，若所述通孔结构为源极通孔结构，则利用所述预设结构材料的电流材料影响特性对所述半导体功率器件进行栅源极或楼源极短路保护；或者，
若所述通孔结构为漏极通孔结构，则利用所述预设结构材料的电流材料影响特性对所述半导体功率器件进行源漏极或栅漏极短路保护。
10.根据权利要求6-9中任一项所述的半导体功率器件的制备方法，其特征在于，若所述预设结构材料为高分子聚合物正温度系数PPTC材料，则当流经所述半导体功率器件的电流过载时，所述PPTC材料被融化形成高阻态，以对所述半导体功率器件进行短路保护；或者，
若所述预设结构材料为液态金属，则当流经所述半导体功率器件的电流过载时，所述液态金属受热收缩，截断所述通孔结构，以对所述半导体功率器件进行短路保护。
CN202110740270.6A 2021-06-30 2021-06-30 半导体功率器件及其制备方法 Active CN113644055B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110740270.6A CN113644055B (zh) 2021-06-30 2021-06-30 半导体功率器件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110740270.6A CN113644055B (zh) 2021-06-30 2021-06-30 半导体功率器件及其制备方法

Publications (2)

Publication Number Publication Date
CN113644055A true CN113644055A (zh) 2021-11-12
CN113644055B CN113644055B (zh) 2023-11-14

Family

ID=78416535

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110740270.6A Active CN113644055B (zh) 2021-06-30 2021-06-30 半导体功率器件及其制备方法

Country Status (1)

Country Link
CN (1) CN113644055B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220037269A1 (en) * 2020-07-10 2022-02-03 X-FAB Global Services GmbH Semiconductor device for power electronics applications

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060176675A1 (en) * 2003-03-14 2006-08-10 Bourns, Inc. Multi-layer polymeric electronic device and method of manufacturing same
CN103258848A (zh) * 2013-05-13 2013-08-21 电子科技大学 一种具有正温度系数发射极镇流电阻的igbt器件
CN105609542A (zh) * 2014-11-17 2016-05-25 英飞凌科技奥地利有限公司 包括正温度系数结构的半导体器件
CN209056453U (zh) * 2018-12-29 2019-07-02 深圳市慧瑞电子材料有限公司 一种并联组合型过流保护元件
CN111681845A (zh) * 2020-06-08 2020-09-18 上海维安电子有限公司 一种表面贴装过流保护元件

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20060176675A1 (en) * 2003-03-14 2006-08-10 Bourns, Inc. Multi-layer polymeric electronic device and method of manufacturing same
CN103258848A (zh) * 2013-05-13 2013-08-21 电子科技大学 一种具有正温度系数发射极镇流电阻的igbt器件
CN105609542A (zh) * 2014-11-17 2016-05-25 英飞凌科技奥地利有限公司 包括正温度系数结构的半导体器件
CN209056453U (zh) * 2018-12-29 2019-07-02 深圳市慧瑞电子材料有限公司 一种并联组合型过流保护元件
CN111681845A (zh) * 2020-06-08 2020-09-18 上海维安电子有限公司 一种表面贴装过流保护元件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20220037269A1 (en) * 2020-07-10 2022-02-03 X-FAB Global Services GmbH Semiconductor device for power electronics applications

Also Published As

Publication number Publication date
CN113644055B (zh) 2023-11-14

Similar Documents

Publication Publication Date Title
JP6253271B2 (ja) 抵抗回路を通じて相互接続される電流搬送領域および分離構造体を有する半導体デバイスおよびドライバ回路ならびにその製造方法
TWI235456B (en) Semiconductor device having fuse and its manufacture method
JP3816935B2 (ja) バッテリ切離しスイッチ及びバッテリ切離しスイッチシステム
US10418899B2 (en) MOSFET switch circuit for slow switching application
JP6156841B2 (ja) 抵抗回路を通じて相互接続されるアクティブデバイスおよび分離構造体を有する半導体デバイスおよびドライバ回路ならびにその製造方法
KR101922355B1 (ko) 향상된 언클램핑 유도 스위칭 내성을 갖는 트랜지스터 구조체
US7679143B2 (en) Semiconductor device having MOS transistor and protection diode and method for designing the same
CN110998810B (zh) 半导体装置
EP0523800B1 (en) An overvoltage protected semiconductor switch
CN107852157A (zh) 开关电源装置
JP6222825B2 (ja) ダイオード回路を通じて相互接続される能動素子および分離構造を有する半導体デバイスおよびドライバ回路、ならびにその製造方法
KR20080076618A (ko) 반도체 집적 회로
TWI627723B (zh) 具有分布閘極之功率電晶體
JP6183996B2 (ja) ダイオード回路を通じて相互接続されるドレインおよび分離構造体を有する半導体デバイスおよびドライバ回路ならびにその製造方法
JP2017059691A (ja) 半導体装置および半導体装置の製造方法
US20140027778A1 (en) Robust Fused Transistor
CN113644055B (zh) 半导体功率器件及其制备方法
JP2008235310A (ja) 半導体集積回路
JP3660566B2 (ja) 過電流制限型半導体素子
DE102009038776B4 (de) Halbleitervorrichtung mit einem internen Isoliertgatebipolartransistor
KR20070033915A (ko) 반도체 장치
KR101865492B1 (ko) Esd 보호 구조를 갖는 반도체 디바이스
JP5424128B2 (ja) 保護素子およびそれを備えた半導体装置
US20230128440A1 (en) Trench gate metal oxide semiconductor field effect transistor and method of manufacture
US7190027B2 (en) Semiconductor device having high withstand capacity and method for designing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant