CN113642286B - 测试图形的验证方法、装置、设备及存储介质 - Google Patents
测试图形的验证方法、装置、设备及存储介质 Download PDFInfo
- Publication number
- CN113642286B CN113642286B CN202110925421.5A CN202110925421A CN113642286B CN 113642286 B CN113642286 B CN 113642286B CN 202110925421 A CN202110925421 A CN 202110925421A CN 113642286 B CN113642286 B CN 113642286B
- Authority
- CN
- China
- Prior art keywords
- test pattern
- design rule
- test
- meets
- rule
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000012360 testing method Methods 0.000 title claims abstract description 292
- 238000000034 method Methods 0.000 title claims abstract description 62
- 238000012795 verification Methods 0.000 title claims abstract description 57
- 238000013461 design Methods 0.000 claims abstract description 280
- 238000007689 inspection Methods 0.000 claims description 53
- 239000004065 semiconductor Substances 0.000 claims description 40
- 238000012545 processing Methods 0.000 claims description 27
- 230000004044 response Effects 0.000 claims description 8
- 238000004590 computer program Methods 0.000 claims description 7
- 238000010586 diagram Methods 0.000 description 16
- 230000006870 function Effects 0.000 description 6
- 230000002093 peripheral effect Effects 0.000 description 6
- 238000011161 development Methods 0.000 description 5
- 238000001514 detection method Methods 0.000 description 4
- 238000000605 extraction Methods 0.000 description 2
- 230000001360 synchronised effect Effects 0.000 description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000000802 evaporation-induced self-assembly Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/39—Circuit design at the physical level
- G06F30/398—Design verification or optimisation, e.g. using design rule check [DRC], layout versus schematics [LVS] or finite element methods [FEM]
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
本申请提供一种测试图形的验证方法、装置、设备及存储介质，可应用于芯片验证领域，该方法包括：首先从测试图形库中选取满足第一设计规则的第一测试图形，再验证第一测试图形是否满足第二设计规则，将满足第一设计规则和第二设计规则的测试图形存储至有效测试图形库中。其中第一设计规则包括用于限定集成电路不同区域中第一检查项的数值范围的规则，第二设计规则包括用于限定第一测试图形所在区域中第二检查项的数值范围的规则，第一检查项和第二检查项之间具有关联关系。上述验证方法至少具有以下优点：提高了测试图形验证结果的准确性。
Description
技术领域
本申请涉及芯片验证领域，尤其涉及一种测试图形的验证方法、装置、设备及存储介质。
背景技术
一般来说，DRC的开发分为两个阶段，第一阶段为DRC代码的开发，第二阶段为验证图形的开发。通常第二阶段的开发时间占整个开发周期的三分之二。随着制程工艺尺寸越来越小，设计规则也会越来越多。因此，如何快速、全面、准确地验证测试图形的有效性成为亟需解决的一个问题。
发明内容
本申请实施例提供一种测试图形的验证方法、装置、设备及存储介质，至少可以提升测试图形验证结果的准确率。
根据一些实施例，本申请第一方面提供一种测试图形的验证方法，该方法包括：
从测试图形库中选取满足第一设计规则的第一测试图形，所述第一设计规则包括用于限定集成电路不同区域中第一检查项的数值范围的规则；
验证所述第一测试图形是否满足第二设计规则，所述第二设计规则包括用于限定所述第一测试图形所在区域中第二检查项的数值范围的规则，所述第一检查项与所述第二检查项之间具有关联关系；
将满足所述第一设计规则和所述第二设计规则的测试图形存储至有效测试图形库中。
在本申请的一个可选实施例中，所述第一检查项包括：所述集成电路中目标对象之间距离值，所述第二检查项包括：所述集成电路中目标对象之间的位置关系；所述目标对象包括半导体结构，通孔的至少一种。
在本申请的一个可选实施例中，所述从测试图形库中选取满足第一设计规则的第一测试图形，包括：
通过解析设计规则手册DRM文件获取所述第一设计规则，验证所述测试图形库中的测试图形是否满足所述第一设计规则；
将满足所述第一设计规则的测试图形作为所述第一测试图形。
在本申请的一个可选实施例中，所述验证所述第一测试图形是否满足所述第二设计规则，包括：
通过解析DRM文件获取所述第一测试图形所在区域的第二设计规则；
确定所述第一测试图形的配置文件中第二设计规则字段是否满足所述第一测试图形所在区域的第二设计规则。
在本申请的一个可选实施例中，若所述第一测试图形不满足所述第二设计规则，所述方法还包括：
响应于测试人员的第一操作，修正所述第一测试图形的配置文件中第二设计规则字段。
在本申请的一个可选实施例中，所述方法还包括：
从所述测试图形库中选取不满足所述第一设计规则的第二测试图形；
验证所述第二测试图形是否满足所述第二设计规则，若所述第二测试图形满足所述第二设计规则，响应于测试人员的第二操作，修正所述第二测试图形的配置文件中第一设计规则字段。
在本申请的一个可选实施例中，若所述第二测试图形不满足所述第二设计规则，所述方法还包括：
响应于所述测试人员的第三操作，修正所述第二测试图形的配置文件中第一设计规则字段以及第二设计规则字段。
根据一些实施例，本申请第二方面提供一种测试图形的验证装置，该装置包括：处理模块以及存储模块；
处理模块，用于从测试图形库中选取满足第一设计规则的第一测试图形，所述第一设计规则包括用于限定集成电路不同区域中第一检查项的数值范围的规则；
验证所述第一测试图形是否满足第二设计规则，所述第二设计规则包括用于限定所述第一测试图形所在区域中第二检查项的数值范围的规则，所述第一检查项与所述第二检查项之间具有关联关系；
存储模块，用于将满足所述第一设计规则和所述第二设计规则的测试图形存储至有效测试图形库中。
在本申请的一个可选实施例中，所述第一检查项包括：所述集成电路中目标对象之间距离值，所述第二检查项包括：所述集成电路中目标对象之间的位置关系；所述目标对象包括半导体结构，通孔的至少一种。
在本申请的一个可选实施例中，所述处理模块，具体用于：
通过解析设计规则手册DRM文件获取所述第一设计规则，验证所述测试图形库中的测试图形是否满足所述第一设计规则；
将满足所述第一设计规则的测试图形作为所述第一测试图形。
在本申请的一个可选实施例中，所述处理模块，具体用于：
通过解析DRM文件获取所述第一测试图形所在区域的第二设计规则；
确定所述第一测试图形的配置文件中第二设计规则字段是否满足所述第一测试图形所在区域的第二设计规则。
在本申请的一个可选实施例中，若所述第一测试图形不满足所述第二设计规则，所述处理模块，还用于：
响应于测试人员的第一操作，修正所述第一测试图形的配置文件中第二设计规则字段。
在本申请的一个可选实施例中，所述处理模块，还用于：
从所述测试图形库中选取不满足所述第一设计规则的第二测试图形；
验证所述第二测试图形是否满足所述第二设计规则，若所述第二测试图形满足所述第二设计规则，响应于测试人员的第二操作，修正所述第二测试图形的配置文件中第一设计规则字段。
在本申请的一个可选实施例中，若所述第二测试图形不满足所述第二设计规则，所述处理模块，还用于：
响应于所述测试人员的第三操作，修正所述第二测试图形的配置文件中第一设计规则字段以及第二设计规则字段。
根据一些实施例，本申请第三方面提供一种电子设备，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述电子设备能够执行本申请第一方面中任一项所述的方法。
根据一些实施例，本申请第四方面提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，当所述计算机执行指令被处理器执行时，使得所述处理器能够执行本申请第一方面中任一项所述的方法。
根据一些实施例，本申请第五方面提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现本申请第一方面中任一项所述的方法。
本申请实施例提供一种测试图形的验证方法、装置、设备及存储介质。其中验证方法包括：首先从测试图形库中选取满足第一设计规则的第一测试图形，再验证第一测试图形是否满足第二设计规则，将满足第一设计规则和第二设计规则的测试图形存储至有效测试图形库中。其中第一设计规则包括用于限定集成电路不同区域中第一检查项的数值范围的规则，第二设计规则包括用于限定第一测试图形所在区域中第二检查项的数值范围的规则，第一检查项和第二检查项之间具有关联关系。上述验证方法至少具有以下优点：提高了测试图形验证结果的准确性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1为本申请实施例提供的测试图形的验证流程的示意图一；
图2为本申请实施例提供的测试图形的验证流程的示意图二；
图3为本申请实施例提供的第一设计规则和第二设计规则的检查项的示意图；
图4为本申请实施例提供的无效测试图形的示意图一；
图5为本申请实施例提供的无效测试图形的示意图二；
图6为本申请实施例提供的有效测试图形的示意图；
图7为本申请实施例提供的测试图形的验证装置的结构示意图；
图8为本申请实施例提供的电子设备的硬件结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例例如能够以除了在这里图示或描述的那些以外的顺序实施。
此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
从芯片最初的架构设计到最后的流片，验证工作贯穿了整个设计流程，整个芯片设计70％左右的工作量已经被验证所占据。其中，版图验证是必不可少的一个环节，主要包括设计规则检查(DRC)、电路图版图对照检查(LVS)、版图的电路提取(NE)、电学规则检查(ERC)和寄生参数提取(PEX)。
设计规则检查(design rule checking，DRC)是版图验证中的重要工具，包括设计规则检查、检查连线间距、连线宽度等是否满足工艺要求。它在版图几何图形上执行检查，确保版图数据能够进行生产，并在给定的集成电路工艺技术上得到高成品率。
传统的版图验证流程主要依赖人工，设计人员根据设计规则手册(Design RuleManual，DRM)人工检测版图上各个区域的测试图形是否满足设计规则的要求。上述版图验证流程不仅费时费力，而且由于人工检测其检测结果的准确率不高，存在漏测或错测。
随着集成电路规模和复杂度不断增大，验证的难度、工作量也急剧增加，如何快速、全面、准确地验证版图的有效性是目前亟待解决的一个问题。
在一些实施例中，测试图形验证流程需要对测试图形库中的所有测试图形进行设计规则的验证，若验证测试图形不符合某一设计规则后，将直接报错，从整体上来说，可缩短对测试图形库中测试图形验证的测试时间。然而考虑到测试的完整性和准确性，上述验证流程有待优化。
考虑到集成电路不同区域的同一检查项(例如半导体结构之间的距离值)的数值范围可能相同或不同，以及集成电路同一区域的不同检查项之间(例如检查项1：通孔的宽度值，检查项2：通孔与半导体结构的距离值)可能具有关联性，本申请实施例提供一种测试图形的验证方法，在完成对不同区域第一种设计规则的测试图形验证后，不论测试图形是否满足第一种设计规则，都将进行二次测试图形验证，即对测试图形是否满足第二种设计规则进行验证，避免出现将满足第一种设计规则不满足第二种设计规则的测试图形加入有效测试图形库，提高测试图形验证的准确性和效率。
在介绍本申请的技术方案之前，首先对本申请实施例涉及到的专业术语进行简要介绍。
芯片设计中涉及的检查区域包括：开关控制模块(switch control,SWC)区域、感应放大器(sense amplify,SA)区域、字线驱动器(sub word-line driver,SWD)区域、外围(电路)(peripheral,PERI)区域。
其中，外围(电路)区域包括：
X方向译码器(X-Decode,XDEC)、Y方向译码器(Y-Decode,Y-DEC)、静电阻抗器(electrostatic discharge,ESD)、密封圈Seal-Ring等。
有源区OD是指硅片上做有源器件的区域。
N型金属-氧化物-半导体：N-Metal-Oxide-Semiconductor，NMOS。
在芯片设计领域，设计规则包括基于芯片中半导体结构的宽度(width)、距离(space)、面积(area)、包含关系(enclosure)、延伸关系(extend)的至少一项设计规则。
基于宽度的设计规则用于限定半导体结构的宽度，例如限定半导体结构的宽度小于预设宽度。
基于距离的设计规则用于限定半导体结构之间的距离，例如限定半导体结构之间的距离大于预设距离。
基于面积的设计规则用于限定半导体结构占用芯片区域的面积，例如限定半导体结构占用芯片区域的面积小于预设面积值。
基于包含关系的设计规则用于限定半导体之间的一种位置关系，例如限定某个半导体结构内还包含另一半导体结构。
基于延伸关系的设计规则用于限定半导体之间的另一种位置关系，例如限定多晶硅延伸到半导体层之外的长度大于预设长度，避免短路。
本实施例的半导体结构可以是半导体层、半导体模块、半导体器件等，对此本申请实施例不作任何限制。
示例性的，表1为基于多晶硅POLY距离的设计规则配置表。如表1所示，设计规则PO_S_01定义runner POLY之间的距离大于或等于0.2μm，该设计规则适用于SA区域、SWD区域以及SWC区域。设计规则PO_S_05定义POLY之间的距离大于或等于0.185μm，该设计规则不限定检查区域。设计规则PO_S_28定义POLY之间的距离大于或等于0.165μm，该设计规则适用于XDEC区域的NMOS晶体管。
表1
示例性的，表2为基于通孔contact与Poly tap距离的设计规则配置表。如表2所示，设计规则CT_S_01定义contact与Poly tap之间的距离大于或等于0.3μm，该设计规则适用于SA区域。其中，Poly tap可以理解为半导体结构上的触点，该触点用于外接其他电路元件。需要说明的是，设计规则CT_S_01的配置表包括与其关联的设计规则，即“if tap covercontact＜1/2”，“if tap cover contact＜1/2”定义Poly tap与contact的位置关系，在指定方向(例如水平方向)Poly tap与contact重叠长度小于contact在该指定方向的宽度值的一半。
表2
示例性的，表3为基于contact宽度的设计规则配置表。如表3所示，设计规则CT_W_01定义contact短边宽度为0.16μm，该设计规则适用于SA区域。设计规则CT_W_02定义contact短边宽度为0.2μm，该设计规则适用于SWD区域。设计规则CT_W_03定义contact短边宽度为0.26μm，该设计规则适用于PERI区域。
表3
由表2和表3可知，表2的设计规则CT_S_01与表3的设计规则CT_W_01之间具有关联关系，或者说，设计规则CT_W_01隐含于设计规则CT_S_01。只有在同时满足设计规则CT_S_01和设计规则CT_W_01时，测试图形为有效测试图形。
基于上述描述，下面以具体地实施例对本申请提供的测试图形的验证方案进行详细说明。下面这几个具体的实施例可以相互结合，对于相同或相似的概念或过程可能在某些实施例不再赘述。
图1为本申请实施例提供的测试图形的验证方法的流程示意图一。如图1所示，本实施例的测试图形的验证方法主要包括以下几个步骤：
步骤101、从测试图形库中选取满足第一设计规则的第一测试图形。
步骤102、验证第一测试图形是否满足第二设计规则。
步骤103、将满足第一设计规则和第二设计规则的测试图形存储至有效测试图形库中。
本实施例中，测试图形库包括多个待验证的测试图形，通过执行每个测试图形的配置文件自动生成每个测试图形。每个测试图形的配置文件是测试人员根据设计规则手册DRM编写的代码文件。
其中，第一设计规则包括用于限定集成电路不同区域中第一检查项的数值范围的规则。第二设计规则包括用于限定第一测试图形所在区域中第二检查项的数值范围的规则。
应理解，区域是指集成电路中的检查区域，例如SWC区域，SA区域，SWD区域，PERI区域等。
本实施例中，第一检查项与第二检查项不同，第一检查项与第二检查项之间具有关联关系。
需要说明的是，两个检查项之间具有关联关系可以理解为：两个检查项的限定条件(例如数值限定条件)为包含与被包含关系，或者，两个检查项的限定条件具有关联关系。示例性的，检查项1为通孔与半导体结构之间的距离值，检查项2为通孔宽度，检查项1的限定条件中包含检查项2的限定条件，则认为检查项1和检查项2具有关联关系。
在本申请的一个可选实施例中，第一设计规则的第一检查项包括：集成电路中目标对象之间距离值，第二设计规则的第二检查项包括：集成电路中目标对象的宽度值。示例性的，第一检查项为半导体结构之间的距离值，第二检查项为半导体结构的宽度值。
在本申请的一个可选实施例中，第一设计规则的第一检查项包括：集成电路中目标对象的宽度值，第二设计规则的第二检查项包括：集成电路中目标对象之间的距离值。示例性的，第一检查项为半导体结构的宽度值，第二检查项为半导体结构与通孔的距离值。
在本申请的一个可选实施例中，第一设计规则的第一检查项包括：集成电路中目标对象之间的位置关系，第二设计规则的第二检查项包括：集成电路中目标对象的宽度值。示例性的，第一检查项为半导体结构之间的位置关系，第二检查项为半导体结构的宽度值。
在本申请的一个可选实施例中，第一设计规则的第一检查项包括：集成电路中目标对象的面积值，第二设计规则的第二检查项包括：集成电路中目标对象的宽度值。示例性的，第一检查项为半导体结构占芯片区域的面积值，第二检查项为半导体结构的宽度值。
需要说明的是，任意具有关联关系的两种设计规则均属于本申请实施例所要保护的范围，由于不能穷举所有可能的示例，仅通过上述几个实施例进行方案的说明。
可选的，设计规则中检查项的目标对象包括以下的至少一种：半导体结构，通孔。其中半导体结构包括半导体层、半导体模块、半导体器件等。
在本申请的一个可选实施例中，上述步骤101，具体包括：
步骤1011、通过解析设计规则手册DRM文件获取第一设计规则，验证测试图形库中的测试图形是否满足所述第一设计规则。
步骤1012、将满足第一设计规则的测试图形作为第一测试图形。
本实施例中，DRM文件包括集成电路中不同区域的标准设计规则，每个区域的标准设计规则包括该区域中不同检查项的标准设计规则。DRM文件作为辅助设计人员编写测试图形配置文件的基础文件，以及验证测试图形有效性的基础文件。
在本申请的一个可选实施例中，上述步骤102，具体包括：
步骤1021、通过解析DRM文件获取第一测试图形所在区域的第二设计规则。
步骤1022、确定第一测试图形的配置文件中第二设计规则字段是否满足第一测试图形所在区域的第二设计规则。
通常情况下，若验证测试图形库中的测试图形不满足第一设计规则，则该测试图形视为无效测试图形。换言之，针对不满足第一设计规则的测试图形，该测试图形的配置文件中的其他设计规则字段，例如第二设计规则字段，将不进行设计规则验证。存在一种可能的情况，该测试图形的配置文件中的其他设计规则字段满足相对应的设计规则的要求，则该测试图形并非完全无效。可见，测试图形的验证结果不够准确。
本申请示出的一种测试图形的验证方法，考虑到第一设计规则可能与其他设计规则存在关联关系，因此，在验证测试图形是否满足第一设计规则的同时或之后，还需要验证测试图形是否满足其他设计规则。例如第二设计规则与第一设计规则存在关联关系，那么在验证测试图形是否满足第一设计规则的同时或之后，还需要验证测试图形是否满足第二设计规则，只有同时满足第一设计规则和第二设计规则的测试图形，才被视为有效测试图形。上述验证流程提高了测试图形的验证结果的准确性。
可选的，在一些实施例中，还可以首先从测试图形库中选取满足第二设计规则的第三测试图形，然后验证所述第三测试图形是否满足第一设计规则，最后将满足第一设计规则和第二设计规则的测试图形存储至有效测试图形库中。本实施例中，第二设计规则包括用于限定集成电路不同区域中第二检查项的数值范围的规则，第一设计规则包括用于限定第三测试图形所在区域中第一检查项的数值范围的规则，第一检测项和第二检查项之间具有关联关系。
可选的，在一些实施例中，还可以同时对测试图形库中的测试图形进行第一设计规则和第二设计规则的验证。
可选的，在一些实施例中，如图1所示，若第一测试图形不满足第二设计规则，测试图形的验证方法还包括如下步骤：
步骤104、响应于测试人员的第一操作，修正第一测试图形的配置文件中第二设计规则字段。
本实施例中，第一测试图形满足第一设计规则，但不满足第二设计规则，测试图形的验证装置向测试人员返回第一测试图形的配置文件中错误字段的位置，即第一测试图形的配置文件中第二设计规则字段的位置，以便测试人员根据DRM文件修正第二设计规则字段的内容。
可选的，在一些实施例中，测试图形的验证方法还可以包括如下步骤：
从测试图形库中选取不满足第一设计规则的第二测试图形；验证第二测试图形是否满足第二设计规则。
在一种可能的实施方式中，若第二测试图形满足第二设计规则，响应于测试人员的第二操作，修正第二测试图形的配置文件中第一设计规则字段。
该实施方式中，第一测试图形不满足第一设计规则，但满足第二设计规则，测试图形的验证装置向测试人员返回第一测试图形的配置文件中错误字段的位置，测试人员只需要将配置文件中的第一设计规则字段的内容进行修正，即可得到有效的测试图形。
在一种可能的实施方式中，若第二测试图形不满足第二设计规则，响应于测试人员的第三操作，修正第二测试图形的配置文件中第一设计规则字段以及第二设计规则字段。
该实现方式中，第一测试图形不满足第一设计规则，同时也不满足第二设计规则，测试图形的验证装置向测试人员返回第一测试图形的配置文件中错误字段的位置，测试人员可以一次性将配置文件中的错误字段的内容进行修改，即可得到有效的测试图形，提高了测试效率。
上述几个实施例，在测试人员完成测试图形配置文件的修正后，即可将修正后的测试图形存储至有效测试图形库。
下面一个实施例示出一个具体的实例，可结合图2至图6理解本实施例的技术方案。
图2为本申请实施例提供的测试图形的验证方法的流程示意图二。图3为本申请实施例提供的第一设计规则和第二设计规则的检查项的示意图。图4为本申请实施例提供的无效测试图形的示意图一。图5为本申请实施例提供的无效测试图形的示意图二。图6为本申请实施例提供的有效测试图形的示意图。
如图2所示，本实施例的测试图形的验证方法主要包括以下几个步骤：
步骤201、从测试图形库中选取满足第一设计规则的第一测试图形，第一设计规则包括用于限定集成电路不同区域中目标对象之间距离值的规则。
步骤202、验证第一测试图形是否满足第二设计规则，第二设计规则包括用于限定第一测试图形所在区域中目标对象宽度值的规则。
若第一测试图形满足第二设计规则，执行步骤203；若第一测试图形不满足第二设计规则，执行步骤204。
步骤203、将满足第一设计规则和第二设计规则的测试图形存储至有效测试图形库中。
步骤204、响应于测试人员的第一操作，修正第一测试图形的配置文件中第二设计规则字段。
如图3所示，本实施例中第一设计规则至少限定集成电路中不同区域中Poly tap与contact之间的距离值S。示例性的，如表2所示，设计规则CT_S_01限定集成电路中SA区域中Poly tap与contact之间的距离值S大于或等于0.3μm，该距离值的前提条件是：在指定方向(例如水平方向)Poly tap与contact重叠长度小于contact在该指定方向的宽度值的一半。
如图3所示，本实施例中第二设计规则至少限定集成电路中同一区域中contact短边方向的宽度值。示例性的，如表3所示，设计规则CT_W_01限定集成电路中SA区域中contact在短边方向的宽度值W等于0.16μm。
应理解，设计规则CT_W_01中contact在短边方向的宽度值与设计规则CT_S_01具有关联关系，例如若contact在短边方向的宽度值过大，可能导致在指定方向Poly tap与contact重叠长度大于contact在该指定方向的宽度值的一半，那么即使Poly tap与contact之间的距离值S大于或等于0.3μm，也将判定测试图形既不满足设计规则CT_S_01，也不满足设计规则CT_W_01。
图4至图6所示的测试图形均属于SA区域的测试图形，从DRM文件中获取SA区域的标准设计规则，包括第一设计规则和第二设计规则。解析DRM文件可知，第一设计规则限定SA区域的Poly tap与contact之间的距离值应大于或等于0.3μm，第二设计规则限定SA区域的contact在短边方向的宽度值应等于0.16μm。
图4所示的测试图形虽然满足第一设计规则，但不满足第二设计规则，因此该测试图形视为无效测试图形。图5所示的测试图形虽然不满足第一设计规则，但满足第二设计规则，因此该测试图形同样视为无效测试图形。测试图形的验证装置可针对无效测试图形，返回无效测试图形配置文件中的错误字段位置，以便测试人员对错误字段的内容进行修正，提高测试效率。
图6所示的测试图形同时满足第一设计规则和第二设计规则，因此该测试图形视为有效测试图形，有效测试图形存储至有效测试图形库中。
上述实施例示出的测试图形的验证方法，首先验证测试图形库中测试图形是否满足基于距离的设计规则，在满足基于距离的设计规则的测试图形中，进一步验证是否满足基于宽度的设计规则，只有同时满足这两种设计规则的测试图形才视为有效测试图形。上述流程提高了测试图形有效性验证的准确率，进而提升了设计规则检查的质量。
本申请实施例可以根据上述方法实施例对测试图形的验证装置进行功能模块的划分，例如，可以对应各个功能划分各个功能模块，也可以将两个或两个以上的功能集成在一个处理模块中。上述集成的模块既可以使用硬件的形式实现，也可以使用软件功能模块的形式实现。需要说明的是，本申请实施例中对模块的划分是示意性的，仅仅为一种逻辑功能划分，实际实现时可以有另外的划分方式。下面以使用对应各个功能划分各个功能模块为例进行说明。
图7为本申请实施例提供的测试图形的验证装置的结构示意图。如图7所示，本实施例的测试图形的验证装置300，包括：处理模块301以及存储模块302。
处理模块301，用于从测试图形库中选取满足第一设计规则的第一测试图形，所述第一设计规则包括用于限定集成电路不同区域中第一检查项的数值范围的规则；
验证所述第一测试图形是否满足第二设计规则，所述第二设计规则包括用于限定所述第一测试图形所在区域中第二检查项的数值范围的规则，所述第一检查项与所述第二检查项之间具有关联关系；
存储模块302，用于将满足所述第一设计规则和所述第二设计规则的测试图形存储至有效测试图形库中。
在本申请的一个可选实施例中，所述第一检查项包括：所述集成电路中目标对象之间距离值，所述第二检查项包括：所述集成电路中目标对象之间的位置关系；所述目标对象包括半导体结构，通孔的至少一种。
在本申请的一个可选实施例中，所述处理模块301，具体用于：
通过解析设计规则手册DRM文件获取所述第一设计规则，验证所述测试图形库中的测试图形是否满足所述第一设计规则；
将满足所述第一设计规则的测试图形作为所述第一测试图形。
在本申请的一个可选实施例中，所述处理模块301，具体用于：
通过解析DRM文件获取所述第一测试图形所在区域的第二设计规则；
确定所述第一测试图形的配置文件中第二设计规则字段是否满足所述第一测试图形所在区域的第二设计规则。
在本申请的一个可选实施例中，若所述第一测试图形不满足所述第二设计规则，所述处理模块301，还用于：
响应于测试人员的第一操作，修正所述第一测试图形的配置文件中第二设计规则字段。
在本申请的一个可选实施例中，所述处理模块301，还用于：
从所述测试图形库中选取不满足所述第一设计规则的第二测试图形；
验证所述第二测试图形是否满足所述第二设计规则，若所述第二测试图形满足所述第二设计规则，响应于测试人员的第二操作，修正所述第二测试图形的配置文件中第一设计规则字段。
在本申请的一个可选实施例中，若所述第二测试图形不满足所述第二设计规则，所述处理模块301，还用于：
响应于所述测试人员的第三操作，修正所述第二测试图形的配置文件中第一设计规则字段以及第二设计规则字段。
本申请实施例提供的测试图形的验证装置，用于执行前述方法实施例的各个步骤，其实现原理和技术效果类似，在此不再赘述。
图8为本申请实施例提供的电子设备的硬件结构示意图。如图8所示，本实施例的测试图形的验证装置400，包括：
至少一个处理器(图8中仅示出了一个处理器401)；以及
与所述至少一个处理器通信连接的存储器402；其中，
所述存储器402存储有可被所述至少一个处理器401执行的指令，所述指令被所述至少一个处理器401执行，以使所述测试图形的验证装置400能够执行前述方法实施例的各个步骤。
可选的，存储器402既可以是独立的，也可以跟处理器401集成在一起。
当存储器402是独立于处理器401之外的器件时，测试图形的验证装置400还包括：总线403，用于连接存储器402和处理器401。
本申请实施例还提供一种计算机可读存储介质，所述计算机可读存储介质中存储有计算机执行指令，当所述计算机执行指令被处理器执行时实现前述方法实施例的各个步骤。
本申请实施例提供一种计算机程序产品，包括计算机程序，所述计算机程序被处理器执行时实现前述方法实施例的各个步骤。
本申请实施例还提供了一种芯片，包括：处理模块与通信接口，该处理模块能执行前述方法实施例中的技术方案。
进一步地，该芯片还包括存储模块(如，存储器)，存储模块用于存储指令，处理模块用于执行存储模块存储的指令，并且对存储模块中存储的指令的执行使得处理模块执行前述方法实施例中的技术方案。
应理解，本申请实施例中提及的处理器可以是中央处理单元(CentralProcessing Unit，CPU)，还可以是其他通用处理器、数字信号处理器(Digital SignalProcessor，DSP)、专用集成电路(Application Specific Integrated Circuit，ASIC)、现成可编程门阵列(Field Programmable Gate Array，FPGA)或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件等。通用处理器可以是微处理器或者该处理器也可以是任何常规的处理器等。
还应理解，本申请实施例中提及的存储器可以是易失性存储器或非易失性存储器，或可包括易失性和非易失性存储器两者。其中，非易失性存储器可以是只读存储器(Read-Only Memory，ROM)、可编程只读存储器(Programmable ROM，PROM)、可擦除可编程只读存储器(Erasable PROM，EPROM)、电可擦除可编程只读存储器(Electrically EPROM，EEPROM)或闪存。易失性存储器可以是随机存取存储器(Random Access Memory，RAM)，其用作外部高速缓存。通过示例性但不是限制性说明，许多形式的RAM可用，例如静态随机存取存储器(Static RAM，SRAM)、动态随机存取存储器(Dynamic RAM，DRAM)、同步动态随机存取存储器(Synchronous DRAM，SDRAM)、双倍数据速率同步动态随机存取存储器(Double DataRate SDRAM，DDR SDRAM)、增强型同步动态随机存取存储器(Enhanced SDRAM，ESDRAM)、同步连接动态随机存取存储器(Synchlink DRAM，SLDRAM)和直接内存总线随机存取存储器(Direct Rambus RAM，DR RAM)。
总线可以是工业标准体系结构(Industry Standard Architecture，ISA)总线、外部设备互连(Peripheral Component，PCI)总线或扩展工业标准体系结构(ExtendedIndustry Standard Architecture，EISA)总线等。总线可以分为地址总线、数据总线、控制总线等。为便于表示，本申请附图中的总线并不限定仅有一根总线或一种类型的总线。
需要说明的是，当处理器为通用处理器、DSP、ASIC、FPGA或者其他可编程逻辑器件、分立门或者晶体管逻辑器件、分立硬件组件时，存储器(存储模块)集成在处理器中。
应注意，本文描述的存储器旨在包括但不限于这些和任意其它适合类型的存储器。
应理解，在本申请的各种实施例中，上述各过程的序号的大小并不意味着执行顺序的先后，各过程的执行顺序应以其功能和内在逻辑确定，而不应对本申请实施例的实施过程构成任何限定。
以上所述，仅为本申请的具体实施方式，但本申请的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本申请揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本申请的保护范围之内。因此，本申请的保护范围应所述以权利要求的保护范围为准。
Claims (17)
1.一种测试图形的验证方法，其特征在于，包括：
从测试图形库中选取满足第一设计规则的第一测试图形，所述第一设计规则包括用于限定集成电路不同区域中第一检查项的数值范围的规则；
验证所述第一测试图形是否满足第二设计规则，所述第二设计规则包括用于限定所述第一测试图形所在区域中第二检查项的数值范围的规则，所述第一检查项与所述第二检查项之间具有关联关系，所述第一检查项与所述第二检查项之间具有关联关系为所述第一检查项与所述第二检查项的限定条件为包含与被包含关系，或者所述第一检查项与所述第二检查项的限定条件具有关联关系；
将满足所述第一设计规则和所述第二设计规则的测试图形存储至有效测试图形库中。
2.根据权利要求1所述的方法，其特征在于，所述第一检查项包括：所述集成电路中目标对象之间距离值，所述第二检查项包括：所述集成电路中目标对象之间的位置关系；所述目标对象包括半导体结构，通孔的至少一种。
3.根据权利要求1所述的方法，其特征在于，所述从测试图形库中选取满足第一设计规则的第一测试图形，包括：
通过解析设计规则手册DRM文件获取所述第一设计规则，验证所述测试图形库中的测试图形是否满足所述第一设计规则；
将满足所述第一设计规则的测试图形作为所述第一测试图形。
4.根据权利要求1所述的方法，其特征在于，所述验证所述第一测试图形是否满足所述第二设计规则，包括：
通过解析DRM文件获取所述第一测试图形所在区域的第二设计规则；
确定所述第一测试图形的配置文件中第二设计规则字段是否满足所述第一测试图形所在区域的第二设计规则。
5.根据权利要求1所述的方法，其特征在于，若所述第一测试图形不满足所述第二设计规则，所述方法还包括：
响应于测试人员的第一操作，修正所述第一测试图形的配置文件中第二设计规则字段。
6.根据权利要求1-5任一项所述的方法，其特征在于，所述方法还包括：
从所述测试图形库中选取不满足所述第一设计规则的第二测试图形；
验证所述第二测试图形是否满足所述第二设计规则，若所述第二测试图形满足所述第二设计规则，响应于测试人员的第二操作，修正所述第二测试图形的配置文件中第一设计规则字段。
7.根据权利要求6所述的方法，其特征在于，若所述第二测试图形不满足所述第二设计规则，所述方法还包括：
响应于所述测试人员的第三操作，修正所述第二测试图形的配置文件中第一设计规则字段以及第二设计规则字段。
8.一种测试图形的验证装置，其特征在于，包括：
处理模块，用于从测试图形库中选取满足第一设计规则的第一测试图形，所述第一设计规则包括用于限定集成电路不同区域中第一检查项的数值范围的规则；
验证所述第一测试图形是否满足第二设计规则，所述第二设计规则包括用于限定所述第一测试图形所在区域中第二检查项的数值范围的规则，所述第一检查项与所述第二检查项之间具有关联关系，所述第一检查项与所述第二检查项之间具有关联关系为所述第一检查项与所述第二检查项的限定条件为包含与被包含关系，或者所述第一检查项与所述第二检查项的限定条件具有关联关系；
存储模块，用于将满足所述第一设计规则和所述第二设计规则的测试图形存储至有效测试图形库中。
9.根据权利要求8所述的装置，其特征在于，所述第一检查项包括：所述集成电路中目标对象之间距离值，所述第二检查项包括：所述集成电路中目标对象之间的位置关系；所述目标对象包括半导体结构，通孔的至少一种。
10.根据权利要求8所述的装置，其特征在于，
所述处理模块，具体用于：
通过解析设计规则手册DRM文件获取所述第一设计规则，验证所述测试图形库中的测试图形是否满足所述第一设计规则；
将满足所述第一设计规则的测试图形作为所述第一测试图形。
11.根据权利要求8所述的装置，其特征在于，
所述处理模块，具体用于：
通过解析DRM文件获取所述第一测试图形所在区域的第二设计规则；
确定所述第一测试图形的配置文件中第二设计规则字段是否满足所述第一测试图形所在区域的第二设计规则。
12.根据权利要求8所述的装置，其特征在于，若所述第一测试图形不满足所述第二设计规则，所述处理模块，还用于：
响应于测试人员的第一操作，修正所述第一测试图形的配置文件中第二设计规则字段。
13.根据权利要求8-12任一项所述的装置，其特征在于，
所述处理模块，还用于：
从所述测试图形库中选取不满足所述第一设计规则的第二测试图形；
验证所述第二测试图形是否满足所述第二设计规则，若所述第二测试图形满足所述第二设计规则，响应于测试人员的第二操作，修正所述第二测试图形的配置文件中第一设计规则字段。
14.根据权利要求13所述的装置，其特征在于，若所述第二测试图形不满足所述第二设计规则，所述处理模块，还用于：
响应于所述测试人员的第三操作，修正所述第二测试图形的配置文件中第一设计规则字段以及第二设计规则字段。
15.一种电子设备，其特征在于，包括：
至少一个处理器；以及
与所述至少一个处理器通信连接的存储器；其中，
所述存储器存储有可被所述至少一个处理器执行的指令，所述指令被所述至少一个处理器执行，以使所述电子设备能够执行权利要求1-7中任一项所述的方法。
16.一种计算机可读存储介质，其特征在于，所述计算机可读存储介质中存储有计算机执行指令，当所述计算机执行指令被处理器执行时，使得所述处理器能够执行权利要求1-7中任一项所述的方法。
17.一种计算机程序产品，包括计算机程序，其特征在于，所述计算机程序被处理器执行时实现权利要求1-7中任一项所述的方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110925421.5A CN113642286B (zh) | 2021-08-12 | 2021-08-12 | 测试图形的验证方法、装置、设备及存储介质 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110925421.5A CN113642286B (zh) | 2021-08-12 | 2021-08-12 | 测试图形的验证方法、装置、设备及存储介质 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN113642286A CN113642286A (zh) | 2021-11-12 |
| CN113642286B true CN113642286B (zh) | 2023-10-24 |
Family
ID=78421296
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110925421.5A Active CN113642286B (zh) | 2021-08-12 | 2021-08-12 | 测试图形的验证方法、装置、设备及存储介质 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113642286B (zh) |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003337843A (ja) * | 2002-05-20 | 2003-11-28 | Nec Micro Systems Ltd | 半導体集積回路のレイアウト検証方法および検証プログラム |
| JP2004086838A (ja) * | 2002-07-04 | 2004-03-18 | Toshiba Corp | システムの検証装置および検証方法 |
| JP2008262356A (ja) * | 2007-04-11 | 2008-10-30 | Toshiba Corp | 半導体集積回路のレイアウト作成装置及びレイアウト作成方法 |
| CN102890730A (zh) * | 2011-07-20 | 2013-01-23 | 北京华大九天软件有限公司 | 一种集成电路版图验证中矩形包含规则的验证方法 |
| CN107039402A (zh) * | 2015-12-09 | 2017-08-11 | 三星电子株式会社 | 测试图案、测试方法以及计算机实现方法 |
| CN107743619A (zh) * | 2015-04-15 | 2018-02-27 | 赛捷设计自动化有限责任公司 | 用以验证drc迭组的测试布局的自动产生技术 |
| CN109492306A (zh) * | 2018-11-12 | 2019-03-19 | 北京华大九天软件有限公司 | 一种设计规则验证结果的关联层反标方法 |
| CN109923542A (zh) * | 2016-10-31 | 2019-06-21 | 辛奥普希斯股份有限公司 | 用于早期阶段ic布局设计的drc处理工具 |
| CN112700348A (zh) * | 2021-01-04 | 2021-04-23 | 长鑫存储技术有限公司 | 工艺数据处理方法、装置、存储介质与电子设备 |
| CN112800705A (zh) * | 2021-02-22 | 2021-05-14 | 长鑫存储技术有限公司 | 设计规则检查方法、装置及存储介质 |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104834759B (zh) * | 2014-02-12 | 2018-04-20 | 台湾积体电路制造股份有限公司 | 电子设计的实现方法和装置 |
| US9798852B2 (en) * | 2015-06-29 | 2017-10-24 | Globalfoundries Inc. | Methods of design rule checking of circuit designs |
| US11222160B2 (en) * | 2019-06-07 | 2022-01-11 | Synopsys, Inc. | Mask rule checking for curvilinear masks for electronic circuits |
-
2021
- 2021-08-12 CN CN202110925421.5A patent/CN113642286B/zh active Active
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003337843A (ja) * | 2002-05-20 | 2003-11-28 | Nec Micro Systems Ltd | 半導体集積回路のレイアウト検証方法および検証プログラム |
| JP2004086838A (ja) * | 2002-07-04 | 2004-03-18 | Toshiba Corp | システムの検証装置および検証方法 |
| JP2008262356A (ja) * | 2007-04-11 | 2008-10-30 | Toshiba Corp | 半導体集積回路のレイアウト作成装置及びレイアウト作成方法 |
| CN102890730A (zh) * | 2011-07-20 | 2013-01-23 | 北京华大九天软件有限公司 | 一种集成电路版图验证中矩形包含规则的验证方法 |
| CN107743619A (zh) * | 2015-04-15 | 2018-02-27 | 赛捷设计自动化有限责任公司 | 用以验证drc迭组的测试布局的自动产生技术 |
| CN107039402A (zh) * | 2015-12-09 | 2017-08-11 | 三星电子株式会社 | 测试图案、测试方法以及计算机实现方法 |
| CN109923542A (zh) * | 2016-10-31 | 2019-06-21 | 辛奥普希斯股份有限公司 | 用于早期阶段ic布局设计的drc处理工具 |
| CN109492306A (zh) * | 2018-11-12 | 2019-03-19 | 北京华大九天软件有限公司 | 一种设计规则验证结果的关联层反标方法 |
| CN112700348A (zh) * | 2021-01-04 | 2021-04-23 | 长鑫存储技术有限公司 | 工艺数据处理方法、装置、存储介质与电子设备 |
| CN112800705A (zh) * | 2021-02-22 | 2021-05-14 | 长鑫存储技术有限公司 | 设计规则检查方法、装置及存储介质 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN113642286A (zh) | 2021-11-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN112800705B (zh) | 设计规则检查方法、装置及存储介质 | |
| US7873929B2 (en) | Method, apparatus and system for designing an integrated circuit including generating at least one auxiliary pattern for cell-based optical proximity correction | |
| US20150356232A1 (en) | Method and System for Generating a Circuit Design, Method for Calibration of an Inspection Apparatus and Method for Process Control and Yield Management | |
| US7665050B2 (en) | Semiconductor device verification system and semiconductor device fabrication method | |
| CN108460184B (zh) | 制造集成电路的方法和系统 | |
| US8356271B2 (en) | Layout testing method and wafer manufacturing method | |
| US9836565B2 (en) | Electronic design automation method and apparatus thereof | |
| CN105159026B (zh) | 栅极区域的光学临近修正验证方法 | |
| US9672311B2 (en) | Method and system for via retargeting | |
| US11972186B2 (en) | Integrated circuit device design method and system | |
| JP2017021671A (ja) | 設計レイアウトデータの修正方法、設計レイアウトデータの修正プログラム、及び設計レイアウトデータ修正装置 | |
| CN113642286B (zh) | 测试图形的验证方法、装置、设备及存储介质 | |
| US10068038B2 (en) | Semiconductor process simulation device and simulation method thereof | |
| CN103646031B (zh) | Drc文件的坐标数据对比方法 | |
| US11176298B1 (en) | Method for modeling | |
| CN113627122B (zh) | 测试图形的验证方法、装置、设备及存储介质 | |
| CN117348333A (zh) | 掩膜版、光学临近修正方法、装置及电子设备 | |
| CN116796698A (zh) | 一种芯片版图的修正方法及存储介质 | |
| US20220269848A1 (en) | Design rule check method and apparatus, and storage medium | |
| JP2007199256A (ja) | 集積回路の設計方法、設計装置及びプログラム | |
| JP5679542B2 (ja) | 品質優先回路抽出装置、品質優先回路抽出方法、品質優先回路抽出プログラム、マスク作成システム、及びレイアウト制約作成システム | |
| KR102434992B1 (ko) | 로컬 레이아웃 효과를 고려하여 집적 회로를 제조하는 방법 및 시스템 | |
| CN110781641A (zh) | 一种快速识别纠正版图中敏感图形的方法 | |
| US20070001221A1 (en) | Apparatus and method for generating transistor model | |
| CN115270684B (zh) | 一种电路绘制方法、装置、可读介质及电子设备 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |