CN113629009A - 半导体硅化钴膜层的制造方法、半导体器件及存储器 - Google Patents

半导体硅化钴膜层的制造方法、半导体器件及存储器 Download PDF

Info

Publication number
CN113629009A
CN113629009A CN202110906924.8A CN202110906924A CN113629009A CN 113629009 A CN113629009 A CN 113629009A CN 202110906924 A CN202110906924 A CN 202110906924A CN 113629009 A CN113629009 A CN 113629009A
Authority
CN
China
Prior art keywords
layer
region
cobalt
silicon substrate
deposition
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110906924.8A
Other languages
English (en)
Other versions
CN113629009B (zh
Inventor
韦钧
夏欢
王梓杰
闫冬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN202110906924.8A priority Critical patent/CN113629009B/zh
Publication of CN113629009A publication Critical patent/CN113629009A/zh
Application granted granted Critical
Publication of CN113629009B publication Critical patent/CN113629009B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B12/00—Dynamic random access memory [DRAM] devices
    • H10B12/30—DRAM devices comprising one-transistor - one-capacitor [1T-1C] memory cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本公开提供了一种半导体硅化钴膜层的制造方法、半导体器件及存储器，属于半导体技术领域。该方法包括：提供硅衬底，所述硅衬底包括阵列区和位于所述阵列区外围的外围区；于所述阵列区形成第一接触区；于所述外围区形成第二接触区；于所述第一接触区表面执行第一沉积，形成第一钴层，于所述第二接触区表面执行第二沉积，形成第二钴层；其中，所述第一接触区表面钴的覆盖率高于所述第二接触区表面钴的覆盖率。该方法可在阵列区和外围区形成满足各自需求的钴层，从而在保证阵列区均匀性的同时，也能降低外围区的漏电流。

Description

半导体硅化钴膜层的制造方法、半导体器件及存储器
技术领域
本公开涉及半导体技术领域，尤其涉及一种半导体硅化钴膜层的制造方法、半导体器件及存储器。
背景技术
动态随机存储器(Dynamic Random Access Memory，DRAM)是计算机中常用的半导体存储器件，通常包括由多个重复的存储单元组成的阵列区和位于阵列区外围的外围区。外围区包括用于控制存储单元阵列排布的外围电路。
金属硅化物由于具有较低的电阻、良好的金属导电性等优势，已作为源漏栅接触材料和局部互联材料广泛应用于大规模集成电路之中。目前，通常采用一步沉积工艺在阵列区和外围区形成金属硅化物，作为互联结构。然而，随着半导体工艺器件结构及线宽的缩小，对于金属硅化物的性能要求更加苛刻，一步沉积工艺无法同时满足阵列区和外围区的需求。
所述背景技术部分公开的上述信息仅用于加强对本公开的背景的理解，因此它可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本公开的目的在于提供一种半导体硅化钴膜层的制造方法、半导体器件及存储器，阵列区和外围区形成满足各自需求的钴层，从而在保证阵列区均匀性的同时，也能降低外围区的漏电流。
为实现上述发明目的，本公开采用如下技术方案：
根据本公开的第一个方面，提供一种半导体硅化钴膜层的制造方法，包括：
提供硅衬底，所述硅衬底包括阵列区和位于所述阵列区外围的外围区；
于所述阵列区形成第一接触区；
于所述外围区形成第二接触区；
于所述第一接触区表面执行第一沉积，形成第一钴层，于所述第二接触区表面执行第二沉积，形成第二钴层；
其中，所述第一接触区表面钴的覆盖率高于所述第二接触区表面钴的覆盖率。
在本公开的一种示例性实施例中，于所述阵列区形成第一接触区包括：
于所述阵列区形成隔离结构和被所述隔离结构间隔开的多晶硅插塞，所述隔离结构凸出于所述硅衬底的表面，所述多晶硅插塞的顶表面低于所述隔离结构的顶表面；
其中，所述阵列区的所述硅衬底内形成有有源区，所述多晶硅插塞靠近所述硅衬底的一端与所述有源区接触，所述多晶硅插塞的顶表面形成所述第一接触区。
在本公开的一种示例性实施例中，于所述外围区形成第二接触区包括：
于所述外围区形成外围器件，所述外围器件包括晶体管，所述晶体管包括形成于所述硅衬底内的源极、漏极，以及形成于所述硅衬底表面的栅极；
暴露所述晶体管的源极、漏极或栅极，所述源极、所述漏极或/和所述栅极被暴露出的表面形成所述第二接触区。
在本公开的一种示例性实施例中，于所述第一接触区表面执行第一沉积，形成第一钴层，于所述第二接触区表面执行第二沉积，形成第二钴层包括：
于所述阵列区沉积形成第一阻挡膜层，所述第一阻挡膜层至少覆盖所述第一接触区；
于所述第二接触区表面执行所述第二沉积，形成所述第二钴层；
去除所述第一阻挡膜层，以暴露所述第一接触区；
于所述外围区形成第二阻挡膜层，所述第二阻挡膜层形成于所述第二钴层背离所述硅衬底的一侧，所述第二阻挡膜层在所述硅衬底上的正投影至少覆盖所述第二钴层在所述硅衬底上的正投影；
于所述第一接触区表面执行所述第一沉积，形成所述第一钴层。
在本公开的一种示例性实施例中，于所述第一接触区表面执行第一沉积，形成第一钴层，于所述第二接触区表面执行第二沉积，形成第二钴层包括：
于所述外围区沉积形成第二阻挡膜层，所述第二阻挡膜层至少覆盖所述第二接触区；
于所述第一接触区表面执行所述第一沉积，沉积形成所述第一钴层；
去除所述第二阻挡膜层，以暴露所述第二接触区；
于所述阵列区形成第一阻挡膜层，所述第二阻挡膜层形成于所述第一钴层背离所述硅衬底的一侧，所述第二阻挡膜层在所述硅衬底上的正投影至少覆盖所述所述第一钴层在所述硅衬底上的正投影；
于所述第二接触区表面执行第二沉积，形成所述第二钴层。
在本公开的一种示例性实施例中，所述第一沉积的沉积温度为400-500℃，沉积偏压为200-400w。
在本公开的一种示例性实施例中，所述第二沉积的沉积温度为20-26℃，沉积偏压为0-10w。
在本公开的一种示例性实施例中，沉积形成的所述第一钴层的厚度为9-10nm，沉积形成的所述第二钴层的厚度为2-5nm。
在本公开的一种示例性实施例中，于所述第二接触区表面执行所述第二沉积，形成所述第二钴层之后还包括：
于所述第二钴层背离所述硅衬底的一侧形成第二保护层，所述第二保护层至少覆盖所述第二钴层的表面。
在本公开的一种示例性实施例中，于所述第一接触区执行所述第一沉积，形成所述第一钴层之后还包括：
于所述第一钴层背离所述硅衬底的一侧形成第一保护层，所述第一保护层至少覆盖所述第一钴层的表面。
在本公开的一种示例性实施例中，于所述第一接触区表面执行第一沉积，形成第一钴层，于所述第二接触区表面执行第二沉积，形成第二钴层之后还包括：
进行退火，于所述阵列区和所述外围区形成硅化钴膜层。
在本公开的一种示例性实施例中，所述进行退火，于所述阵列区和所述外围区形成硅化钴膜层中退火温度为600～700℃。
在本公开的一种示例性实施例中，进行退火，于所述阵列区和所述外围区形成硅化钴膜层之后还包括：
于所述硅化钴层表面形导电结构。
在本公开的一种示例性实施例中，所述第一保护层和所述第二保护层的材料为氮化钛。
在本公开的一种示例性实施例中，所述第一阻挡膜层和所述第二阻挡膜层为光刻胶层。
根据本公开的第二个方面，提供一种半导体器件，采用第一方面所述的半导体硅化钴膜层的制造方法制备而成。
根据本公开的第三个方面，提供一种半导体器件，包括：
硅衬底，包括阵列区和位于所述阵列区外围的外围区；
第一接触区，设于所述阵列区，所述阵列区设有隔离结构和被所述隔离结构间隔开的多晶硅插塞，所述隔离结构凸出于所述硅衬底的表面，所述多晶硅插塞的顶表面低于所述隔离结构的顶表面，所述阵列区的所述硅衬底内设有源区，所述多晶硅插塞靠近所述硅衬底的一端与所述有源区接触，所述多晶硅插塞的顶表面形成所述第一接触区；
第二接触区，设于所述外围区，所述外围区设有外围器件，所述外围器件包括晶体管，所述晶体管包括形成于所述硅衬底内的源极、漏极，以及形成于所述硅衬底表面的栅极，所述晶体管的所述源极、所述漏极或/和所述栅极的表面予以被暴露形成所述第二接触区；
第一钴层，设于所述第一接触区的表面；
第二钴层，设于所述第二接触区的表面，所述第一接触区表面钴的覆盖率高于所述第二接触区的表面钴的覆盖率。
在本公开的一种示例性实施例中，所述第二钴层的厚度为9-10nm，所述第一钴层的厚度为2-5nm。
根据本公开的第四个方面，提供一种存储器，包括如第二方面或第三方面所述的半导体器件。
本公开提供的半导体硅化钴膜层的制造方法，通过执行第一沉积和第二沉积不同的沉积步骤，分别在阵列区和外围区沉积形成第一钴层和第二钴层，使得阵列区和外围区在形成钴层时可分别进行控制，以形成满足各自需求的钴层，从而使得第一接触区表面钴的覆盖率高于第二接触区表面钴的覆盖率，以保证阵列区均匀性的同时，也能降低外围区的漏电流。
附图说明
通过参照附图详细描述其示例实施方式，本公开的上述和其它特征及优点将变得更加明显。
图1是本公开示例性实施例中半导体硅化钴膜层的制造方法流程示意图；
图2是本公开示例性实施例中形成第一接触区和第二接触区的结构示意图；
图3是本公开示例性实施例中阵列区形成第一阻挡膜层，外围区形成第二钴层结构示意图；
图4是本公开示例性实施例中外围区形成第二阻挡膜层，阵列区形成第一钴层结构示意图；
图5是本公开示例性实施例中阵列区和外围区形成硅化钴膜层结构示意图；
图6是本公开又一示例性实施例中外围区形成第二阻挡膜层、阵列区形成第一钴层结构示意图；
图7是本公开又一示例性实施例中阵列区形成第一阻挡膜层，外围区形成第二钴层结构示意图；
图8是本公开示例性实施例中形成导电结构的结构示意图。
图中主要元件附图标记说明如下：
1-硅衬底；10-阵列区；110-有源区；120-浅沟槽隔离结构；10a-隔离结构；130-位线结构；131-多晶硅层；132-氮化钛层；133-金属层；134-顶层介质层；135-绝缘层；136-间隔壁；140-多晶硅插塞；10b-第一接触区；20-外围区；210-有源区；220-浅沟槽隔离结构；230-介质层；231-第一介质层；232-第二介质层；233-第二接触区；240-栅极结构；241-栅极氧化层；242-多晶硅层；243-阻挡层；244-导电金属层；245-绝缘层；246-隔离层；250-源极；260-漏极；30-第一阻挡膜层；40-第一钴层；50-第一保护层；60-第二阻挡膜层；70-第二钴层；80-第二保护层；100-硅化钴膜层；010-导电结构。
具体实施方式
现在将参考附图更全面地描述示例实施例。然而，示例实施例能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本公开将更加全面和完整，并将示例实施例的构思全面地传达给本领域的技术人员。所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。
在图中，为了清晰，可能夸大了区域和层的厚度。在图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
所描述的特征、结构或特性可以以任何合适的方式结合在一个或更多实施例中。在下面的描述中，提供许多具体细节从而给出对本公开的实施例的充分理解。然而，本领域技术人员将意识到，可以实践本公开的技术方案而没有所述特定细节中的一个或更多，或者可以采用其它的方法、组元、材料等。在其它情况下，不详细示出或描述公知结构、材料或者操作以避免模糊本公开的主要技术创意。
当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。用语“第一”和“第二”等仅作为标记使用，不是对其对象的数量限制。
动态随机存储器包括阵列区和外围区，阵列区包含多个存储单元，外围区包括用于控制存储单元阵列排布的外围电路。相关技术中，主要通过物理气相沉积法(PhysicalVapor Deposition，PVD)在阵列区和外围区同时沉积一层钴，在通过高温退火后形成金属硅化物，以作为阵列区中衬底内的有源区与电容的连接结构，或外围区的外围器件，如晶体管与线路等的连接结构。然而，随着半导体工艺器件结构及线宽的缩小，对于金属硅化物的性能要求更加苛刻。一般来说阵列区和外围区对沉积形成钴层的要求不一样，阵列区需要形成均匀性较好钴层，外围区需要形成厚度较薄的钴层。然而，现有工艺中阵列区和外围区的钴层是同时沉积形成的。根据薄膜的特性，膜厚和均匀性成正比，这意味着如果沉积较多的钴，可保证阵列区的均匀性，但会使外围区漏电流过大；而如果沉积较少的钴，可降低外围区的漏电流，但会影响阵列区钴的均匀性，进而影响器件的性能。
如图1所示，本公开实施方式中提供一种半导体硅化钴膜层的制造方法，可用于制备动态随机存储器。该方法包括：
步骤S100，提供硅衬底1，硅衬底1包括阵列区10和位于阵列区10外围的外围区20；
步骤S200，于阵列区10形成第一接触区10b；
步骤S300，于外围区20形成第二接触区233；
步骤S400，于第一接触区10b表面执行第一沉积，形成第一钴层40，于第二接触区233表面执行第二沉积，形成第二钴层70。
其中，第一接触区10b表面钴的覆盖率高于第二接触区233表面钴的覆盖率。
在本公开实施例中，第一接触区10b和第二接触区233表面钴的覆盖率可通过调节沉积形成的第一钴层40和第二钴层70的厚度来实现。
本公开提供的半导体硅化钴膜层的制造方法，通过执行第一沉积和第二沉积不同的沉积步骤，分别在阵列区10和外围区20沉积形成第一钴层40和第二钴层70，使得阵列区10和外围区20在形成钴层时可分别进行控制，以形成满足各自需求的钴层，从而使得第一接触区10b表面钴的覆盖率高于第二接触区233表面钴的覆盖率，以在保证阵列区10均匀性的同时，也能降低外围区20的漏电流。
下面结合附图对本公开实施方式提供的半导体硅化钴膜层的制造方法的各步骤进行详细说明：
如图2所示，在步骤S100中，提供硅衬底1，硅衬底1包括阵列区10和位于阵列区10外围的外围区20。本公开硅衬底1可以是单晶硅衬底或多晶硅衬底，还可以是本征硅衬底或者是轻微掺杂的硅衬底。
阵列区10用于形成半导体存储器件的存储单元，多个存储单元在阵列区10设置成矩阵形态并可存储电荷来产生具有区别性的存储态。外围区20则用来设置存储器件的外围电路，如栏译码器、列译码器、感应放大器、或是I/O控制模块等。
在步骤S200中，于阵列区10形成第一接触区10b。在本公开一些实施例中，步骤S200包括：
步骤S210，于阵列区10形成隔离结构10a和被隔离结构10a间隔开的多晶硅插塞140，隔离结构10a凸出于硅衬底的表面，多晶硅插塞140的顶表面低于隔离结构10a的顶表面；
其中，阵列区10的硅衬底1内形成有有源区110，多晶硅插塞140靠近硅衬底1的一端与有源区110接触，多晶硅插塞140的顶表面形成第一接触区10b。
在该步骤中隔离结构10a凸出于硅衬底的表面，以界定出阵列区10上存储节点区域，隔离结构10a之间形成有多晶硅插塞140，多晶硅插塞140位于存储节点区域。
在一些实施例中，阵列区10的硅衬底1内形成有有源区110，阵列区10形成有多个凸出于硅衬底1表面的隔离结构10a，隔离结构10a之间形成有多晶硅插塞140，多晶硅插塞140延伸至有源区110。阵列区10的硅衬底1的有源区110是由周围的浅沟槽隔离结构120所分离。在实际工艺中，可对硅衬底1刻蚀形成多个沟槽，并于沟槽内填入隔离材料，如氧化硅，以形成浅沟槽隔离结构120。在阵列区10中，多个浅沟槽隔离结构120将硅衬底1分割形成多个有源区110。
在一些实施例中，阵列区10的硅衬底1中还可以形成多条字线结构(图未示)，多条字线彼此大致平行并间隔一定的距离，字线结构沿第一方向延伸。阵列区10的硅衬底1表面还可以形成多条位线结构130，多条位线结构130彼此大致平行，并间隔一定的距离，位线结构130沿第二方向延伸，第一方向和第二方向具有一定的夹角。字线结构通常埋设在硅衬底1中，其作为存取晶体管来控制栅极的开关以及电荷的存取与否，位线结构130通常设置在硅衬底1上，其与有源区110中的源区或漏区连接来进行写入与读取的动作。
在一些实施例中，在阵列区10中，硅衬底1的有源区110和浅沟槽隔离结构120中均可形成字线结构。具体地，可在有源区110和浅沟槽隔离结构120中形成字线沟槽，并在字线沟槽内填入导电材料而形成字线结构。字线结构的导线材料可为金属，如钨、铝、钛等。字线结构上剩余的沟槽空间则可填满氮化硅等。字线结构与有源区110之间还可形成氮化钛层，以隔绝字线结构与有源区110。
在一些实施例中，在阵列区10中，位线结构130可形成于硅衬底1上，沿远离硅衬底1方向，位线结构130可依次包括多晶硅层131、氮化钛层132、金属层133以及顶层介质层134等。其中，金属层133的材料可以是钨、钛或铝等，顶层介质层134的材料可以为氮化硅。进一步地，位线结构130的侧壁还形成有绝缘层135，绝缘层135的材料可以为氧化硅，绝缘层135外还形成有间隔壁136，间隔壁136的材料可以为氮化硅。
阵列区10形成有隔离结构10a，隔离结构10a突出于硅衬底1的表面。隔离结构10a界定出阵列区10上存储节点区域。在一实施例中，位线结构130的上方形成有氮化硅结构，该氮化硅结构与位线结构130可共同构成隔离结构10a，以间隔界定出存储节点区域。此外，字线结构的上方也可形成氮化硅结构，该氮化硅结构可构成隔离结构10a，以间隔界定出存储节点区域。
隔离结构10a之间形成有多晶硅插塞140，多晶硅插塞140位于存储节点区域，且多晶硅插塞140的顶表面低于隔离结构10a的顶表面。在实际工艺中，在隔离结构10a中填充形成多晶硅层后，可通过光刻工艺将隔离结构10a间的多晶硅层部分刻蚀，以形成多晶硅插塞140，并使该多晶硅插塞140的顶表面低于隔离结构10a的顶表面。多晶硅插塞140延伸至有源区110，与有源区110连接。多晶硅插塞140的顶表面形成第一接触区10b，可用于形成存储节点接触结构，以将有源区110与电容器连接，形成存储节点。
在步骤S300中，于外围区20形成第二接触区233。在本公开一些实施例中，步骤S300包括：
步骤S310，于外围区20形成外围器件，外围器件包括晶体管，晶体管包括形成于硅衬底1内的源极250、漏极260，以及形成于硅衬底1表面的栅极240；
步骤S320，暴露晶体管的源极250、漏极260或栅极240，源极250、漏极260或/和栅极240被暴露出的表面形成第二接触区233。
在步骤S310中，于外围区20形成外围器件，外围器件包括晶体管，晶体管包括形成于硅衬底1内的源极250、漏极260，以及形成于硅衬底1表面的栅极240。
在本公开一些实施例中，外围区20的硅衬底1设有多个有源区210，各个有源区210是由周围的浅沟槽隔离结构220所分离。在实际工艺中，可对硅衬底1刻蚀形成多个沟槽，并于沟槽内填入隔离材料，如氧化硅，以形成浅沟槽隔离结构220。在外围区20中，多个浅沟槽隔离结构220将硅衬底1分割形成多个有源区210，有源区210可用于形成晶体管器件。
外围区20的硅衬底1上形成有栅极结构240，外围区20的硅衬底1内形成有源极250和漏极260，通过离子注入技术向半导体衬底100内注入离子可形成源极250和漏极260。栅极结构240、源极250和漏极260构成晶体管。
在一实施例中，沿远离硅衬底1方向，栅极结构240依次包括栅极氧化层241、多晶硅层242、阻挡层243、导电金属层244和绝缘层245。其中，栅极氧化层241的材料可以为氧化硅，阻挡层243的材料可以为氮化钛，导电金属层244的材料可以为金属钨，绝缘层245的材料可以为氮化硅。源极250和漏极260分别位于栅极结构240的两侧。栅极结构240、源极250和漏极260构成晶体管器件，且栅极结构240能够实现对电流的控制。
在一实施例中，外围区20还形成有介质层230，介质层230形成于栅极结构240远离硅衬底1的一侧，介质层230覆盖栅极结构240和硅衬底1的表面，且介质层230中设置有第二接触区233，以暴露第二源区或第二漏区。其中，介质层230可以为单层结构或多层结构。介质层230的材料可以为氧化硅或氮化硅。在具体实施例中，介质层230包括第一介质层231和第二介质层232，第一介质层231的材料为氧化硅，第二介质层232的材料为氮化硅。
在步骤S320中，暴露晶体管的源极250、漏极260或栅极240，源极250、漏极260或/和栅极240被暴露出的表面形成第二接触区233。
在本公开一些实施例中，可通过光刻工艺等在介质层230中形成通孔，该通孔暴露晶体管的源极250、漏极260和/或栅极240。源极250、漏极260和/或栅极240被暴露出的表面形成第二接触区233。第二接触区233中可形成接触结构，以将晶体管与导线连接，进而与外围电路等连接。
如图3至图7所示，在步骤S400中，于第一接触区10b表面执行第一沉积，形成第一钴层40，于第二接触区233表面执行第二沉积，形成第二钴层70。
在该步骤中，分别通过执行第一沉积和第二沉积，以分别完成阵列区10和外围区20的不同钴层的沉积。具体地，当在阵列区10执行第一沉积形成第一钴层40时，可将外围区20进行遮挡；相应地，当在外围区20执行第二沉积形成第二钴层70时，可将阵列区10进行遮挡。在此需说明的是，第一沉积和第二沉积的先后顺序本公开不做限定。
如图3和图4所示，在本公开一些实施例中，步骤S400包括：
步骤S410，于阵列区10沉积形成第一阻挡膜层30，第一阻挡膜层30至少覆盖第一接触区10b；
步骤S420，于第二接触区233表面执行第二沉积，形成第二钴层70；
步骤S430，去除第一阻挡膜层30，以暴露第一接触区10b；
步骤S440，于外围区20形成第二阻挡膜层60，第二阻挡膜层60形成于第二钴层70背离硅衬底1的一侧，第二阻挡膜层60在硅衬底1上的正投影至少覆盖第二钴层70在硅衬底1上的正投影；
步骤S450，于第一接触区10b表面执行第一沉积，形成第一钴层40。
在该实施例中，先执行第二沉积形成第二钴层70，之后再执行第一沉积形成第一钴层40。
在步骤S410中，于阵列区10沉积形成第一阻挡膜层30，第一阻挡膜层30至少覆盖第一接触区10b。
如图3所示，在该步骤中，在阵列区10沉积形成第一阻挡膜层30，第一阻挡膜层30至少覆盖第一接触区10b，也即至少要覆盖多晶硅插塞140的表面。在一具体实施例中，第一阻挡膜层30为光刻胶层。第一阻挡膜层30覆盖隔离结构10a和多晶硅插塞140的表面。
在步骤S420中，于第二接触区233表面执行第二沉积，形成第二钴层70。
于第二接触区233表面沉积形成第二钴层70，第二钴层70覆盖栅极240、源极250和/或漏极260被暴露的表面。在该步骤中，由于阵列区10已经被第一阻挡膜层30遮挡，因此，第二钴层70可以完全按照外围区20对钴层的要求进行沉积，以形成满足外围区20要求的钴层。
在一些实施例中，可采用物理气相沉积法在外围区20执行第二沉积，形成第二钴层70，第二沉积的沉积温度为20-26℃，沉积偏压为0-10w。在一具体实施例中，第二沉积的沉积温度可以为室温。
在该实施例中，采用低偏压、低温进行沉积，可沉积较薄的钴层，且能有效降低热预算，节省工艺成本。沉积形成的钴层能有效减少源极250或漏极260至硅衬底1的漏电流，从而降低半导体器件产生缺陷的几率。
在一些具体实施例中，在外围区20执行第二沉积，形成第二钴层70的厚度为2-5nm。具体可以为2nm、2.2nm、2.5nm、3nm、3.5nm、3.8nm、4nm、4.2nm、4.5nm、4.7nm或5nm。
在本公开一些实施例中，步骤S420之后还包括：
步骤S420-1，于第二钴层70背离硅衬底1的一侧形成第二保护层80，第二保护层80至少覆盖第二钴层70的表面。
在该步骤中，形成第二保护层80，第二保护层80至少覆盖第二钴层70的表面。形成第二保护层80的材料可以为氮化钛。在沉积形成钴层后，钴对氧气较为敏感，与氧气接触存在被氧化的风险，为阻止钴层被氧化，在该步骤中沉积形成氮化钛层，以避免钴与氧气接触，从而有效防止钴的氧化。在一些实施例中，当在外围区20沉积形成第二钴层70时，第二保护层80可覆盖第二钴层70的表面和通孔的侧壁。
在步骤S430中，去除第一阻挡膜层30，以暴露第一接触区10b。
如图4所示，在该实施例中，去除阵列区10的第一阻挡膜层30，以暴露第一接触区10b。第一阻挡膜层30可采用硫酸和双氧水等混合溶液去除，具体本公开不做限定。
在步骤S440中，于外围区20形成第二阻挡膜层60，第二阻挡膜层60形成于第二钴层70背离硅衬底1的一侧，第二阻挡膜层60在硅衬底1上的正投影至少覆盖第二钴层70在硅衬底1上的正投影。
在该步骤中，于外围区20形成第二阻挡膜层60，第二阻挡膜层60将外围区20予以遮挡，第二阻挡膜层60在硅衬底1上的正投影至少覆盖第二钴层70在硅衬底1上的正投影。在一些实施例中，第二阻挡膜层60可以为光刻胶层。
在步骤S450中，于第一接触区10b表面执行第一沉积，形成第一钴层40。
在该步骤中，由于外围区20已经被第二阻挡膜层60遮挡，因此，第一钴层40可以完全按照阵列区10对钴层的要求进行沉积，以形成满足阵列区10要求的钴层。
在该实施例中，可采用物理气相沉积法在阵列区10执行第一沉积，形成第一钴层40，第一沉积的沉积温度为400-500℃，沉积偏压为200-400w。采用高偏压进行沉积，可沉积较厚、覆盖性较好的钴层，可有效提高阵列区10沉积形成钴层的均匀性。
在本公开一些实施例中，在阵列区10沉积形成的第一钴层40的厚度为9-10nm。具体可以为9nm、9.2nm、9.4nm、9.5nm、9.6nm、9.7nm、9.8nm、9.9nm或10nm。
在本公开一些实施例中，步骤S450之后还包括：
步骤S450-1，于第一钴层40背离硅衬底1的一侧形成第一保护层50，第一保护层50至少覆盖第一钴层40的表面。
在该步骤中，形成第一保护层50，第一保护层50至少覆盖第一钴层40的表面。形成第一保护层50的材料可以为氮化钛。在沉积形成钴层后，钴对氧气较为敏感，与氧气接触存在被氧化的风险，为阻止钴层被氧化，在该步骤中沉积形成氮化钛层，以避免钴与氧气接触，从而有效防止钴的氧化
如图6和图7所示，在本公开另一实施例中，步骤S400包括：
步骤S410，于外围区20沉积形成第二阻挡膜层60，第二阻挡膜层60至少覆盖第二接触区233；
步骤S420，于第一接触区10b表面执行第一沉积，沉积形成第一钴层40；
步骤S430，去除第二阻挡膜层60，以暴露第二接触区233；
步骤S440，于阵列区10形成第一阻挡膜层30，第二阻挡膜层60形成于第一钴层40背离硅衬底1的一侧，第二阻挡膜层60在硅衬底1上的正投影至少覆盖第一钴层30在硅衬底1上的正投影；
步骤S450，于第二接触区233表面执行第二沉积，形成第二钴层70。
在该实施例中，先执行第一沉积形成第一钴层40，之后再执行第二沉积形成第二钴层70。
在步骤S410中，于外围区20沉积形成第二阻挡膜层60，第二阻挡膜层60至少覆盖第二接触区233。
如图6所示，在该实施例中，于外围区20沉积第二阻挡膜层60，第二阻挡膜层60至少覆盖第二接触区233，也即覆盖栅极240、源极250和/或漏极260被暴露出的表面。在一具体实施例中，第二阻挡膜层60为光刻胶层。
在步骤S420中，于第一接触区10b表面执行第一沉积，沉积形成第一钴层40。
于第一接触区10b表面执行第一沉积，沉积形成第一钴层40，第一钴层40覆盖栅极240、源极250和/或漏极260被暴露出的表面。在该步骤中，采用物理气相沉积法在阵列区10执行第一沉积形成第一钴层40，第一沉积的沉积温度为400-500℃，沉积偏压为200-400w。采用高偏压、高温进行沉积，可沉积较厚、覆盖性较好的钴层，可有效提高阵列区10沉积形成钴层的均匀性。
在本公开一些实施例中，在阵列区10执行第一沉积，形成的第一钴层40的厚度为9-10nm。具体可以为9nm、9.2nm、9.4nm、9.5nm、9.6nm、9.7nm、9.8nm、9.9nm或10nm。
在本公开一些实施例中，步骤S420之后还包括：
步骤S420-1，于第一钴层40背离硅衬底1的一侧形成第一保护层50，第一保护层50至少覆盖第一钴层40的表面。
在该步骤中，形成的第一保护层50至少覆盖第一钴层40的表面，以阻止第一钴层40与氧气接触被氧化。第一保护层50的材料可以为氮化钛。在一具体实施例中，第一保护层5可以覆盖第一钴层40的表面和隔离结构10a的侧壁。
在步骤S430中，去除第二阻挡膜层60，以暴露第二接触区233。
如图7所示，第二阻挡膜层60可采用硫酸和双氧水等混合溶液去除，具体本公开不做限定。
在步骤S440中，于阵列区10形成第一阻挡膜层30，第二阻挡膜层60形成于第一钴层40背离硅衬底1的一侧，第二阻挡膜层60在硅衬底1上的正投影至少覆盖第一钴层30在硅衬底1上的正投影。
在该步骤中，在阵列区10形成第一阻挡膜层30，第一阻挡膜层30将阵列区10予以遮挡，在一些实施例中，第一阻挡膜层30可以为光刻胶层。
在步骤S450中，于第二接触区233表面执行第二沉积，形成第二钴层70。
在该步骤中，采用物理气相沉积法在外围区20执行第二沉积，形成第二钴层70，第二沉积的沉积温度为20-26℃，沉积偏压为0-10w。在一具体实施例中，第二沉积温度可以为室温。采用低偏压、低温进行沉积，可沉积较薄的钴层，有效减少源极250或漏极260至硅衬底1的漏电流，从而降低半导体器件产生缺陷的几率。
在一些实施例中，在外围区20沉积形成的第二钴层70的厚度为2-5nm。具体可以为2nm、2.2nm、2.5nm、3nm、3.5nm、3.8nm、4nm、4.2nm、4.5nm、4.7nm或5nm。
在本公开一些实施例中，步骤S450之后还包括：
步骤S450-1，于第二钴层70背离硅衬底1的一侧形成第二保护层80，第二保护层80至少覆盖第二钴层70的表面。
在该步骤中，形成的第二保护层80至少覆盖第二钴层70的表面，以阻止第二钴层70与氧气接触被氧化。第二保护层80的材料可以为氮化钛。
如图5所示，在本公开一些实施例中，步骤S400之后还包括：
步骤S500，进行退火，于阵列区10和外围区20形成硅化钴膜层100。
在该步骤中，进行快速热退火(Rapid Thermal Process，RTP)工艺，使得外围区20沉积形成的钴层与硅衬底1中的硅反应，形成硅化钴膜层100；而阵列区10沉积形成的钴层与多晶硅插塞140反应，形成硅化钴膜层100。硅化钴膜层100具有较低的电阻和良好的金属导电性，且没有窄线宽效应，能够更好地运用于较小尺寸的对准接触。
在本公开中，阵列区10形成的硅化钴膜层100可用于与电容器连接，形成存储节点。外围区20形成的硅化钴膜层100可用于与导线接触，进一步地与外围电路连接。
在步骤S500中，退火工艺可进行一次退火，也可进行两次退火。在一实施例中，进行了两次退火，其中第一次退火温度较低，第二次退火温度较高，经过两次退火后，形成稳定的硅化钴膜层100。
在另一实施例中，也可进行一次退火，退火温度为600～700℃。
如图8所示，在本公开一些实施例中，步骤S500之后还包括：
步骤S600，于硅化钴层100表面形成导电结构010。
在本公开一些实施例中，形成于阵列区10的导电结构010可作为电容接触垫，以便后续与电容器连接。该电容接触垫的材料可包括金属钨，可以为铝、铜等其他金属材料，具体本公开不做限定。形成于外围区20的导电结构010可以为接触插塞，以便与导线连接。该接触插塞的材料可包括钨、铝或铜等金属导电材料。
如图3、图4、图6和图7所示，本公开实施例中还提供一种半导体器件，该半导体器件采用上述任一实施例中的半导体硅化钴膜层的制造方法制备而成。该半导体器件包括：
硅衬底1，硅衬底1包括阵列区10和位于阵列区10外围的外围区20；
第一接触区10b，设于阵列区10，阵列区10设有隔离结构10a和被隔离结构10a间隔开的多晶硅插塞140，隔离结构10a凸出于硅衬底的表面，多晶硅插塞140的顶表面低于隔离结构10a的顶表面，阵列区10的硅衬底1内设有源区110，多晶硅插塞140靠近硅衬底1的一端与有源区110接触，多晶硅插塞140的顶表面形成第一接触区10b；
第二接触区233，设于外围区20，外围区20设有外围器件，外围器件包括晶体管，晶体管包括形成于硅衬底1内的源极250、漏极260，以及形成于硅衬底1表面的栅极240，晶体管的源极250、漏极260或/和栅极240的表面予以被暴露形成第二接触区233；
第一钴层40，设于第一接触区10b的表面；
第二钴层70，设于第二接触区233的表面，第一接触区10b表面钴的覆盖率高于第二接触区233的表面钴的覆盖率。
在本公开实施例中，第一接触区10b和第二接触区233表面钴的覆盖率可通过第一钴层40和第二钴层70的厚度来实现。
在此需说明的是，该半导体器件还可包括字线结构、位线结构130和栅极结构240等，具体可参照上述实施例中所描述的内容，在此不详细赘述。
本公开还提供一种存储器，包含上述的半导体器件。
需要说明的是，尽管在附图中以特定顺序描述了本公开中方法的各个步骤，但是，这并非要求或者暗示必须按照该特定顺序来执行这些步骤，或是必须执行全部所示的步骤才能实现期望的结果。附加的或备选的，可以省略某些步骤，将多个步骤合并为一个步骤执行，以及/或者将一个步骤分解为多个步骤执行等，均应视为本公开的一部分。
应可理解的是，本公开不将其应用限制到本说明书提出的部件的详细结构和布置方式。本公开能够具有其他实施方式，并且能够以多种方式实现并且执行。前述变形形式和修改形式落在本公开的范围内。应可理解的是，本说明书公开和限定的本公开延伸到文中和/或附图中提到或明显的两个或两个以上单独特征的所有可替代组合。所有这些不同的组合构成本公开的多个可替代方面。本说明书的实施方式说明了已知用于实现本公开的最佳方式，并且将使本领域技术人员能够利用本公开。

Claims (19)

1.一种半导体硅化钴膜层的制造方法，其特征在于，包括：
提供硅衬底，所述硅衬底包括阵列区和位于所述阵列区外围的外围区；
于所述阵列区形成第一接触区；
于所述外围区形成第二接触区；
于所述第一接触区表面执行第一沉积，形成第一钴层，于所述第二接触区表面执行第二沉积，形成第二钴层；
其中，所述第一接触区表面钴的覆盖率高于所述第二接触区表面钴的覆盖率。
2.根据权利要求1所述的半导体硅化钴膜层的制造方法，其特征在于，于所述阵列区形成第一接触区包括：
于所述阵列区形成隔离结构和被所述隔离结构间隔开的多晶硅插塞，所述隔离结构凸出于所述硅衬底的表面，所述多晶硅插塞的顶表面低于所述隔离结构的顶表面；
其中，所述阵列区的所述硅衬底内形成有有源区，所述多晶硅插塞靠近所述硅衬底的一端与所述有源区接触，所述多晶硅插塞的顶表面形成所述第一接触区。
3.根据权利要求1所述的半导体硅化钴膜层的制造方法，其特征在于，于所述外围区形成第二接触区包括：
于所述外围区形成外围器件，所述外围器件包括晶体管，所述晶体管包括形成于所述硅衬底内的源极、漏极，以及形成于所述硅衬底表面的栅极；
暴露所述晶体管的源极、漏极或栅极，所述源极、所述漏极或/和所述栅极被暴露出的表面形成所述第二接触区。
4.根据权利要求1所述的半导体硅化钴膜层的制造方法，其特征在于，于所述第一接触区表面执行第一沉积，形成第一钴层，于所述第二接触区表面执行第二沉积，形成第二钴层包括：
于所述阵列区沉积形成第一阻挡膜层，所述第一阻挡膜层至少覆盖所述第一接触区；
于所述第二接触区表面执行所述第二沉积，形成所述第二钴层；
去除所述第一阻挡膜层，以暴露所述第一接触区；
于所述外围区形成第二阻挡膜层，所述第二阻挡膜层形成于所述第二钴层背离所述硅衬底的一侧，所述第二阻挡膜层在所述硅衬底上的正投影至少覆盖所述第二钴层在所述硅衬底上的正投影；
于所述第一接触区表面执行所述第一沉积，形成所述第一钴层。
5.根据权利要求1所述的半导体硅化钴膜层的制造方法，其特征在于，于所述第一接触区表面执行第一沉积，形成第一钴层，于所述第二接触区表面执行第二沉积，形成第二钴层包括：
于所述外围区沉积形成第二阻挡膜层，所述第二阻挡膜层至少覆盖所述第二接触区；
于所述第一接触区表面执行所述第一沉积，沉积形成所述第一钴层；
去除所述第二阻挡膜层，以暴露所述第二接触区；
于所述阵列区形成第一阻挡膜层，所述第二阻挡膜层形成于所述第一钴层背离所述硅衬底的一侧，所述第二阻挡膜层在所述硅衬底上的正投影至少覆盖所述所述第一钴层在所述硅衬底上的正投影；
于所述第二接触区表面执行第二沉积，形成所述第二钴层。
6.根据权利要求4或5所述的半导体硅化钴膜层的制造方法，其特征在于，所述第一沉积的沉积温度为400-500℃，沉积偏压为200-400w。
7.根据权利要求4或5所述的半导体硅化钴膜层的制造方法，其特征在于，所述第二沉积的沉积温度为20-26℃，沉积偏压为0-10w。
8.根据权利要求4或5所述的半导体硅化钴膜层的制造方法，其特征在于，沉积形成的所述第一钴层的厚度为9-10nm，沉积形成的所述第二钴层的厚度为2-5nm。
9.根据权利要求4或5所述的半导体硅化钴膜层的制造方法，其特征在于，于所述第二接触区表面执行所述第二沉积，形成所述第二钴层之后还包括：
于所述第二钴层背离所述硅衬底的一侧形成第二保护层，所述第二保护层至少覆盖所述第二钴层的表面。
10.根据权利要求9所述的半导体硅化钴膜层的制造方法，其特征在于，于所述第一接触区执行所述第一沉积，形成所述第一钴层之后还包括：
于所述第一钴层背离所述硅衬底的一侧形成第一保护层，所述第一保护层至少覆盖所述第一钴层的表面。
11.根据权利要求1所述的半导体硅化钴膜层的制造方法，其特征在于，于所述第一接触区表面执行第一沉积，形成第一钴层，于所述第二接触区表面执行第二沉积，形成第二钴层之后还包括：
进行退火，于所述阵列区和所述外围区形成硅化钴膜层。
12.根据权利要求11所述的半导体硅化钴膜层的制造方法，其特征在于，所述进行退火，于所述阵列区和所述外围区形成硅化钴膜层中退火温度为600～700℃。
13.根据权利要求11所述的半导体硅化钴膜层的制造方法，其特征在于，进行退火，于所述阵列区和所述外围区形成硅化钴膜层之后还包括：
于所述硅化钴层表面形导电结构。
14.根据权利要求10所述的半导体硅化钴膜层的制造方法，其特征在于，所述第一保护层和所述第二保护层的材料为氮化钛。
15.根据权利要求4或5所述的半导体硅化钴膜层的制造方法，其特征在于，所述第一阻挡膜层和所述第二阻挡膜层为光刻胶层。
16.一种半导体器件，其特征在于，采用如权利要求1-15任一项所述的半导体硅化钴膜层的制造方法制备而成。
17.一种半导体器件，其特征在于，包括：
硅衬底，包括阵列区和位于所述阵列区外围的外围区；
第一接触区，设于所述阵列区，所述阵列区设有隔离结构和被所述隔离结构间隔开的多晶硅插塞，所述隔离结构凸出于所述硅衬底的表面，所述多晶硅插塞的顶表面低于所述隔离结构的顶表面，所述阵列区的所述硅衬底内设有源区，所述多晶硅插塞靠近所述硅衬底的一端与所述有源区接触，所述多晶硅插塞的顶表面形成所述第一接触区；
第二接触区，设于所述外围区，所述外围区设有外围器件，所述外围器件包括晶体管，所述晶体管包括形成于所述硅衬底内的源极、漏极，以及形成于所述硅衬底表面的栅极，所述晶体管的所述源极、所述漏极或/和所述栅极的表面予以被暴露形成所述第二接触区；
第一钴层，设于所述第一接触区的表面；
第二钴层，设于所述第二接触区的表面，所述第一接触区表面钴的覆盖率高于所述第二接触区的表面钴的覆盖率。
18.根据权利要求17所述的半导体器件，其特征在于，所述第二钴层的厚度为9-10nm，所述第一钴层的厚度为2-5nm。
19.一种存储器，其特征在于，包括如权利要求16-18任一项所述的半导体器件。
CN202110906924.8A 2021-08-09 2021-08-09 半导体硅化钴膜层的制造方法、半导体器件及存储器 Active CN113629009B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110906924.8A CN113629009B (zh) 2021-08-09 2021-08-09 半导体硅化钴膜层的制造方法、半导体器件及存储器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110906924.8A CN113629009B (zh) 2021-08-09 2021-08-09 半导体硅化钴膜层的制造方法、半导体器件及存储器

Publications (2)

Publication Number Publication Date
CN113629009A true CN113629009A (zh) 2021-11-09
CN113629009B CN113629009B (zh) 2023-10-24

Family

ID=78383545

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110906924.8A Active CN113629009B (zh) 2021-08-09 2021-08-09 半导体硅化钴膜层的制造方法、半导体器件及存储器

Country Status (1)

Country Link
CN (1) CN113629009B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116209257A (zh) * 2023-05-05 2023-06-02 长鑫存储技术有限公司 半导体器件及其制备方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6136705A (en) * 1998-10-22 2000-10-24 National Semiconductor Corporation Self-aligned dual thickness cobalt silicide layer formation process
KR20010036179A (ko) * 1999-10-06 2001-05-07 윤종용 에피탁시 실리콘막을 이용한 셀 영역 및 주변 영역에 동시에 실리사이드를 형성하는 방법
US6329681B1 (en) * 1997-12-18 2001-12-11 Yoshitaka Nakamura Semiconductor integrated circuit device and method of manufacturing the same
US20020123216A1 (en) * 2001-03-05 2002-09-05 Natsuki Yokoyama Method of manufacturing semiconductor device
JP2003173985A (ja) * 2001-12-07 2003-06-20 Sony Corp 半導体装置の製造方法及び半導体装置
JP2004048017A (ja) * 1997-03-25 2004-02-12 Toshiba Corp 半導体装置、及び、半導体装置の製造方法
US20060024888A1 (en) * 2004-07-29 2006-02-02 Hynix Semiconductor Inc. Dynamic random access memory of semiconductor device and method for manufacturing the same
CN101123271A (zh) * 2006-08-11 2008-02-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
US20110084325A1 (en) * 2009-10-14 2011-04-14 Hsiao-Lei Wang Dram structure with a low parasitic capacitance and method of making the same
CN105023933A (zh) * 2014-04-25 2015-11-04 台湾积体电路制造股份有限公司 抗泄漏的rram/mim结构
CN208655659U (zh) * 2018-09-03 2019-03-26 长鑫存储技术有限公司 晶体管及集成电路存储器
US20210111137A1 (en) * 2019-10-14 2021-04-15 Yangtze Memory Technologies Co., Ltd. Structure and method for isolation of bit-line drivers for a three-dimensional nand

Patent Citations (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004048017A (ja) * 1997-03-25 2004-02-12 Toshiba Corp 半導体装置、及び、半導体装置の製造方法
US6329681B1 (en) * 1997-12-18 2001-12-11 Yoshitaka Nakamura Semiconductor integrated circuit device and method of manufacturing the same
US6136705A (en) * 1998-10-22 2000-10-24 National Semiconductor Corporation Self-aligned dual thickness cobalt silicide layer formation process
KR20010036179A (ko) * 1999-10-06 2001-05-07 윤종용 에피탁시 실리콘막을 이용한 셀 영역 및 주변 영역에 동시에 실리사이드를 형성하는 방법
US20020123216A1 (en) * 2001-03-05 2002-09-05 Natsuki Yokoyama Method of manufacturing semiconductor device
JP2003173985A (ja) * 2001-12-07 2003-06-20 Sony Corp 半導体装置の製造方法及び半導体装置
US20060024888A1 (en) * 2004-07-29 2006-02-02 Hynix Semiconductor Inc. Dynamic random access memory of semiconductor device and method for manufacturing the same
KR20060011078A (ko) * 2004-07-29 2006-02-03 주식회사 하이닉스반도체 반도체 소자의 디램 및 그 제조 방법
CN101123271A (zh) * 2006-08-11 2008-02-13 中芯国际集成电路制造(上海)有限公司 半导体器件及其制造方法
US20110084325A1 (en) * 2009-10-14 2011-04-14 Hsiao-Lei Wang Dram structure with a low parasitic capacitance and method of making the same
CN105023933A (zh) * 2014-04-25 2015-11-04 台湾积体电路制造股份有限公司 抗泄漏的rram/mim结构
CN208655659U (zh) * 2018-09-03 2019-03-26 长鑫存储技术有限公司 晶体管及集成电路存储器
US20210111137A1 (en) * 2019-10-14 2021-04-15 Yangtze Memory Technologies Co., Ltd. Structure and method for isolation of bit-line drivers for a three-dimensional nand

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN116209257A (zh) * 2023-05-05 2023-06-02 长鑫存储技术有限公司 半导体器件及其制备方法

Also Published As

Publication number Publication date
CN113629009B (zh) 2023-10-24

Similar Documents

Publication Publication Date Title
US7928504B2 (en) Semiconductor memory device and method for manufacturing the same
US6815752B2 (en) Semiconductor memory device for increasing access speed thereof
US8298893B2 (en) Method for manufacturing semiconductor device having multi-layered contact
US6703306B2 (en) Methods of fabricating integrated circuit memories including titanium nitride bit lines
US20060258164A1 (en) Method and apparatus for fabricating a memory device with a dielectric etch stop layer
US20050158951A1 (en) Methods of fabricating semiconductor memory devices including different dielectric layers for the cell transistors and refresh transistors thereof
US8395198B2 (en) Semiconductor device that uses a transistor for field shield
US5977580A (en) Memory device and fabrication method thereof
CN110581103A (zh) 半导体元件及其制作方法
US20240008263A1 (en) Semiconductor structure and method for manufacturing same
US7361591B2 (en) Method of fabricating semiconductor memory device
TWI453868B (zh) 記憶體陣列、半導體結構與電子系統，以及形成記憶體陣列、半導體結構與電子系統之方法
US20230171969A1 (en) Semiconductor structure and fabrication method thereof
US5930623A (en) Method of forming a data storage capacitor with a wide electrode area for dynamic random access memory using double spacers
JP4600836B2 (ja) 半導体記憶装置の製造方法
CN113629009B (zh) 半导体硅化钴膜层的制造方法、半导体器件及存储器
US5854106A (en) Method of forming a data storage capacitor with a wide electrode area for dynamic random access memory
JPS63281457A (ja) 半導体メモリ
TWI414058B (zh) 埋入式字元線及其製造方法
JP2002289701A (ja) 半導体構造およびその処理方法
JPH11121712A (ja) 半導体集積回路装置およびその製造方法
JP2000332105A (ja) 半導体装置の製造方法
JP2009060137A (ja) 半導体集積回路デバイス
CN110391233B (zh) 半导体元件及其制作方法
US7977723B2 (en) Semiconductor device

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant