CN113594313B - 一种led芯片及其制备方法 - Google Patents

一种led芯片及其制备方法 Download PDF

Info

Publication number
CN113594313B
CN113594313B CN202110845303.3A CN202110845303A CN113594313B CN 113594313 B CN113594313 B CN 113594313B CN 202110845303 A CN202110845303 A CN 202110845303A CN 113594313 B CN113594313 B CN 113594313B
Authority
CN
China
Prior art keywords
layer
quantum well
type semiconductor
well active
sub
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110845303.3A
Other languages
English (en)
Other versions
CN113594313A (zh
Inventor
黄璐
林志伟
马英杰
徐洲
蔡和勋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xiamen Changelight Co Ltd
Original Assignee
Xiamen Changelight Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xiamen Changelight Co Ltd filed Critical Xiamen Changelight Co Ltd
Priority to CN202110845303.3A priority Critical patent/CN113594313B/zh
Publication of CN113594313A publication Critical patent/CN113594313A/zh
Application granted granted Critical
Publication of CN113594313B publication Critical patent/CN113594313B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

本申请实施例公开了一种LED芯片及其制备方法，该LED芯片包括叠层结构，该叠层结构包括：层叠的第一型半导体层、多量子阱有源层和第二型半导体层；其中，多量子阱有源层包括沿背离第一型半导体层的方向交替排布的势阱层和势垒层，势阱层为AlaGa1‑aAs层，势垒层为AlbGa1‑bAs层，且0＜a＜b＜1。本申请实施例所提供的LED芯片，由于其多量子阱有源层中势阱层和势垒层的长晶材料相同，因此，在多量子阱有源层的生长过程中，势阱层和势垒层的生长界面可以清晰地切换，从而提高多量子阱有源层的长晶质量，减少由于多量子阱有源层的长晶缺陷而造成的非辐射复合，进而提高该LED芯片的亮度和工作寿命。

Description

一种LED芯片及其制备方法
技术领域
本申请涉及发光二极管技术领域，尤其涉及一种LED芯片及其制备方法。
背景技术
随着半导体技术的发展，反极性730nm发光二极管(Light-Emitting Diode，LED)发展迅速，已广泛应用于植物培育的人工光源，也就是LED植物照明。与传统的植物照明相比，LED植物照明更加节能，可以贴合植物的需要，直接制造出植物需要的光；并且LED植物照明的类型很多，不仅可以让植物的光合作用效率变高，还可以促进花序、种子、果实发育，例如，通过730nm LED红外光来控制和加速开花的周期，不需要依赖于昼夜和季节，这对于观赏性花卉的栽培有着重要的价值。
然而，目前常用的反极性730nm LED芯片中，多量子阱有源层的长晶质量容易不好，使得多量子阱有源层内的非辐射复合增加，从而降低LED芯片的亮度，多量子阱有源层内的非辐射复合继而产热会破坏LED芯片的工作状态，进而缩短LED芯片的工作寿命。
发明内容
为解决上述技术问题，本申请实施例提供了一种LED芯片及其制备方法，以提高多量子阱有源层的长晶质量，降低多量子阱有源层内的非辐射复合，从而提高LED芯片的亮度和工作寿命。
为实现上述目的，本申请实施例提供了如下技术方案：
一种LED芯片，包括叠层结构，该叠层结构包括：层叠的第一型半导体层、多量子阱有源层和第二型半导体层；
其中，所述多量子阱有源层包括沿背离所述第一型半导体层的方向交替排布的势阱层和势垒层，所述势阱层为AlaGa1-aAs层，所述势垒层为AlbGa1-bAs层，且0＜a＜b＜1。
可选的，所述多量子阱有源层中，沿背离所述第一型半导体层的方向，各势垒层的Al组分逐渐增加。
可选的，所述多量子阱有源层中各势阱层的Al组分取值范围为0.05～0.15，包括端点值；
所述多量子阱有源层中各势垒层的Al组分取值范围为0.30～0.45，包括端点值。
可选的，所述第一型半导体层为(AlxGa1-x)1-yInyP层，所述叠层结构还包括：
位于所述第一型半导体层和所述多量子阱有源层之间的第一复合波导层，所述第一复合波导层包括沿背离所述第一型半导体层的方向依次排布的第一子层和第二子层，所述第一子层为(AlmGa1-m)1-nInnP层，所述第二子层为AlcGa1-cAs层；
其中，所述第一子层的Al组分不大于所述第一型半导体层的Al组分，所述第二子层的Al组分不小于所述多量子阱有源层中各势垒层的Al组分。
可选的，所述第二型半导体层为(AleGa1-e)1-fInfP层，所述叠层结构还包括：
位于所述多量子阱有源层和所述第二型半导体层之间的第二复合波导层，所述第二复合波导层包括沿背离所述多量子阱有源层的方向依次排布的第三子层和第四子层，所述第三子层为AldGa1-dAs层，所述第四子层为(AlgGa1-g)1-hInhP层；
其中，所述第三子层的Al组分不小于所述多量子阱有源层中各势垒层的Al组分，所述第四子层的Al组分不大于所述第二型半导体层的Al组分。
可选的，所述第一型半导体层为(AlxGa1-x)1-yInyP层，所述第二型半导体层为(AleGa1-e)1-fInfP层，所述叠层结构还包括：
位于所述第一型半导体层和所述多量子阱有源层之间的第一复合波导层，所述第一复合波导层包括沿背离所述第一型半导体层的方向依次排布的第一子层和第二子层，所述第一子层为(AlmGa1-m)1-nInnP层，所述第二子层为AlcGa1-cAs层；
位于所述多量子阱有源层和所述第二型半导体层之间的第二复合波导层，所述第二复合波导层包括沿背离所述多量子阱有源层的方向依次排布的第三子层和第四子层，所述第三子层为AldGa1-dAs层，所述第四子层为(AlgGa1-g)1-hInhP层；
其中，所述第一子层的Al组分不大于所述第一型半导体层的Al组分，所述第二子层的Al组分和所述第三子层的Al组分均不小于所述多量子阱有源层中各势垒层的Al组分，所述第四子层的Al组分不大于所述第二型半导体层的Al组分。
一种LED芯片的制备方法，包括：
提供第一衬底；
在所述第一衬底的一侧形成叠层结构，该叠层结构包括沿背离所述第一衬底的方向依次排布的第一型半导体层、多量子阱有源层和第二型半导体层；其中，所述多量子阱有源层包括沿背离所述第一型半导体层的方向交替排布的势阱层和势垒层，所述势阱层为AlaGa1-aAs层，所述势垒层为AlbGa1-bAs层，且0＜a＜b＜1；
从所述叠层结构背离所述第一衬底的一侧，将所述叠层结构键合至第二衬底上，并去除所述第一衬底，实现衬底转移。
可选的，所述第一型半导体层为(AlxGa1-x)1-yInyP层，该方法在形成所述叠层结构时，在形成所述多量子阱有源层之前，还包括：
在所述第一型半导体层背离所述第一衬底一侧形成第一复合波导层，所述第一复合波导层包括沿背离所述第一型半导体层的方向依次排布的第一子层和第二子层，所述第一子层为(AlmGa1-m)1-nInnP层，所述第二子层为AlcGa1-cAs层；
其中，所述第一子层的Al组分不大于所述第一型半导体层的Al组分，所述第二子层的Al组分不小于所述多量子阱有源层中各势垒层的Al组分。
可选的，所述第二型半导体层为(AleGa1-e)1-fInfP层，该方法在形成所述叠层结构时，在形成所述第二型半导体层之前，还包括：
在所述多量子阱有源层背离所述第一型半导体层一侧形成第二复合波导层，所述第二复合波导层包括沿背离所述多量子阱有源层的方向依次排布的第三子层和第四子层，所述第三子层为AldGa1-dAs层，所述第四子层为(AlgGa1-g)1-hInhP层；
其中，所述第三子层的Al组分不小于所述多量子阱有源层中各势垒层的Al组分，所述第四子层的Al组分不大于所述第二型半导体层的Al组分。
可选的，所述第一型半导体层为(AlxGa1-x)1-yInyP层，所述第二型半导体层为(AleGa1-e)1-fInfP层，该方法在形成所述叠层结构时，在形成所述多量子阱有源层之前，还包括：
在所述第一型半导体层背离所述第一衬底一侧形成第一复合波导层，所述第一复合波导层包括沿背离所述第一型半导体层的方向依次排布的第一子层和第二子层，所述第一子层为(AlmGa1-m)1-nInnP层，所述第二子层为AlcGa1-cAs层；
在形成所述第二型半导体层之前，还包括：
在所述多量子阱有源层背离所述第一型半导体层一侧形成第二复合波导层，所述第二复合波导层包括沿背离所述多量子阱有源层的方向依次排布的第三子层和第四子层，所述第三子层为AldGa1-dAs层，所述第四子层为(AlgGa1-g)1-hInhP层；
其中，所述第一子层的Al组分不大于所述第一型半导体层的Al组分，所述第二子层的Al组分和所述第三子层的Al组分均不小于所述多量子阱有源层中各势垒层的Al组分，所述第四子层的Al组分不大于所述第二型半导体层的Al组分。
可选的，所述第一型半导体层的生长速度为第一速度，所述多量子阱有源层的生长速度为第二速度，该方法在所述第一型半导体层背离所述第一衬底一侧形成第一复合波导层时，所述第一复合波导层的生长速度由所述第一速度逐渐过渡到所述第二速度。
可选的，所述多量子阱有源层的生长速度为第二速度，所述第二型半导体层的生长速度为第三速度，该方法在所述多量子阱有源层背离所述第一型半导体层一侧形成第二复合波导层时，所述第二复合波导层的生长速度由所述第二速度逐渐过渡到所述第三速度。
与现有技术相比，上述技术方案具有以下优点：
本申请实施例所提供的LED芯片，包括叠层结构，该叠层结构包括：层叠的第一型半导体层、多量子阱有源层和第二型半导体层；其中，所述多量子阱有源层包括沿背离所述第一型半导体层的方向交替排布的势阱层和势垒层，所述势阱层为AlaGa1-aAs层，所述势垒层为AlbGa1-bAs层，且0＜a＜b＜1。相比于现有技术LED芯片中多量子阱有源层的势阱层通常为(InvGa1-v)1-wAswP层，势垒层通常为(AlpGa1-p)1-qInqP层，本申请实施例所提供的LED芯片，由于其多量子阱有源层中势阱层和势垒层的长晶材料相同，因此，在所述多量子阱有源层的生长过程中，不存在现有技术(InvGa1-v)1-wAswP势阱层和(AlpGa1-p)1-qInqP势垒层交替生长时As源切换P源不彻底的问题，也不会生成其他衍生物，所述势阱层和所述势垒层的生长界面可以清晰地切换，从而提高所述多量子阱有源层的长晶质量，减少由于所述多量子阱有源层的长晶缺陷而造成的非辐射复合，进而提高该LED芯片的亮度和工作寿命。
另外，所述多量子阱有源层的势阱层采用AlaGa1-aAs层，不存在现有技术(InvGa1-v)1-wAswP势阱层容易发生的In原子扩散和迁移的现象，且AlaGa1-aAs势阱层相比于(InvGa1-v)1-wAswP势阱层更容易和GaAs衬底晶格匹配，从而减少由于势阱层和GaAs衬底晶格不匹配造成的多量子阱有源层的长晶缺陷，进一步提高所述多量子阱有源层的长晶质量，也有助于确保后续外延膜层的晶体质量，还可以减少晶格大小对所述多量子阱有源层生长的影响，使得所述多量子阱有源层的生长工艺更加简单。
所述多量子阱有源层的势垒层采用AlbGa1-bAs层，不存在现有技术(AlpGa1-p)1- qInqP势垒层由于生长温度窗口较窄，且In原子在高温下容易蒸发，而导致的势垒层长晶温度很难控制的问题，其生长温度比较方便控制，从而进一步减少所述多量子阱有源层生长工艺的复杂性。
附图说明
为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为本申请一个实施例所提供的LED芯片的结构示意图；
图2为本申请另一个实施例所提供的LED芯片的结构示意图；
图3为本申请又一个实施例所提供的LED芯片的结构示意图；
图4为本申请再一个实施例所提供的LED芯片的结构示意图；
图5为本申请又一个实施例所提供的LED芯片的结构示意图；
图6为本申请再一个实施例所提供的LED芯片的结构示意图；
图7为本申请又一个实施例所提供的LED芯片的结构示意图；
图8为本申请一个实施例所提供的LED芯片的制备方法的流程示意图；
图9(a)-图9(d)为本申请一个实施例所提供的LED芯片的制备方法中，各工艺步骤对应的LED芯片的结构示意图；
图10(a)-图10(d)为本申请不同实施例所提供的LED芯片的制备方法中，叠层结构的形成流程示意图；
图11(a)-图11(b)为本申请另一个实施例所提供的LED芯片的制备方法中，各工艺步骤对应的LED芯片的结构示意图；
图12(a)-图12(b)为本申请又一个实施例所提供的LED芯片的制备方法中，各工艺步骤对应的LED芯片的结构示意图；
图13(a)-图13(b)为本申请再一个实施例所提供的LED芯片的制备方法中，各工艺步骤对应的LED芯片的结构示意图；
图14为本申请另一个实施例所提供的LED芯片的制备方法的流程示意图；
图15(a)-图15(f)为本申请又一个实施例所提供的LED芯片的制备方法中，各工艺步骤对应的LED芯片的结构示意图；
图16(a)-图16(h)为本申请再一个实施例所提供的LED芯片的制备方法中，各工艺步骤对应的LED芯片的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在下面的描述中阐述了很多具体细节以便于充分理解本申请，但是本申请还可以采用其他不同于在此描述的其它方式来实施，本领域技术人员可以在不违背本申请内涵的情况下做类似推广，因此本申请不受下面公开的具体实施例的限制。
其次，本申请结合示意图进行详细描述，在详述本申请实施例时，为便于说明，表示器件结构的剖面图会不依一般比例作局部放大，而且所述示意图只是示例，其在此不应限制本申请保护的范围。此外，在实际制作中应包含长度、宽度及深度的三维空间尺寸。
正如背景技术部分所述，目前常用的反极性730nm LED芯片中，多量子阱有源层的长晶质量容易不好，使得多量子阱有源层内的非辐射复合增加，从而降低LED芯片的亮度，多量子阱有源层内的非辐射复合继而产热会破坏LED芯片的工作状态，进而缩短LED芯片的工作寿命。
发明人研究发现，现有反极性730nmLED芯片中，多量子阱有源层的势阱层通常为(InvGa1-v)1-wAswP层，势垒层通常为(AlpGa1-p)1-qInqP层。然而，在(InvGa1-v)1-wAswP势阱层和(AlpGa1-p)1-qInqP势垒层交替生长时，容易存在As源切换P源不彻底的问题，也可能会生成AlGaAsP等其他衍生物，使得多量子阱有源层中势阱层和势垒层的生长界面不清晰，导致多量子阱有源层的长晶质量不好，出现长晶缺陷，从而在多量子阱有源层内形成非辐射复合中心，使得多量子阱有源层内的非辐射复合增加，降低LED芯片的亮度，多量子阱有源层内的非辐射复合继而产热会破坏LED芯片的工作状态，进而缩短LED芯片的工作寿命，这也大大地提高了外延生长的难度，影响后续外延膜层的晶体质量。
并且，因为(InvGa1-v)1-wAswP材料的发光波长在660nm-780nm之间，所以(InvGa1-v)1-wAswP材料常常被作为730nm LED的势阱层材料。但是，(InvGa1-v)1-wAswP作为势阱层材料，In原子的活性较高，原子扩散和迁移现象明显，会直接影响多量子阱有源层的表面形貌，造成多量子阱有源层的长晶缺陷，使得多量子阱有源层内的非辐射复合进一步增加。
而(AlpGa1-p)1-qInqP作为势垒层材料，虽然提高生长温度有利于抑制氧杂质的并入，但是过高的温度会造成In的再蒸发，这使得(AlpGa1-p)1-qInqP作为势垒层材料生长的温度窗口比较窄，很难控制它的长晶温度，从而增加了多量子阱有源层生长工艺的复杂性。
另外，现有反极性730nmLED通常生长在GaAs衬底上，但势阱层材料(InvGa1-v)1- wAswP与GaAs衬底之间容易存在晶格不匹配的问题，要想两者晶格匹配，对(InvGa1-v)1-wAswP势阱层中各组分的要求比较严格，且无论是In组分v值还是As组分w值，1％的变化都会对(InvGa1-v)1-wAswP材料与GaAs衬底之间的晶格匹配以及发光波长影响巨大，也容易造成多量子阱有源层的长晶缺陷，同时也增加了多量子阱有源层生长工艺的复杂性。
基于上述研究的基础上，本申请实施例提供了一种LED芯片，如图1所示，该LED芯片包括叠层结构100，该叠层结构100包括：层叠的第一型半导体层10、多量子阱有源层20和第二型半导体层30；其中，所述多量子阱有源层20包括沿背离所述第一型半导体层10的方向交替排布的势阱层21和势垒层22，所述势阱层21为AlaGa1-aAs层，所述势垒层22为AlbGa1- bAs层，且0＜a＜b＜1。
可选的，所述第一型半导体层10为N型半导体层，所述第二型半导体层20为P型半导体层，但本申请对此并不做限定，具体视情况而定。
可选的，所述多量子阱有源层20中各势阱层(AlaGa1-aAs层)21的Al组分a取值范围为0.05～0.15，包括端点值；所述多量子阱有源层20中各势垒层(AlbGa1-bAs层)22的Al组分b取值范围为0.30～0.45，包括端点值。但本申请对此并不做限定，具体视情况而定。
可选的，所述多量子阱有源层20的总厚度取值范围为0.1μm～0.5μm，包括端点值，但本申请对此并不做限定，具体视情况而定。
需要说明的是，在所述多量子阱有源层20中，彼此相邻的一个势阱层21和一个势垒层22组成一个周期，可选的，该周期数的取值范围为5～15，包括端点值，即所述势阱层21和所述势垒层22的对数为5～15，但本申请对此并不做限定，具体视情况而定。
由此可见，相比于现有技术LED芯片中多量子阱有源层的势阱层通常为(InvGa1-v)1-wAswP层，势垒层通常为(AlpGa1-p)1-qInqP层，本申请实施例所提供的LED芯片，由于其多量子阱有源层20中势阱层21和势垒层22的长晶材料相同，因此，在所述多量子阱有源层20的生长过程中，不存在现有技术(InvGa1-v)1-wAswP势阱层和(AlpGa1-p)1-qInqP势垒层交替生长时As源切换P源不彻底的问题，也不会生成其他衍生物，所述势阱层21和所述势垒层22的生长界面可以清晰地切换，从而提高所述多量子阱有源层10的长晶质量，减少由于所述多量子阱有源层10的长晶缺陷而造成的非辐射复合，进而提高该LED芯片的亮度和工作寿命。
另外，所述多量子阱有源层的势阱层21采用AlaGa1-aAs层，不存在现有技术(InvGa1-v)1-wAswP势阱层容易发生的In原子扩散和迁移的现象，且AlaGa1-aAs势阱层相比于(InvGa1-v)1-wAswP势阱层更容易和GaAs衬底晶格匹配，从而减少由于势阱层21和GaAs衬底晶格不匹配造成的多量子阱有源层的长晶缺陷，进一步提高所述多量子阱有源层20的长晶质量，也有助于确保后续外延膜层的晶体质量，还可以减少晶格大小对所述多量子阱有源层20生长的影响，使得所述多量子阱有源层20的生长工艺更加简单。
所述多量子阱有源层20的势垒层22采用AlbGa1-bAs层，不存在现有技术(AlpGa1-p)1-qInqP势垒层由于生长温度窗口较窄，且In原子在高温下容易蒸发，而导致的势垒层长晶温度很难控制的问题，其生长温度比较方便控制，从而进一步减少所述多量子阱有源层20生长工艺的复杂性。
在上述实施例的基础上，在本申请的一个实施例中，所述多量子阱有源层20中，沿背离所述第一型半导体层10的方向，各势垒层22的Al组分逐渐增加，即第n+1层势垒层的Al组分大于第n层势垒层的Al组分，使得沿背离所述第一型半导体层10的方向，各势垒层22的禁带宽度逐渐增大，从而使得更多的电子被束缚在各势阱层21中，有效降低电子的泄露，阻挡电子的溢出，提高电子和空穴在各势阱层21中的复合能力，进而提高所述LED芯片的发光效率。
为进一步提高所述LED的亮度及发光效率，所述第一型半导体层10应采用对所述多量子阱有源层20发出的光吸收较少的材料，考虑到AlGaInP材料对730nm波长的光吸收较少，因此，可选的，在本申请的一个实施例中，所述第一型半导体层10为(AlxGa1-x)1-yInyP层，但此时，在所述第一型半导体层10上直接生长所述多量子阱有源层20时，由于两者材料不同，也可能存在晶格不匹配的问题，进而影响所述多量子阱有源层20的长晶质量，因此，在本实施例中，如图2所示，所述叠层结构100还包括：
位于所述第一型半导体层10和所述多量子阱源层20之间的第一复合波导层40，所述第一复合波导层40包括沿背离所述第一型半导体层10的方向依次排布的第一子层41和第二子层42，所述第一子层41为(AlmGa1-m)1-nInnP层，所述第二子层42为AlcGa1-cAs层，以通过所述第一复合波导层40在所述第一型半导体层10和所述多量子阱有源层20之间起到晶格缓冲的作用，将在所述第一型半导体层10上生长的材料层由与所述第一型半导体层10材料相同的所述第一子层41过渡到与所述多量子阱有源层20材料相同的所述第二子层42，从而在所述第二子层42上再生长所述多量子阱有源层20，由于所述第二子层42和所述多量子阱有源层20均为AlGaAs材料，因此，相比于直接在所述第一型半导体层10上生长的所述多量子阱有源层20，在所述第二子层42上生长的所述多量子阱有源层20的长晶质量更好，从而减少所述多量子阱有源层20内因晶格不匹配而造成的长晶缺陷，为后续外延膜层的长晶质量打好基础。
可选的，所述第一子层41和所述第二子层42均为不掺杂的，但本申请对此并不做限定，具体视情况而定。
由于在AlGaInP材料中，Al组分越大，其禁带宽度越大，因此，在本实施例中，所述第一子层41的Al组分不大于所述第一型半导体层10的Al组分，以使得所述第一型半导体层10提供的载流子(如电子)能够越过所述第一子层41向所述多量子阱有源层20的方向运动。可选的，所述第一型半导体层((AlxGa1-x)1-yInyP层)10的Al组分x取值范围为0.45～1，包括端点值，即所述第一型半导体层10可以是AlGaInP层，也可以是AlInP层；所述第一子层((AlmGa1-m)1-nInnP)41的Al组分m取值范围0.3～0.45，包括端点值。但本申请对所述第一型半导体层10的Al组分和所述第一子层41的Al组分具体取值并不做限定，只要所述第一子层41的Al组分不大于所述第一型半导体层10的Al组分即可。
由于在AlGaAs材料中，也是Al组分越大，其禁带宽度越大，因此，在本实施例中，所述第二子层42的Al组分不小于所述多量子阱有源层20中各势垒层22的Al组分，一方面使得所述第一型半导体层10提供的越过所述第一子层41的载流子能够进一步越过所述第二子层42进入所述多量子阱有源层20的势阱层21中进行复合发光，另一方面使得进入所述多量子阱有源层20内的载流子不易溢出，从而充分在所述多量子阱有源层20的势阱层21中进行复合发光，提高所述LED的发光效率。可选的，所述多量子阱有源层20中各势垒层(AlbGa1- bAs层)22的Al组分b取值范围为0.30～0.45，包括端点值；所述第二子层(AlcGa1-cAs层)42的Al组分c取值范围为0.30～0.45，包括端点值。但本申请对所述多量子阱有源层20中各势垒层22的Al组分以及所述第二子层42的Al组分具体取值并不做限定，只要所述第二子层42的Al组分不小于所述多量子阱有源层20中各势垒层22的Al组分即可。
需要说明的是，现有反极性730nmLED通常生长在GaAs衬底上，即所述第一型半导体层10以及所述第一子层41均需与GaAs衬底晶格匹配，因此，可选的，所述第一型半导体层((AlxGa1-x)1-yInyP层)10的In组分y取值范围为0.48～0.5，包括端点值；所述第一子层((AlmGa1-m)1-nInnP)41的In组分n取值范围为0.48～0.5，包括端点值。但本申请对所述第一型半导体层10的In组分以及所述第一子层41的In组分具体取值并不做限定，具体视情况而定。
还需要说明的是，在实际工艺中，由于材料本身对材料的生长速度有影响，对于AlGaInP材料，因其In源为固态，使得AlGaInP材料的生长速度较慢，而AlGaAs材料的生长速度较快，因此，在所述第一型半导体层10上直接生长所述多量子阱有源层20时，由于两者材料的生长速度不同，也会影响所述多量子阱有源层20的长晶质量。虽然可以直接控制所述第一型半导体层10和所述多量子阱有源层20材料源的提供量，来使得所述第一型半导体层10靠近所述多量子阱有源层20一侧的生长速度和所述多量子阱有源层20靠近所述第一型半导体层10一侧的生长速度相同，但这会增加所述多量子阱有源层20生长工艺的复杂性，不利于所述多量子阱有源层20长晶质量。
鉴于此，在本实施例中，设定所述第一型半导体层10的生长速度为第一速度，所述多量子阱有源层20的生长速度为第二速度，在形成所述第一复合波导层40时，可以采用渐变的变速生长方式，使得所述第一复合波导层40的生长速度由所述第一速度逐渐过渡到所述第二速度，即所述第一复合波导层40还在所述第一型半导体层10和所述多量子阱有源层20之间起到生长速度缓冲的作用，使得材料的生长速度由所述第一型半导体层10的生长速度逐渐过渡到所述多量子阱有源层20的生长速度，从而使得所述多量子阱有源层20的长晶质量更好。具体的，可以通过控制所述第一复合波导层40中第一子层41和第二子层42材料源的提供量，来实现所述第一复合波导层40的变速生长。
同理，为进一步提高所述LED的亮度及发光效率，所述第二型半导体层30也应采用对所述多量子阱有源层20发出的光吸收较少的材料，考虑到AlGaInP材料对730nm波长的光吸收较少，因此，可选的，在本申请的一个实施例中，所述第二型半导体层30为(AleGa1-e)1- fInfP层，但此时，在所述多量子阱有源层20上直接生长所述第二型半导体层30时，由于两者材料不同，也可能存在晶格不匹配的问题，进而影响所述第二型半导体层30的长晶质量，因此，在本实施例中，如图3所示，所述叠层结构100还包括：
位于所述多量子阱有源层20和所述第二型半导体层30之间的第二复合波导层50，所述第二复合波导层50包括沿背离所述多量子阱有源层20的方向依次排布的第三子层51和第四子层52，所述第三子层51为AldGa1-dAs层，所述第四子层52为(AlgGa1-g)1-hInhP层，以通过所述第二复合波导层50在所述多量子阱有源层20和所述第二型半导体层30之间起到晶格缓冲的作用，将在所述多量子阱有源层20生长的材料层由与所述多量子阱有源层20材料相同的所述第三子层51过渡到与所述第二型半导体层30材料相同的所述第四子层52，从而在所述第四子层52上再生长所述第二型半导体层30，由于所述第四子层52和所述第二型半导体层30均为AlGaInP材料，因此，相比于直接在所述多量子阱有源层20上生长的所述第二型半导体层30，在所述第四子层52上生长的所述第二型半导体层30的长晶质量更好，更有利于所述第二型半导体层30向所述多量子阱有源层20内提供载流子(如空穴)，并限制所述多量子阱有源层20内载流子的溢出。
可选的，所述第三子层51和所述第四子层52均为不掺杂的，但本申请对此并不做限定，具体视情况而定。
由于在AlGaInP材料中，Al组分越大，其禁带宽度越大，因此，在本实施例中，所述第四子层52的Al组分不大于所述第二型半导体层30的Al组分，以使得所述第二型半导体层30提供的载流子(如空穴)能够越过所述第四子层52向所述多量子阱有源层20的方向运动。可选的，所述第二型半导体层((AleGa1-e)1-fInfP层)10的Al组分e取值范围为0.45～1，包括端点值，即所述第二型半导体层30可以是AlGaInP层，也可以是AlInP层；所述第四子层((AlgGa1-g)1-hInhP)41的Al组分g取值范围0.3～0.45，包括端点值。但本申请对所述第二型半导体层30的Al组分和所述第四子层52的Al组分具体取值并不做限定，只要所述第四子层52的Al组分不大于所述第二型半导体层30的Al组分即可。
由于在AlGaAs材料中，也是Al组分越大，其禁带宽度越大，因此，在本实施例中，所述第三子层51的Al组分不小于所述多量子阱有源层20中各势垒层22的Al组分，一方面使得所述第二型半导体层30提供的越过所述第四子层52的载流子能够进一步越过所述第三子层51进入所述多量子阱有源层20的势阱层21中进行复合发光，另一方面使得进入所述多量子阱有源层20内的载流子不易溢出，从而充分在所述多量子阱有源层20内的势阱层21中进行复合发光，提高所述LED的发光效率。可选的，所述多量子阱有源层20中各势垒层(AlbGa1-bAs层)22的Al组分b取值范围为0.30～0.45，包括端点值；所述第三子层(AldGa1- dAs)51的Al组分d取值范围为0.30～0.45，包括端点值。但本申请对所述多量子阱有源层20中各势垒层22的Al组分以及所述第三子层51的Al组分具体取值并不做限定，只要所述第三子层51的Al组分不小于所述多量子阱有源层20中各势垒层22的Al组分即可。
需要说明的是，现有反极性730nm LED通常生长在GaAs衬底上，即所述第二型半导体层30以及所述第四子层52均需与GaAs衬底晶格匹配，因此，可选的，所述第二型半导体层((AleGa1-e)1-fInfP)30的In组分f取值范围为0.48～0.5，包括端点值；所述第四子层((AlgGa1-g)1-hInhP)41的In组分h取值范围为0.48～0.5，包括端点值。但本申请对所述第二型半导体层30的In组分以及所述第四子层52的In组分具体取值并不做限定，具体视情况而定。
还需要说明的是，在实际工艺中，由于材料本身对材料的生长速度有影响，对于AlGaInP材料，因其In源为固态，使得AlGaInP材料的生长速度较慢，而AlGaAs材料的生长速度较快，因此，在所述多量子阱有源层20上直接生长所述第二型半导体层30时，由于两者材料的生长速度不同，也会影响所述第二型半导体层30的长晶质量。虽然可以直接控制所述多量子阱有源层20和所述第二型半导体层30材料源的提供量，来使得所述多量子阱有源层20靠近所述第二型半导体层30一侧的生长速度和所述第二型半导体层30靠近所述多量子阱有源层20一侧的生长速度相同，但这也会增加所述多量子阱有源层20生长工艺的复杂性，不利于所述多量子阱有源层20长晶质量。
鉴于此，在本实施例中，设定所述多量子阱有源层20的生长速度为第二速度，所述第二型半导体层30的生长速度为第三速度，在形成所述第二复合波导层50时，可以采用渐变的变速生长方式，使得所述第二复合波导层50的生长速度由所述第二速度逐渐过渡到所述第三速度，即所述第二复合波导层40还在所述多量子阱有源层20和所述第二型半导体层30之间起到生长速度缓冲的作用，使得材料的生长速度由所述多量子阱有源层20的生长速度逐渐过渡到所述第二型半导体层30的生长速度，从而使得所述第二型半导体层30和所述多量子阱有源层20的长晶质量更好。具体的，可以通过控制所述第二复合波导层50中第三子层51和第四子层52材料源的提供量，来实现所述第二复合波导层50的变速生长。
可以理解的是，在上述实施例的基础上，在本申请的一个实施例中，所述第一型半导体层10为(AlxGa1-x)1-yInyP层，所述第二型半导体层30为(AleGa1-e)1-fInfP层，如图4所示，所述叠层结构100还包括：
位于所述第一型半导体层10和所述多量子阱有源层20之间的第一复合波导层40，所述第一复合波导层40包括沿背离所述第一型半导体层10的方向依次排布的第一子层41和第二子层42，所述第一子层41为(AlmGa1-m)1-nInnP层，所述第二子层42为AlcGa1-cAs层，以通过所述第一复合波导层40在所述第一型半导体层10和所述多量子阱有源层20之间起到晶格缓冲的作用。
位于所述多量子阱有源层20和所述第二型半导体层30之间的第二复合波导层50，所述第二复合波导层50包括沿背离所述多量子阱有源层20的方向依次排布的第三子层51和第四子层52，所述第三子层51为AldGa1-dAs层，所述第四子层52为(AlgGa1-g)1-hInhP层，以通过所述第二复合波导层50在所述多量子阱有源层20和所述第二型半导体层30之间起到晶格缓冲的作用。
其中，所述第一子层41的Al组分不大于所述第一型半导体层10的Al组分，以使得所述第一型半导体层10提供的载流子(如电子)能够越过所述第一子层41向所述多量子阱有源层20的方向运动；
所述第二子层42的Al组分不小于所述多量子阱有源层20中各势垒层22的Al组分，以使得所述第一型半导体层10提供的越过所述第一子层41的载流子能够进一步越过所述第二子层42进入所述多量子阱有源层20的势阱层21中进行复合发光，并使得进入所述多量子阱有源层20内的载流子不易溢出；
所述第四子层52的Al组分不大于所述第二型半导体层30的Al组分，以使得所述第二型半导体层30提供的载流子(如空穴)能够越过所述第四子层52向所述多量子阱有源层20的方向运动。
所述第三子层51的Al组分不小于所述多量子阱有源层20中各势垒层22的Al组分，以使得所述第二型半导体层30提供的越过所述第四子层52的载流子能够进一步越过所述第三子层51进入所述多量子阱有源层20的势阱层21中进行复合发光，并使得进入所述多量子阱有源层20内的载流子不易溢出。
需要说明的是，在所述第一型半导体层10和所述多量子阱有源层20之间，以及在所述多量子阱有源层20和所述第二型半导体层30之间均存在生长速度差异的问题，因此，在本实施例中，设定所述第一型半导体层10的生长速度为第一速度，所述多量子阱有源层20的生长速度为第二速度，所述第二型半导体层30的生长速度为第三速度，则在形成所述第一复合波导层40时，可以采用渐变的变速生长方式，使得所述第一复合波导层40的生长速度由所述第一速度逐渐过渡到所述第二速度，即所述第一复合波导层40还在所述第一型半导体层10和所述多量子阱有源层20之间起到生长速度缓冲的作用；在形成所述第二复合波导层50时，同样可以采用渐变的变速生长方式，使得所述第二复合波导层50的生长速度由所述第二速度逐渐过渡到所述第三速度，即所述第二复合波导层50还在所述多量子阱有源层20和所述第二型半导体层30之间起到生长速度缓冲的作用。
还需要说明的是，本实施例是前述两个实施例的组合，由于所述第一型半导体层10、所述第一复合波导层40、所述多量子阱有源层20、所述第二复合波导层50以及所述第二半导体层30中各组分的情况在前述实施例中已经进行了详细地阐述，此处不再赘述。
再需要说明的是，在上述各实施例中，所述第一复合波导层40和所述第二复合波导层50均可以为不掺杂的，但本申请对此并不做限定，具体视情况而定。
考虑到在实际应用中，为阻挡进入所述多量子阱有源层20内的载流子溢出，如图5所示，所述叠层结构100还包括：
位于所述第一型半导体层10和所述第一复合波导层40之间的第一电流阻挡层60，所述第一电流阻挡层60可以为(AlsGa1-s)1-tIntP层；
和/或，
位于所述第二型半导体层30和所述第二复合波导层50之间的第二电流阻挡层70，所述第二电流阻挡层70可以为(AljGa1-j)1-kInkP层。
需要说明的是，由于所述第一电流阻挡层60的作用是阻挡所述多量子阱有源层20内的载流子溢出，但同时要使得所述第一型半导体层10提供的载流子能够越过所述第一电流阻挡层60向所述多量子阱有源层20的方向运动，因此，所述第一电流阻挡层60的Al组分s应小于所述第一型半导体层10的Al组分，且应不小于所述多量子阱有源层20中各势垒层22的Al组分。可选的，所述第一电流阻挡层60为不掺杂的，但本申请对此并不做限定，具体视情况而定。
同理，所述第二电流阻挡层70的Al组分j应小于所述第二型半导体层30的Al组分，且应不小于所述多量子阱有源层20中各势垒层22的Al组分。可选的，所述第二电流阻挡层70为不掺杂的，但本申请对此并不做限定，具体视情况而定。
还需要说明的是，在本实施例中，所述第一电流阻挡层60和所述第一型半导体层10均可以为AlGaInP材料，两者的晶格匹配且生长速度差异较小，此时，所述第一复合波导层40通过在所述第一电流阻挡层60和所述多量子阱有源层20之间起到晶格缓冲以及生长速度缓冲的作用，来实现在所述第一型半导体层10和所述多量子阱有源层20之间的晶格缓冲以及生长速度的缓冲。
同理，所述第二电流阻挡层70和所述第二型半导体层30也可以均为AlGaInP材料，两者的晶格匹配且生长速度差异较小，此时，所述第二复合波导层50通过在所述多量子阱有源层20和所述第二电流阻挡层70之间起到晶格缓冲以及生长速度缓冲的作用，来实现所述多量子阱有源层20和所述第二型半导体层30之间的晶格缓冲以及生长速度的缓冲。
进一步地，在实际应用中，如图6所示，所述叠层结构100还包括：
位于所述第一型半导体层10背离所述多量子阱有源层20一侧的电流扩展层80，以使得电流能够在所述电流扩展层80内均匀地扩展，所述LED芯片的发光强度更加均匀，同时也增加了所述LED芯片的发光面积。可选的，所述电流扩展层80为AlGaInP层。
在此基础上，为在所述第一型半导体层10背离所述多量子阱有源层20的一侧形成良好的欧姆接触，继续如图6所示，所述叠层结构100还包括：
位于所述电流扩展层80背离所述第一型半导体层10一侧的欧姆接触层90，所述欧姆接触层90可以为GaAs层；
以及位于所述电流扩展层80和所述欧姆接触层90之间的电极稳固层100，所述电极稳固层100可以是GaInP层，以改善所述LED芯片可靠性验证中的推拉力。
同理，为在所述第二型半导体层30背离所述多量子阱有源层20的一侧形成良好的欧姆接触，继续如图6所示，所述叠层结构100还包括：
位于所述第二型半导体层30背离所述多量子阱有源层20的一侧的过渡层110，所述过渡层110可以为GaInP层；
以及位于所述过渡层110背离所述第二型半导体层30一侧的窗口层120，所述窗口层120可以为GaP层，该GaP窗口层的表面为高掺杂，从而和所述第二型半导体层30对应的电极形成良好的欧姆接触，并使得电流能够在该GaP窗口层内均匀地扩展，所述LED芯片的发光强度更加均匀，同时也增加了所述LED芯片的发光面积。
需要说明的是，在实际应用中，上述叠层结构100通常生长在第一衬底001上，所述第一衬底001可以为GaAs衬底，待所述叠层结构100生长完成后，从所述叠层结构100背离所述第一衬底001的一侧，将所述叠层结构100键合至第二衬底002上，并去除所述第一衬底001，实现衬底转移，得到如图7所示的LED芯片结构。可选的，所述第二衬底002可以为硅衬底、锗衬底或蓝宝石衬底等，但本申请对此并不做限定，具体视情况而定。
进行衬底转移后，继续如图7所示，所述LED芯片还包括：
位于所述叠层结构100背离所述第二衬底002一侧的第一电极200，和位于所述第二衬底002背离所述叠层结构100一侧的第二电极300。
表1本申请实施例所提供的LED芯片与常规LED芯片的半切测试数据
Figure BDA0003180318390000191
表1列出了本申请实施例所提供的LED芯片与常规LED芯片的半切测试亮度对比情况，从表1可以看出，在相同的测试条件下，本申请实施例所提供的LED芯片的发光功率IV与常规LED芯片相比，其发光功率IV更高，即亮度更高，可以提升10％-20％，甚至更高。
本申请实施例还提供了一种LED芯片的制备方法，如图8所示，该方法包括：
S1：提供第一衬底001，如图9(a)所示。
可选的，所述第一衬底001为GaAs衬底，但本申请对此并不做限定，具体视情况而定。
S2：在所述第一衬底001的一侧形成叠层结构100，如图9(d)所示，该叠层结构100包括沿背离所述第一衬底001的方向依次排布的第一型半导体层10、多量子阱有源层20和第二型半导体层30；其中，所述多量子阱有源层20包括沿背离所述第一型半导体层10的方向交替排布的势阱层21和势垒层22，所述势阱层21为AlaGa1-aAs层，所述势垒层22为AlbGa1- bAs层，且0＜a＜b＜1。
可选的，所述第一型半导体层10为N型半导体层，所述第二型半导体层30为P型半导体层，但本申请对此并不做限定，具体视情况而定。
具体的，如图10(a)所示，所述叠层结构100的形成过程包括：
S21：在所述第一衬底001的一侧形成所述第一型半导体层10，如图9(b)所示。
具体的，将温度保持在600℃-800℃，在所述第一衬底001的一侧形成所述第一型半导体层10。可选的，所述第一型半导体层10的厚度为0.2μm～0.5μm，其掺杂浓度为1E18/cm3～5E18/cm3。但本申请对所述第一型半导体层10的厚度及其掺杂浓度均不做限定，具体视情况而定。
S22：在所述第一型半导体层10背离所述第一衬底001一侧形成所述多量子阱有源层20，如图9(c)所示。
具体的，将温度调整至600℃-750℃，在所述第一型半导体层10背离所述第一衬底001一侧形成交替排布的AlaGa1-aAs势阱层21和AlbGa1-bAs势垒层22，构成所述多量子阱有源层20。
可选的，所述多量子阱有源层20中各势阱层(AlaGa1-aAs层)21的Al组分a取值范围为0.05～0.15，包括端点值；所述多量子阱有源层20中各势垒层(AlbGa1-bAs层)22的Al组分b取值范围为0.30～0.45，包括端点值。但本申请对此并不做限定，具体视情况而定。
可选的，所述多量子阱有源层20的总厚度取值范围为0.1μm～0.5μm，包括端点值，但本申请对此并不做限定，具体视情况而定。
需要说明的是，在所述多量子阱有源层20中，彼此相邻的一个势阱层21和一个势垒层22组成一个周期，可选的，该周期数的取值范围为5～15，包括端点值，即所述势阱层21和所述势垒层22的对数为5～15，但本申请对此并不做限定，具体视情况而定。
在上述实施例的基础上，在本申请的一个实施例中，所述多量子阱有源层20中，沿背离所述第一型半导体层10的方向，各势垒层22的Al组分逐渐增加，即第n+1层势垒层的Al组分大于第n层势垒层的Al组分，使得沿背离所述第一型半导体层10的方向，各势垒层22的禁带宽度逐渐增大，从而使得更多的电子被束缚在各势阱层21中，有效降低电子的泄露，阻挡电子的溢出，提高电子和空穴在各势阱层21中的复合能力，进而提高所述LED芯片的发光效率。
S23：在所述多量子阱有源层20背离所述第一型半导体层10一侧形成所述第二型半导体层30，如图9(d)所示。
具体的，将温度保持在600℃-800℃，在所述多量子阱有源层20背离所述第一型半导体层10一侧形成所述第二型半导体层30。可选的，所述第二型半导体层30的厚度为0.2μm～0.5μm，其掺杂浓度为5E17/cm3～1E18/cm3。但本申请对所述第二型半导体层30的厚度及掺杂浓度均不做限定，具体视情况而定。
由此可见，相比于传统方法制备的LED芯片中多量子阱有源层的势阱层通常为(InvGa1-v)1-wAswP层，势垒层通常为(AlpGa1-p)1-qInqP层，本申请实施例所提供的方法制备的LED芯片，由于其多量子阱有源层20中势阱层21和势垒层22的长晶材料相同，因此，在所述多量子阱有源层20的生长过程中，不存在现有技术(InvGa1-v)1-wAswP势阱层和(AlpGa1-p)1- qInqP势垒层交替生长时As源切换P源不彻底的问题，也不会生成其他衍生物，所述势阱层21和所述势垒层22的生长界面可以清晰地切换，从而提高所述多量子阱有源层10的长晶质量，减少由于所述多量子阱有源层10的长晶缺陷而造成的非辐射复合，进而提高该LED芯片的亮度和工作寿命。
另外，所述多量子阱有源层的势阱层21采用AlaGa1-aAs层，不存在现有技术(InvGa1-v)1-wAswP势阱层容易发生的In原子扩散和迁移的现象，且AlaGa1-aAs势阱层相比于(InvGa1-v)1-wAswP势阱层更容易和GaAs衬底晶格匹配，从而减少由于势阱层21和GaAs衬底晶格不匹配造成的多量子阱有源层的长晶缺陷，进一步提高所述多量子阱有源层20的长晶质量，也有助于确保后续外延膜层的晶体质量，还可以减少晶格大小对所述多量子阱有源层20生长的影响，使得所述多量子阱有源层20的生长工艺更加简单。
所述多量子阱有源层20的势垒层22采用AlbGa1-bAs层，不存在现有技术(AlpGa1-p)1-qInqP势垒层由于生长温度窗口较窄，且In原子在高温下容易蒸发，而导致的势垒层长晶温度很难控制的问题，其生长温度比较方便控制，从而进一步减少所述多量子阱有源层20生长工艺的复杂性。
为进一步提高所述LED的亮度及发光效率，所述第一型半导体层10应采用对所述多量子阱有源层20发出的光吸收较少的材料，考虑到AlGaInP材料对730nm波长的光吸收较少，因此，可选的，在本申请的一个实施例中，所述第一型半导体层10为(AlxGa1-x)1-yInyP层，但此时，在所述第一型半导体层10上直接生长所述多量子阱有源层20时，由于两者材料不同，也可能存在晶格不匹配的问题，进而影响所述多量子阱有源层20的长晶质量，因此，在本实施例中，如图10(b)所示，该方法在形成所述叠层结构100时，具体在形成所述第一型半导体层10之后，且在形成所述多量子阱有源层20之前，即在图9(b)所示的LED外延结构的基础上，还包括：
S24：在所述第一型半导体层10背离所述第一衬底001一侧形成第一复合波导层40，如图11(a)所示，所述第一复合波导层40包括沿背离所述第一型半导体层10的方向依次排布的第一子层41和第二子层42，所述第一子层41为(AlmGa1-m)1-nInnP层，所述第二子层42为AlcGa1-cAs层，以通过所述第一复合波导层40在所述第一型半导体层10和所述多量子阱有源层20之间起到晶格缓冲的作用，将在所述第一型半导体层10上生长的材料层由与所述第一型半导体层10材料相同的所述第一子层41过渡到与所述多量子阱有源层20材料相同的所述第二子层42，从而在所述第二子层42上再生长所述多量子阱有源层20，由于所述第二子层42和所述多量子阱有源层20均为AlGaAs材料，因此，相比于直接在所述第一型半导体层10上生长的所述多量子阱有源层20，在所述第二子层42上生长的所述多量子阱有源层20的长晶质量更好，从而减少所述多量子阱有源层20内因晶格不匹配而造成的长晶缺陷，为后续外延膜层的长晶质量打好基础。
具体的，将温度保持在600℃-800℃，在所述第一型半导体层10背离所述第一衬底001一侧生长(AlmGa1-m)1-nInnP层作为所述第一子层41，过渡到生长AlcGa1-cAs层作为所述第二子层42。
可选的，所述第一子层41和所述第二子层42均为不掺杂的，但本申请对此并不做限定，具体视情况而定。
可选的，所述第一子层41和所述第二子层42的厚度分别为0.01μm～0.1μm，但本申请对此并不做限定，具体视情况而定。
由于在AlGaInP材料中，Al组分越大，其禁带宽度越大，因此，在本实施例中，所述第一子层41的Al组分不大于所述第一型半导体层10的Al组分，以使得所述第一型半导体层10提供的载流子(如电子)能够越过所述第一子层41向所述多量子阱有源层20的方向运动。可选的，所述第一型半导体层((AlxGa1-x)1-yInyP层)10的Al组分x取值范围为0.45～1，包括端点值，即所述第一型半导体层10可以是AlGaInP层，也可以是AlInP层；所述第一子层((AlmGa1-m)1-nInnP)41的Al组分m取值范围0.3～0.45，包括端点值。但本申请对所述第一型半导体层10的Al组分和所述第一子层41的Al组分具体取值并不做限定，只要所述第一子层41的Al组分不大于所述第一型半导体层10的Al组分即可。
由于在AlGaAs材料中，也是Al组分越大，其禁带宽度越大，因此，在本实施例中，所述第二子层42的Al组分不小于所述多量子阱有源层20中各势垒层22的Al组分，一方面使得所述第一型半导体层10提供的越过所述第一子层41的载流子能够进一步越过所述第二子层42进入所述多量子阱有源层20的势阱层21中进行复合发光，另一方面使得进入所述多量子阱有源层20内的载流子不易溢出，从而充分在所述多量子阱有源层20的势阱层21中进行复合发光，提高所述LED的发光效率。可选的，所述多量子阱有源层20中各势垒层(AlbGa1- bAs层)22的Al组分b取值范围为0.30～0.45，包括端点值；所述第二子层(AlcGa1-cAs层)42的Al组分c取值范围为0.30～0.45，包括端点值。但本申请对所述多量子阱有源层20中各势垒层22的Al组分以及所述第二子层42的Al组分具体取值并不做限定，只要所述第二子层42的Al组分不小于所述多量子阱有源层20中各势垒层22的Al组分即可。
需要说明的是，现有反极性730nmLED通常生长在GaAs衬底上，即所述第一型半导体层10以及所述第一子层41均需与GaAs衬底晶格匹配，因此，可选的，所述第一型半导体层((AlxGa1-x)1-yInyP层)10的In组分y取值范围为0.48～0.5，包括端点值；所述第一子层((AlmGa1-m)1-nInnP)41的In组分n取值范围为0.48～0.5，包括端点值。但本申请对所述第一型半导体层10的In组分以及所述第一子层41的In组分具体取值并不做限定，具体视情况而定。
还需要说明的是，在实际工艺中，由于材料本身对材料的生长速度有影响，对于AlGaInP材料，因其In源为固态，使得AlGaInP材料的生长速度较慢，而AlGaAs材料的生长速度较快，因此，在所述第一型半导体层10上直接生长所述多量子阱有源层20时，由于两者材料的生长速度不同，也会影响所述多量子阱有源层20的长晶质量。虽然可以直接控制所述第一型半导体层10和所述多量子阱有源层20材料源的提供量，来使得所述第一型半导体层10靠近所述多量子阱有源层20一侧的生长速度和所述多量子阱有源层20靠近所述第一型半导体层10一侧的生长速度相同，但这会增加所述多量子阱有源层20生长工艺的复杂性，不利于所述多量子阱有源层20长晶质量。
鉴于此，在本实施例中，设定所述第一型半导体层10的生长速度为第一速度，所述多量子阱有源层20的生长速度为第二速度，该方法在所述第一型半导体层10背离所述第一衬底001一侧形成所述第一复合波导层40时，可以采用渐变的变速生长方式，使得所述第一复合波导层40的生长速度由所述第一速度逐渐过渡到所述第二速度，即所述第一复合波导层40还在所述第一型半导体层10和所述多量子阱有源层20之间起到生长速度缓冲的作用，使得材料的生长速度由所述第一型半导体层10的生长速度逐渐过渡到所述多量子阱有源层20的生长速度，从而使得所述多量子阱有源层20的长晶质量更好。具体的，可以通过控制所述第一复合波导层40中第一子层41和第二子层42材料源的提供量，来实现所述第一复合波导层40的变速生长。
再需要说明的是，在本实施例中，如图10(b)所示，在所述第一型半导体层10背离所述第一衬底001一侧形成所述多量子阱有源层20时，具体为在所述第一型半导体层10背离所述第一衬底001一侧的所述第一复合波导层40上形成所述多量子阱有源层20，得到如图11(b)所示的LED外延结构。
同理，为进一步提高所述LED的亮度及发光效率，所述第二型半导体层30也应采用对所述多量子阱有源层20发出的光吸收较少的材料，考虑到AlGaInP材料对730nm波长的光吸收较少，因此，可选的，在本申请的一个实施例中，所述第二型半导体层30为(AleGa1-e)1- fInfP层，但此时，在所述多量子阱有源层20上直接生长所述第二型半导体层30时，由于两者材料不同，也可能存在晶格不匹配的问题，进而影响所述第二型半导体层30的长晶质量，因此，在本实施例中，如图10(c)所示，该方法在形成所述叠层结构100时，具体在形成所述多量子阱有源层20之后，在形成所述第二型半导体层30之前，即在图9(c)所示的LED外延结构的基础上，还包括：
S25：在所述多量子阱有源层20背离所述第一型半导体层10一侧形成第二复合波导层50，如图12(a)所示，所述第二复合波导层50包括沿背离所述多量子阱有源层20的方向依次排布的第三子层51和第四子层52，所述第三子层51为AldGa1-dAs层，所述第四子层52为(AlgGa1-g)1-hInhP层，以通过所述第二复合波导层50在所述多量子阱有源层20和所述第二型半导体层30之间起到晶格缓冲的作用，将在所述多量子阱有源层20生长的材料层由与所述多量子阱有源层20材料相同的所述第三子层51过渡到与所述第二型半导体层30材料相同的所述第四子层52，从而在所述第四子层52上再生长所述第二型半导体层30，由于所述第四子层52和所述第二型半导体层30均为AlGaInP材料，因此，相比于直接在所述多量子阱有源层20上生长的所述第二型半导体层30，在所述第四子层52上生长的所述第二型半导体层30的长晶质量更好，更有利于所述第二型半导体层30向所述多量子阱有源层20内提供载流子(如空穴)，并限制所述多量子阱有源层20内载流子的溢出。
具体的，将温度调整至600℃-800℃，在所述多量子阱有源层20背离所述第一型半导体层10一侧生长AldGa1-dAs层作为所述第三子层51，过渡到生长(AlgGa1-g)1-hInhP层作为所述第四子层52。
可选的，所述第三子层51和所述第四子层52均为不掺杂的，但本申请对此并不做限定，具体视情况而定。
可选的，所述第三子层51和所述第四子层52的厚度分别为0.01μm～0.1μm，但本申请对此并不做限定，具体视情况而定。
由于在AlGaInP材料中，Al组分越大，其禁带宽度越大，因此，在本实施例中，所述第四子层52的Al组分不大于所述第二型半导体层30的Al组分，以使得所述第二型半导体层30提供的载流子(如空穴)能够越过所述第四子层52向所述多量子阱有源层20的方向运动。可选的，所述第二型半导体层((AleGa1-e)1-fInfP层)10的Al组分e取值范围为0.45～1，包括端点值，即所述第二型半导体层30可以是AlGaInP层，也可以是AlInP层；所述第四子层((AlgGa1-g)1-hInhP)41的Al组分g取值范围0.3～0.45，包括端点值。但本申请对所述第二型半导体层30的Al组分和所述第四子层52的Al组分具体取值并不做限定，只要所述第四子层52的Al组分不大于所述第二型半导体层30的Al组分即可。
由于在AlGaAs材料中，也是Al组分越大，其禁带宽度越大，因此，在本实施例中，所述第三子层51的Al组分不小于所述多量子阱有源层20中各势垒层22的Al组分，一方面使得所述第二型半导体层30提供的越过所述第四子层52的载流子能够进一步越过所述第三子层51进入所述多量子阱有源层20的势阱层21中进行复合发光，另一方面使得进入所述多量子阱有源层20内的载流子不易溢出，从而充分在所述多量子阱有源层20内的势阱层21中进行复合发光，提高所述LED的发光效率。可选的，所述多量子阱有源层20中各势垒层(AlbGa1-bAs层)22的Al组分b取值范围为0.30～0.45，包括端点值；所述第三子层(AldGa1- dAs)51的Al组分d取值范围为0.30～0.45，包括端点值。但本申请对所述多量子阱有源层20中各势垒层22的Al组分以及所述第三子层51的Al组分具体取值并不做限定，只要所述第三子层51的Al组分不小于所述多量子阱有源层20中各势垒层22的Al组分即可。
需要说明的是，现有反极性730nmLED通常生长在GaAs衬底上，即所述第二型半导体层30以及所述第四子层52均需与GaAs衬底晶格匹配，因此，可选的，所述第二型半导体层((AleGa1-e)1-fInfP)30的In组分f取值范围为0.48～0.5，包括端点值；所述第四子层((AlgGa1-g)1-hInhP)41的In组分h取值范围为0.48～0.5，包括端点值。但本申请对所述第二型半导体层30的In组分以及所述第四子层52的In组分具体取值并不做限定，具体视情况而定。
还需要说明的是，在实际工艺中，由于材料本身对材料的生长速度有影响，对于AlGaInP材料，因其In源为固态，使得AlGaInP材料的生长速度较慢，而AlGaAs材料的生长速度较快，因此，在所述多量子阱有源层20上直接生长所述第二型半导体层30时，由于两者材料的生长速度不同，也会影响所述第二型半导体层30的长晶质量。虽然可以直接控制所述多量子阱有源层20和所述第二型半导体层30材料源的提供量，来使得所述多量子阱有源层20靠近所述第二型半导体层30一侧的生长速度和所述第二型半导体层30靠近所述多量子阱有源层20一侧的生长速度相同，但这也会增加所述多量子阱有源层20生长工艺的复杂性，不利于所述多量子阱有源层20长晶质量。
鉴于此，在本实施例中，设定所述多量子阱有源层20的生长速度为第二速度，所述第二型半导体层30的生长速度为第三速度，该方法在所述多量子阱有源层20背离所述第一型半导体层10一侧形成所述第二型半导体层30时，可以采用渐变的变速生长方式，使得所述第二复合波导层50的生长速度由所述第二速度逐渐过渡到所述第三速度，即所述第二复合波导层40还在所述多量子阱有源层20和所述第二型半导体层30之间起到生长速度缓冲的作用，使得材料的生长速度由所述多量子阱有源层20的生长速度逐渐过渡到所述第二型半导体层30的生长速度，从而使得所述第二型半导体层30和所述多量子阱有源层20的长晶质量更好。具体的，可以通过控制所述第二复合波导层50中第三子层51和第四子层52材料源的提供量，来实现所述第二复合波导层50的变速生长。
再需要说明的是，在本实施例中，如图10(c)所示，在所述多量子阱有源层20背离所述第一型半导体层10一侧形成所述第二型半导体层30时，具体为在所述多量子阱有源层20背离所述第一型半导体层10一侧的所述第二复合波导层50上形成所述第二型半导体层30，得到如图12(b)所示的LED外延结构。
可以理解的是，在上述实施例的基础上，在本申请的一个实施例中，所述第一型半导体层10为(AlxGa1-x)1-yInyP层，所述第二型半导体层30为(AleGa1-e)1-fInfP层，如图10(d)所示，该方法在形成所述叠层结构100时，具体在形成所述第一型半导体层10之后，在形成所述多量子阱有源层20之前，即在图9(b)所示的LED外延结构的基础上，还包括：
S24：在所述第一型半导体层10背离所述第一衬底001一侧形成第一复合波导层40，如图11(a)所示，所述第一复合波导层40包括沿背离所述第一型半导体层10的方向依次排布的第一子层41和第二子层42，所述第一子层41为(AlmGa1-m)1-nInnP层，所述第二子层42为AlcGa1-cAs层，以通过所述第一复合波导层40在所述第一型半导体层10和所述多量子阱有源层20之间起到晶格缓冲的作用。
此时，如图10(d)所示，在所述第一型半导体层10背离所述第一衬底001一侧形成所述多量子阱有源层20时，具体为在所述第一型半导体层10背离所述第一衬底001一侧的所述第一复合波导层40上形成所述多量子阱有源层20，得到如图11(b)所示的LED外延结构。
继续如图10(d)所示，该方法在形成所述叠层结构100时，具体在形成所述多量子阱有源层20之后，在形成所述第二型半导体层30之前，还包括：
S25：在所述多量子阱有源层20背离所述第一型半导体层10形成第二复合波导层50，如图13(a)所示，所述第二复合波导层50包括沿背离所述多量子阱有源层20的方向依次排布的第三子层51和第四子层52，所述第三子层51为AldGa1-dAs层，所述第四子层52为(AlgGa1-g)1-hInhP层，以通过所述第二复合波导层50在所述多量子阱有源层20和所述第二型半导体层30之间起到晶格缓冲的作用。
此时，如图10(d)所示，在所述多量子阱有源层20背离所述第一型半导体层10一侧形成所述第二型半导体层30时，具体为在所述多量子阱有源层20背离所述第一型半导体层10一侧的所述第二复合波导层50上形成所述第二型半导体层30，得到如图13(b)所示的LED外延结构。
其中，所述第一子层41的Al组分不大于所述第一型半导体层10的Al组分，以使得所述第一型半导体层10提供的载流子(如电子)能够越过所述第一子层41向所述多量子阱有源层20的方向运动；
所述第二子层42的Al组分不小于所述多量子阱有源层20中各势垒层22的Al组分，以使得所述第一型半导体层10提供的越过所述第一子层41的载流子能够进一步越过所述第二子层42进入所述多量子阱有源层20的势阱层21中进行复合发光，并使得进入所述多量子阱有源层20内的载流子不易溢出；
所述第四子层52的Al组分不大于所述第二型半导体层30的Al组分，以使得所述第二型半导体层30提供的载流子(如空穴)能够越过所述第四子层52向所述多量子阱有源层20的方向运动。
所述第三子层51的Al组分不小于所述多量子阱有源层20中各势垒层22的Al组分，以使得所述第二型半导体层30提供的越过所述第四子层52的载流子能够进一步越过所述第三子层51进入所述多量子阱有源层20的势阱层21中进行复合发光，并使得进入所述多量子阱有源层20内的载流子不易溢出。
需要说明的是，在所述第一型半导体层10和所述多量子阱有源层20之间，以及在所述多量子阱有源层20和所述第二型半导体层30之间均存在生长速度差异的问题，因此，在本实施例中，设定所述第一型半导体层10的生长速度为第一速度，所述多量子阱有源层20的生长速度为第二速度，所述第二型半导体层30的生长速度为第三速度，则在形成所述第一复合波导层40时，可以采用渐变的变速生长方式，使得所述第一复合波导层40的生长速度由所述第一速度逐渐过渡到所述第二速度，即所述第一复合波导层40还在所述第一型半导体层10和所述多量子阱有源层20之间起到生长速度缓冲的作用；在形成所述第二复合波导层50时，同样可以采用渐变的变速生长方式，使得所述第二复合波导层50的生长速度由所述第二速度逐渐过渡到所述第三速度，即所述第二复合波导层50还在所述多量子阱有源层20和所述第二型半导体层30之间起到生长速度缓冲的作用。
还需要说明的是，本实施例是前述两个实施例的组合，由于所述第一型半导体层10、所述第一复合波导层40、所述多量子阱有源层20、所述第二复合波导层50以及所述第二半导体层30中各组分的情况在前述实施例中已经进行了详细地阐述，此处不再赘述。
考虑到在实际应用中，为阻挡进入所述多量子阱有源层20内的载流子溢出，如图14所示，该方法在形成所述叠层结构100时，具体在形成所述第一型半导体层10之后，在形成所述第一复合波导层40之前，即在图9(b)所示的LED外延结构的基础上，还包括：
S26：在所述第一型半导体层10上形成第一电流阻挡层60，如图15(a)所示，所述第一电流阻挡层60可以为(AlsGa1-s)1-tIntP层。
具体的，将温度保持在600℃-800℃，在所述第一型半导体层10上生长(AlsGa1-s)1-tIntP层作为所述第一电流阻挡层60。
可选的，所述第一电流阻挡层60为不掺杂的，但本申请对此并不做限定，具体视情况而定。
可选的，所述第一电流阻挡层60的厚度为0.08μm～0.5μm，但本申请对此并不做限定，具体视情况而定。
此时，如图14所示，在所述第一型半导体层10背离所述第一衬底001一侧形成所述第一复合波导层40时，具体为在所述第一型半导体层10背离所述第一衬底001一侧的所述第一电流阻挡层60上形成所述第一复合波导层，得到如图15(b)所示的LED外延结构。
在所述第一型半导体层10背离所述第一衬底001一侧形成所述多量子阱有源层20时，具体为在所述第一型半导体层10背离所述第一衬底001一侧的所述第一复合波导层40上形成所述多量子阱有源层20，得到如图15(c)所示的LED外延结构。
在所述多量子阱有源层20背离所述第一型半导体层10形成第二复合波导层50，得到如图15(d)所示的LED外延结构。
同理，如图14所示，该方法在形成所述叠层结构100时，具体在形成所述第二复合波导层50之后，在形成所述第二型半导体层30之前，还包括：
S27：在所述第二复合波导层50上形成第二电流阻挡层70，如图15(e)所示，所述第二电流阻挡层70可以为(AljGa1-j)1-kInkP层。
具体的，将温度保持在600℃-800℃，在所述第二复合波导层50上生长(AljGa1-j)1-kInkP层作为所述第二电流阻挡层70。
可选的，所述第二电流阻挡层70为不掺杂的，但本申请对此并不做限定，具体视情况而定。
可选的，所述第二电流阻挡层70的厚度为0.08μm～0.5μm，但本申请对此并不做限定，具体视情况而定。
此时，如图14所示，在所述多量子阱有源层20背离所述第一型半导体层10一侧形成所述第二型半导体层30时，具体为在所述多量子阱有源层20背离所述第一型半导体层10一侧的所述第二电流阻挡层70上形成所述第二型半导体层30，得到如图15(f)所示的LED外延结构。
需要说明的是，由于所述第一电流阻挡层60的作用是阻挡所述多量子阱有源层20内的载流子溢出，但同时要使得所述第一型半导体层10提供的载流子能够越过所述第一电流阻挡层60向所述多量子阱有源层20的方向运动，因此，所述第一电流阻挡层60的Al组分s应小于所述第一型半导体层10的Al组分，且应不小于所述多量子阱有源层20中各势垒层22的Al组分。
同理，所述第二电流阻挡层70的Al组分j应小于所述第二型半导体层30的Al组分，且应不小于所述多量子阱有源层20中各势垒层22的Al组分。
还需要说明的是，在本实施例中，所述第一电流阻挡层60和所述第一型半导体层10均可以为AlGaInP材料，两者的晶格匹配且生长速度差异较小，此时，所述第一复合波导层40通过在所述第一电流阻挡层60和所述多量子阱有源层20之间起到晶格缓冲以及生长速度缓冲的作用，来实现在所述第一型半导体层10和所述多量子阱有源层20之间的晶格缓冲以及生长速度的缓冲。
同理，所述第二电流阻挡层70和所述第二型半导体层30也可以均为AlGaInP材料，两者的晶格匹配且生长速度差异较小，此时，所述第二复合波导层50通过在所述多量子阱有源层20和所述第二电流阻挡层70之间起到晶格缓冲以及生长速度缓冲的作用，来实现在所述多量子阱有源层20和所述第二型半导体层30之间的晶格缓冲以及生长速度的缓冲。
S3：从所述叠层结构100背离所述第一衬底001的一侧，将所述叠层结构100键合至第二衬底002上，并去除所述第一衬底001，实现衬底转移。
需要说明的是，在实际应用中，所述第一衬底001为临时衬底，为了确保所述叠层结构100在所述第一衬底001上生长时，和所述第一衬底001晶格匹配，并在去除所述第一衬底001时，不会影响所述叠层结构100，该方法在形成所述叠层结构100时，具体在形成所述第一型半导体层10之前，还包括：
S28：在所述第一衬底001上形成缓冲层003，如图16(a)所示；
S29：在所述缓冲层003上形成腐蚀截止层004，如图16(b)所示；
可选的，在本申请的一个实施例中，所述第一衬底001为GaAs衬底，所述第一型半导体层为N型半导体层，则所述缓冲层003为N型GaAs缓冲层，所述腐蚀截止层004为N型GaInP腐蚀截止层。
具体的，采用化学气相沉积MOCVD技术，将一定厚度如350μm的GaAs衬底放入反应室内，在600℃-750℃的温度范围内生长一层厚度为0.1μm～0.2μm的GaAs缓冲层003，掺入N型掺杂源，其掺杂浓度为1E17/cm3-5E18/cm3。但本申请对所述缓冲层003的厚度及掺杂浓度并不做限定，具体视情况而定。
然后，保持600℃-750℃的温度，在所述缓冲层003上生长GaInP腐蚀截止层004，其厚度为0.1μm～0.3μm，掺杂N型掺杂源，其掺杂浓度为7E17/cm3-5E18/cm3。但本申请对所述腐蚀截止层004的厚度及掺杂浓度并不做限定，具体视情况而定。
需要说明的是，在进行衬底置换转移时，会利用腐蚀液腐蚀到所述腐蚀截止层004，以去除所述第一衬底001，即最终形成的LED芯片的叠层结构中不包含所述缓冲层003和所述腐蚀截止层004。
在此基础上，为在所述第一型半导体层10背离所述多量子阱有源层20的一侧形成良好的欧姆接触，该方法在形成所述叠层结构100时，具体在形成所述第一型半导体层10之前，还包括：
S30：在所述腐蚀截止层004上形成欧姆接触层90，如图16(c)所示，所述欧姆接触层90可以为GaAs层。
可选的，所述第一型半导体层10为N型半导体层，则所述欧姆接触层90也为N型掺杂。具体的，保持600℃-750℃的温度，在所述腐蚀截止层004上生长N型掺杂的GaAs欧姆接触层90，其厚度为0.05μm～0.1μm，其掺杂浓度为7E17/cm3-5E18/cm3。但本申请对所述欧姆接触层90的厚度及其掺杂浓度均不做限定，具体视情况而定。
进一步地，该方法在形成所述叠层结构100时，还包括：
S31：在所述欧姆接触层90上形成电极稳固层100，如图16(d)所示，所述电极稳固层100可以为GaInP层，以改善该方法制备的LED芯片在可靠性验证中的推拉力。
可选的，所述第一型半导体层10为N型半导体层，则所述电极稳固层100也为N型掺杂。具体的，保持600℃-750℃的温度，在所述欧姆接触层90上生长N型掺杂的GaInP电极稳固层100，其厚度为0.01μm～0.1μm，其掺杂浓度为7E17/cm3-5E18/cm3。但本申请对所述电极稳固层100的厚度及其掺杂浓度均不做限定，具体视情况而定。
在此基础上，该方法在形成所述叠层结构100时，进一步还可以包括：
S32：在所述电极稳固层100上形成电流扩展层80，如图16(e)所示，所述电流扩展层80可以为AlGaInP层，以使得电流能够在所述电流扩展层80内均匀地扩展，所述LED芯片的发光强度更加均匀，同时也增加了所述LED芯片的发光面积。
可选的，所述第一型半导体层10为N型半导体层，则所述电流扩展层80也为N型掺杂。具体的，将温度调整至600℃-800℃，在所述电极稳固层100上生长(AlwGa1-w)1-vInvP层作为所述电流扩展层80，其厚度为3μm～4μm，其掺杂浓度为1E18/cm3-5E18/cm3。
需要说明的是，在本实施例中，在所述第一衬底001的一侧形成叠层结构100时，具体为在所述第一衬底001的一侧的所述电流扩展层80上形成所述叠层结构100，得到如图16(f)所示的LED外延结构。
同理，为在所述第二型半导体层30背离所述多量子阱有源层20的一侧形成良好的欧姆接触，该方法在形成所述叠层结构100时，具体在形成所述第二型半导体层30之后，还包括：
S33：在所述第二型半导体层30上形成过渡层110，如图16(g)所示，所述过渡层110可以为GaInP层；
S34：在所述过渡层110上形成窗口层120，如图16(h)所示，所述窗口层120可以为GaP层，该GaP窗口层的表面为高掺杂，从而和所述第二型半导体层30对应的电极形成良好的欧姆接触，并使得电流能够在该GaP窗口层内均匀地扩展，所述LED芯片的发光强度更加均匀，同时也增加了所述LED芯片的发光面积。
可选的，所述第二型半导体层30为P型半导体层，则所述过渡层110和所述窗口层120均为P型掺杂。
具体的，将温度保持在600℃-800℃，在所述第二型半导体层30上生长GaInP层作为所述过渡层110，其厚度为0.01μm～0.02μm，其掺杂浓度为1E18/cm3～5E18/cm3。但本申请对所述过渡层110的厚度及其掺杂浓度并不做限定，具体视情况而定。
然后，将温度上升至700℃-800℃，在所述过渡层110上生长GaP窗口层120，其厚度为0.15μm～3μm，其掺杂浓度为1E18/cm3～5E18/cm3。但本申请对所述窗口层120的厚度及其掺杂浓度并不做限定，具体视情况而定。
最后，如图8所示，在进行衬底转移后，该方法还包括：
S4：在所述叠层结构100背离所述第二衬底002一侧形成第一电极200，并在所述第二衬底002背离所述叠层结构100一侧形成第二电极300，从而形成如图7所示的LED芯片结构。
综上，本申请实施例所提供的LED芯片，包括叠层结构，该叠层结构包括：层叠的第一型半导体层、多量子阱有源层和第二型半导体层；其中，所述多量子阱有源层包括沿背离所述第一型半导体层的方向交替排布的势阱层和势垒层，所述势阱层为AlaGa1-aAs层，所述势垒层为AlbGa1-bAs层，且0＜a＜b＜1。相比于现有技术LED芯片中多量子阱有源层的势阱层通常为(InvGa1-v)1-wAswP层，势垒层通常为(AlpGa1-p)1-qInqP层，本申请实施例所提供的LED芯片，由于其多量子阱有源层中势阱层和势垒层的长晶材料相同，因此，在所述多量子阱有源层的生长过程中，不存在现有技术(InvGa1-v)1-wAswP势阱层和(AlpGa1-p)1-qInqP势垒层交替生长时As源切换P源不彻底的问题，也不会生成其他衍生物，所述势阱层和所述势垒层的生长界面可以清晰地切换，从而提高所述多量子阱有源层的长晶质量，减少由于所述多量子阱有源层的长晶缺陷而造成的非辐射复合，进而提高该LED芯片的亮度和工作寿命。
另外，所述多量子阱有源层的势阱层采用AlaGa1-aAs层，不存在现有技术(InvGa1-v)1-wAswP势阱层容易发生的In原子扩散和迁移的现象，且AlaGa1-aAs势阱层相比于(InvGa1-v)1-wAswP势阱层更容易和GaAs衬底晶格匹配，从而减少由于势阱层和GaAs衬底晶格不匹配造成的多量子阱有源层的长晶缺陷，进一步提高所述多量子阱有源层的长晶质量，也有助于确保后续外延膜层的晶体质量，还可以减少晶格大小对所述多量子阱有源层生长的影响，使得所述多量子阱有源层的生长工艺更加简单。
所述多量子阱有源层的势垒层采用AlbGa1-bAs层，不存在现有技术(AlpGa1-p)1- qInqP势垒层由于生长温度窗口较窄，且In原子在高温下容易蒸发，而导致的势垒层长晶温度很难控制的问题，其生长温度比较方便控制，从而进一步减少所述多量子阱有源层生长工艺的复杂性。
本说明书中各个部分采用并列和递进相结合的方式描述，每个部分重点说明的都是与其他部分的不同之处，各个部分之间相同相似部分互相参见即可。
对所公开的实施例的上述说明，本说明书中各实施例中记载的特征可以相互替换或组合，使本领域专业技术人员能够实现或使用本申请。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本申请的精神或范围的情况下，在其它实施例中实现。因此，本申请将不会被限制于本文所示的实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (8)

1.一种LED芯片，其特征在于，包括叠层结构，该叠层结构包括：层叠的第一型半导体层、多量子阱有源层和第二型半导体层；
其中，所述多量子阱有源层包括沿背离所述第一型半导体层的方向交替排布的势阱层和势垒层，所述势阱层为AlaGa1-aAs层，所述势垒层为AlbGa1-bAs层，且0＜a＜b＜1；
其中，所述第一型半导体层为（AlxGa1-x)1-yInyP层，所述叠层结构还包括：
位于所述第一型半导体层和所述多量子阱有源层之间的第一复合波导层，所述第一复合波导层包括沿背离所述第一型半导体层的方向依次排布的第一子层和第二子层，所述第一子层为（AlmGa1-m)1-nInnP层，所述第二子层为AlcGa1-cAs层；
其中，所述第一子层的Al组分不大于所述第一型半导体层的Al组分，所述第二子层的Al组分不小于所述多量子阱有源层中各势垒层的Al组分。
2.根据权利要求1所述的LED芯片，其特征在于，所述多量子阱有源层中，沿背离所述第一型半导体层的方向，各势垒层的Al组分逐渐增加。
3.根据权利要求1所述的LED芯片，其特征在于，所述多量子阱有源层中各势阱层的Al组分取值范围为0.05~0.15，包括端点值；
所述多量子阱有源层中各势垒层的Al组分取值范围为0.30~0.45，包括端点值。
4.根据权利要求1-3任一项所述的LED芯片，其特征在于，所述第二型半导体层为（AleGa1-e)1-fInfP层，所述叠层结构还包括：
位于所述多量子阱有源层和所述第二型半导体层之间的第二复合波导层，所述第二复合波导层包括沿背离所述多量子阱有源层的方向依次排布的第三子层和第四子层，所述第三子层为AldGa1-dAs层，所述第四子层为（AlgGa1-g)1-hInhP层；
其中，所述第三子层的Al组分不小于所述多量子阱有源层中各势垒层的Al组分，所述第四子层的Al组分不大于所述第二型半导体层的Al组分。
5.一种LED芯片的制备方法，其特征在于，包括：
提供第一衬底；
在所述第一衬底的一侧形成叠层结构，该叠层结构包括沿背离所述第一衬底的方向依次排布的第一型半导体层、多量子阱有源层和第二型半导体层；其中，所述多量子阱有源层包括沿背离所述第一型半导体层的方向交替排布的势阱层和势垒层，所述势阱层为AlaGa1-aAs层，所述势垒层为AlbGa1-bAs层，且0＜a＜b＜1；
从所述叠层结构背离所述第一衬底的一侧，将所述叠层结构键合至第二衬底上，并去除所述第一衬底，实现衬底转移；
其中，所述第一型半导体层为（AlxGa1-x)1-yInyP层，该方法在形成所述叠层结构时，在形成所述多量子阱有源层之前，还包括：
在所述第一型半导体层背离所述第一衬底一侧形成第一复合波导层，所述第一复合波导层包括沿背离所述第一型半导体层的方向依次排布的第一子层和第二子层，所述第一子层为（AlmGa1-m)1-nInnP层，所述第二子层为AlcGa1-cAs层；
其中，所述第一子层的Al组分不大于所述第一型半导体层的Al组分，所述第二子层的Al组分不小于所述多量子阱有源层中各势垒层的Al组分。
6.根据权利要求5所述的LED芯片的制备方法，其特征在于，所述第二型半导体层为（AleGa1-e)1-fInfP层，该方法在形成所述叠层结构时，在形成所述第二型半导体层之前，还包括：
在所述多量子阱有源层背离所述第一型半导体层一侧形成第二复合波导层，所述第二复合波导层包括沿背离所述多量子阱有源层的方向依次排布的第三子层和第四子层，所述第三子层为AldGa1-dAs层，所述第四子层为（AlgGa1-g)1-hInhP层；
其中，所述第三子层的Al组分不小于所述多量子阱有源层中各势垒层的Al组分，所述第四子层的Al组分不大于所述第二型半导体层的Al组分。
7.根据权利要求5-6任一项所述的LED芯片的制备方法，其特征在于，所述第一型半导体层的生长速度为第一速度，所述多量子阱有源层的生长速度为第二速度，该方法在所述第一型半导体层背离所述第一衬底一侧形成第一复合波导层时，所述第一复合波导层的生长速度由所述第一速度逐渐过渡到所述第二速度。
8.根据权利要求6所述的LED芯片的制备方法，其特征在于，所述多量子阱有源层的生长速度为第二速度，所述第二型半导体层的生长速度为第三速度，该方法在所述多量子阱有源层背离所述第一型半导体层一侧形成第二复合波导层时，所述第二复合波导层的生长速度由所述第二速度逐渐过渡到所述第三速度。
CN202110845303.3A 2021-07-26 2021-07-26 一种led芯片及其制备方法 Active CN113594313B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110845303.3A CN113594313B (zh) 2021-07-26 2021-07-26 一种led芯片及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110845303.3A CN113594313B (zh) 2021-07-26 2021-07-26 一种led芯片及其制备方法

Publications (2)

Publication Number Publication Date
CN113594313A CN113594313A (zh) 2021-11-02
CN113594313B true CN113594313B (zh) 2023-06-02

Family

ID=78250055

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110845303.3A Active CN113594313B (zh) 2021-07-26 2021-07-26 一种led芯片及其制备方法

Country Status (1)

Country Link
CN (1) CN113594313B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114242856A (zh) * 2022-02-24 2022-03-25 江西兆驰半导体有限公司 绿光发光二极管外延片及其制备方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61271888A (ja) * 1985-05-27 1986-12-02 Oki Electric Ind Co Ltd 発光素子
JP5586372B2 (ja) * 2010-08-10 2014-09-10 昭和電工株式会社 発光ダイオード、発光ダイオードランプ及び照明装置
KR20160135801A (ko) * 2014-03-27 2016-11-28 캐논 가부시끼가이샤 발광소자, 이 발광소자를 구비한 광원 시스템, 및 이 광원 시스템을 구비한 광간섭 단층계
CN112382708B (zh) * 2020-10-30 2022-01-28 苏州紫灿科技有限公司 一种具有组分渐变量子阱结构的深紫外led及制备方法

Also Published As

Publication number Publication date
CN113594313A (zh) 2021-11-02

Similar Documents

Publication Publication Date Title
US5442203A (en) Semiconductor light emitting device having AlGaAsP light reflecting layers
JP5349849B2 (ja) 多重量子ウェル構造の活性領域を有する発光ダイオード
TWI493750B (zh) Light emitting element
JPH0823124A (ja) 窒化ガリウム系化合物半導体発光素子
JP5542689B2 (ja) 結合界面を有する発光デバイス
JP2000174330A (ja) 発光ダイオ―ド及びその製造方法
JP2000164922A (ja) 半導体装置
CN113594313B (zh) 一种led芯片及其制备方法
CN106784181B (zh) 提高绿光或更长波长InGaN量子阱发光效率的方法及结构
TWI406434B (zh) 發光二極體用磊晶晶圓
JP5309971B2 (ja) 発光素子
KR101560952B1 (ko) 발광 다이오드용 에피택셜 웨이퍼
JP3724213B2 (ja) 窒化ガリウム系化合物半導体発光素子
JPH05243613A (ja) 発光素子およびその製造方法
JPS59225580A (ja) 半導体発光ダイオ−ドおよびその製造方法
JP2000174341A (ja) 窒化ガリウム系化合物半導体発光素子
JP2006135001A (ja) 半導体素子およびその製造方法
JP4055794B2 (ja) 窒化ガリウム系化合物半導体発光素子
CN115692560A (zh) 一种led芯片及其制备方法
JP2004158528A (ja) ＺｎＳｅ系発光素子の構造
KR101133412B1 (ko) 트렌치가 구비된 기판 상에 형성된 발광다이오드
JP2008166399A (ja) 発光素子、発光素子用エピタキシャルウェハ及びその製造方法
CN116705932A (zh) 发光二极管外延片及其制备方法、led
JP2000174338A (ja) 窒化ガリウム系化合物半導体発光素子
JPH01296678A (ja) 半導体ヘテロ接合の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant