CN113594244A - 具有高雪崩能力的氮化镓功率器件及其制备工艺 - Google Patents
具有高雪崩能力的氮化镓功率器件及其制备工艺 Download PDFInfo
- Publication number
- CN113594244A CN113594244A CN202110829213.5A CN202110829213A CN113594244A CN 113594244 A CN113594244 A CN 113594244A CN 202110829213 A CN202110829213 A CN 202110829213A CN 113594244 A CN113594244 A CN 113594244A
- Authority
- CN
- China
- Prior art keywords
- gallium nitride
- layer
- type
- metal
- nitride
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
- 229910002601 GaN Inorganic materials 0.000 title claims abstract description 150
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 title claims abstract description 127
- 238000002360 preparation method Methods 0.000 title claims abstract description 14
- 229910052751 metal Inorganic materials 0.000 claims abstract description 74
- 239000002184 metal Substances 0.000 claims abstract description 74
- 238000002161 passivation Methods 0.000 claims abstract description 47
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 45
- 150000004767 nitrides Chemical class 0.000 claims abstract description 45
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 45
- 239000010703 silicon Substances 0.000 claims abstract description 45
- 239000000758 substrate Substances 0.000 claims abstract description 42
- 230000004888 barrier function Effects 0.000 claims abstract description 40
- RNQKDQAVIXDKAG-UHFFFAOYSA-N aluminum gallium Chemical compound [Al].[Ga] RNQKDQAVIXDKAG-UHFFFAOYSA-N 0.000 claims abstract description 31
- 238000000151 deposition Methods 0.000 claims abstract description 10
- 229910002704 AlGaN Inorganic materials 0.000 claims description 12
- 238000005530 etching Methods 0.000 claims description 9
- 238000004519 manufacturing process Methods 0.000 claims description 9
- 229910052698 phosphorus Inorganic materials 0.000 claims description 7
- 239000011574 phosphorus Substances 0.000 claims description 7
- 238000000137 annealing Methods 0.000 claims description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims description 4
- 238000005468 ion implantation Methods 0.000 claims description 3
- -1 phosphorus ions Chemical class 0.000 claims description 3
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 claims description 2
- 229910052782 aluminium Inorganic materials 0.000 claims description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 2
- 229910052749 magnesium Inorganic materials 0.000 claims description 2
- 239000011777 magnesium Substances 0.000 claims description 2
- 238000000034 method Methods 0.000 claims 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 abstract description 28
- 229910052757 nitrogen Inorganic materials 0.000 abstract description 14
- 230000015556 catabolic process Effects 0.000 description 13
- 239000000463 material Substances 0.000 description 11
- 238000010586 diagram Methods 0.000 description 9
- 238000012360 testing method Methods 0.000 description 8
- 230000001965 increasing effect Effects 0.000 description 7
- 239000004065 semiconductor Substances 0.000 description 6
- 230000005684 electric field Effects 0.000 description 4
- 230000005533 two-dimensional electron gas Effects 0.000 description 4
- 230000000903 blocking effect Effects 0.000 description 3
- 239000002210 silicon-based material Substances 0.000 description 3
- 239000012141 concentrate Substances 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000011160 research Methods 0.000 description 2
- 238000013459 approach Methods 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 239000000969 carrier Substances 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
- H01L29/7781—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with inverted single heterostructure, i.e. with active layer formed on top of wide bandgap layer, e.g. IHEMT
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
- H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
- H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
- H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]
- H01L29/0626—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE] with a localised breakdown region, e.g. built-in avalanching region
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
- H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
- H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66446—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET]
- H01L29/66462—Unipolar field-effect transistors with an active layer made of a group 13/15 material, e.g. group 13/15 velocity modulation transistor [VMT], group 13/15 negative resistance FET [NERFET] with a heterojunction interface channel or gate, e.g. HFET, HIGFET, SISFET, HJFET, HEMT
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Junction Field-Effect Transistors (AREA)
Abstract
一种具有高雪崩能力的氮化镓功率器件及其制备工艺，器件包括：P型硅衬底上设有氮化镓缓冲层，氮化镓缓冲层上设有铝镓氮势垒层，再上设有金属源极、金属漏极和P型氮化镓层及金属栅极；在P型硅衬底内设有N型区域，所述金属漏极延伸穿过铝镓氮势垒层和氮化镓缓冲层并连接于N型区域，在金属漏极与氮化镓缓冲层之间设有氮化物钝化层并用于隔离金属漏极与氮化镓缓冲层。制备工艺包括：一，在P型硅衬底中形成N型区域；二，在P型硅衬底上生长氮化镓缓冲层；三，在氮化镓缓冲层上生长铝镓氮势垒层；四，在铝镓氮势垒层上形成P型氮化镓层；五，形成氮化物钝化层；六，分别淀积金属以形成金属源极、金属漏极和金属栅极。
Description
技术领域
本发明主要涉及功率集成电路技术领域，适于开关电源、马达控制、汽车电子系统、家用电器等诸多功率控制处理，尤其涉及一种具有高雪崩能力的氮化镓功率器件及其制备工艺。
背景技术
当今半导体产业对功率器件的要求与日俱增，主要包括高功率密度、低导通电阻、高可靠性、高频率、小体积和强抗辐照能力等。然而以金属氧化物半导体场效应晶体管和绝缘栅双极性晶体管为主的硅基功率器件的性能已经逼近其材料的理论极限，无法满足下一代电力电子系统对功率器件更高的要求，因此突破“硅极限”至关重要。氮化镓材料作为宽禁带半导体材料的代表之一，近二十年来，在材料制备、理论研究、功率器件制作以及功率集成电路设计等方面取得了巨大的研究进展。可以预计，氮化镓功率器件必然会在未来的电力电子市场中占据重要的一席之地。
第三代半导体材料氮化镓与传统半导体硅相比，具有宽禁带宽度、高电子饱和漂移速度、高临界击穿电场和良好的化学性能等突出优点，同时氮化镓材料可以与铝镓氮等材料形成的异质结会在界面形成具有高浓度和高迁移率的二维电子气异质结沟道，因此是大功率、高温、高频和抗辐照应用场合下极为理想的半导体材料。
氮化镓高电子迁移率晶体管功率器件具有高电流密度、快开关速度和低导通电阻等优点；然而氮化镓功率器件雪崩能力差，器件在阻断状态时，当漏端电压超过器件的额定耐压时，漏端电压不能固定，会随着漏电流的升高一直升高，而过高的漏电流与漏电压会引起器件本身以及系统的安全性和可靠性问题，不易得到良好的非箝位感性负载开关(UIS)测试性能，给实际应用造成了很大不便。
本发明针对氮化镓功率器件雪崩能力差的问题，提出一种新型的氮化镓功率器件结构，极大地提高了氮化镓功率器件的雪崩能力，提高整个器件结构的实用性能。
发明内容
本发明针对上述问题，提出了一种具有高雪崩能力的氮化镓功率器件及其制备工艺，本发明可以极大提高氮化镓功率器件的雪崩能力。
本发明提供如下技术方案：
本发明所述的一种具有高雪崩能力的氮化镓功率器件，包括：P型硅衬底，在P型硅衬底上设有氮化镓缓冲层，在氮化镓缓冲层上设有铝镓氮势垒层，在铝镓氮势垒层上设有金属源极、金属漏极和P型氮化镓层且所述P型氮化镓层位于金属源极与金属漏极之间，并且，在铝镓氮势垒层与金属源极之间形成欧姆接触，在铝镓氮势垒层与金属漏极之间形成欧姆接触，在P型氮化镓层上设有金属栅极且P型氮化镓层与金属栅极之间形成肖特基接触，在铝镓氮势垒层上设有氮化物钝化层且所述氮化物钝化层位于P型氮化镓层与金属漏极之间，在铝镓氮势垒层上还设有氮化物钝化层且所述氮化物钝化层位于P型氮化镓层与金属源极之间，在P型硅衬底内设有N型区域，所述金属漏极延伸穿过铝镓氮势垒层和氮化镓缓冲层并连接于N型区域，在金属漏极与氮化镓缓冲层之间设有氮化物钝化层并用于隔离金属漏极与氮化镓缓冲层。
本发明所述的一种具有高雪崩能力的氮化镓功率器件的制备工艺，包括以下步骤：
第一步，在P型硅衬底的一侧进行磷离子注入，形成N型区域并与P型硅衬底形成纵向PN结，
第二步，在离子注入后的P型硅衬底的表面上生长氮化镓缓冲层，
第三步，在氮化镓缓冲层上生长铝镓氮势垒层，
第四步，在铝镓氮势垒层上淀积生长一层P型氮化镓，刻蚀除去两端的P型氮化镓且保留中部的P型氮化镓，以形成P型氮化镓并进行退火处理，
第五步，在N型区域上方的铝镓氮势垒层和氮化镓缓冲层上刻蚀深槽且所述深槽深及N型区域的表面，然后淀积生长一层氮化物钝化层，再对氮化物钝化层进行刻蚀并分别去除P型氮化镓上方部分的氮化物钝化层、位于氮化物钝化层一端的深槽底部的氮化物钝化层以及另一端的氮化物钝化层部分，以形成成氮化物钝化层，
第六步，在P型氮化镓上、位于氮化物钝化层一端的深槽底部以及另一端的去除了氮化物钝化层部分的地方分别淀积金属，以形成金属源极、金属漏极和金属栅极。
与现有技术相比，本发明具有如下有益效果：
传统方案中，氮化镓功率器件利用氮化镓材料宽带隙的特点，将额定使用电压预留很大空间从而避开氮化镓功率器件雪崩能力差的劣势，这种方法不能完全发挥氮化镓材料高临界击穿电场的优点，并且对芯片尺寸造成了一定的浪费。与传统结构相比，本发明具有如下优点：本发明在传统结构基础上，提出了一种新的结构，在P型硅衬底中增加N型区域，P型硅衬底和N型区域形成纵向PN结。器件在阻断状态下，当漏源电压不断增加时，由于P型硅衬底和N型区域形成的纵向PN结耐压小于氮化镓器件表面的横向耐压，使得纵向PN结先发生雪崩击穿，器件击穿点从器件表面P型氮化镓附近转移至P型硅衬底和N型区域形成的纵向PN结附近，由于硅材料具有较强的雪崩能力，使得氮化镓功率器件的雪崩能力得到极大提高。P型硅衬底和N型区域形成的纵向PN结电离形成大量空穴-电子对至发生雪崩后，将漏源电压箝位，首先避免氮化镓功率器件在UIS关断测试时漏源电压不断上升导致电场过大，同时由于击穿发生在P型硅衬底内纵向PN结附近，从而降低表面电势。
相对现有增加PN间隔层增强雪崩能力的结构，本发明具有如下优点：增加PN间隔层结构通过增加的PN间隔层中的横向PN结将漏源电压箝位，同时通过横向PN结将UIS关断测试中产生的大电流泄放，最终流向金属源极；而在本发明中，UIS关断测试中产生的大电流通过纵向PN结流向P型硅衬底并泄放，避免顶层氮化镓功率器件二维电子气沟道电流过大的问题；且本发明中的P型硅衬底面积相对增加PN间隔层结构中的金属源极面积大很多，使得泄放时产生的较大电流不易集中。最后，由于本发明是直接在衬底中通过离子注入N型区域形成纵向PN结，且不需要有相应的横向钝化层与氮化镓、铝镓氮等层次隔离，相较而言，无需额外增加一层PN间隔层及相应的横向钝化层隔离结构，使得本发明制备工艺相对简单很多，减少一些制备工艺步骤。
相对外部集成增强雪崩能力的器件，本发明减少外部金属互连，可以抑制器件的寄生特性。
附图说明
图1为现有氮化镓功率器件的结构图。
图2为本发明氮化镓功率器件的结构主视图。
图3是本发明氮化镓功率器件的结构俯视图。
图4是本发明氮化镓功率器件的结构A-A剖面图。
图5为普通氮化镓功率器件和本发明高雪崩能力氮化镓功率器件UIS关断测试的波形对比图，其中黑色划线1为普通氮化镓功率器件波形，黑色实线2为本发明高雪崩能力氮化镓功率器件波形。
图6所示为普通氮化镓功率器件与本发明高雪崩能力氮化镓功率器件各部分电离率对比图。
图7所示为普通氮化镓功率器件与本发明高雪崩能力氮化镓功率器件电流路径对比图。
图8所示为普通氮化镓功率器件和本发明高雪崩能力氮化镓功率器件表面电势分布的波形图，所截取位置均在金属漏极下方距金属漏极金属0.1μm处。
图9所示为本发明器件制备第一步的结构图。
图10所示为本发明器件制备第二步的结构图。
图11所示为本发明器件制备第三步的结构图。
图12所示为本发明器件制备第四步的结构图。
图13所示为本发明器件制备第五步的结构图。
图14所示为本发明器件制备第六步的结构图。
具体实施方式
下面结合图2，对本发明做详细说明：
一种具有高雪崩能力的氮化镓功率器件，包括：P型硅衬底1，在P型硅衬底1上设有氮化镓缓冲层2，在氮化镓缓冲层2上设有铝镓氮势垒层3，在铝镓氮势垒层3上设有金属源极6、金属漏极7和P型氮化镓层9且所述P型氮化镓层9位于金属源极6与金属漏极7之间，并且，在铝镓氮势垒层3与金属源极6之间形成欧姆接触，在铝镓氮势垒层3与金属漏极7之间形成欧姆接触，在P型氮化镓层9上设有金属栅极8且P型氮化镓层9与金属栅极8之间形成肖特基接触，在铝镓氮势垒层3上设有氮化物钝化层4且所述氮化物钝化层4位于P型氮化镓层9与金属漏极7之间，在铝镓氮势垒层3上还设有氮化物钝化层5且所述氮化物钝化层5位于P型氮化镓层9与金属源极6之间，在P型硅衬底1内设有N型区域10，这样，N型区域10和P型硅衬底1形成纵向PN结，所述金属漏极7延伸穿过铝镓氮势垒层3和氮化镓缓冲层2并连接于N型区域10，在金属漏极7与氮化镓缓冲层2之间设有氮化物钝化层11并用于隔离金属漏极7与氮化镓缓冲层2。在本实施例中，P型氮化镓层9与金属源极6之间的距离小于P型氮化镓层9与金属漏极7的距离；N型区域10的掺杂磷的浓度为1.0×1015/cm3～3.0×1019/cm3。
下面结合附图对本发明进行进一步说明。
本发明的工作原理：
氮化镓功率器件尽管具有高电流密度、快开关速度和低导通电阻等优点，但却不具备雪崩能力，不能得到稳定的UIS关断测试结果，不宜在特定电路中使用。
传统方案中，氮化镓功率器件利用氮化镓材料宽带隙的特点，将额定使用电压预留很大空间从而避开氮化镓功率器件雪崩能力差的劣势，这种方法不能完全发挥氮化镓材料高临界击穿电场的优点，并且对芯片尺寸造成了一定的浪费。
本发明在传统结构基础上，提出了一种新的结构，在P型硅衬底中N型区域，P型硅衬底和N型区域形成纵向PN结。利用传统硅基功率器件耐压的结构PN结，使得器件在阻断状态下，当漏源电压不断增大时，P型硅衬底内电离产生的空穴-电子对大量增加，载流子碰撞愈发剧烈，P型硅衬底内纵向PN结先发生雪崩击穿，且此击穿电压小于氮化镓缓冲层和铝镓氮势垒层的横向击穿电压，从而使得碰撞电离率最大点从器件内部二维电子气处转移到器件P型硅衬底内纵向PN结，即发生击穿时的击穿点移动从氮化镓铝镓氮交界处附近到P型硅衬底内纵向PN结附近，如图4图5所示由于硅材料具有较强的雪崩能力，从而使氮化镓功率器件的雪崩能力得到极大的提高。
在UIS关断测试中，漏源电压增大，电流同时保持在较大值，器件工作在高电压、大电流的环境，电压增大到P型硅衬底内纵向PN结击穿电压后，纵向PN结击穿后可以将漏源电压箝位，避免氮化镓功率器件漏源电压不断上升无法固定导致电场过大直至烧毁器件的问题，从而很难发生传统氮化镓功率器件UIS关断测试失效的现象；同时如图6图7所示，关断时的较大电流通过纵向PN结流向P型硅衬底得到泄放，避免了在氮化镓缓冲层和铝镓氮势垒层形成的二维电子气中流过较大电流；且P型硅衬底部分面积大，使得电流不易集中；同时使得表面电场得到极大的降低，使得表面发生击穿的概率大大减小，如图8所示。
通过调整N型区域的深度浓度，可以在达到较高的纵向击穿电压的同时，使氮化镓功率器件具有较高的雪崩能力。相对传统结构，提高了对氮化镓材料高临界击穿电压优势的应用，同时利用硅材料的高雪崩能力，在P型硅衬底中设置纵向PN结使本发明所述的氮化镓功率器件具有较高的雪崩能力。
参照图9～14，对本发明的制备工艺做出如下详细说明：
一种具有高雪崩能力的氮化镓功率器件的制备工艺，包括以下步骤：
第一步，在P型硅衬底1的一侧进行磷离子注入，形成N型区域10并与P型硅衬底1形成纵向PN结，N型区域10的磷的掺杂浓度为1.0×1015/cm3～3.0×1019/cm3，
第二步，在离子注入后的P型硅衬底1的表面上生长氮化镓缓冲层2，氮化镓缓冲层2厚度0.2um，
第三步，在氮化镓缓冲层2上生长铝镓氮势垒层3，铝镓氮势垒层3中的铝的摩尔分数为0.2，铝镓氮势垒层3的厚度10～20nm，
第四步，在铝镓氮势垒层3上淀积生长一层P型氮化镓，刻蚀除去两端的P型氮化镓且保留中部的P型氮化镓，以形成P型氮化镓9并进行退火处理。P型氮化镓9中镁的掺杂浓度为5.0×1019/cm3，退火温度为600℃，P型氮化镓9厚度50nm，
第五步，在N型区域10上方的铝镓氮势垒层3和氮化镓缓冲层2上刻蚀深槽且所述深槽深及N型区域10的表面，然后淀积生长一层氮化物钝化层，氮化物钝化层的厚度为10～50nm，再对氮化物钝化层进行刻蚀并分别去除P型氮化镓9上方部分的氮化物钝化层、位于氮化物钝化层一端的深槽底部的氮化物钝化层以及另一端的氮化物钝化层部分，以形成成氮化物钝化层4、5和11，
第六步，在P型氮化镓9上、位于氮化物钝化层一端的深槽底部以及另一端的去除了氮化物钝化层部分的地方分别淀积金属，金属的淀积厚度为30nm～80nm，以形成金属源极6、金属漏极7和金属栅极8。
Claims (10)
1.一种具有高雪崩能力的氮化镓功率器件，包括：P型硅衬底(1)，在P型硅衬底(1)上设有氮化镓缓冲层(2)，在氮化镓缓冲层(2)上设有铝镓氮势垒层(3)，在铝镓氮势垒层(3)上设有金属源极(6)、金属漏极(7)和P型氮化镓层(9)且所述P型氮化镓层(9)位于金属源极(6)与金属漏极(7)之间，并且，在铝镓氮势垒层(3)与金属源极(6)之间形成欧姆接触，在铝镓氮势垒层(3)与金属漏极(7)之间形成欧姆接触，在P型氮化镓层(9)上设有金属栅极(8)且P型氮化镓层(9)与金属栅极(8)之间形成肖特基接触，在铝镓氮势垒层(3)上设有氮化物钝化层(4)且所述氮化物钝化层(4)位于P型氮化镓层(9)与金属漏极(7)之间，在铝镓氮势垒层(3)上还设有氮化物钝化层(5)且所述氮化物钝化层(5)位于P型氮化镓层(9)与金属源极(6)之间，其特征在于，在P型硅衬底(1)内设有N型区域(10)，所述金属漏极(7)延伸穿过铝镓氮势垒层(3)和氮化镓缓冲层(2)并连接于N型区域(10)，在金属漏极(7)与氮化镓缓冲层(2)之间设有氮化物钝化层(11)并用于隔离金属漏极(7)与氮化镓缓冲层(2)。
2.根据权利要求1所述的具有高雪崩能力的氮化镓功率器件，其特征在于，P型氮化镓层(9)与金属源极(6)之间的距离小于P型氮化镓层(9)与金属漏极(7)的距离。
3.根据权利要求1所述的具有高雪崩能力的氮化镓功率器件，其特征在于，N型区域(10)的掺杂磷的浓度为1.0×1015/cm3～3.0×1019/cm3。
4.一种权利要求1所述具有高雪崩能力的氮化镓功率器件的制备工艺，其特征在于，包括以下步骤：
第一步，在P型硅衬底(1)的一侧进行磷离子注入，形成N型区域(10)并与P型硅衬底(1)形成纵向PN结，
第二步，在离子注入后的P型硅衬底(1)的表面上生长氮化镓缓冲层2，
第三步，在氮化镓缓冲层(2)上生长铝镓氮势垒层(3)，
第四步，在铝镓氮势垒层(3)上淀积生长一层P型氮化镓，刻蚀除去两端的P型氮化镓且保留中部的P型氮化镓，以形成P型氮化镓(9)并进行退火处理，
第五步，在N型区域(10)上方的铝镓氮势垒层(3)和氮化镓缓冲层(2)上刻蚀深槽且所述深槽深及N型区域(10)的表面，然后淀积生长一层氮化物钝化层，再对氮化物钝化层进行刻蚀并分别去除P型氮化镓(9)上方部分的氮化物钝化层、位于氮化物钝化层一端的深槽底部的氮化物钝化层以及另一端的氮化物钝化层部分，以形成成氮化物钝化层(4、5和11)，
第六步，在P型氮化镓(9)上、位于氮化物钝化层一端的深槽底部以及另一端的去除了氮化物钝化层部分的地方分别淀积金属，以形成金属源极(6)、金属漏极(7)和金属栅极(8)。
5.根据权利要求4所述的制备工艺，其特征在于，N型区域(10)的磷的掺杂浓度为1.0×1015/cm3～3.0×1019/cm3。
6.根据权利要求4所述的制备工艺，其特征在于，氮化镓缓冲层(2)厚度0.2um。
7.根据权利要求4所述的制备工艺，其特征在于，铝镓氮势垒层(3)中的铝的摩尔分数为0.2，铝镓氮势垒层(3)的厚度10～20nm。
8.根据权利要求4所述的制备工艺，其特征在于，P型氮化镓(9)中镁的掺杂浓度为5.0×1019/cm3，退火温度为600℃，P型氮化镓(9)厚度50nm。
9.根据权利要求4所述的制备工艺，其特征在于，金属的淀积厚度为30nm～80nm。
10.根据权利要求4所述的制备工艺，其特征在于，氮化物钝化层的厚度为10～50nm。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110829213.5A CN113594244A (zh) | 2021-07-21 | 2021-07-21 | 具有高雪崩能力的氮化镓功率器件及其制备工艺 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202110829213.5A CN113594244A (zh) | 2021-07-21 | 2021-07-21 | 具有高雪崩能力的氮化镓功率器件及其制备工艺 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN113594244A true CN113594244A (zh) | 2021-11-02 |
Family
ID=78248934
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202110829213.5A Withdrawn CN113594244A (zh) | 2021-07-21 | 2021-07-21 | 具有高雪崩能力的氮化镓功率器件及其制备工艺 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN113594244A (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115411106A (zh) * | 2022-08-30 | 2022-11-29 | 杭州云镓半导体科技有限公司 | 一种具有雪崩耐量的GaN器件及制作方法 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103887325A (zh) * | 2013-12-18 | 2014-06-25 | 杭州恩能科技有限公司 | 一种提高器件耐压能力的半导体装置及其制备方法 |
| CN103972284A (zh) * | 2013-01-30 | 2014-08-06 | 瑞萨电子株式会社 | 半导体器件 |
| CN104821340A (zh) * | 2014-02-05 | 2015-08-05 | 瑞萨电子株式会社 | 半导体器件 |
| WO2015175915A1 (en) * | 2014-05-15 | 2015-11-19 | The Regents Of The University Of California | Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage |
| CN105993078A (zh) * | 2013-12-02 | 2016-10-05 | Lg伊诺特有限公司 | 半导体器件和包括该器件的半导体电路 |
-
2021
- 2021-07-21 CN CN202110829213.5A patent/CN113594244A/zh not_active Withdrawn
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103972284A (zh) * | 2013-01-30 | 2014-08-06 | 瑞萨电子株式会社 | 半导体器件 |
| CN105993078A (zh) * | 2013-12-02 | 2016-10-05 | Lg伊诺特有限公司 | 半导体器件和包括该器件的半导体电路 |
| CN103887325A (zh) * | 2013-12-18 | 2014-06-25 | 杭州恩能科技有限公司 | 一种提高器件耐压能力的半导体装置及其制备方法 |
| CN104821340A (zh) * | 2014-02-05 | 2015-08-05 | 瑞萨电子株式会社 | 半导体器件 |
| WO2015175915A1 (en) * | 2014-05-15 | 2015-11-19 | The Regents Of The University Of California | Trenched vertical power field-effect transistors with improved on-resistance and breakdown voltage |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN115411106A (zh) * | 2022-08-30 | 2022-11-29 | 杭州云镓半导体科技有限公司 | 一种具有雪崩耐量的GaN器件及制作方法 |
| CN115411106B (zh) * | 2022-08-30 | 2023-06-16 | 杭州云镓半导体科技有限公司 | 一种具有雪崩耐量的GaN器件及制作方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TWI520337B (zh) | 階梯溝渠式金氧半場效電晶體及其製造方法 | |
| CN111312802B (zh) | 低开启电压和低导通电阻的碳化硅二极管及制备方法 | |
| CN109192772B (zh) | 一种沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN109427869B (zh) | 一种半导体器件 | |
| CN109065621B (zh) | 一种绝缘栅双极晶体管及其制备方法 | |
| US11081575B2 (en) | Insulated gate bipolar transistor device and method for manufacturing the same | |
| CN114122123B (zh) | 集成高速续流二极管的碳化硅分离栅mosfet及制备方法 | |
| CN105206656A (zh) | 一种逆导型igbt器件 | |
| CN111146274B (zh) | 一种碳化硅沟槽igbt结构及其制造方法 | |
| CN109166917B (zh) | 一种平面型绝缘栅双极晶体管及其制备方法 | |
| CN114038908B (zh) | 集成二极管的沟槽栅碳化硅mosfet器件及制造方法 | |
| US20230343827A1 (en) | Power semiconductor device and preparation method thereof | |
| CN115579397A (zh) | 双级沟槽栅碳化硅mosfet及其制备方法 | |
| CN110473917B (zh) | 一种横向igbt及其制作方法 | |
| CN105789291A (zh) | 一种双分裂沟槽栅电荷存储型igbt及其制造方法 | |
| CN109065608B (zh) | 一种横向双极型功率半导体器件及其制备方法 | |
| CN116404039B (zh) | 一种功率半导体器件及其制造方法 | |
| CN113594244A (zh) | 具有高雪崩能力的氮化镓功率器件及其制备工艺 | |
| CN110473914B (zh) | 一种SiC-MOS器件的制备方法 | |
| CN110504313B (zh) | 一种横向沟槽型绝缘栅双极晶体管及其制备方法 | |
| CN114551586B (zh) | 集成栅控二极管的碳化硅分离栅mosfet元胞及制备方法 | |
| CN109346509B (zh) | 一种电荷存储型绝缘栅双极型晶体管及其制备方法 | |
| CN107634094B (zh) | 一种绝缘栅双极性晶体管结构及其制造方法 | |
| CN115425065A (zh) | 一种碳化硅igbt器件及其制造方法 | |
| CN107452623B (zh) | 一种快恢复二极管的制造方法及快恢复二极管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| WW01 | Invention patent application withdrawn after publication | ||
| WW01 | Invention patent application withdrawn after publication |
Application publication date: 20211102 |