CN113573499A - 一种PoP装配工艺及设备 - Google Patents

一种PoP装配工艺及设备 Download PDF

Info

Publication number
CN113573499A
CN113573499A CN202110726046.1A CN202110726046A CN113573499A CN 113573499 A CN113573499 A CN 113573499A CN 202110726046 A CN202110726046 A CN 202110726046A CN 113573499 A CN113573499 A CN 113573499A
Authority
CN
China
Prior art keywords
welding
site
tin
spreading
main board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110726046.1A
Other languages
English (en)
Other versions
CN113573499B (zh
Inventor
曲松涛
徐晓华
骆德林
崔郭红
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LCFC Hefei Electronics Technology Co Ltd
Original Assignee
LCFC Hefei Electronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LCFC Hefei Electronics Technology Co Ltd filed Critical LCFC Hefei Electronics Technology Co Ltd
Priority to CN202110726046.1A priority Critical patent/CN113573499B/zh
Publication of CN113573499A publication Critical patent/CN113573499A/zh
Application granted granted Critical
Publication of CN113573499B publication Critical patent/CN113573499B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/30Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341Surface mounted components

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

本发明公开了一种PoP装配工艺及设备,所述方法包括:确定与待焊接主板对应的第一焊接位点和第二焊接位点,其中,所述第一焊接位点用于第一次焊接,所述第二焊接位点用于第二次焊接;对所述第一焊接位点和所述第二焊接位点进行铺锡处理,获得第一铺锡位点和第二铺锡位点;其中,所述第一铺锡位点的锡膏厚度为所述第一次焊接需要的目标锡膏厚度,所述第二铺锡位点的锡膏厚度为所述第二次焊接需要的目标锡膏厚度;获得第一目标元件,将所述第一目标元件焊接在所述第一铺锡位点上,获得第一焊接主板;获得第二目标元件,将所述第二目标元件通过PoP装配在所述第二铺锡位点上,获得第二焊接主板;应用本方法具有在主板上灵活装配元件的特点。

Description

一种PoP装配工艺及设备
技术领域
本发明涉及元件焊接技术领域,尤其涉及一种PoP装配工艺及设备。
背景技术
目前,以量子通信、5G技术、AI技术、IOT为代表的信息科技日新月异,推动日用电子消费品更加多元化、多功能化、客制化,迭代更加快速。
SMT行业日益增多的客制化要求带来了设计多重化挑战,客制化导致了制造商需要根据客户要求匹配对应的元件,然而,目前市面上有些元件处于长期缺料状态(如CPU,GPU,RAM,VRAM等),如果等客户要求匹配的所有元件都完成补货后再进行装配,会严重影响了SMT行业的制造成本和及时交货率。
发明内容
本发明实施例提供了一种PoP装配工艺及设备,具有在主板上灵活装配元件的特点。
本发明一方面提供一种PoP装配工艺,所述方法包括:确定与待焊接主板对应的第一焊接位点和第二焊接位点,其中,所述第一焊接位点用于第一次焊接,所述第二焊接位点用于第二次焊接;对所述第一焊接位点和所述第二焊接位点进行铺锡处理,获得第一铺锡位点和第二铺锡位点;其中,所述第一铺锡位点的锡膏厚度为所述第一次焊接需要的目标锡膏厚度,所述第二铺锡位点的锡膏厚度为所述第二次焊接需要的目标锡膏厚度;获得第一目标元件,将所述第一目标元件焊接在所述第一铺锡位点上,获得第一焊接主板;获得第二目标元件,将所述第二目标元件通过PoP装配在所述第二铺锡位点上,获得第二焊接主板。
在一可实施方式中,对所述第一焊接位点和所述第二焊接位点进行铺锡处理,获得第一铺锡位点和第二铺锡位点,包括:确定与所述第一焊接位点和所述第二焊接位点对应的印刷钢网,所述印刷钢网上具有与目标锡膏厚度对应的铺锡孔;通过所述印刷钢网对所述第一焊接位点和所述第二焊接位点进行铺锡处理,获得第一铺锡位点和第二铺锡位点。
在一可实施方式中,所述将第一目标元件焊接在所述第一铺锡位点上,获得第一焊接主板,包括:通过低温焊接将所述第一目标元件焊接在所述第一铺锡位点上,获得第一焊接主板。
在一可实施方式中,所述将所述第二目标元件通过PoP装配在所述第二铺锡位点上,获得第二焊接主板,包括:在所述第二目标元件的表面蘸助焊剂,使第二目标元件的表面均匀覆盖助焊剂;将表面均匀覆盖助焊剂的第二目标元件焊接在所述第二铺锡位点上,获得第二焊接主板。
在一可实施方式中,在对所述第一焊接位点和所述第二焊接位点进行铺锡处理之前,所述方法还包括:在所述第一焊接位点和所述第二焊接位点表面形成有机可焊性保护膜。
在一可实施方式中,在所述获得第一焊接主板之后,所述方法还包括:将所述第一焊接主板置于温度范围为15-35℃且相对湿度范围为3-15%RH的环境中,以保存所述第一焊接主板。
在一可实施方式中,在所述获得第一焊接主板之后,所述方法还包括:将所述第一焊接主板设置于装有干燥剂的防静电袋中,并对所述防静电袋进行抽真空处理,以保存所述第一焊接主板。
本发明另一方面提供一种PoP装配设备,所述设备包括:确定模块,用于确定与待焊接主板对应的第一焊接位点和第二焊接位点,其中,所述第一焊接位点用于第一次焊接,所述第二焊接位点用于第二次焊接;铺锡模块,用于对所述第一焊接位点和所述第二焊接位点进行铺锡处理,获得第一铺锡位点和第二铺锡位点;其中,所述第一铺锡位点的锡膏厚度为所述第一次焊接需要的目标锡膏厚度,所述第二铺锡位点的锡膏厚度为所述第二次焊接需要的目标锡膏厚度;焊接模块,用于获得第一目标元件,将所述第一目标元件焊接在所述第一铺锡位点上,获得第一焊接主板;装配模块,用于获得第二目标元件,将第二目标元件通过PoP装配在所述第二铺锡位点上,获得第二焊接主板。
在一可实施方式中,所述铺锡模块,包括:确定子模块,用于确定与所述第一焊接位点和所述第二焊接位点对应的印刷钢网,所述印刷钢网上具有与目标锡膏厚度对应的铺锡孔;铺锡子模块,用于通过所述印刷钢网对所述第一焊接位点和所述第二焊接位点进行铺锡处理,获得第一铺锡位点和第二铺锡位点。
在一可实施方式中,所述焊接模块,用于通过低温焊接将所述第一目标元件焊接在所述第一铺锡位点上,获得第一焊接主板。
在一可实施方式中,所述装配模块,包括:蘸取子模块,用于在所述第二目标元件的表面蘸助焊剂,使第二目标元件的表面均匀覆盖助焊剂;焊接子模块,用于将表面均匀覆盖助焊剂的第二目标元件焊接在所述第二铺锡位点上,获得第二焊接主板。
在一可实施方式中,所述设备还包括:形成模块,用于在所述第一焊接位点和所述第二焊接位点表面形成有机可焊性保护膜。
在一可实施方式中,所述设备还包括:保存模块,用于将所述第一焊接主板置于温度范围为15-35℃且相对湿度范围为3-15%RH的环境中,以保存所述第一焊接主板。
在一可实施方式中,所述保存模块,还用于将所述第一焊接主板设置于装有干燥剂的防静电袋中,并对所述防静电袋进行抽真空处理,以保存所述第一焊接主板。
本方法提供的POP装配工艺适用于相邻两次焊接处理间隔时间较长的主板。本方法在第一次焊接之前,对所有焊接位点进行铺锡处理,通过在第二焊接位点上铺锡膏以保护第二焊接位点,避免第二焊接位点出现氧化、受潮等异常情况。应用本方法,可以延长第一次焊接和第二次焊接之间的保存时间间隔,保障主板质量,有利于为厂家提供更多的配货时间,方便厂家进行生产规划,实现低成本在主板上灵活装配元件的效果。
附图说明
通过参考附图阅读下文的详细描述,本发明示例性实施方式的上述以及其他目的、特征和优点将变得易于理解。在附图中,以示例性而非限制性的方式示出了本发明的若干实施方式,其中:
在附图中,相同或对应的标号表示相同或对应的部分。
图1为本发明实施例一种PoP装配工艺的实现流程示意图;
图2为本发明另一实施例一种PoP装配工艺的实现流程示意图;
图3为本发明实施例一种PoP装配设备的实现模块示意图。
具体实施方式
为使本发明的目的、特征、优点能够更加的明显和易懂,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而非全部实施例。基于本发明中的实施例,本领域技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
图1为本发明实施例一种PoP装配工艺的实现流程示意图;
参见图1,本发明一方面提供一种PoP装配工艺,方法包括:操作101,确定与待焊接主板对应的第一焊接位点和第二焊接位点,其中,第一焊接位点用于第一次焊接,第二焊接位点用于第二次焊接;操作102,对第一焊接位点和第二焊接位点进行铺锡处理,获得第一铺锡位点和第二铺锡位点;其中,第一铺锡位点的锡膏厚度为第一次焊接需要的目标锡膏厚度,第二铺锡位点的锡膏厚度为第二次焊接需要的目标锡膏厚度;操作103,获得第一目标元件,将第一目标元件焊接在第一铺锡位点上,获得第一焊接主板;操作104,获得第二目标元件,将第二目标元件通过PoP装配在第二铺锡位点上,获得第二焊接主板。
本方法提供的焊接工艺适用于需要多次焊接的主板,尤其适用于相邻两次焊接处理间隔时间较长的主板。本方法在第一次焊接之前,对所有焊接位点进行铺锡处理,通过在第一焊接位点上铺锡膏以执行第一次焊接,通过在第二焊接位点上铺锡膏以保护第二焊接位点,且在完成第一焊接位点的第一目标元件焊接后,第二焊接位点的锡膏还可以继续对第二焊接位点进行保护,以避免第二焊接位点出现氧化、受潮等异常情况。应用本方法,可以延长第一次焊接和第二次焊接之间的保存时间间隔,保障主板质量,有利于为厂家提供更多的配货时间,方便厂家进行生产规划,实现低成本在主板上灵活装配元件的效果。
在本方法操作101中,待焊接主板可以为已经经过元件焊接的主板,也可以为未经过元件焊接的主板。待焊接主板进一步为还需要进行至少进行两次元件焊接的主板。主板为PCB电路板。第一焊接位点指代主板上进行第一次焊接时用于供元件焊接的位点,第二焊接位点指代主板上进行第二次焊接时用于供元件焊接的位点,其中,第一次焊接和第二次焊接仅用于在时间上进行区分,即第一次焊接早于第二次焊接,但需要补充的是,第一次焊接和第二次焊接之间还可以存在第三次焊接、第四次焊接等,以下不做赘述。具体的,第一焊接位点和第二焊接位点可以为PCB板上用于供元件连接的铜件,如铜箔等。本方法可以通过机器视觉确定主板上的第一焊接位点和第二焊接位点,还可以通过与主板对应的模板确定第一焊接位点和第二焊接位点。
在本方法操作102中,在对第一焊接位点和第二焊接位点进行铺锡处理时,可以通过印刷方式将锡膏印刷在第一焊接位点和第二焊接位点上,以获得第一铺锡位点和第二铺锡位点。可以理解的是,第一铺锡位点指代在其表面覆盖了锡膏的第一焊接位点,第二铺锡位点指代在其表面覆盖了锡膏的第二焊接位点。进一步的,本方法的第一次铺锡处理可以包含多次铺锡,也可以通过一次铺锡完成,第一次铺锡的具体次数根据印刷用钢板的结构确定。例如,本方法可以先通过印刷法或喷印法将锡膏铺于第二焊接位点,再铺于第一焊接位点;本方法也可以先通过印刷法或喷印法将锡膏铺于第一焊接位点,再铺第二焊接位点,优选的,本方法通过印刷法或喷印法同时对第一焊接位点和第二焊接位点进行铺锡处理。本方法操作简单方便,节省工艺流程,本方法的铺锡处理使第一铺锡位点和第二铺锡位点的锡膏厚度均能够满足第一次焊接和第二次焊接需要的目标锡膏厚度。如此操作,本方法只需进行一次铺锡处理,就可以完成两次焊接的前处理,即在第二次焊接前无需再次进行铺锡处理,节省了元件装配的铺锡流程,节省成本。其中,目标锡膏厚度指代为将对应的目标元件焊接到焊接位点上所需要的锡膏量。可以理解的是,不同元件的锡膏厚度可以相同或不同。进一步的,本方法还可以采用锡膏喷印的方式将锡膏喷印在第一焊接位点和第二焊接位点上。
进一步的,本方法在获得第一铺锡位点和第二铺锡位点之后,可以利用机器视觉对第一铺锡位点和第二铺锡位点的锡膏厚度、体积、面积、形状等进行检测,以确保铺锡位点的锡膏厚度、体积、面积、形状等满足要求,即确保铺锡位点的锡膏满足焊接要求锡膏量,且完全覆盖在第一铺锡位点和第二铺锡位点表面,以保证主板的成品率。具体的,可以采用AOI光学检测实现机器视觉检测。
在本方法操作103中,第一目标元件指代在第一次焊接中需要焊接到主板上的元件。本方法第一焊接位点是通过目标元件的库存量确定,即,第一目标元件指代库存量足够用于第一次焊接的目标元件。即本方法在操作101之前,还包括:确定目标元件的库存量,将库存量满足第一次焊接需要焊接数量的目标元件确定为第一目标元件,将库存量不满足第一次焊接需要焊接数量的目标元件确定为第二目标元件。然后根据第一目标元件和第二目标元件确定对应的第一焊接位点和第二焊接位点。本方法通过将第一目标元件焊接在第一铺锡位点上,获得第一焊接主板。第一焊接主板指代包含第一目标元件但不包含第二目标元件的主板。
在本方法操作104中,当获得库存量满足第二次焊接需要焊接数量的第二目标元件时,通过PoP装配方式将第二目标元件装配在第二铺锡位点上,获得第二焊接主板。PoP装配方式具体为:将第二目标元件蘸取助焊剂后,通过贴片机贴片和回流焊接处理,使第二目标元件装配在第二铺锡位点上,从而获得第二焊接主板。本方法适用场景为,当第二目标元件为球状引脚栅格阵列封装元件(BGA元件)的情况下,由于BGA元件球状引脚,能够更好地蘸取助焊剂,使助焊剂均匀地覆盖在球状引脚表面,从而保障了第二次焊接的焊接效果。
图2为本发明另一实施例一种PoP装配工艺的实现流程示意图;
参见图2,在一可实施方式中,操作102,对第一焊接位点和第二焊接位点进行铺锡处理,获得第一铺锡位点和第二铺锡位点,包括:操作1021,确定与第一焊接位点和第二焊接位点对应的印刷钢网,印刷钢网上具有与目标锡膏厚度对应的铺锡孔;操作1022,通过印刷钢网对第一焊接位点和第二焊接位点进行铺锡处理,获得第一铺锡位点和第二铺锡位点。
本方法通过印刷钢网印刷进行铺锡处理,具体的,本方法首先将印刷钢网与待焊接主板定位,使网孔与第一焊接位点和第二焊接位点对应,然后在印刷钢网上进行铺锡膏,使锡膏通过钢网的网孔覆盖在待焊接主板的第一焊接位点和第二焊接位点表面,然后通过刮板刮去钢网表面锡膏,除去钢网,即可获得第一铺锡位点和第二铺锡位点。具体的,锡膏可以采用喷印用Type4、Type5、Type6管装焊锡膏。在完成铺锡处理后,可以通过SPI锡膏检测设备配合AOI光学检测设备对第一铺锡位点和第二铺锡位点的厚度、体积、面积、形状等进行检测,以确保第一铺锡位点满足焊接要求。
在一可实施方式中,操作103,将第一目标元件焊接在第一铺锡位点上,获得第一焊接主板,包括:通过低温焊接将第一目标元件焊接在第一铺锡位点上,获得第一焊接主板。
在执行操作103时,为了避免第一次焊接过程中损伤第二焊接位点,本方法采取低温焊接的方式将第一目标元件焊接在第一铺锡位点上,对应的,本方法可以采用低温锡膏进行铺锡,起到了保护元件和主板的目的。低温焊接的焊接温度低于200℃,进一步的,低温焊接的焊接温度低于140℃。
在一可实施方式中,操作104,将第二目标元件通过PoP装配在第二铺锡位点上,获得第二焊接主板,包括:首先,在第二目标元件的表面蘸助焊剂,使第二目标元件的表面均匀覆盖助焊剂;然后,将表面均匀覆盖助焊剂的第二目标元件焊接在第二铺锡位点上,获得第二焊接主板。
具体的,本方法第二目标元件可以为BGA元件,通过蘸取助焊剂(Dipping Flux)的方式使BGA元件表面均匀附着助焊剂,然后采用贴片机贴片和回流炉进行回流焊接将第二目标元件焊接在第二铺锡位点上,获得第二焊接主板。
在一可实施方式中,在操作102,对第一焊接位点和第二焊接位点进行铺锡处理之前,方法还包括:在第一焊接位点和第二焊接位点表面形成有机可焊性保护膜。
本方法在操作102之前,还可以先对主板进行表面处理,以形成有机可焊性保护膜,有机可焊性保护膜用于隔离主板表面的需要进行焊接的裸铜和外部空气,以起到防止裸铜氧化的目的。具体的,本方法可以采用OSP工艺对主板进行表面处理,以在主板的裸铜表面上,以化学的方法长出一层有机皮膜,本方法还可以采用HASL锡铅工艺、HASL锡铜工艺、化学镀镍工艺、化学浸金工艺、电解镍工艺、电镀金工艺、浸银工艺、浸锡工艺等中的任一种或其他工艺以在第一焊接位点和第二焊接位点表面形成保护层。在第一次低温焊接中,有机可焊性保护膜不会发生裂解,能够进一步起到保护第二焊接位点的目的。
在一可实施方式中,在获得第一焊接主板之后,方法还包括:将第一焊接主板置于温度范围为15-35℃且相对湿度范围为3-15%RH的环境中,以保存第一焊接主板。
为了进一步对第一焊接主板进行保护,本方法还可以将第一焊接主板放入防潮柜或干燥箱进行保存,通过将温度范围调节至15-35℃、相对湿度范围为3-15%RH,以使第一焊接主板处于不易氧化及第一焊接主板上湿敏元件不易受潮的环境中,进一步起到了保存第一焊接主板,延长第一焊接主板的保存期限。
在一可实施方式中,在获得第一焊接主板之后,方法还包括:将第一焊接主板设置于装有干燥剂的防静电袋中,并对防静电袋进行抽真空处理,以保存第一焊接主板。
本方法还提供另一种对第一焊接主板的保存方法,具体的,可以在防静电袋中加入干燥剂,然后将第一焊接主板装入防静电袋中,封口后对防静电袋进行抽真空处理,以实现对第一焊接主板的保存。
图3为本发明实施例一种PoP装配设备的实现模块示意图;
参见图3,本发明另一方面提供一种PoP装配设备,设备包括:确定模块301,用于确定与待焊接主板对应的第一焊接位点和第二焊接位点,其中,第一焊接位点用于第一次焊接,第二焊接位点用于第二次焊接;铺锡模块302,用于对第一焊接位点和第二焊接位点进行铺锡处理,获得第一铺锡位点和第二铺锡位点;其中,第一铺锡位点的锡膏厚度为第一次焊接需要的目标锡膏厚度,第二铺锡位点的锡膏厚度为第二次焊接需要的目标锡膏厚度;焊接模块303,用于获得第一目标元件,将第一目标元件焊接在第一铺锡位点上,获得第一焊接主板;装配模块304,用于获得第二目标元件,将第二目标元件通过PoP装配在第二铺锡位点上,获得第二焊接主板。
在一可实施方式中,铺锡模块302,包括:确定子模块3021,用于确定与第一焊接位点和第二焊接位点对应的印刷钢网,印刷钢网上具有与目标锡膏厚度对应的铺锡孔;铺锡子模块3022,用于通过印刷钢网对第一焊接位点和第二焊接位点进行铺锡处理,获得第一铺锡位点和第二铺锡位点。
在一可实施方式中,焊接模块303,用于通过低温焊接将第一目标元件焊接在第一铺锡位点上,获得第一焊接主板。
在一可实施方式中,装配模块304,包括:蘸取子模块3041,用于在第二目标元件的表面蘸助焊剂,使第二目标元件的表面均匀覆盖助焊剂;焊接子模块3042,用于将表面均匀覆盖助焊剂的第二目标元件焊接在第二铺锡位点上,获得第二焊接主板。
在一可实施方式中,设备还包括:形成模块305,用于在第一焊接位点和第二焊接位点表面形成有机可焊性保护膜。
在一可实施方式中,设备还包括:保存模块306,用于将第一焊接主板置于温度范围为15-35℃且相对湿度范围为3-15%RH的环境中,以保存第一焊接主板。
在一可实施方式中,保存模块306,还用于将第一焊接主板设置于装有干燥剂的防静电袋中,并对防静电袋进行抽真空处理,以保存第一焊接主板。
在本说明书的描述中,参考术语“一个实施例”、“一些实施例”、“示例”、“具体示例”、或“一些示例”等的描述意指结合该实施例或示例描述的具体特征、结构、材料或者特点包含于本发明的至少一个实施例或示例中。而且,描述的具体特征、结构、材料或者特点可以在任一个或多个实施例或示例中以合适的方式结合。此外,在不相互矛盾的情况下,本领域的技术人员可以将本说明书中描述的不同实施例或示例以及不同实施例或示例的特征进行结合和组合。
此外,术语“第一”、“第二”仅用于描述目的,而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此,限定有“第一”、“第二”的特征可以明示或隐含地包括至少一个该特征。在本发明的描述中,“多个”的含义是两个或两个以上,除非另有明确具体的限定。
以上,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以权利要求的保护范围为准。

Claims (10)

1.一种PoP装配工艺,其特征在于,所述方法包括:
确定与待焊接主板对应的第一焊接位点和第二焊接位点,其中,所述第一焊接位点用于第一次焊接,所述第二焊接位点用于第二次焊接;
对所述第一焊接位点和所述第二焊接位点进行铺锡处理,获得第一铺锡位点和第二铺锡位点;其中,所述第一铺锡位点的锡膏厚度为所述第一次焊接需要的目标锡膏厚度,所述第二铺锡位点的锡膏厚度为所述第二次焊接需要的目标锡膏厚度;
获得第一目标元件,将所述第一目标元件焊接在所述第一铺锡位点上,获得第一焊接主板;
获得第二目标元件,将所述第二目标元件通过PoP装配在所述第二铺锡位点上,获得第二焊接主板。
2.根据权利要求1所述的方法,其特征在于,对所述第一焊接位点和所述第二焊接位点进行铺锡处理,获得第一铺锡位点和第二铺锡位点,包括:
确定与所述第一焊接位点和所述第二焊接位点对应的印刷钢网,所述印刷钢网上具有与目标锡膏厚度对应的铺锡孔;
通过所述印刷钢网对所述第一焊接位点和所述第二焊接位点进行铺锡处理,获得第一铺锡位点和第二铺锡位点。
3.根据权利要求1所述的方法,其特征在于,所述将第一目标元件焊接在所述第一铺锡位点上,获得第一焊接主板,包括:
通过低温焊接将所述第一目标元件焊接在所述第一铺锡位点上,获得第一焊接主板。
4.根据权利要求1所述的方法,其特征在于,所述将所述第二目标元件通过PoP装配在所述第二铺锡位点上,获得第二焊接主板,包括:
在所述第二目标元件的表面蘸助焊剂,使第二目标元件的表面均匀覆盖助焊剂;
将表面均匀覆盖助焊剂的第二目标元件焊接在所述第二铺锡位点上,获得第二焊接主板。
5.根据权利要求1所述的方法,其特征在于,在对所述第一焊接位点和所述第二焊接位点进行铺锡处理之前,所述方法还包括:
在所述第一焊接位点和所述第二焊接位点表面形成有机可焊性保护膜。
6.根据权利要求1所述的方法,其特征在于,在所述获得第一焊接主板之后,所述方法还包括:
将所述第一焊接主板置于温度范围为15-35℃且相对湿度范围为3-15%RH的环境中,以保存所述第一焊接主板。
7.根据权利要求1所述的方法,其特征在于,在所述获得第一焊接主板之后,所述方法还包括:
将所述第一焊接主板设置于装有干燥剂的防静电袋中,并对所述防静电袋进行抽真空处理,以保存所述第一焊接主板。
8.一种PoP装配设备,其特征在于,所述设备包括:
确定模块,用于确定与待焊接主板对应的第一焊接位点和第二焊接位点,其中,所述第一焊接位点用于第一次焊接,所述第二焊接位点用于第二次焊接;
铺锡模块,用于对所述第一焊接位点和所述第二焊接位点进行铺锡处理,获得第一铺锡位点和第二铺锡位点;其中,所述第一铺锡位点的锡膏厚度为所述第一次焊接需要的目标锡膏厚度,所述第二铺锡位点的锡膏厚度为所述第二次焊接需要的目标锡膏厚度;
焊接模块,用于获得第一目标元件,将所述第一目标元件焊接在所述第一铺锡位点上,获得第一焊接主板;
装配模块,用于获得第二目标元件,将第二目标元件通过PoP装配在所述第二铺锡位点上,获得第二焊接主板。
9.根据权利要求8所述的设备,其特征在于,所述铺锡模块,包括:
确定子模块,用于确定与所述第一焊接位点和所述第二焊接位点对应的印刷钢网,所述印刷钢网上具有与目标锡膏厚度对应的铺锡孔;
铺锡子模块,用于通过所述印刷钢网对所述第一焊接位点和所述第二焊接位点进行铺锡处理,获得第一铺锡位点和第二铺锡位点。
10.根据权利要求8所述的设备,其特征在于,所述焊接模块,用于通过低温焊接将所述第一目标元件焊接在所述第一铺锡位点上,获得第一焊接主板。
CN202110726046.1A 2021-06-29 2021-06-29 一种PoP装配工艺及设备 Active CN113573499B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110726046.1A CN113573499B (zh) 2021-06-29 2021-06-29 一种PoP装配工艺及设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110726046.1A CN113573499B (zh) 2021-06-29 2021-06-29 一种PoP装配工艺及设备

Publications (2)

Publication Number Publication Date
CN113573499A true CN113573499A (zh) 2021-10-29
CN113573499B CN113573499B (zh) 2023-03-10

Family

ID=78163007

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110726046.1A Active CN113573499B (zh) 2021-06-29 2021-06-29 一种PoP装配工艺及设备

Country Status (1)

Country Link
CN (1) CN113573499B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114682870A (zh) * 2022-03-29 2022-07-01 联宝(合肥)电子科技有限公司 一种pop混合焊接工艺及系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030079909A1 (en) * 2001-11-01 2003-05-01 Chinh Nguyen Stacking multiple devices using direct soldering
US20040178508A1 (en) * 2003-03-11 2004-09-16 Fujitsu Limited Stacked semiconductor device
CN101894772A (zh) * 2010-06-28 2010-11-24 华为终端有限公司 增强芯片焊点可靠性的方法、印刷电路板及电子设备
CN107041081A (zh) * 2017-06-02 2017-08-11 奇酷互联网络科技(深圳)有限公司 Pcb表面贴装方法和印刷电路板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030079909A1 (en) * 2001-11-01 2003-05-01 Chinh Nguyen Stacking multiple devices using direct soldering
US20040178508A1 (en) * 2003-03-11 2004-09-16 Fujitsu Limited Stacked semiconductor device
CN101894772A (zh) * 2010-06-28 2010-11-24 华为终端有限公司 增强芯片焊点可靠性的方法、印刷电路板及电子设备
CN107041081A (zh) * 2017-06-02 2017-08-11 奇酷互联网络科技(深圳)有限公司 Pcb表面贴装方法和印刷电路板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114682870A (zh) * 2022-03-29 2022-07-01 联宝(合肥)电子科技有限公司 一种pop混合焊接工艺及系统

Also Published As

Publication number Publication date
CN113573499B (zh) 2023-03-10

Similar Documents

Publication Publication Date Title
US8642461B2 (en) Side wettable plating for semiconductor chip package
US7105383B2 (en) Packaged semiconductor with coated leads and method therefore
US7637415B2 (en) Methods and apparatus for assembling a printed circuit board
CN113573499B (zh) 一种PoP装配工艺及设备
US20120119358A1 (en) Semicondiuctor package substrate and method for manufacturing the same
CN104025727B (zh) 用于焊点中空隙减少的系统和方法
US8510935B2 (en) Electronic assemblies without solder and methods for their manufacture
CN113597135B (zh) 一种基于钢网预铺锡的焊接工艺及设备
CN113556885B (zh) 一种基于防氧化保护的焊接工艺
US9681550B2 (en) Method of making a circuit subassembly
CN114682870A (zh) 一种pop混合焊接工艺及系统
Adams et al. PBGA reliability study for automotive applications
CN111836474B (zh) 电子设备及其制造方法、以及印刷基板及其制造方法
JPWO2005072032A1 (ja) 回路基板、回路基板の実装構造および回路基板の実装方法
CN113163620A (zh) 一种pcba主板加工用smt表面贴片工艺
JP2002359461A (ja) 電子部品の実装方法および実装構造体、メタルマスク
CN110351962A (zh) 一种二次过孔回流焊方法
US20090035454A1 (en) Assembly of Encapsulated Electronic Components to a Printed Circuit Board
KR100736117B1 (ko) 금속 스텐실과 이를 이용한 스크린 프린터 및 메모리모듈의 복구 방법
CN104981092A (zh) 表面镀层和包括该表面镀层的半导体封装件
JP2003069214A (ja) 非鉛系はんだを用いる電子回路基板の製造方法
CN112739058A (zh) 一种印制电路板的焊接方法、焊接结构及服务器
CN116761332A (zh) 一种印刷电路板及其设置方法和装置
JP2007273553A (ja) 実装基板およびその製造方法
CN116110806A (zh) 封装结构及其制作方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant