CN113571543A - 微发光二极管显示面板及其制备方法、显示装置 - Google Patents

微发光二极管显示面板及其制备方法、显示装置 Download PDF

Info

Publication number
CN113571543A
CN113571543A CN202110797246.6A CN202110797246A CN113571543A CN 113571543 A CN113571543 A CN 113571543A CN 202110797246 A CN202110797246 A CN 202110797246A CN 113571543 A CN113571543 A CN 113571543A
Authority
CN
China
Prior art keywords
electrode
via hole
emitting diode
display panel
binding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202110797246.6A
Other languages
English (en)
Other versions
CN113571543B (zh
Inventor
梅雪茹
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Original Assignee
Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd filed Critical Shenzhen China Star Optoelectronics Semiconductor Display Technology Co Ltd
Priority to CN202110797246.6A priority Critical patent/CN113571543B/zh
Priority to US17/438,953 priority patent/US11978840B2/en
Priority to PCT/CN2021/108281 priority patent/WO2023283999A1/zh
Publication of CN113571543A publication Critical patent/CN113571543A/zh
Application granted granted Critical
Publication of CN113571543B publication Critical patent/CN113571543B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1301—Shape
    • H01L2224/13016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13021—Disposition the bump connector being disposed in a recess of the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2901—Shape
    • H01L2224/29016—Shape in side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/2902—Disposition
    • H01L2224/29026—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body
    • H01L2224/29028—Disposition relative to the bonding area, e.g. bond pad, of the semiconductor or solid-state body the layer connector being disposed on at least two separate bonding areas, e.g. bond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

本发明提供一种微发光二极管显示面板及其制备方法、显示装置。所述微发光二极管显示面板包括衬底基板、第一金属层、钝化层以及第二金属层；第一金属层包括源极、漏极以及电源线；钝化层包括位于源极之上的第一过孔和位于电源线之上的第二过孔；第二金属层包括第一绑定电极和第二绑定电极，第一绑定电极通过第一过孔与源极电连接，第二绑定电极通过第二过孔与电源线电连接；其中，第一过孔和第二过孔内均设置有支撑柱。本发明通过设置支撑柱增加第一绑定电极、第二绑定电极的高度，当进行转移制程时，机台仅与位于第一绑定电极、第二绑定电极之上的异方性导电胶膜接触，避免面内其他位置发生热压短路，从而提高微发光二极管芯片的转移良率。

Description

微发光二极管显示面板及其制备方法、显示装置
技术领域
本发明涉及显示技术领域，尤其涉及一种微发光二极管显示面板及其制备方法、显示装置。
背景技术
近年来，OLED(Organic Light Emitting Diode，有机发光二极管)显示技术、MLED(Mini/Micro Light Emitting Diode，微发光二极管)显示技术等新型显示技术进入高速发展阶段，相较传统的LCD(Liquid Crystal Display，液晶显示器)显示技术，OLED和MLED具有低功耗、高色域、高亮度等显示优势。
在MLED显示技术中，涉及到TFT(Thin Film Transistor，薄膜晶体管)背板技术和后段MLED芯片转移技术，在转移过程中，一般采用ACF(Anisotropic Conductive Film，异方性导电胶膜)将MLED芯片贴附到TFT背板上的绑定电极上，而ACF需要整面进行挤压，使得ACF中的导电金球聚集，从而实现MLED芯片与TFT背板电连接。但是，受机台平整度以及面内的MLED芯片的绑定电极的地形低的影响，容易导致绑定电极和面内走线短路，也可能造成ACF导电性能不良，影响产品良率。故，有必要改善这一缺陷。
发明内容
本发明实施例提供一种微发光二极管显示面板，用于解决由于现有技术的微发光二极管显示面板面内的微发光二极管芯片的绑定电极的地形低，导致在转移过程中容易出现绑定电极和面内走线短路以及异方性导电胶膜导电性能不良，影响产品良率的技术问题。
本发明实施例提供一种微发光二极管显示面板，包括衬底基板、第一金属层、钝化层以及第二金属层；所述第一金属层位于所述衬底基板之上，包括源极、漏极以及电源线；所述钝化层位于所述第一金属层之上，包括位于所述源极之上的第一过孔和位于所述电源线之上的第二过孔；所述第二金属层位于所述钝化层之上，包括第一绑定电极和第二绑定电极，所述第一绑定电极通过所述第一过孔与所述源极电连接，所述第二绑定电极通过所述第二过孔与所述电源线电连接；其中，所述第一过孔和所述第二过孔内均设置有支撑柱。
在本发明实施例提供的微发光二极管显示面板中，所述微发光二极管显示面板还包括微发光二极管芯片，所述微发光二极管芯片通过异方性导电胶膜分别与所述第一绑定电极、所述第二绑定电极电连接。
在本发明实施例提供的微发光二极管显示面板中，所述支撑柱的高度大于或等于3微米，且小于或等于10微米。
在本发明实施例提供的微发光二极管显示面板中，所述支撑柱的高度均一。
在本发明实施例提供的微发光二极管显示面板中，所述支撑柱的材料为有机光阻材料。
在本发明实施例提供的微发光二极管显示面板中，所述支撑柱的横截面形状为矩形或圆形。
在本发明实施例提供的微发光二极管显示面板中，所述支撑柱的纵截面形状为矩形或梯形。
在本发明实施例提供的微发光二极管显示面板中，位于相邻的一个所述第一过孔和一个所述第二过孔内的两个所述支撑柱组成支撑部，所述支撑部等间距分布。
本发明实施例提供一种微发光二极管显示面板的制备方法，包括步骤：提供一衬底基板；在所述衬底基板之上制备第一金属层并图案化，形成源极、漏极以及电源线；在所述第一金属层之上制备钝化层并蚀刻第一过孔和第二过孔，所述第一过孔位于所述源极之上，所述第二过孔位于所述电源线之上；在所述第一过孔和所述第二过孔内制备支撑柱；在所述钝化层和所述支撑柱之上制备第二金属层并图案化，形成第一绑定电极和第二绑定电极，所述第一绑定电极通过所述第一过孔与所述源极电连接，所述第二绑定电极通过所述第二过孔与所述电源线电连接。
本发明实施例还提供一种显示装置，包括上述的微发光二极管显示面板。
有益效果：本发明实施例提供的一种微发光二极管显示面板，包括衬底基板、第一金属层、钝化层以及第二金属层；第一金属层位于衬底基板之上，包括源极、漏极以及电源线；钝化层位于第一金属层之上，包括位于源极之上的第一过孔和位于电源线之上的第二过孔；第二金属层位于钝化层之上，包括第一绑定电极和第二绑定电极，第一绑定电极通过第一过孔与源极电连接，第二绑定电极通过第二过孔与电源线电连接；其中，第一过孔和第二过孔内均设置有支撑柱。本发明通过在钝化层上设置第一过孔和第二过孔，然后在第一过孔和第二过孔内设置支撑柱，再在支撑柱之上设置第一绑定电极、第二绑定电极，通过支撑柱增加第一绑定电极、第二绑定电极的高度，当进行转移制程时，机台仅与位于第一绑定电极、第二绑定电极之上的异方性导电胶膜接触，避免面内其他位置发生热压短路，从而提高微发光二极管芯片的转移良率。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍。
图1是本发明实施例提供的微发光二极管显示面板的基本结构示意图。
图2是本发明实施例提供的支撑柱的排布方式的俯视图。
图3是本发明实施例提供的微发光二极管显示面板的制备方法流程图。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述。在附图中，为了清晰及便于理解和描述，附图中绘示的组件的尺寸和厚度并未按照比例。
如图1所示，为本发明实施例提供的微发光二极管显示面板的基本结构示意图，所述微发光二极管显示面板包括衬底基板10、第一金属层17、钝化层18以及第二金属层20；所述第一金属层17位于所述衬底基板10之上，包括源极172、漏极171以及电源线173；所述钝化层18位于所述第一金属层17之上，包括位于所述源极172之上的第一过孔181和位于所述电源线173之上的第二过孔182；所述第二金属层20位于所述钝化层18之上，包括第一绑定电极201和第二绑定电极202，所述第一绑定电极201通过所述第一过孔181与所述源极172电连接，所述第二绑定电极202通过所述第二过孔182与所述电源线173电连接；其中，所述第一过孔181和所述第二过孔182内均设置有支撑柱19。
其中，所述微发光二极管显示面板还包括微发光二极管芯片22，所述微发光二极管芯片22通过异方性导电胶膜21分别与所述第一绑定电极201、所述第二绑定电极202电连接。
可以理解的是，微发光二极管显示面板指的是通过设置多个微发光二极管芯片22(图1中仅绘示一个微发光二极管芯片22为例进行说明)，通过TFT背板直接驱动多个微发光二极管芯片22发光来显示图像，与液晶显示面板相比，省略了背光模组、液晶层和彩膜基板，不仅更加轻薄，而且发光效率高、亮度高。但微发光二极管显示面板的微发光二极管芯片22需要进行转移制程与TFT背板电连接，微发光二极管芯片22是通过异方性导电胶膜21与TFT背板上的微发光二极管芯片的第一绑定电极201、第二绑定电极202粘连，异方性导电胶膜21为整面贴附，通过挤压异方性导电胶膜21，使得异方性导电胶膜21内的导电金球211聚集，从而产生导电通道，使得TFT背板上的电信号通过所述导电通道传输至微发光二极管芯片22，从而使微发光二极管芯片22按照相应的驱动电压发光。
由于现有技术的TFT背板上的微发光二极管芯片的绑定电极的地形低，导致在挤压异方性导电胶膜时，机台不仅与绑定电极处的异方性导电胶膜接触，还会与其他无需绑定微发光二极管芯片的位置接触，由于机台并不平整，使得在热压过程中，容易导致面内其他金属走线(例如电源线的正极、数据线或存在跨线的区域)短路，也可能导致微发光二极管芯片的两个绑定电极之间短路，使得微发光二极管芯片的转移良率低，导致生产成本上升。本发明通过在第一绑定电极201和第二绑定电极202之下设置支撑柱19，所述支撑柱19可以增加所述第一绑定电极201和所述第二绑定电极202的高度，使得所述第一绑定电极201和所述第二绑定电极202与微发光二极管显示面板的其他区域存在一定的高度差，当进行热压制程时，机台仅仅与所述第一绑定电极201和所述第二绑定电极202上方的异方性导电胶膜21接触，不与其他无需绑定微发光二极管芯片22的区域接触，不会造成面内其他金属走线短路，也不与所述第一绑定电极201和所述第二绑定电极202的侧面的异方性导电胶膜21接触，不会造成所述第一绑定电极201和所述第二绑定电极202短路，大大提高了微发光二极管芯片22的转移良率。
需要说明的是，所述支撑柱19的横截面积要分别小于所述第一过孔181和所述第二过孔182的横截面积，即所述支撑柱19的外壁与所述第一过孔181和所述第二过孔182的内壁无接触，可使得后续制备第一绑定电极201和第二绑定电极202时，第一绑定电极201可通过所述支撑柱19与所述第一过孔181之间的间隙与其下方的所述源极172电连接，所述第二绑定电极202可通过所述支撑柱19与所述第二过孔182之间的间隙与其下方的所述电源线173电连接。
在一种实施例中，所述支撑柱19的高度大于或等于3微米，且小于或等于10微米。可以理解的是，当所述支撑柱19的高度在3微米至10微米之间时，既可以使第一绑定电极201和第二绑定电极202与钝化层18之间具有一定的高度差，避免热压造成短路，多出的高度差正好可以设置遮光层(图未示)，以防止相邻的微发光二极管芯片22之间出光颜色发生串扰，又可以为下方的有源层13遮光，不仅提高了对比度，还避免了TFT背板的有源层13受光照影响导致阈值电压不稳定。
在一种实施例中，所述支撑柱19的高度均一。可以理解的是，所述支撑柱分别用于支撑第一绑定电极201和第二绑定电极202，当所述支撑柱19的高度均一时，所述第一绑定电极201和所述第二绑定电极202的高度也一致，当转移微发光二极管芯片22时，所受的挤压力比较均一，以免挤压力度不均造成的异方性导电胶膜21导电性能不良。
在一种实施例中，所述支撑柱19的材料为有机光阻材料，具体的，所述支撑柱19可以通过掩膜板经曝光、显影形成相应的图案。
在一种实施例中，所述支撑柱19的横截面形状为矩形或圆形，所述支撑柱19的纵截面形状为矩形或梯形。具体的，图1中仅以所述支撑柱19的纵截面形状为梯形为例进行说明，其他的形状未图示。可以理解的是，当所述支撑柱19的横截面形状为矩形，纵截面形状为矩形时，所述支撑柱19整体呈一个四棱柱；当所述支撑柱19的横截面形状为矩形，纵截面形状为梯形时，所述支撑柱19整体呈一个四棱台；当所述支撑柱19的横截面形状为圆形，纵截面形状为矩形时，所述支撑柱19整体呈一个圆柱；当所述支撑柱19的横截面形状为圆形，纵截面形状为梯形时，所述支撑柱19整体呈一个圆台。
在一种实施例中，位于相邻的一个所述第一过孔181和一个所述第二过孔182内的两个所述支撑柱19组成支撑部23(如图2)，所述支撑部23等间距分布。具体的，请参阅图2，为本发明实施例提供的支撑柱的排布方式的俯视图，可以理解的是，一个微发光二极管芯片22(如图1)对应相邻的两个支撑柱19，即对应一个支撑部23，本发明实施例通过将支撑部23设置为等间距分布，即所述微发光二极管芯片22也是等间距分布，使得出光更均匀，提高了微发光二极管显示面板的显示效果。
继续参阅图1，在一种实施例中，所述微发光二极管芯片22的厚度大于或等于4微米，且小于或等于8微米。所述异方性导电胶膜21的厚度大于或等于4微米，且小于或等于8微米。所述异方性导电胶膜21的厚度与所述微发光二极管芯片22的厚度一致。具体的，例如所述异方性导电胶膜21的厚度与所述微发光二极管芯片22的厚度均为6微米。可以理解的是，当所述异方性导电胶膜21的厚度与所述微发光二极管芯片22的厚度一致时，由于微发光二极管芯片22的下方还设置有支撑柱19，无论所述微发光二极管芯片22经热压后是否完全陷入所述异方性导电胶膜21中，所述微发光二极管芯片22所处的高度都会高于其他未设置支撑柱19的区域的高度，即可以避免面内其他位置发生热压短路，从而提高微发光二极管芯片22的转移良率。
在一种实施例中，所述微发光二极管显示面板还包括位于所述衬底基板10上的遮光金属层11、位于所述遮光金属层11上的缓冲层12、位于所述缓冲层12上的有源层13、位于所述有源层13上的栅极绝缘层14、位于所述栅极绝缘层14和所述缓冲层12上的第三金属层15以及位于所述第三金属层15上的层间绝缘层16，其中，所述第三金属层15包括位于所述栅极绝缘层14上的栅极151以及位于所述缓冲层12上的栅线152、153。
接下来，请参阅图3，为本发明实施例提供的微发光二极管显示面板的制备方法流程图，所述制备方法包括步骤：
S1、提供一衬底基板；
S2、在所述衬底基板之上制备第一金属层并图案化，形成源极、漏极以及电源线；
S3、在所述第一金属层之上制备钝化层并蚀刻第一过孔和第二过孔，所述第一过孔位于所述源极之上，所述第二过孔位于所述电源线之上；
S4、在所述第一过孔和所述第二过孔内制备支撑柱；
S5、在所述钝化层和所述支撑柱之上制备第二金属层并图案化，形成第一绑定电极和第二绑定电极，所述第一绑定电极通过所述第一过孔与所述源极电连接，所述第二绑定电极通过所述第二过孔与所述电源线电连接。
需要说明的是，所述支撑柱的横截面积要分别小于所述第一过孔和所述第二过孔的横截面积，即所述支撑柱的外壁与所述第一过孔和所述第二过孔的内壁无接触，可使得后续制备第一绑定电极和第二绑定电极时，第一绑定电极可通过所述支撑柱与所述第一过孔之间的间隙与其下方的所述源极电连接，所述第二绑定电极可通过所述支撑柱与所述第二过孔之间的间隙与其下方的所述电源线电连接。
其中，所述制备方法还包括步骤：在所述第二金属层之上绑定微发光二极管芯片，所述微发光二极管芯片通过异方性导电胶膜分别与所述第一绑定电极、所述第二绑定电极电连接。具体的，微发光二极管芯片需要进行转移制程与TFT背板电连接，微发光二极管芯片是通过异方性导电胶膜与TFT背板上的第一绑定电极、第二绑定电极粘连，异方性导电胶膜为整面贴附，通过挤压异方性导电胶膜，使得异方性导电胶膜内的导电金球聚集，从而产生导电通道，使得TFT背板上的电信号通过所述导电通道传输至微发光二极管芯片，从而使微发光二极管芯片按照相应的驱动电压发光。
可以理解的是，本发明通过在第一过孔和第二过孔内制备支撑柱，所述支撑柱可以增加所述第一绑定电极和所述第二绑定电极的高度，使得所述第一绑定电极和所述第二绑定电极与微发光二极管显示面板的其他区域存在一定的高度差，当进行热压制程时，机台仅仅与所述第一绑定电极和所述第二绑定电极上方的异方性导电胶膜接触，不与其他无需绑定微发光二极管芯片的区域接触，不会造成面内其他金属走线短路，也不与所述第一绑定电极和所述第二绑定电极的侧面的异方性导电胶膜接触，不会造成所述第一绑定电极和所述第二绑定电极短路，大大提高了微发光二极管芯片的转移良率。
在一种实施例中，所述支撑柱的高度大于或等于3微米，且小于或等于10微米。可以理解的是，当所述支撑柱的高度在3微米至10微米之间时，既可以使第一绑定电极和第二绑定电极与钝化层之间具有一定的高度差，避免热压造成短路，多出的高度差正好可以制备遮光层，以防止相邻的微发光二极管芯片之间出光颜色发生串扰。
在一种实施例中，所述支撑柱的高度均一。可以理解的是，所述支撑柱分别用于支撑第一绑定电极和第二绑定电极，当所述支撑柱的高度均一时，所述第一绑定电极和所述第二绑定电极的高度也一致，当转移微发光二极管芯片时，所受的挤压力比较均一，以免挤压力度不均造成的异方性导电胶膜导电性能不良。
在一种实施例中，所述支撑柱的材料为有机光阻材料，具体的，所述支撑柱可以通过掩膜板经曝光、显影形成相应的图案。
在一种实施例中，所述支撑柱的横截面形状为矩形或圆形，所述支撑柱的纵截面形状为矩形或梯形。可以理解的是，当所述支撑柱的横截面形状为矩形，纵截面形状为矩形时，所述支撑柱整体呈一个四棱柱；当所述支撑柱的横截面形状为矩形，纵截面形状为梯形时，所述支撑柱整体呈一个四棱台；当所述支撑柱的横截面形状为圆形，纵截面形状为矩形时，所述支撑柱整体呈一个圆柱；当所述支撑柱的横截面形状为圆形，纵截面形状为梯形时，所述支撑柱整体呈一个圆台。
在一种实施例中，位于相邻的一个所述第一过孔和一个所述第二过孔内的两个所述支撑柱组成支撑部，所述支撑部等间距分布。可以理解的是，一个微发光二极管芯片对应相邻的两个支撑柱，即对应一个支撑部，本发明实施例通过将支撑部设置为等间距分布，即所述微发光二极管芯片也是等间距分布，使得出光更均匀，提高了微发光二极管显示面板的显示效果。
在一种实施例中，所述微发光二极管芯片的厚度大于或等于4微米，且小于或等于8微米。所述异方性导电胶膜的厚度大于或等于4微米，且小于或等于8微米。所述异方性导电胶膜的厚度与所述微发光二极管芯片的厚度一致。具体的，例如所述异方性导电胶膜的厚度与所述微发光二极管芯片的厚度均为6微米。可以理解的是，当所述异方性导电胶膜的厚度与所述微发光二极管芯片的厚度一致时，由于微发光二极管芯片的下方还设置有支撑柱，无论所述微发光二极管芯片经热压后是否完全陷入所述异方性导电胶膜中，所述微发光二极管芯片所处的高度都会高于其他未设置支撑柱的区域的高度，即可以避免面内其他位置发生热压短路，从而提高微发光二极管芯片的转移良率。
在一种实施例中，所述步骤S1与所述步骤S2之间还包括：在所述衬底基板上制备遮光金属层；在所述遮光金属层上制备缓冲层；在所述缓冲层上制备有源层；在所述有源层上制备栅极绝缘层；在所述栅极绝缘层和所述缓冲层上制备第三金属层并图案化，形成位于所述栅极绝缘层上的栅极和位于所述缓冲层上的栅线；在所述第三金属层上制备层间绝缘层。
本发明实施例还提供一种显示装置，包括上述的微发光二极管显示面板以及盖板，所述微发光二极管显示面板的结构及制备方法请参阅图1至图3及相关描述，此处不再赘述。本发明实施例提供的显示装置可以为：手机、平板电脑、笔记本电脑、数码相机、导航仪等具有显示功能的产品或部件。
综上所述，本发明实施例提供的一种微发光二极管显示面板，包括衬底基板、第一金属层、钝化层以及第二金属层；第一金属层位于衬底基板之上，包括源极、漏极以及电源线；钝化层位于第一金属层之上，包括位于源极之上的第一过孔和位于电源线之上的第二过孔；第二金属层位于钝化层之上，包括第一绑定电极和第二绑定电极，第一绑定电极通过第一过孔与源极电连接，第二绑定电极通过第二过孔与电源线电连接；其中，第一过孔和第二过孔内均设置有支撑柱。本发明通过在钝化层上设置第一过孔和第二过孔，然后在第一过孔和第二过孔内设置支撑柱，再在支撑柱之上设置第一绑定电极、第二绑定电极，通过支撑柱增加第一绑定电极、第二绑定电极的高度，当进行转移制程时，机台仅与位于第一绑定电极、第二绑定电极之上的异方性导电胶膜接触，避免面内其他位置发生热压短路，从而提高微发光二极管芯片的转移良率，解决了由于现有技术的微发光二极管显示面板面内的微发光二极管芯片的绑定电极的地形低，导致在转移过程中容易出现绑定电极和面内走线短路以及异方性导电胶膜导电性能不良，影响产品良率的技术问题。
以上对本发明实施例所提供的一种微发光二极管显示面板及其制备方法、显示装置进行了详细介绍。应理解，本文所述的示例性实施方式应仅被认为是描述性的，用于帮助理解本发明的方法及其核心思想，而并不用于限制本发明。

Claims (10)

1.一种微发光二极管显示面板，其特征在于，包括：
衬底基板；
第一金属层，位于所述衬底基板之上，包括源极、漏极以及电源线；
钝化层，位于所述第一金属层之上，包括位于所述源极之上的第一过孔和位于所述电源线之上的第二过孔；
第二金属层，位于所述钝化层之上，包括第一绑定电极和第二绑定电极，所述第一绑定电极通过所述第一过孔与所述源极电连接，所述第二绑定电极通过所述第二过孔与所述电源线电连接；
其中，所述第一过孔和所述第二过孔内均设置有支撑柱。
2.如权利要求1所述的微发光二极管显示面板，其特征在于，所述微发光二极管显示面板还包括微发光二极管芯片，所述微发光二极管芯片通过异方性导电胶膜分别与所述第一绑定电极、所述第二绑定电极电连接。
3.如权利要求2所述的微发光二极管显示面板，其特征在于，所述支撑柱的高度大于或等于3微米，且小于或等于10微米。
4.如权利要求3所述的微发光二极管显示面板，其特征在于，所述支撑柱的高度均一。
5.如权利要求2所述的微发光二极管显示面板，其特征在于，所述支撑柱的材料为有机光阻材料。
6.如权利要求2所述的微发光二极管显示面板，其特征在于，所述支撑柱的横截面形状为矩形或圆形。
7.如权利要求2所述的微发光二极管显示面板，其特征在于，所述支撑柱的纵截面形状为矩形或梯形。
8.如权利要求2所述的微发光二极管显示面板，其特征在于，位于相邻的一个所述第一过孔和一个所述第二过孔内的两个所述支撑柱组成支撑部，所述支撑部等间距分布。
9.一种微发光二极管显示面板的制备方法，其特征在于，包括步骤：
提供一衬底基板；
在所述衬底基板之上制备第一金属层并图案化，形成源极、漏极以及电源线；
在所述第一金属层之上制备钝化层并蚀刻第一过孔和第二过孔，所述第一过孔位于所述源极之上，所述第二过孔位于所述电源线之上；
在所述第一过孔和所述第二过孔内制备支撑柱；
在所述钝化层和所述支撑柱之上制备第二金属层并图案化，形成第一绑定电极和第二绑定电极，所述第一绑定电极通过所述第一过孔与所述源极电连接，所述第二绑定电极通过所述第二过孔与所述电源线电连接。
10.一种显示装置，其特征在于，包括如权利要求1至8任一项所述的微发光二极管显示面板。
CN202110797246.6A 2021-07-14 2021-07-14 微发光二极管显示面板及其制备方法、显示装置 Active CN113571543B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202110797246.6A CN113571543B (zh) 2021-07-14 2021-07-14 微发光二极管显示面板及其制备方法、显示装置
US17/438,953 US11978840B2 (en) 2021-07-14 2021-07-23 Micro light emitting diode display panel, manufacturing method thereof and display device
PCT/CN2021/108281 WO2023283999A1 (zh) 2021-07-14 2021-07-23 微发光二极管显示面板及其制备方法、显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110797246.6A CN113571543B (zh) 2021-07-14 2021-07-14 微发光二极管显示面板及其制备方法、显示装置

Publications (2)

Publication Number Publication Date
CN113571543A true CN113571543A (zh) 2021-10-29
CN113571543B CN113571543B (zh) 2023-12-19

Family

ID=78164861

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110797246.6A Active CN113571543B (zh) 2021-07-14 2021-07-14 微发光二极管显示面板及其制备方法、显示装置

Country Status (3)

Country Link
US (1) US11978840B2 (zh)
CN (1) CN113571543B (zh)
WO (1) WO2023283999A1 (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112599651A (zh) * 2020-12-07 2021-04-02 深圳市华星光电半导体显示技术有限公司 阵列基板及转移方法
WO2021108951A1 (zh) * 2019-12-02 2021-06-10 京东方科技集团股份有限公司 驱动电路基板、led显示面板及其制作方法、显示装置
CN112993117A (zh) * 2021-02-09 2021-06-18 深圳市华星光电半导体显示技术有限公司 微发光二极管显示面板及其制备方法、显示装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20200004482A (ko) * 2018-07-03 2020-01-14 삼성디스플레이 주식회사 표시 장치 및 이의 제조방법
CN112018044B (zh) 2019-05-30 2023-01-24 成都辰显光电有限公司 接收基板及显示面板
CN110190085B (zh) 2019-06-05 2021-03-23 京东方科技集团股份有限公司 发光二极管驱动背板及其制备方法、显示装置
CN110690244B (zh) 2019-10-15 2021-11-05 京东方科技集团股份有限公司 一种背板、显示面板以及微发光二极管的转移方法
KR20210086805A (ko) * 2019-12-30 2021-07-09 삼성디스플레이 주식회사 표시장치 및 이의 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2021108951A1 (zh) * 2019-12-02 2021-06-10 京东方科技集团股份有限公司 驱动电路基板、led显示面板及其制作方法、显示装置
CN112599651A (zh) * 2020-12-07 2021-04-02 深圳市华星光电半导体显示技术有限公司 阵列基板及转移方法
CN112993117A (zh) * 2021-02-09 2021-06-18 深圳市华星光电半导体显示技术有限公司 微发光二极管显示面板及其制备方法、显示装置

Also Published As

Publication number Publication date
CN113571543B (zh) 2023-12-19
US20240030393A1 (en) 2024-01-25
WO2023283999A1 (zh) 2023-01-19
US11978840B2 (en) 2024-05-07

Similar Documents

Publication Publication Date Title
CN109950226B (zh) 一种电路基板及其制作方法、显示基板、拼接显示装置
CN109116626B (zh) 一种背光源及其制作方法、显示装置
TWI610281B (zh) 顯示面板
US11444120B2 (en) Display apparatus and method of fabricating the same
US20230075372A1 (en) Display panel and display device
KR101024535B1 (ko) 액정표시장치
CN111276474B (zh) 显示面板以及显示装置
JP5315747B2 (ja) 表示装置
US10748880B2 (en) Micro LED display panel and manufacturing method thereof
CN111128048B (zh) 显示面板以及显示装置
JP2015198145A (ja) 実装基板および電子機器
CN111367125A (zh) 阵列基板及显示面板
WO2017036110A1 (zh) 阵列基板、其制作方法及显示装置
US20210366881A1 (en) Array substrate, method of manufacturing the same, and display device
CN113380849A (zh) 一种显示面板的制作方法及显示面板
CN113193017A (zh) 显示面板和显示装置
CN111951682B (zh) 显示面板及显示装置
CN209784704U (zh) 显示基板、显示面板
CN113571543B (zh) 微发光二极管显示面板及其制备方法、显示装置
CN114185190B (zh) 阵列基板、显示面板及显示装置
US11596062B2 (en) Substrate motherboard and manufacturing method thereof, driving substrate and display device
CN111341744B (zh) 一种阵列基板及其制作方法、显示装置
WO2022252112A1 (zh) 显示基板及显示装置
CN112133245B (zh) 一种基于薄膜电路的驱动芯片全嵌入式led显示屏
CN111430402B (zh) 发光组件及其制备方法、显示基板、背光模组、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant