CN113571108A - 地址计数电路及包括地址计数电路的半导体装置 - Google Patents

地址计数电路及包括地址计数电路的半导体装置 Download PDF

Info

Publication number
CN113571108A
CN113571108A CN202011129562.8A CN202011129562A CN113571108A CN 113571108 A CN113571108 A CN 113571108A CN 202011129562 A CN202011129562 A CN 202011129562A CN 113571108 A CN113571108 A CN 113571108A
Authority
CN
China
Prior art keywords
address
clock signal
counting
shared address
latch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011129562.8A
Other languages
English (en)
Other versions
CN113571108B (zh
Inventor
李完燮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
SK Hynix Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by SK Hynix Inc filed Critical SK Hynix Inc
Publication of CN113571108A publication Critical patent/CN113571108A/zh
Application granted granted Critical
Publication of CN113571108B publication Critical patent/CN113571108B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/32—Timing circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/04—Arrangements for selecting an address in a digital store using a sequential addressing device, e.g. shift register, counter
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
    • G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
    • G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
    • G11C11/408—Address circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/08—Address circuits; Decoders; Word-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/12—Group selection circuits, e.g. for memory block selection, chip selection, array selection
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Dram (AREA)

Abstract

地址计数电路及包括地址计数电路的半导体装置。一种地址计数电路包括：共享地址计数电路，其被配置为通过在计数时钟信号的第一沿和第二沿对外部起始地址进行计数，来生成第一共享地址和第二共享地址；以及锁存电路，其包括多个锁存器，所述多个锁存器被配置为分别共享第一共享地址和第二共享地址，并通过根据多个锁存时钟信号锁存第一共享地址和第二共享地址，来生成多个列地址。

Description

地址计数电路及包括地址计数电路的半导体装置
技术领域
各个实施方式通常可以涉及半导体电路，并且更具体地，涉及地址计数电路及包括该地址计数电路的半导体装置。
背景技术
半导体装置可以将整个存储器区域划分为多个单位存储器区域(例如，多个存储器体)，并控制多个单位存储器区域。
半导体装置(例如，非易失性存储器装置)可以通过依次增加多个存储器体的列地址，对多个存储器体执行数据输入和输出。
半导体装置可以不可避免地包括被配置为增加列地址的地址计数电路。可以通过改进地址计数电路的设计方案来提高半导体装置的性能。
发明内容
在本公开的一个实施方式中，一种地址计数电路可以包括：共享地址计数电路，其被配置为通过在计数时钟信号的第一沿和第二沿对外部起始地址进行计数，来生成第一共享地址和第二共享地址；以及锁存电路，其包括多个锁存器，所述多个锁存器被配置为分别共享第一共享地址和第二共享地址，并通过根据多个锁存时钟信号锁存第一共享地址和第二共享地址，来生成多个列地址。
在本公开的一个实施方式中，一种半导体装置可以包括：存储器区域，其包括多个单位存储器区域；以及地址计数电路，其被配置为通过在计数时钟信号的第一沿和第二沿对外部起始地址进行计数，来生成第一共享地址和第二共享地址，并且通过根据多个锁存时钟信号锁存第一共享地址和第二共享地址，来生成与多个单位存储器区域相对应的多个列地址。
附图说明
从以下结合附图的详细描述中，将更清楚地理解本公开的主题的上述和其它方面、特征和优点，在附图中：
图1是例示了本公开的一个实施方式的半导体装置的配置的图；
图2是例示了图1的时钟信号生成电路的配置的图；
图3是根据本公开的一个实施方式的半导体装置中的地址计数电路的操作定时图；
图4是例示了根据本公开的另一实施方式的半导体装置的配置的图；
图5是例示了图4的时钟信号生成电路的配置的图；以及
图6是根据本公开的另一实施方式的半导体装置中的地址计数电路的操作定时图。
具体实施方式
参照附图详细描述了本教导的各种实施方式。附图是各种实施方式(和中间结构)的示意图。这样，将预期到由于例如制造技术和/或公差所导致的示例的配置和形状的变形。因此，所描述的实施方式不应被解释为限于本文所例示的特定配置和形状，而是可以包括不偏离所附权利要求中所限定的本教导的精神和范围的配置和形状的偏差。
这里参考本教导的理想实施方式的截面和/或平面例示来描述本教导。然而，本教导的实施方式不应被解释为限制本教导。尽管示出并描述了本教导的一些实施方式，但是本领域普通技术人员将理解，可以在不脱离本教导的原理和精神的情况下对这些实施方式进行改变。
提供了一种可以能够有效地控制地址并减小电路面积的地址计数电路及包括该地址计数电路的半导体装置的实施方式。
图1是例示了根据一个实施方式的半导体装置的配置的图。
参照图1，根据实施方式的半导体装置10可以包括地址计数电路11和存储器区域13。
存储器区域13可以包括多个单位存储器区域，例如，多个存储器体BK0、BK1、BK2和BK3。
多个存储器体BK0至BK3中的每一个可以包括动态随机存取存储器(DRAM)单元或NAND闪存单元。
地址计数电路11可以通过将具有彼此不同的值的多个权重加到从半导体装置10的外部提供的起始地址(以下，称为外部起始地址)ADDEX<14：0>，来生成多个第一初步列地址ADDi1<B0：B3><14：0>，并通过根据多个计数时钟信号CKCNT<B0：B3>对多个第一初步列地址ADDi1<B0：B3><14：0>进行计数，来生成多个列地址ADDC<B0：B3><14：0>。
地址计数电路11可以通过根据多个计数时钟信号CKCNT<B0：B3>对多个第一初步列地址ADDi1<B0：B3><14：0>进行计数，来生成多个第二初步列地址ADDi2<B0：B3><14：0>，并通过根据多个锁存时钟信号CKLT<B0：B3>锁存多个第二初步列地址ADDi2<B0：B3><14：0>，来生成多个列地址ADDC<B0：B3><14：0>。
在实施方式中，已经例示了存储器区域13由四个存储器体配置并且地址计数电路11还被配置为生成与四个存储器体相对应的列地址的示例，但是地址计数电路11的配置也可以根据存储器区域13的配置的变化而改变。
地址计数电路11可以包括地址调整器20和计数电路40。
地址计数电路11还可以包括锁存电路60和时钟信号生成电路80。
地址调整器20可以通过将具有彼此不同的值的多个权重加至外部起始地址ADDEX<14：0>，来生成多个第一初步列地址ADDi1<B0：B3><14：0>。
地址调整器20可以通过将具有彼此不同的值的多个权重加至外部起始地址ADDEX<14：0>的位<2：0>，来生成多个第一初步列地址ADDi1<B0：B3><14：0>。
地址调整器20可以包括多个加法器21至24。
第一加法器21可以通过将权重110b加至外部起始地址ADDEX<14：0>来生成第一初步列地址ADDi1<B0><14：0>。
第一加法器21可以通过将权重110b加到外部起始地址ADDEX<14：0>的位<2：0>，来生成第一初步列地址ADDi1<B0><14：0>。
第二加法器22可以通过将权重100b加至外部起始地址ADDEX<14：0>，来生成第一初步列地址ADDi1<B1><14：0>。
第二加法器22可以通过将权重100b加至外部起始地址ADDEX<14：0>的位<2：0>，来生成第一初步列地址ADDi1<B1><14：0>。
第三加法器23可以通过将权重010b加至外部起始地址ADDEX<14：0>，来生成第一初步列地址ADDi1<B2><14：0>。
第三加法器23可以通过将权重010b加至外部起始地址ADDEX<14：0>的位<2：0>，来生成第一初步列地址ADDi1<B2><14：0>。
第四加法器24可以通过将权重000b加至外部起始地址ADDEX<14：0>来生成第一初步列地址ADDi1<B3><14：0>。
第四加法器24可以通过将权重000b加至外部起始地址ADDEX<14：0>的位<2：0>，来生成第一初步列地址ADDi1<B3><14：0>。
计数电路40可以通过根据多个计数时钟信号CKCNT<B0：B3>对多个第一初步列地址ADDi1<B0：B3><14：0>进行计数，来生成多个第二初步列地址ADDi2<B0：B3><14：0>。
计数电路40可以包括多个计数器41至44。
第一计数器41可以通过根据计数时钟信号CKCNT<B0>对第一初步列地址ADDi1<B0><14：0>进行计数，来改变(例如，增加)第二初步列地址ADDi2<B0><14：0>的值。
第二计数器42可以通过根据计数时钟信号CKCNT<B1>对第一初步列地址ADDi1<B1><14：0>进行计数，来改变(例如，增加)第二初步列地址ADDi2<B1><14：0>的值。
第三计数器43可以通过根据计数时钟信号CKCNT<B2>对第一初步列地址ADDi1<B2><14：0>进行计数，来改变(例如，增加)第二初步列地址ADDi2<B2><14：0>的值。
第四计数器44可以通过根据计数时钟信号CKCNT<B3>对第一初步列地址ADDi1<B3><14：0>进行计数，来改变(例如，增加)第二初步列地址ADDi2<B3><14：0>的值。
锁存电路60可以通过根据多个锁存时钟信号CKLT<B0：B3>锁存多个第二初步列地址ADDi2<B0：B3><14：0>，来生成多个列地址ADDC<B0：B3><14：0>。
锁存电路60可以包括多个锁存器61至64。
第一锁存器61可以通过根据锁存时钟信号CKLT<B0>锁存第二初步列地址ADDi2<B0><14：0>，来生成列地址ADDC<B0><14：0>。
第二锁存器62可以通过根据锁存时钟信号CKLT<B1>锁存第二初步列地址ADDi2<B1><14：0>，来生成列地址ADDC<B1><14：0>。
第三锁存器63可以通过根据锁存时钟信号CKLT<B2>锁存第二初步列地址ADDi2<B2><14：0>，来生成列地址ADDC<B2><14：0>。
第四锁存器64可以通过根据锁存时钟信号CKLT<B3>锁存第二初步列地址ADDi2<B3><14：0>，来生成列地址ADDC<B3><14：0>。
时钟信号生成电路80可以根据从半导体装置10的外部提供的时钟信号(以下，称为外部时钟信号)CLK、第一使能信号EN1和第二使能信号EN2，生成多个计数时钟信号CKCNT<B0：B3>和多个锁存时钟信号CKLT<B0：B3>。
列地址ADDC<B0><14：0>可以被提供给多个存储器体BK0至BK3当中的第一存储器体BK0，列地址ADDC<B1><14：0>可以被提供给第二存储器体BK1，列地址ADDC<B2><14：0>可以被提供给第三存储器体BK2，并且列地址ADDC<B3><14：0>可以被提供给第四存储器体BK3。
从外部输入的第一数据可以存储在与列地址ADDC<B0><14：0>相对应的第一存储器体BK0的存储器单元中。
从外部输入的第二数据可以存储在与列地址ADDC<B1><14：0>相对应的第二存储器体BK1的存储器单元中。
从外部输入的第三数据可以存储在与列地址ADDC<B2><14：0>相对应的第三存储器体BK2的存储器单元中。
从外部输入的第四数据可以存储在与列地址ADDC<B3><14：0>相对应的第四存储器体BK3的存储器单元中。
第一数据、第二数据、第三数据和第四数据可以从外部依次输入，以匹配半导体装置10的操作特性。
图2是例示了图1的时钟信号生成电路的配置的图。
参照图2，时钟信号生成电路80可以包括计数时钟信号生成电路81和锁存时钟信号生成电路82。
计数时钟信号生成电路81可以根据电源电压电平、外部时钟信号CLK和第一使能信号EN1，来生成多个计数时钟信号CKCNT<B0：B3>。
计数时钟信号生成电路81可以包括多个触发器(DFF)81-1至81-4。
多个触发器81-1至81-4可以共同接收外部时钟信号CLK和第一使能信号EN1。
多个触发器81-1至81-4当中的最前面的触发器81-1可以被配置为根据外部时钟信号CLK接收电源电压电平，并且其它触发器81-2至81-4中的每一个可以被配置为根据外部时钟信号CLK接收其对应的前级触发器(81-1至81-3)的输出。
在第一使能信号EN1的激活时段期间，多个触发器81-1至81-4可以在外部时钟信号CLK的上升沿依次使电源电压电平移位，以依次激活多个计数时钟信号CKCNT<B0：B3>。
锁存时钟信号生成电路82可以根据电源电压电平、外部时钟信号CLK和第二使能信号EN2，来生成多个锁存时钟信号CKLT<B0：B3>。
锁存时钟信号生成电路82可以包括多个触发器82-1至82-4。
多个触发器82-1至82-4可以共同接收外部时钟信号CLK和第二使能信号EN2。
多个触发器82-1至82-4当中的最前面的触发器82-1可以被配置为根据外部时钟信号CLK接收电源电压电平，并且其它触发器82-2至82-4中的每一个可以被配置为根据外部时钟信号CLK接收其对应的前级触发器(82-1至82-3)的输出。
在第二使能信号EN2的激活时段期间，多个触发器82-1至82-4可以在外部时钟信号CLK的上升沿依次使电源电压电平移位，以依次激活多个锁存时钟信号CKLT<B0：B3>。
第一使能信号EN1和第二使能信号EN2可以独立地生成，以在半导体装置的有效操作(例如，读取操作或写入操作)中具有与预先设置的时延相匹配的激活定时和激活时段。
参照图2描述的时钟信号生成电路80可以仅仅是示例，并且可以通过诸如外部时钟信号CLK的分割之类的各种方式来实现。
图3是根据一个实施方式的半导体装置的地址计数电路的操作定时图。
参照图1至图3，具有不同值的多个权重可以被加至外部起始地址ADDEX<14：0>的位<2：0>，以生成多个第一初步列地址ADDi1<B0：B3><14：0>。
多个第二初步列地址ADDi2<B0：B3><14：0>当中的与位<14：3>相对应的地址ADDi2<B0：B3><14：3>的初始值可以具有与外部起始地址ADDEX<14：0>相同的值，例如“00h”。
多个第二初步列地址ADDi2<B0：B3><14：0>可以根据多个锁存时钟信号CKLT<B0：B3>依次锁存，并且可以作为多个列地址ADDC<B0：B3><14：0>分别被提供给多个存储器体BK0至BK3。
可以根据多个计数时钟信号CKCNT<B0：B3>，对具有初始值“00h”的多个第一初步列地址ADDi1<B0：B3><14：0>依次进行计数，并且多个第二初步列地址ADDi2<B0：B3><14：0>的值可以按“01h”、“02h”和“03h”的顺序增加。
随着多个第二初步列地址ADDi2<B0：B3><14：0>的值按“00h”、“01h”和“02h”的顺序增加，多个列地址ADDC<B0：B3><14：0>的值可以根据多个锁存时钟信号CKLT<B0：B3>以“00h”、“01h”和“02h”的顺序增加，并且被提供给多个存储器体BK0至BK3。
图4是例示了根据另一实施方式的半导体装置的配置的图。
参照图4，根据另一实施方式的半导体装置100可以包括地址计数电路101和存储器区域13。
存储器区域13可以包括多个单位存储器区域，例如，多个存储器体BK0、BK1、BK2和BK3。
多个存储器体BK0至BK3中的每一个可以包括动态随机存取存储器(DRAM)单元或NAND闪存单元。
地址计数电路101可以通过在计数时钟信号CKCNT<B3>的第一沿和第二沿对外部起始地址ADDEX<14：0>进行计数，来生成多个列地址ADDC<B0：B3><14：0>。
地址计数电路101可以通过在计数时钟信号CKCNT<B3>的第一沿和第二沿对外部起始地址ADDEX<14：0>进行计数，来生成第一共享地址ADDi_B0B1<14：0>和第二共享地址ADDi_B2B3<14：0>，并通过根据多个锁存时钟信号CKLT<B0：B3>锁存第一共享地址ADDi_B0B1<14：0>和第二共享地址ADDi_B2B3<14：0>，来生成多个列地址ADDC<B0：B3><14：0>。
在实施方式中已经例示了存储器区域13由四个存储器体配置并且地址计数电路101也被配置为生成与四个存储器体相对应的列地址的示例，但是地址计数电路101的配置也可以根据存储器区域13的配置的变化来改变。
地址计数电路101可以包括共享地址计数电路400。
地址计数电路101可以进一步包括锁存电路600和时钟信号生成电路800。
共享地址计数电路400可以通过在计数时钟信号CKCNT<B3>的第一沿和第二沿对外部起始地址ADDEX<14：0>进行计数，来生成第一共享地址ADDi_B0B1<14：0>和第二共享地址ADDi_B2B3<14：0>。
计数时钟信号CKCNT<B3>的第一沿和第二沿可以分别是计数时钟信号CKCNT<B3>的上升沿和下降沿。
共享地址计数电路400可以包括反相器401、第一计数器402和第二计数器403。
反相器401可以将计数时钟信号CKCNT<B3>反相并且输出反相的计数时钟信号。
第一计数器402可以通过根据计数时钟信号CKCNT<B3>对外部起始地址ADDEX<14：0>进行计数来改变第一共享地址ADDi_B0B1<14：0>的值。
例如，第一计数器402可以通过在计数时钟信号CKCNT<B3>的上升沿对外部起始地址ADDEX<14：0>进行计数，来增加第一共享地址ADDi_B0B1<14：0>的值。
第二计数器403可以通过根据反相器401的输出信号对外部起始地址ADDEX<14：0>进行计数，来改变第二共享地址ADDi_B2B3<14：0>的值。
例如，第二计数器403可以通过根据反相器401的输出信号的上升沿(例如，计数时钟信号CKCNT<B3>的下降沿)对外部起始地址ADDEX<14：0>进行计数，来增加第二共享地址ADDi_B2B3<14：0>的值。
锁存电路600可以包括多个锁存器601至604，所述多个锁存器601至604分别共享第一共享地址ADDi_B0B1<14：0>和第二共享地址ADDi_B2B3<14：0>，并且通过根据多个锁存时钟信号CKLT<B0：B3>锁存第一共享地址ADDi_B0B1<14：0>和第二共享地址ADDi_B2B3<14：0>，来生成多个列地址ADDC<B0：B3><14：0>。
锁存电路600可以通过根据多个锁存时钟信号CKLT<B0：B3>当中的部分锁存时钟信号CKLT<B0：B1>锁存第一共享地址ADDi_B0B1<14：0>，来生成多个列地址ADDC<B0：B3><14：0>当中的部分列地址ADDC<B0：B1><14：0>，并且通过根据多个锁存时钟信号CKLT<B0：B3>当中的其余锁存时钟信号CKLT<B2：B3>锁存第二共享地址ADDi_B2B3<14：0>，来生成多个列地址ADDC<B0：B3><14：0>中的其余列地址ADDC<B2：B3><14：0>。
锁存电路600可以包括多个锁存器601至604。
第一锁存器601可以通过根据锁存时钟信号CKLT<B0>锁存第一共享地址ADDi_B0B1<14：0>，来生成列地址ADDC<B0><14：0>。
第二锁存器602可以通过根据锁存时钟信号CKLT<B1>锁存第一共享地址ADDi_B0B1<14：0>，来生成列地址ADDC<B1><14：0>。
第三锁存器603可以通过根据锁存时钟信号CKLT<B2>锁存第二共享地址ADDi_B2B3<14：0>，来生成列地址ADDC<B2><14：0>。
第四锁存器604可以通过根据锁存时钟信号CKLT<B3>锁存第二共享地址ADDi_B2B3<14：0>，来生成列地址ADDC<B3><14：0>。
时钟信号生成电路800可以根据外部时钟信号CLK、第一使能信号EN1和第二使能信号EN2生成多个计数时钟信号CKCNT<B0：B3>和多个锁存时钟信号CKLT<B0：B3>。
列地址ADDC<B0><14：0>可以被提供给多个存储器体BK0至BK3当中的第一存储器体BK0，列地址ADDC<B1><14：0>可以被提供给第二存储器体BK1，列地址ADDC<B2><14：0>可以被提供给第三存储器体BK2，并且列地址ADDC<B3><14：0>被提供给第四存储器体BK3。
从外部输入的第一数据可以存储在与列地址ADDC<B0><14：0>相对应的第一存储器体BK0的存储器单元中。
从外部输入的第二数据可以存储在与列地址ADDC<B1><14：0>相对应的第二存储器体BK1的存储器单元中。
从外部输入的第三数据可以存储在与列地址ADDC<B2><14：0>相对应的第三存储器体BK2的存储器单元中。
从外部输入的第四数据可以存储在与列地址ADDC<B3><14：0>相对应的第四存储器体BK3的存储器单元中。
可以从外部依次输入第一数据、第二数据、第三数据和第四数据以匹配半导体装置100的操作特性。
图5是例示了图4的时钟信号生成电路的配置的图。
参照图5，时钟信号生成电路800可以包括计数时钟信号生成电路810和锁存时钟信号生成电路820。
计数时钟信号生成电路810可以根据电源电压电平、外部时钟信号CLK和第一使能信号EN1来生成多个计数时钟信号CKCNT<B0：B3>。
计数时钟信号生成电路810可以包括第一触发器组，例如，多个触发器(DFF)810-1至810-4。
多个触发器810-1至810-4可以共同接收外部时钟信号CLK和第一使能信号EN1。
多个触发器810-1至810-4当中的最前面的触发器810-1可以被配置为根据外部时钟信号CLK接收电源电压电平，并且其它触发器810-2至810-4中的每一个可以被配置为根据外部时钟信号CLK接收其对应的前级触发器(810-1至810-3)的输出。
在第一使能信号EN1的激活时段期间，多个触发器810-1至810-4可以在外部时钟信号CLK的上升沿依次使电源电压电平移位，以依次激活多个计数时钟信号CKCNT<B0：B3>。
在这些实施方式中，可以使用多个计数时钟信号CKCNT<B0：B3>当中的任何一个计数时钟信号，例如，仅计数时钟信号CKCNT<B3>。
锁存时钟信号生成电路820可以根据电源电压电平、外部时钟信号CLK和第二使能信号EN2，来生成多个锁存时钟信号CKLT<B0：B3>。
锁存时钟信号生成电路820可以包括第二触发器组，例如，多个触发器820-1至820-4。
多个触发器820-1至820-4可以共同接收外部时钟信号CLK和第二使能信号EN2。
多个触发器820-1至820-4当中的最前面的触发器820-1可以被配置为根据外部时钟信号CLK接收电源电压电平，并且其它触发器820-2至820-4中的每一个可以被配置为根据外部时钟信号CLK接收其对应的前级触发器(820-1至820-3)的输出。
在第二使能信号EN2的激活时段期间，多个触发器820-1至820-4可以根据外部时钟信号CLK的上升沿依次使电源电压电平移位，以依次激活多个锁存时钟信号CKLT<B0：B3>。
第一使能信号EN1和第二使能信号EN2可以独立地生成，以在半导体装置的有效操作(例如，读取操作或写入操作)中具有与预先设置的时延匹配的激活定时和激活时段。
在实施方式中，第一使能信号EN1和第二使能信号EN2可以具有彼此相同的激活定时和激活时段，并且因此多个计数时钟信号CKCNT<B0：B3>和多个锁存时钟信号CKLT<B0：B3>可以以相同定时转变。
图6是根据另一实施方式的半导体装置的地址计数电路的操作定时图。
参照图4至图6，可以通过在多个计数时钟信号CKCNT<B0：B3>当中的任意一个计数时钟信号(例如，计数时钟信号CKCNT<B3>)的上升沿和下降沿对外部起始地址ADDEX<14：0>进行计数，来生成第一共享地址ADDi_B0B1<14：0>和第二共享地址ADDi_B2B3<14：0>。
第一共享地址ADDi_B0B1<14：0>和第二共享地址ADDi_B2B3<14：0>在初始状态(例如，在计数时钟信号CKCNT<B3>的初始上升沿之前)可以具有相同的值，例如“00h”。
在计数时钟信号CKCNT<B3>的上升沿，第一共享地址ADDi_B0B1<14：0>的值可以增加至“01h”，第二共享地址ADDi_B2B3<14：0>的值可以保持为“00h”。
在计数时钟信号CKCNT<B3>的下降沿，第二共享地址ADDi_B2B3<14：0>的值可以增加至“01h”。
因此，第一共享地址ADDi_B0B1<14：0>和第二共享地址ADDi_B2B3<14：0>的值可以以上述方式的时间差，按照“02h”和“03h”的顺序增加。
在另一实施方式中，第一使能信号EN1和第二使能信号EN2可以具有彼此相同的激活定时和激活时段，并且因此多个计数时钟信号CKCNT<B0：B3>和多个锁存时钟信号CKLT<B0：B3>可以以相同的定时转变。
可以根据多个锁存时钟信号CKLT<B0：B3>当中的锁存时钟信号CKLT<B0>和CKLT<B1>依次锁存第一共享地址ADDi_B0B1<14：0>，并且因此多个列地址ADDC<B0：B3><14：0>当中的列地址ADDC<B0><14：0>和ADDC<B1><14：0>可以以时间差生成。
可以根据多个锁存时钟信号CKLT<B0：B3>当中的锁存时钟信号CKLT<B2>和CKLT<B3>依次锁存第二共享地址ADDi_B2B3<14：0>，并且因此多个列地址ADDC<B0：B3><14：0>当中的列地址ADDC<B2><14：0>和ADDC<B3><14：0>可以以时间差生成。
由于第一共享地址ADDi_B0B1<14：0>和第二共享地址ADDi_B2B3<14：0>的值以时间差增加，多个列地址ADDC<B0：B3><14：0>的值可以根据多个锁存时钟信号CKLT<B0：B3>以“01h”和“02h”的顺序增加，并被提供给多个存储器体BK0至BK3。
在实施方式中参照图1至图3描述的地址计数电路11可以包括第一加法器21至第四加法器24，其被配置为将具有不同值的多个权重加至外部起始地址ADDEX<14：0>。此外，地址计数电路11可以包括与存储器体的数量对应的计数器，例如，四个计数器41至44，以通过根据多个计数时钟信号CKCNT<B0：B3>对多个第一初步列地址ADDi1<B0：B3><14：0>进行计数，来生成多个第二初步列地址ADDi2<B0：B3><14：0>。
在另一实施方式中参照图4至图6描述的地址计数电路101可以不执行权重相加，并且因此可以省略与图1中的第一加法器21至第四加法器24相对应的配置。
此外，地址计数电路101可以仅使用多个存储器体BK0至BK3当中的存储器体BK0和BK1共享的第一共享地址ADDi_B0B1<14：0>以及存储器体BK2和BK3共享的第二共享地址ADDi_B2B3<14：0>，来生成以时间差提供给多个存储器体BK0至BK3的多个列地址ADDC<B0：B3><14：0>，并且因此可以需要比存储器体BK0到BK3的数量少的仅两个计数器402和403。
如上所述，与图1的半导体装置10相比，根据另一实施方式的半导体装置100可以减小电路尺寸。
尽管可以基于四个单位存储器区域(例如，在图1和图4的半导体装置中的四个存储器体)来实现地址计数电路，但是电路尺寸的减小宽度可以随着单位存储器区域数量的增加而增加。
本公开的上述实施方式旨在例示而不是限制本公开。可以有各种替代方案和等同物。实施方式不限于本文描述的实施方式。实施方式也不限于任何特定类型的半导体装置。鉴于本公开，其它增加、减少或修改是显而易见的，并且旨在落入所附权利要求的范围内。
相关申请的交叉引用
本申请要求于2020年4月28日在韩国知识产权局提交的韩国专利申请No.10-2020-0051450的优先权，该韩国专利申请的全部内容通过引用合并于本文中。

Claims (20)

1.一种地址计数电路，该地址计数电路包括：
共享地址计数电路，该共享地址计数电路被配置为通过分别在计数时钟信号的第一沿和第二沿对外部起始地址进行计数，来生成第一共享地址和第二共享地址；以及
锁存电路，该锁存电路包括多个锁存器，所述多个锁存器被配置为分别共享所述第一共享地址和所述第二共享地址，并通过根据多个锁存时钟信号锁存所述第一共享地址和所述第二共享地址，来生成多个列地址。
2.根据权利要求1所述的地址计数电路，其中，所述共享地址计数电路包括：
第一计数器，该第一计数器被配置为通过根据所述计数时钟信号的所述第一沿对所述外部起始地址进行计数，来改变所述第一共享地址的值；以及
第二计数器，该第二计数器被配置为通过根据所述计数时钟信号的所述第二沿对所述外部起始地址进行计数，来改变所述第二共享地址的值。
3.根据权利要求2所述的地址计数电路，
其中，包括所述多个锁存器中的至少两个锁存器的第一组共享从所述第一计数器接收的所述第一共享地址，并且
其中，包括所述多个锁存器中的至少两个锁存器的第二组共享从所述第二计数器接收的所述第二共享地址，所述第二组的所述至少两个锁存器不同于所述第一组的所述至少两个锁存器。
4.根据权利要求1所述的地址计数电路，其中，所述共享地址计数电路包括：
反相器，该反相器被配置为将所述计数时钟信号反相并输出反相的计数时钟信号；
第一计数器，该第一计数器被配置为通过根据所述计数时钟信号对所述外部起始地址进行计数，来改变所述第一共享地址的值；以及
第二计数器，该第二计数器被配置为通过根据所述反相器的输出对所述外部起始地址进行计数，来改变所述第二共享地址的值。
5.根据权利要求1所述的地址计数电路，其中，所述锁存电路被配置为通过根据所述多个锁存时钟信号当中的部分锁存时钟信号锁存所述第一共享地址，来生成所述多个列地址当中的部分列地址，并且通过根据所述多个锁存时钟信号当中的其余锁存时钟信号锁存所述第二共享地址，来生成所述多个列地址当中的其余列地址。
6.根据权利要求1所述的地址计数电路，该地址计数电路还包括时钟信号生成电路，该时钟信号生成电路被配置为根据外部时钟信号和至少一个使能信号，来生成多个计数时钟信号和所述多个锁存时钟信号。
7.根据权利要求6所述的地址计数电路，其中，所述多个计数时钟信号中的任意一个计数时钟信号被用作所述计数时钟信号。
8.根据权利要求6所述的地址计数电路，其中，所述时钟信号生成电路包括：
计数时钟信号生成电路，该计数时钟信号生成电路被配置为根据电源电压电平、所述外部时钟信号和第一使能信号，生成所述多个计数时钟信号；以及
锁存时钟信号生成电路，该锁存时钟信号生成电路被配置为根据所述电源电压电平、所述外部时钟信号和第二使能信号，生成所述多个锁存时钟信号。
9.根据权利要求6所述的地址计数电路，其中，所述时钟信号生成电路包括：
第一触发器组，该第一触发器组被配置为在第一使能信号的激活时段期间，通过在所述外部时钟信号的上升沿依次使电源电压电平移位，来依次激活所述多个计数时钟信号；以及
第二触发器组，该第二触发器组被配置为在第二使能信号的激活时段期间，通过在所述外部时钟信号的上升沿依次移位所述电源电压电平，来依次激活所述多个锁存时钟信号。
10.一种半导体装置，该半导体装置包括：
存储器区域，该存储器区域包括多个单位存储器区域；以及
地址计数电路，该地址计数电路被配置为通过在计数时钟信号的第一沿和第二沿对外部起始地址进行计数，来生成第一共享地址和第二共享地址，并且通过根据多个锁存时钟信号锁存所述第一共享地址和所述第二共享地址，来生成与所述多个单位存储器区域相对应的多个列地址。
11.根据权利要求10所述的半导体装置，其中，所述地址计数电路包括：
共享地址计数电路，该共享地址计数电路被配置为通过在所述计数时钟信号的所述第一沿和所述第二沿对所述外部起始地址进行计数，来生成所述第一共享地址和所述第二共享地址；以及
锁存电路，该锁存电路包括多个锁存器，所述多个锁存器被配置为分别共享所述第一共享地址和所述第二共享地址，并通过根据所述多个锁存时钟信号锁存所述第一共享地址和所述第二共享地址，来生成所述多个列地址。
12.根据权利要求11所述的半导体装置，其中，所述共享地址计数电路包括：
第一计数器，该第一计数器被配置为通过根据所述计数时钟信号的所述第一沿对所述外部起始地址进行计数，来改变所述第一共享地址的值；以及
第二计数器，该第二计数器被配置为通过根据所述计数时钟信号的所述第二沿对所述外部起始地址进行计数，来改变所述第二共享地址的值。
13.根据权利要求12所述的半导体装置，
其中，包括所述多个锁存器中的至少两个锁存器的第一组共享从所述第一计数器接收的所述第一共享地址，并且
其中，包括所述多个锁存器中的至少两个锁存器的第二组共享从所述第二计数器接收的所述第二共享地址，所述第二组的所述至少两个锁存器不同于所述第一组的所述至少两个锁存器。
14.根据权利要求11所述的半导体装置，其中，所述共享地址计数电路包括：
反相器，该反相器被配置为将所述计数时钟信号反相并输出反相的计数时钟信号；
第一计数器，该第一计数器被配置为通过根据所述计数时钟信号对所述外部起始地址进行计数，来改变所述第一共享地址的值；以及
第二计数器，该第二计数器被配置为通过根据所述反相器的输出对所述外部起始地址进行计数，来改变所述第二共享地址的值。
15.根据权利要求11所述的半导体装置，其中，所述锁存电路被配置为通过根据所述多个锁存时钟信号当中的部分锁存时钟信号锁存所述第一共享地址，来生成所述多个列地址当中的部分列地址，并且通过根据所述多个锁存时钟信号当中的其余锁存时钟信号锁存所述第二共享地址，来生成所述多个列地址当中的其余列地址。
16.根据权利要求11所述的半导体装置，该半导体装置还包括时钟信号生成电路，该时钟信号生成电路被配置为根据外部时钟信号和至少一个使能信号，来生成多个计数时钟信号和所述多个锁存时钟信号。
17.根据权利要求16所述的半导体装置，其中，所述多个计数时钟信号中的任意一个计数时钟信号被用作所述计数时钟信号。
18.根据权利要求16所述的半导体装置，其中，所述时钟信号生成电路包括：
计数时钟信号生成电路，该计数时钟信号生成电路被配置为根据电源电压电平、所述外部时钟信号和第一使能信号，生成所述多个计数时钟信号；以及
锁存时钟信号生成电路，该锁存时钟信号生成电路被配置为根据所述电源电压电平、所述外部时钟信号和第二使能信号，生成所述多个锁存时钟信号。
19.根据权利要求16所述的半导体装置，其中，所述时钟信号生成电路包括：
第一触发器组，该第一触发器组被配置为在第一使能信号的激活时段期间，通过在所述外部时钟信号的上升沿依次使电源电压电平移位，来依次激活所述多个计数时钟信号；以及
第二触发器组，该第二触发器组被配置为在第二使能信号的激活时段期间，通过在所述外部时钟信号的上升沿依次移位所述电源电压电平，来依次激活所述多个锁存时钟信号。
20.根据权利要求10所述的半导体装置，其中，所述存储器区域包括NAND闪存单元。
CN202011129562.8A 2020-04-28 2020-10-21 地址计数电路及包括地址计数电路的半导体装置 Active CN113571108B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020200051450A KR20210132933A (ko) 2020-04-28 2020-04-28 어드레스 카운팅 회로 및 이를 포함하는 반도체 장치
KR10-2020-0051450 2020-04-28

Publications (2)

Publication Number Publication Date
CN113571108A true CN113571108A (zh) 2021-10-29
CN113571108B CN113571108B (zh) 2024-08-30

Family

ID=78158784

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202011129562.8A Active CN113571108B (zh) 2020-04-28 2020-10-21 地址计数电路及包括地址计数电路的半导体装置

Country Status (3)

Country Link
US (1) US11373711B2 (zh)
KR (1) KR20210132933A (zh)
CN (1) CN113571108B (zh)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950020182A (ko) * 1993-12-28 1995-07-24 정장호 피씨엠(pcm) 채널 별 다중처리를 위한 메모리 억세스 제어 시스템
JPH07272498A (ja) * 1994-03-30 1995-10-20 Nec Corp 半導体メモリ
CN102568574A (zh) * 2010-12-17 2012-07-11 海力士半导体有限公司 非易失性存储器件
US20160064057A1 (en) * 2014-09-01 2016-03-03 Samsung Electronics Co., Ltd. Address aligner and memory device including the same
US9552857B1 (en) * 2016-03-04 2017-01-24 SK Hynix Inc. Address generation circuit and semiconductor memory device including the same
CN108242248A (zh) * 2016-12-26 2018-07-03 爱思开海力士有限公司 存储器件、包括存储器件的存储系统及其操作方法
US10061541B1 (en) * 2017-08-14 2018-08-28 Micron Technology, Inc. Systems and methods for refreshing a memory bank while accessing another memory bank using a shared address path
US10141041B1 (en) * 2017-11-01 2018-11-27 Micron Technology, Inc. Systems and methods for maintaining refresh operations of memory banks using a shared
CN110785811A (zh) * 2017-08-10 2020-02-11 美光科技公司 用于存储器装置中的多种操作模式的共享地址计数器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6728162B2 (en) * 2001-03-05 2004-04-27 Samsung Electronics Co. Ltd Data input circuit and method for synchronous semiconductor memory device
US7287143B2 (en) * 2003-04-30 2007-10-23 Hynix Semiconductor Inc. Synchronous memory device having advanced data align circuit

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950020182A (ko) * 1993-12-28 1995-07-24 정장호 피씨엠(pcm) 채널 별 다중처리를 위한 메모리 억세스 제어 시스템
JPH07272498A (ja) * 1994-03-30 1995-10-20 Nec Corp 半導体メモリ
CN102568574A (zh) * 2010-12-17 2012-07-11 海力士半导体有限公司 非易失性存储器件
US20160064057A1 (en) * 2014-09-01 2016-03-03 Samsung Electronics Co., Ltd. Address aligner and memory device including the same
US9552857B1 (en) * 2016-03-04 2017-01-24 SK Hynix Inc. Address generation circuit and semiconductor memory device including the same
CN108242248A (zh) * 2016-12-26 2018-07-03 爱思开海力士有限公司 存储器件、包括存储器件的存储系统及其操作方法
CN110785811A (zh) * 2017-08-10 2020-02-11 美光科技公司 用于存储器装置中的多种操作模式的共享地址计数器
US10061541B1 (en) * 2017-08-14 2018-08-28 Micron Technology, Inc. Systems and methods for refreshing a memory bank while accessing another memory bank using a shared address path
US10141041B1 (en) * 2017-11-01 2018-11-27 Micron Technology, Inc. Systems and methods for maintaining refresh operations of memory banks using a shared

Also Published As

Publication number Publication date
CN113571108B (zh) 2024-08-30
US11373711B2 (en) 2022-06-28
US20210335430A1 (en) 2021-10-28
KR20210132933A (ko) 2021-11-05

Similar Documents

Publication Publication Date Title
US7521978B2 (en) Clock driver
JP5932347B2 (ja) 半導体装置
US10964702B2 (en) Semiconductor device with first-in-first-out circuit
US20220116027A1 (en) Dynamic d flip-flop, data operation unit, chip, hash board and computing device
US10453520B2 (en) Multi-port memory and semiconductor device
US20070070781A1 (en) Internal address generator
JP4685997B2 (ja) パイプラインド・デュアル・ポート集積回路メモリ
CN113571108B (zh) 地址计数电路及包括地址计数电路的半导体装置
US11721383B2 (en) Refresh circuit and refresh method of a semiconductor memory having a signal generation module configured to generate an inversion signal and carry signals based on a refresh command; an adjustment unit to generate an inversion adjustment signal according to the inversion
US11537323B2 (en) Processing-in-memory (PIM) device
KR0140454B1 (ko) 버스트 억세스에서 고속으로 어드레스를 증가시키기 위한 반도체 메모리 디바이스
US6885589B2 (en) Synchronous up/down address generator for burst mode read
US6014333A (en) Semiconductive memory device capable of carrying out a write-in operation at a high speed
US10109338B2 (en) Semiconductor devices and semiconductor systems generating internal address
US20240046972A1 (en) Address signal transmission circuit, address signal transmission method and storage system
CN117242522B (zh) 混合库锁存器阵列
WO2023226060A1 (zh) 计数器电路
US11361809B2 (en) Pseudo static memory device
CN117242524A (zh) 锁存器位单元
EP1050883B1 (en) Circuits for controlling the storage of data into memory
US7903496B2 (en) Semiconductor memory device
JPH06267279A (ja) 半導体記憶装置
CN116092550A (zh) 存储单元及存储器
CN116072183A (zh) 写入转换电路和存储器
CN116246675A (zh) 存储芯片以及存储系统

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant