CN113567843A - 一种基于fpga的电路板有源通路测试方法 - Google Patents

Abstract

一种基于FPGA的电路板有源通路测试方法，用于在电路板有源通路出现故障时检测故障点的位置；当电路板有源通路发生故障时，电路板有源通路的故障点包括：①FPGA内部逻辑至管脚故障；②FPGA管脚至多路选择器管脚间的布线故障；③多路选择器故障；④多路选择器管脚至功能芯片管脚间布线故障；⑤功能芯片故障，本发明方法减少FPGA测试逻辑的设计复杂度，增加采样点采样的人工操作的稳定性，测试结果判据直观，能够大大缩短找出故障点位置的测试时间，提高FPGA开发板测试效率。

Description

一种基于FPGA的电路板有源通路测试方法

技术领域

本发明属于数字芯片测试领域。通过一种测试方法，实现对FPGA开发电路板上的有源通路的连通性测试并找出故障点。

背景技术

FPGA即现场可编程门阵列，它是在PAL、GAL、CPLD等可编程器件的基础上进一步发展的产物。FPGA是作为专用集成电路(ASIC)领域中的一种半定制电路而出现的，既解决了定制电路的不足，有克服了原有可编程器件门电路数有限的缺点。采用FPGA设计电路，用户不需要投片生产，就能得到合用的芯片，FPGA是ASIC电路中设计周期最短、开发费用最低、风险最小的器件之一。有源数字多路选择器是能够从多个数字信号中选择某个信号并将其连接到一个输出线路中，使用该器件能够实现将一个FPGA芯片的某组接口信号连接到多个不同芯片的接口上，FPGA通过数字多路选择器的控制信号动态选择需要连接的芯片，在FPGA开发阶段能够节约FPGA的接口资源。

在开发测试阶段，FPGA功能引脚通过有源数字多路选择器选通某一功能芯片的接口信号线，该连接在电路板上的功能是否正确，即在板级测试中，该组信号线由FPGA端引脚通过有源通路连接到该功能信号对应的应用之间的通路是否无故障，一般需要做相应的接口连通性测试，而常用的使用万用表对电路板连通性进行测试只能在断电的情况下测试，而有源数字多路选择器需要上电才能工作，因此该方法不适用有源数字多路选择器的连通行性测试。为此，通常通过FPGA灌入接口逻辑功能，通过FPGA的该功能接口发送测试数据，观察选通的芯片是否有正确的响应来判断。由于接口数据是由多根信号组合的，一旦该通路测试结果异常，一般情况下无法直接判断是哪根信号线的通路出现了问题。另外如果想确定故障位置，需要根据测试数据配合使用逻辑分析仪或信号分析设备来分析故障位置，对于一组多根信号的通路，逻辑分析仪或信号分析设备的采样线缆对多根信号同时采样(采样点通常是焊锡焊点或者裸线位置)的连接操作的稳定性也很难保证，可能需要多频次操作。

信号线通路的故障点如图1所示，包括：①FPGA内部逻辑至管脚故障；②FPGA管脚至多路选择器管脚间的布线故障；③多路选择器故障；④多路选择器管脚至功能芯片管脚间布线故障；⑤功能芯片故障。

发明内容

本发明解决的技术问题是：克服现有技术的不足，提供一种基于FPGA的电路板有源通路测试方法，减少FPGA测试逻辑的设计复杂度，增加采样点采样的人工操作的稳定性，测试结果判据直观，能够大大缩短找出故障点位置的测试时间，提高FPGA开发板测试效率。

本发明的技术方案是：一种基于FPGA的电路板有源通路测试方法，用于在电路板有源通路出现故障时检测故障点的位置；当电路板有源通路发生故障时，电路板有源通路的故障点包括：①FPGA内部逻辑至管脚故障；②FPGA管脚至多路选择器管脚间的布线故障；③多路选择器故障；④多路选择器管脚至功能芯片管脚间布线故障；⑤功能芯片故障；步骤如下：

1)在FPGA内部产生N路时钟发生器，得到时钟1、时钟2、……、时钟N，共N路不同频率的时钟，对应的时钟频率分别是频率1、频率2、……、频率N，上述N路不同频率的时钟作为N路有源通路的测试激励源；

2)将通过时钟发生器得到的N路不同频率时钟通过FPGA的管脚绑定工具连接至FPGA的各个接口上，分别对应电路板通路信号SIG1、SIG2、……、SIGN；

3)给电路板加电，将示波器探头放至FPGA输出的时钟管脚a处采集频率；

4)若a处频率不等于频率1，则SIG1存在故障点①FPGA内部逻辑至管脚故障，排除故障后再返回步骤3)；若a处频率等于频率1，将示波器探头放至多路选择器输入管脚b处采集频率；

5)若b处频率不等于频率1，则SIG1存在故障点②FPGA管脚至多路选择器管脚间的布线故障，排除故障后再返回步骤3)；

6)若b处频率等于频率1，多路选择器选择端口0输出时，执行步骤7)。多路选择器选择端口1输出时，执行步骤9)；

7)将示波器探头放至多路选择器输出管脚c1处采集频率，若c1处频率不等于频率1，则SIG1存在故障点③多路选择器故障，排除故障后再返回步骤3)；

8)若c1处频率等于频率1，将示波器探头放至功能芯片输入管脚d1处采集频率，若d1处频率不等于频率1，则SIG1存在故障点④多路选择器管脚至功能芯片管脚间布线故障，排除故障后再返回步骤3)；若d1处频率等于频率1，则存在故障点⑤功能芯片故障，排除故障后再返回步骤3)；

9)将示波器探头放至多路选择器输出管脚c2处采集频率，若c2处频率不等于频率1，则SIG1存在故障点③多路选择器故障，排除故障后再返回步骤3)；

10)若c2处频率等于频率1，将示波器探头放至功能芯片输入管脚d2处采集频率，若d2处频率不等于频率1，则SIG1存在故障点④多路选择器管脚至功能芯片管脚间布线故障，排除故障后再返回步骤3)；若d2处频率等于频率1，则存在故障点⑤功能芯片故障，排除故障后再返回步骤3)；

11)重复步骤3)～10)，完成所有信号通路测试。

本发明与现有技术相比的优点在于：

1、本发明的测试激励容易实现。现有技术使用逻辑分析仪分析电路信号，需要的测试激励需要符合相关的协议，测试激励实现较复杂。本发明的测试激励采用时钟信号作为激励，通过对电路板上FPGA使用的晶振时钟进行分频即可得到不同频率时钟，简单易行；

2、本发明对于测试人员人工操作稳定性强。现有技术使用逻辑分析仪分析电路信号，单次需要同时采样十几甚至几十根信号，人工操作稳定性较差(采样点通常是焊锡焊点或者裸线位置)。本发明单次只需要操作一根信号，人工操作稳定性高；

3、本发明的测试结果观测直观。现有技术使用逻辑分析仪分析电路信号，测试结果通过对多根信号的波形组合或者采样的数据协议包进行二次分析才能得到测试结果。本发明只需通过示波器观察采样点的时钟与对应的测试激励时钟是否一致即可；

4、本发明具有较强的适应性和通用性，现有技术对于不同的协议接口连通性测试需要针对具体的协议开发对应的测试激励。而本发明的测试激励采用时钟信号作为激励，对于不同的协议接口均适用。

附图说明

图1为FPGA至功能芯片选择通路故障点。

图2为改进前的有源通路测试方法框图。

图3为改进后的有源通路测试方法框图。

图4为时钟发生器架构图。

具体实施方式

图2为改进前的测试方法。

改进前的方法：

1)在FPGA内部实现功能芯片的测试功能逻辑；

2)将功能逻辑通过FPGA的管脚绑定工具连接至FPGA的接口A上；

3)给电路板加电，在采样点a处将所有信号SIG1、SIG2、……、SIGN连接至逻辑分析仪上，通过FPGA功能逻辑发出测试数据，逻辑分析仪分析a处协议是否异常。若a处异常，则存在故障点①FPGA内部逻辑至管脚故障，排除故障后再重复步骤3)～7)；

4)若a处正常，在采样点b处将所有信号SIG1、SIG2、……、SIGN连接至逻辑分析仪上，通过FPGA功能逻辑发出测试数据，逻辑分析仪分析b处协议是否异常，若b处异常，则存在故障点②FPGA管脚至多路选择器管脚间的布线故障，排除故障后再重复步骤3)～7)；

5)若b处正常，在采样点c处将所有信号SIG1、SIG2、……、SIGN连接至逻辑分析仪上，通过FPGA功能逻辑发出测试数据，逻辑分析仪分析c处协议是否异常。若c处异常，则存在故障点③多路选择器故障，排除故障后再重复步骤3)～7)；

6)若c处正常，在采样点d处将所有信号SIG1、SIG2、……、SIGN连接至逻辑分析仪上，通过FPGA功能逻辑发出测试数据，逻辑分析仪分析d处协议是否异常。若d处异常，则存在故障点④多路选择器管脚至功能芯片管脚间布线故障；若d处a正常，则存在故障点⑤功能芯片故障，排除故障后再重复步骤3)～7)；

7)对通过以上步骤找出的故障点再使用多组不同测试数据，组合分析出是该故障点位置的哪个信号出现故障。

图3为改进后的测试方法,时钟发生器的实现框图见图4。

改进后的方法：

1)在FPGA内部产生N路时钟发生器，得到时钟1、时钟2、……、时钟N共N路不同频率的时钟，对应的时钟频率分别是频率1、频率2、……、频率N，这N路不同频率的时钟作为N路有源通路的测试激励源；

2)将通过时钟发生器得到的N路不同频率时钟通过FPGA的管脚绑定工具连接至FPGA的各个接口上，分别对应电路板通路信号SIG1、SIG2、……、SIGN；

3)给电路板加电，将示波器探头放至FPGA输出的时钟管脚a处采集频率；

4)若a处频率不等于频率1，则SIG1存在故障点①FPGA内部逻辑至管脚故障，排除故障后再重复步骤3)～11)；若a处频率等于频率1，将示波器探头放至多路选择器输入管脚b处采集频率；

5)若b处频率不等于频率1，则SIG1存在故障点②FPGA管脚至多路选择器管脚间的布线故障，排除故障后再重复步骤3)～11)；

6)若b处频率等于频率1，多路选择器选择端口0输出时，执行步骤7)～8)。多路选择器选择端口1输出时，执行步骤9)～10)；

7)将示波器探头放至多路选择器输出管脚c1处采集频率，若c1处频率不等于频率1，则SIG1存在故障点③多路选择器故障，排除故障后再重复步骤3)～11)；

8)若c1处频率等于频率1，将示波器探头放至功能芯片输入管脚d1处采集频率，若d1处频率不等于频率1，则SIG1存在故障点④多路选择器管脚至功能芯片管脚间布线故障，排除故障后再重复步骤3)～11)；若d1处频率等于频率1，则存在故障点⑤功能芯片故障，排除故障后再重复步骤3)～11)；

9)将示波器探头放至多路选择器输出管脚c2处采集频率，若c2处频率不等于频率1，则SIG1存在故障点③多路选择器故障，排除故障后再重复步骤3)～11)；

10)若c2处频率等于频率1，将示波器探头放至功能芯片输入管脚d2处采集频率，若d2处频率不等于频率1，则SIG1存在故障点④多路选择器管脚至功能芯片管脚间布线故障，排除故障后再重复步骤3)～11)；若d2处频率等于频率1，则存在故障点⑤功能芯片故障，排除故障后再重复步骤3)～11)；

11)重复步骤3)～10)，完成所有信号通路测试。

时钟发生器说明：根据待测试信号数量N设计实现N个时钟分频，每个时钟分频器产生不同频率的时钟，例如频率1为1MHz、频率2为2MHz……频率N为NMHz，实际实现时频率不受限于此。

本发明虽然已以较佳实施例公开如上，但其并不是用来限定本发明，任何本领域技术人员在不脱离本发明的精神和范围内，都可以利用上述揭示的技术内容对本发明技术方案做出可能的变动和修改，因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化及修饰，均属于本发明技术方案的保护范围。

Claims (8)

1.一种基于FPGA的电路板有源通路测试方法，用于在电路板有源通路出现故障时检测故障点的位置；当电路板有源通路发生故障时，电路板有源通路的故障点包括：①FPGA内部逻辑至管脚故障；②FPGA管脚至多路选择器管脚间的布线故障；③多路选择器故障；④多路选择器管脚至功能芯片管脚间布线故障；⑤功能芯片故障；其特征在于步骤如下：

1)在FPGA内部产生N路时钟发生器，得到时钟1、时钟2、……、时钟N，共N路不同频率的时钟，对应的时钟频率分别是频率1、频率2、……、频率N，上述N路不同频率的时钟作为N路有源通路的测试激励源；

2)将通过时钟发生器得到的N路不同频率时钟通过FPGA的管脚绑定工具连接至FPGA的各个接口上，分别对应电路板通路信号SIG1、SIG2、……、SIGN；

3)给电路板加电，将示波器探头放至FPGA输出的时钟管脚a处采集频率；

4)判断a处的故障情况，若存在故障①FPGA内部逻辑至管脚故障，则排除故障后再返回步骤3)，若不存在故障①FPGA内部逻辑至管脚故障，则进入步骤5)；

5)将示波器探头放至多路选择器输入管脚b处采集频率；判断b处的故障情况，若存在故障点②FPGA管脚至多路选择器管脚间的布线故障，排除故障后再返回步骤3)，若不存在故障点②FPGA管脚至多路选择器管脚间的布线故障，则根据多路选择器选择端口的输出情况，执行步骤6)或步骤8)；

6)将示波器探头放至多路选择器输出管脚c1处采集频率，判断c1处的故障情况，若存在故障点③多路选择器故障，则排除故障后再返回步骤3)，若不存在故障点③多路选择器故障，则进入步骤7)；

7)将示波器探头放至功能芯片输入管脚d1处采集频率，判断d1处的故障情况，若存在故障点④多路选择器管脚至功能芯片管脚间布线故障，则排除故障后再返回步骤3)；若不存在故障点④多路选择器管脚至功能芯片管脚间布线故障，则存在故障点⑤功能芯片故障，排除故障后再返回步骤3)；

8)将示波器探头放至多路选择器输出管脚c2处采集频率，判断c2处的故障情况，若存在故障点③多路选择器故障，排除故障后再返回步骤3)；若不存在故障点③多路选择器故障，则进入步骤9)；

9)将示波器探头放至功能芯片输入管脚d2处采集频率，判断d2处的故障情况，若存在故障点④多路选择器管脚至功能芯片管脚间布线故障，排除故障后再返回步骤3)；若不存在故障点④多路选择器管脚至功能芯片管脚间布线故障，则存在故障点⑤功能芯片故障，排除故障后再返回步骤3)；

10)重复步骤3)～9)，完成所有信号通路测试。

2.根据权利要求1所述的一种基于FPGA的电路板有源通路测试方法，其特征在于：所述步骤4)中判断a处的故障情况的具体过程为：若a处频率不等于频率1，则SIG1存在故障点①FPGA内部逻辑至管脚故障，排除故障后再返回步骤3)；若a处频率等于频率1，进入步骤5)。

3.根据权利要求1所述的一种基于FPGA的电路板有源通路测试方法，其特征在于：所述步骤5)中判断b处的故障情况的具体过程为：若b处频率不等于频率1，则SIG1存在故障点②FPGA管脚至多路选择器管脚间的布线故障，排除故障后再返回步骤3)；若b处频率等于频率1，多路选择器选择端口0输出时，执行步骤6)；多路选择器选择端口1输出时，执行步骤8)。

4.根据权利要求1所述的一种基于FPGA的电路板有源通路测试方法，其特征在于：所述步骤6)中判断c1处的故障情况的具体过程为：

若c1处频率不等于频率1，则SIG1存在故障点③多路选择器故障，排除故障后再返回步骤3)；若c1处频率等于频率1，进入步骤7)。

5.根据权利要求1所述的一种基于FPGA的电路板有源通路测试方法，其特征在于：所述步骤7)判断d1处的故障情况的具体过程为：若d1处频率不等于频率1，则SIG1存在故障点④多路选择器管脚至功能芯片管脚间布线故障，排除故障后再返回步骤3)；若d1处频率等于频率1，则存在故障点⑤功能芯片故障，排除故障后再返回步骤3)。

6.根据权利要求1所述的一种基于FPGA的电路板有源通路测试方法，其特征在于：所述步骤8)判断c2处的故障情况的具体过程为：若c2处频率不等于频率1，则SIG1存在故障点③多路选择器故障，排除故障后再返回步骤3)；若c2处频率等于频率1，则进入步骤9)。

7.根据权利要求1所述的一种基于FPGA的电路板有源通路测试方法，其特征在于：所述步骤9)判断d2处的故障情况的具体过程为：若d2处频率不等于频率1，则SIG1存在故障点④多路选择器管脚至功能芯片管脚间布线故障，排除故障后再返回步骤3)；若d2处频率等于频率1，则存在故障点⑤功能芯片故障，排除故障后再返回步骤3)。

8.一种存储介质，其特征在于：用于存储通路测试程序；所述通路测试程序为权利要求1中步骤1)-10)所述的步骤。

Images