CN113555227B - 片上全固态超级电容及其制备方法 - Google Patents

片上全固态超级电容及其制备方法 Download PDF

Info

Publication number
CN113555227B
CN113555227B CN202110815074.0A CN202110815074A CN113555227B CN 113555227 B CN113555227 B CN 113555227B CN 202110815074 A CN202110815074 A CN 202110815074A CN 113555227 B CN113555227 B CN 113555227B
Authority
CN
China
Prior art keywords
substrate
electrode
solid
solid electrolyte
sacrificial layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110815074.0A
Other languages
English (en)
Other versions
CN113555227A (zh
Inventor
朱宝
尹睿
张卫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC Manufacturing Innovation Center Co Ltd
Original Assignee
Shanghai IC Manufacturing Innovation Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai IC Manufacturing Innovation Center Co Ltd filed Critical Shanghai IC Manufacturing Innovation Center Co Ltd
Priority to CN202110815074.0A priority Critical patent/CN113555227B/zh
Publication of CN113555227A publication Critical patent/CN113555227A/zh
Priority to US17/564,762 priority patent/US20230021106A1/en
Application granted granted Critical
Publication of CN113555227B publication Critical patent/CN113555227B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66083Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
    • H01L29/66181Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/22Electrodes
    • H01G11/26Electrodes characterised by their structure, e.g. multi-layered, porosity or surface features
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/54Electrolytes
    • H01G11/56Solid electrolytes, e.g. gels; Additives therein
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G11/00Hybrid capacitors, i.e. capacitors having different positive and negative electrodes; Electric double-layer [EDL] capacitors; Processes for the manufacture thereof or of parts thereof
    • H01G11/84Processes for the manufacture of hybrid or EDL capacitors, or components thereof
    • H01G11/86Processes for the manufacture of hybrid or EDL capacitors, or components thereof specially adapted for electrodes
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electrochemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Electric Double-Layer Capacitors Or The Like (AREA)

Abstract

本发明提供了一种片上全固态超级电容包括第一电极和第二电极,第一电极和第二电极均包括衬底、层叠结构、导电薄膜层和固态电解质,层叠结构设置于衬底的表面,层叠结构上设有至少一个深槽结构,深槽结构的内表面设有牺牲层沟槽,增加了片上全固态超级电容的电极面积,进而增大了电容密度和能量密度,导电薄膜层覆盖深槽结构的内表面、牺牲层沟槽的内表面、暴露在深槽结构内的衬底的表面以及层叠结构背向衬底的一面,固态电解质填充于覆盖了导电薄膜层的牺牲层沟槽和深槽结构的内部,且固态电解质还覆盖导电薄膜层背向衬底的一面,第一电极的固态电解质和第二电极的固态电解质粘合在一起。本发明还提供了一种片上全固态超级电容的制备方法。

Description

片上全固态超级电容及其制备方法
技术领域
本发明涉及半导体技术领域,尤其涉及一种片上全固态超级电容及其制备方法。
背景技术
随着无线充电和物联网的快速发展,需要芯片能够实现能量自治。在用于能量存储的电子器件中,超级电容因同时拥有高的功率密度和循环寿命得到了广泛的关注。超级电容可以通过电双层(电双层超级电容)或者近表面的氧化还原反应(赝电容)来存储能量。通常,赝电容的能量密度要远远大于电双层电容。为了能与硅基芯片集成,需要将超级电容直接制备在芯片上。其次,由于需要额外的封装来阻止液态电解质的泄露,所以采用固态电解质是最佳的选择。也就是说,全固态超级电容更适合与硅基芯片集成。而为了充分利用硅材料,可以对硅衬底进行结构设计,并使其直接作为电极材料。基于这种思想,大量的硅基纳米结构被用来作为制备超级电容的模板。但由于硅很容易被氧化,而且是不可逆的,所以通常在硅表面覆盖一层钝化层,比如石墨烯、碳、氮化钛等。然而,这些超级电容都是利用单一的硅深槽或者纳米线结构,所以可获得的能量密度都比较小。
因此,有必要提供一种新型的片上全固态超级电容及其制备方法以解决现有技术中存在的上述问题。
发明内容
本发明的目的在于提供一种片上全固态超级电容及其制备方法,增大电极面积,从而增大电容密度和能量密度。
为实现上述目的,本发明的所述片上全固态超级电容,包括结构相同且对称设置的第一电极和第二电极,所述第一电极和所述第二电极均包括衬底、层叠结构、导电薄膜层和固态电解质,所述层叠结构设置于所述衬底的表面上,所述层叠结构上设有至少一个连通所述衬底的深槽结构,所述深槽结构的内表面设有牺牲层沟槽,所述牺牲层沟槽的内表面和所述深槽结构的内表面相接以形成连续内表面,所述导电薄膜层覆盖所述深槽结构的内表面、所述牺牲层沟槽的内表面、暴露在所述深槽结构内的所述衬底的表面以及所述层叠结构背向所述衬底的一面,所述固态电解质填充于覆盖了所述导电薄膜层的所述牺牲层沟槽和所述深槽结构的内部,且所述固态电解质还覆盖所述导电薄膜层背向所述衬底的一面,所述第一电极的固态电解质和所述第二电极的固态电解质粘合在一起。
所述片上全固态超级电容的有益效果在于:所述层叠结构设置于所述衬底的表面上,所述层叠结构上设有至少一个连通所述衬底的深槽结构,所述深槽结构的内表面设有牺牲层沟槽,所述牺牲层沟槽的内表面和所述深槽结构的内表面相接以形成连续内表面,增加了片上全固态超级电容的电极面积,进而增大了电容密度和能量密度。
优选地,所述衬底上设有与所述深槽结构对应设置的衬底沟槽结构,所述衬底沟槽结构的内表面与所述深槽结构的内表面相接以形成连续内表面。其有益效果在于:进一步增大了片上全固态超级电容的电极面积,进一步增大了电容密度和能量密度。
优选地,所述层叠结构包括交替设置的二氧化硅层和牺牲层,其中,所述二氧化硅层的层数至少为2,所述牺牲层的层数至少为1。其有益效果在于:有利于形成多个牺牲层沟槽,进而增大片上全固态超级电容的电极面积,进而增大电容密度和能量密度。
进一步优选地,所述牺牲层的材料为氮化硅、氧化锗或无定形碳中的任意一种。其有益效果在于:便于采用传统工艺刻蚀牺牲层,工艺简单,成本低。
优选地,所述衬底为硅衬底、锗衬底、锗化硅衬底、砷化镓衬底、锑化镓衬底、砷化铝衬底、砷化铟衬底、磷化铟衬底、氮化镓衬底、碳化硅衬底、铟镓砷衬底、锑化铟衬底、铟镓锑衬底中的任意一种。
优选地,所述导电薄膜层的材料为氮化钛、氮化钽、氮化锆、钌、钴和铂中的任意一种。
优选地,所述固态电解质的材料为聚乙烯醇和氢氧化钾混合形成的凝胶或聚乙烯醇和硫酸混合形成的凝胶中的任意一种。
本发明还提供了一种片上全固态超级电容的制备方法,包括以下步骤:
S1:在衬底上生长叠层;
S2:刻蚀所述叠层直至暴露所述衬底,以形成深槽结构;
S3:刻蚀所述深槽结构的内壁以形成牺牲层沟槽,进而使所述叠层形成层叠结构;
S4:在暴露的所述衬底表面、所述深槽结构的内表面、所述牺牲层沟槽的内表面和所述层叠结构背向所述衬底的一面生长导电薄膜层;
S5:向覆盖了所述导电薄膜层的所述深槽结构和所述牺牲层沟槽内填充固态电解质,并使所述固态电解质覆盖所述导电薄膜层背向所述衬底的一面,以形成第一电极;
S6:重复执行所述S1至所述步骤S5,以形成第二电极;
S7:将所述第一电极和所述第二电极对称粘合在一起并进行烘干,以形成片上全固态超级电容,其中,所述第一电极的固态电解质和所述第二电极的固态电解质粘合在一起。
所述片上全固态超级电容的制备方法的有益效果在于:刻蚀所述叠层直至暴露所述衬底,以形成深槽结构,刻蚀所述深槽结构的内壁以形成牺牲层沟槽,进而使所述叠层形成层叠结构,可以增加片上全固态超级电容的电极面积,进而增大了电容密度和能量密度。
优选地,所述在衬底上生长叠层包括在衬底上交替生长二氧化硅层和牺牲层,其中,所述二氧化硅层的层数至少为2,所述牺牲层的层数至少为1。其有益效果在于:有利于形成多个牺牲层沟槽,进而增大片上全固态超级电容的电极面积,进而增大电容密度和能量密度。
优选地,所述步骤S2还包括,形成所述深槽结构后,刻蚀所述衬底以形成衬底沟槽结构,其中,所述衬底沟槽结构的内表面与所述深槽结构的内表面相接以形成连续内表面。其有益效果在于:进一步增大了片上全固态超级电容的电极面积,进一步增大了电容密度和能量密度。
进一步优选地,所述刻蚀所述深槽结构的内壁以形成牺牲层沟槽包括刻蚀部分所述牺牲层以形成所述牺牲层沟槽。
优选地,所述步骤S5还包括,将聚乙烯醇和氢氧化钾混合以形成所述固态电解质,或将聚乙烯醇和硫酸混合以形成所述固态电解质。
附图说明
图1为本发明片上全固态超级电容的制备方法的流程图;
图2为在衬底上生产叠层后的结构示意图;
图3为刻蚀图2所示结构形成深槽结构后的结构示意图;
图4为刻蚀图3所示结构形成层叠结构的示意图;
图5为图4所示结构生长导电薄膜层后的结构示意图;
图6为图5所示结构填充固态电解质后的结构示意图;
图7为片上全固态超级电容的结构示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合本发明的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明的一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。除非另外定义,此处使用的技术术语或者科学术语应当为本发明所属领域内具有一般技能的人士所理解的通常意义。本文中使用的“包括”等类似的词语意指出现该词前面的元件或者物件涵盖出现在该词后面列举的元件或者物件及其等同,而不排除其他元件或者物件。
针对现有技术存在的问题,本发明的实施例提供了一种片上全固态超级电容,包括结构相同且对称设置的第一电极和第二电极,所述第一电极和所述第二电极均包括衬底、层叠结构、导电薄膜层和固态电解质,所述层叠结构设置于所述衬底的表面上,所述层叠结构上设有至少一个连通所述衬底的深槽结构,所述深槽结构的内表面设有牺牲层沟槽,所述牺牲层沟槽的内表面和所述深槽结构的内表面相接以形成连续内表面,可以增加片上全固态超级电容的电极面积,进而增大了电容密度和能量密度,所述导电薄膜层覆盖所述深槽结构的内表面、所述牺牲层沟槽的内表面、暴露在所述深槽结构内的所述衬底的表面以及所述层叠结构背向所述衬底的一面,所述固态电解质填充于覆盖了所述导电薄膜层的所述牺牲层沟槽和所述深槽结构的内部,且所述固态电解质还覆盖所述导电薄膜层背向所述衬底的一面,所述第一电极的固态电解质和所述第二电极的固态电解质粘合在一起。
一些优选实施例中,所述衬底上设有与所述深槽结构对应设置的衬底沟槽结构,所述衬底沟槽结构的内表面与所述深槽结构的内表面相接以形成连续内表面,进一步增大了片上全固态超级电容的电极面积,进一步增大了电容密度和能量密度。
一些实施例中,所述层叠结构包括交替设置的二氧化硅层和牺牲层,其中,所述二氧化硅层的层数至少为2,所述牺牲层的层数至少为1,且所述二氧化硅层的层数始终比所述牺牲层的层数多1层,有利于形成多个牺牲层沟槽,进而增大片上全固态超级电容的电极面积,进而增大电容密度和能量密度。
一些实施例中,所述固态电解质的材料为聚乙烯醇和氢氧化钾混合形成的凝胶或聚乙烯醇和硫酸混合形成的凝胶中的任意一种。
图1为本发明片上全固态超级电容的制备方法的流程图。图2为在衬底上生产叠层后的结构示意图。图3为刻蚀图2所示结构形成深槽结构的示意图。图4为刻蚀图3所示结构形成层叠结构的示意图。图5为图4所示结构生长导电薄膜层后的结构示意图。图6为图5所示结构填充固态电解质后的结构示意图。图7为片上全固态超级电容的结构示意图。
参照图1~7,一种片上全固态超级电容的制备方法,包括以下步骤:
S1:在衬底上生长叠层。
一些实施例中,所述衬底为硅(Si)衬底、锗(Ge)衬底、锗化硅(SiGe)衬底、砷化镓(GaAs)衬底、锑化镓(GaSb)衬底、砷化铝(AlAs)衬底、砷化铟(InAs)衬底、磷化铟(InP)衬底、氮化镓(GaN)衬底、碳化硅(SiC)衬底、铟镓砷(InGaAs)衬底、锑化铟(InSb)衬底、铟镓锑(InGaSb)衬底中的任意一种。优选地,所述衬底为低阻半导体衬底,电阻率为0.001Ω·cm~0.002Ω·cm。
一些实施例中,所述在衬底上生长叠层包括在衬底上交替生长二氧化硅层和牺牲层,其中,所述二氧化硅层的层数至少为2,所述牺牲层的层数至少为1,且所述二氧化硅层的层数始终比所述牺牲层的层数多1层,有利于形成多个牺牲层沟槽,进而增大片上全固态超级电容的电极面积,进而增大电容密度和能量密度。其中,所述牺牲层的材料为氮化硅(SiN)、氧化锗(GeO2)或无定形碳中的任意一种。
具体地,通过化学气相沉积工艺在硅衬底100上生长二氧化硅作为第一二氧化硅层101,然后在所述二氧化硅层上生长氮化硅作为牺牲层102,再在所述牺牲层上生长二氧化硅作为第二二氧化硅层103,如图2所示结构,其中,所述硅衬底为P型硅衬底,电阻率为0.001Ω·cm,作为片上全固态超级电容的集流体。
S2:刻蚀所述叠层直至暴露所述衬底,以形成深槽结构。
具体地,在所述第二二氧化硅层103上涂覆一层光刻胶,然后通过光刻形成光刻图案,以所述光刻图案为掩膜版,通过深反应离子刻蚀工艺刻蚀所述第一二氧化硅层101、所述牺牲层102和所述第二二氧化硅层103,以形成第一深槽结构104和第二深槽结构105,如图3所示结构。
S3:刻蚀所述深槽结构的内壁以形成牺牲层沟槽,进而使所述叠层形成层叠结构。
一些实施例中,所述刻蚀所述深槽结构的内壁以形成牺牲层沟槽包括刻蚀部分所述牺牲层以形成所述牺牲层沟槽。
具体地,采用热磷酸湿法刻蚀所述第一深槽结构104侧壁的部分氮化硅和所述第二深槽结构105侧壁的部分氮化硅,以分别形成第一牺牲层沟槽1041和第二牺牲层沟槽1051,如图4所示结构。
S4:在暴露的所述衬底表面、所述深槽结构的内表面、所述牺牲层沟槽的内表面和所述层叠结构背向所述衬底的一面生长导电薄膜层。
一些实施例中,所述导电薄膜层的材料为氮化钛(TiN)、氮化钽(TaN)、氮化锆(ZrN)、钌(Ru)、钴(Co)和铂(Pt)中的任意一种。
具体地,采用原子沉积工艺在暴露的所述硅衬底100表面、所述第一深槽结构104的内表面、所述第一牺牲层沟槽1041的内表面、所述第二深槽结构105的内表面、所述第二牺牲层沟槽1051的内表面和所述层叠结构背向所述硅衬底的一面生长一层氮化钛薄膜作为导电薄膜层106。其中,所述层叠结构背向所述硅衬底的一面即所述第二二氧化硅层103背向所述硅衬底的一面。
S5:向覆盖了所述导电薄膜层的所述深槽结构和所述牺牲层沟槽内填充固态电解质,并使所述固态电解质覆盖所述导电薄膜层背向所述衬底的一面,以形成第一电极。
一些实施例中,所述步骤S5还包括,将聚乙烯醇和氢氧化钾混合以形成所述固态电解质,或将聚乙烯醇和硫酸混合以形成所述固态电解质。
具体地,将聚乙烯醇和氢氧化钾混合以形成固态电解质,将所述固态电解质107填充到覆盖了所述导电薄膜层106的所述第一深槽结构104内、所述第一牺牲层沟槽1041内、所述第二深槽结构105内和所述第二牺牲层沟槽1051内,并使所述固态电解质107覆盖所述导电薄膜层106背向所述硅衬底的一面,以形成第一电极10,如图5所示结构。
S6:重复执行所述S1至所述步骤S5,以形成第二电极。
S7:将所述第一电极10和所述第二电极20对称粘合在一起并进行烘干,以形成片上全固态超级电容,其中,所述第一电极10的固态电解质和所述第二电极20的固态电解质粘合在一起,如图6所示结构。
一些优选实施例中,所述步骤S2还包括,形成所述深槽结构后,刻蚀所述衬底以形成衬底沟槽结构,其中,所述衬底沟槽结构的内表面与所述深槽结构的内表面相接以形成连续内表面,进一步增大了片上全固态超级电容的电极面积,进一步增大了电容密度和能量密度,则所述步骤S4中,在暴露的所述衬底沟槽结构的内表面、所述深槽结构的内表面、所述牺牲层沟槽的内表面和所述层叠结构背向所述衬底的一面生长导电薄膜层。
虽然在上文中详细说明了本发明的实施方式,但是对于本领域的技术人员来说显而易见的是,能够对这些实施方式进行各种修改和变化。但是,应理解,这种修改和变化都属于权利要求书中所述的本发明的范围和精神之内。而且,在此说明的本发明可有其它的实施方式,并且可通过多种方式实施或实现。

Claims (9)

1.一种片上全固态超级电容,其特征在于,包括结构相同且对称设置的第一电极和第二电极,所述第一电极和所述第二电极均包括衬底、层叠结构、导电薄膜层和固态电解质,所述层叠结构设置于所述衬底的表面上,所述层叠结构上设有至少一个连通所述衬底的深槽结构,所述深槽结构的内表面设有牺牲层沟槽,所述牺牲层沟槽的内表面和所述深槽结构的内表面相接以形成连续内表面,所述导电薄膜层覆盖所述深槽结构的内表面、所述牺牲层沟槽的内表面、暴露在所述深槽结构内的所述衬底的表面以及所述层叠结构背向所述衬底的一面,所述固态电解质填充于覆盖了所述导电薄膜层的所述牺牲层沟槽和所述深槽结构的内部,且所述固态电解质还覆盖所述导电薄膜层背向所述衬底的一面,所述第一电极的固态电解质和所述第二电极的固态电解质粘合在一起,所述层叠结构包括交替设置的二氧化硅层和牺牲层,其中,所述二氧化硅层的层数至少为2,所述牺牲层的层数至少为1,所述牺牲层的材料为氮化硅、氧化锗或无定形碳中的任意一种。
2.根据权利要求1所述的片上全固态超级电容,其特征在于,所述衬底上设有与所述深槽结构对应设置的衬底沟槽结构,所述衬底沟槽结构的内表面与所述深槽结构的内表面相接以形成连续内表面。
3.根据权利要求1或2所述的片上全固态超级电容,其特征在于,所述衬底为硅衬底、锗衬底、锗化硅衬底、砷化镓衬底、锑化镓衬底、砷化铝衬底、砷化铟衬底、磷化铟衬底、氮化镓衬底、碳化硅衬底、铟镓砷衬底、锑化铟衬底、铟镓锑衬底中的任意一种。
4.根据权利要求1或2所述的片上全固态超级电容,其特征在于,所述导电薄膜层的材料为氮化钛、氮化钽、氮化锆、钌、钴和铂中的任意一种。
5.根据权利要求1或2所述的片上全固态超级电容,其特征在于,所述固态电解质的材料为聚乙烯醇和氢氧化钾混合形成的凝胶或聚乙烯醇和硫酸混合形成的凝胶中的任意一种。
6.一种片上全固态超级电容的制备方法,其特征在于,包括以下步骤:
S1:在衬底上生长叠层,所述在衬底上生长叠层包括在衬底上交替生长二氧化硅层和牺牲层,其中,所述二氧化硅层的层数至少为2,所述牺牲层的层数至少为1,所述牺牲层的材料为氮化硅、氧化锗或无定形碳中的任意一种;
S2:刻蚀所述叠层直至暴露所述衬底,以形成深槽结构;
S3:刻蚀所述深槽结构的内壁以形成牺牲层沟槽,进而使所述叠层形成层叠结构;
S4:在暴露的所述衬底表面、所述深槽结构的内表面、所述牺牲层沟槽的内表面和所述层叠结构背向所述衬底的一面生长导电薄膜层;
S5:向覆盖了所述导电薄膜层的所述深槽结构和所述牺牲层沟槽内填充固态电解质,并使所述固态电解质覆盖所述导电薄膜层背向所述衬底的一面,以形成第一电极;
S6:重复执行所述S1至所述步骤S5,以形成第二电极;
S7:将所述第一电极和所述第二电极对称粘合在一起并进行烘干,以形成片上全固态超级电容,其中,所述第一电极的固态电解质和所述第二电极的固态电解质粘合在一起。
7.根据权利要求6所述的片上全固态超级电容的制备方法,其特征在于,所述步骤S2还包括,形成所述深槽结构后,刻蚀所述衬底以形成衬底沟槽结构,其中,所述衬底沟槽结构的内表面与所述深槽结构的内表面相接以形成连续内表面。
8.根据权利要求6或7所述的片上全固态超级电容的制备方法,其特征在于,所述刻蚀所述深槽结构的内壁以形成牺牲层沟槽包括刻蚀部分所述牺牲层以形成所述牺牲层沟槽。
9.根据权利要求6所述的片上全固态超级电容的制备方法,其特征在于,所述步骤S5还包括,将聚乙烯醇和氢氧化钾混合以形成所述固态电解质,或将聚乙烯醇和硫酸混合以形成所述固态电解质。
CN202110815074.0A 2021-07-19 2021-07-19 片上全固态超级电容及其制备方法 Active CN113555227B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202110815074.0A CN113555227B (zh) 2021-07-19 2021-07-19 片上全固态超级电容及其制备方法
US17/564,762 US20230021106A1 (en) 2021-07-19 2021-12-29 On-chip all-solid-state supercapacitor and preparation method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110815074.0A CN113555227B (zh) 2021-07-19 2021-07-19 片上全固态超级电容及其制备方法

Publications (2)

Publication Number Publication Date
CN113555227A CN113555227A (zh) 2021-10-26
CN113555227B true CN113555227B (zh) 2022-12-27

Family

ID=78132154

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110815074.0A Active CN113555227B (zh) 2021-07-19 2021-07-19 片上全固态超级电容及其制备方法

Country Status (2)

Country Link
US (1) US20230021106A1 (zh)
CN (1) CN113555227B (zh)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3796351A1 (en) * 2019-09-17 2021-03-24 Murata Manufacturing Co., Ltd. Low defect high capacitance thin solid electrolyte capacitor and method of fabrication thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102074371B (zh) * 2010-12-30 2013-04-03 清华大学 纳米多孔复合材料的三维微型超级电容电极及其制作方法
CN102403304B (zh) * 2011-12-06 2016-03-16 上海集成电路研发中心有限公司 一种互连结构及其制作方法
CN110504284A (zh) * 2018-05-17 2019-11-26 长鑫存储技术有限公司 柱状电容器阵列结构及制备方法
CN110504283A (zh) * 2018-05-17 2019-11-26 长鑫存储技术有限公司 柱状电容器阵列结构及制备方法
CN109148560B (zh) * 2018-08-14 2021-08-24 上海华虹宏力半导体制造有限公司 沟槽型超级结的制造方法
CN110098065A (zh) * 2019-04-28 2019-08-06 复旦大学 一种双硅片基固态超级电容及其制备方法
CN112802746B (zh) * 2019-10-28 2022-03-08 长鑫存储技术有限公司 沟槽结构及其形成方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3796351A1 (en) * 2019-09-17 2021-03-24 Murata Manufacturing Co., Ltd. Low defect high capacitance thin solid electrolyte capacitor and method of fabrication thereof

Also Published As

Publication number Publication date
CN113555227A (zh) 2021-10-26
US20230021106A1 (en) 2023-01-19

Similar Documents

Publication Publication Date Title
US6495283B1 (en) Battery with trench structure and fabrication method thereof
US10032569B2 (en) Nanodevice arrays for electrical energy storage, capture and management and method for their formation
JP5827565B2 (ja) 統合された構造物内における多重電気化学電池およびエネルギー収集素子の製造および構造化方法
US8912522B2 (en) Nanodevice arrays for electrical energy storage, capture and management and method for their formation
CN108538821B (zh) 一种与硅基集成电路集成的全固态超级电容及其制备方法
US8378333B2 (en) Lateral two-terminal nanotube devices and method for their formation
JP2014075526A (ja) 光電変換素子および光電変換素子の製造方法
US20140239432A1 (en) Energy conversion and storage device and mobile electronic device containing same
CN111446083A (zh) 一种硅基超级电容及其制备方法
CN110098065A (zh) 一种双硅片基固态超级电容及其制备方法
TW201725746A (zh) 串接式太陽電池及其製造方法以及太陽面板
CN115000189B (zh) 一种背接触太阳能电池及其制备方法
KR20230147195A (ko) 페로브스카이트 기재 다중-접합 태양 전지 및 이를 제조하기 위한 방법
Leontis et al. Study of Si nanowires produced by metal-assisted chemical etching as a light-trapping material in n-type c-Si solar cells
WO2023000664A1 (zh) 片上固态超级电容及其制备方法
US8828781B1 (en) Method for producing photovoltaic device isolated by porous silicon
CN113555227B (zh) 片上全固态超级电容及其制备方法
CN101257094A (zh) 一种硅纳米线太阳能电池装置
US8829332B1 (en) Photovoltaic device formed on porous silicon isolation
CN112908992B (zh) 三维集成结构及其制造方法
TWI294186B (en) Photovoltaic device, photovoltaic element and manufacturing method thereof
Yoon et al. Flexible solar cells made of nanowires/microwires
CN104900661B (zh) 一种具有三维堆栈/壕沟复合结构的集成能量采集存储器
CN218632055U (zh) 太阳能电池
CN212810311U (zh) 一种整流器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant