CN113540181A - 显示装置和具有显示装置的拼接显示装置 - Google Patents

显示装置和具有显示装置的拼接显示装置 Download PDF

Info

Publication number
CN113540181A
CN113540181A CN202110430134.7A CN202110430134A CN113540181A CN 113540181 A CN113540181 A CN 113540181A CN 202110430134 A CN202110430134 A CN 202110430134A CN 113540181 A CN113540181 A CN 113540181A
Authority
CN
China
Prior art keywords
pixel
line
electrode
layer
line portion
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202110430134.7A
Other languages
English (en)
Inventor
李新兴
朴声国
李康荣
赵显敏
太昌一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Display Co Ltd
Original Assignee
Samsung Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Display Co Ltd filed Critical Samsung Display Co Ltd
Publication of CN113540181A publication Critical patent/CN113540181A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/13336—Combining plural substrates to produce large-area displays, e.g. tiled displays
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134336—Matrix
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/24—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate of the light emitting region, e.g. non-planar junction

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Nonlinear Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

提供了一种显示装置和具有该显示装置的拼接显示装置。所述显示装置包括：基底，包括包含多个像素的显示单元和从显示单元的边缘突出的突起，所述多个像素包括位于显示单元的最外侧区域上的第一像素和与第一像素相邻的第二像素；驱动器，位于突起上；以及扇出线，将第一像素和驱动器电连接，其中，在平面图中，扇出线的至少一部分在第一像素与第二像素之间位于显示单元上。

Description

显示装置和具有显示装置的拼接显示装置
本申请要求于2020年4月21日提交的第10-2020-0048139号韩国专利申请的优先权和权益，该韩国专利申请的内容通过引用全部包含于此。
技术领域
公开涉及一种显示装置和具有该显示装置的拼接显示装置。
背景技术
显示装置可以通过使用诸如发光二极管的发光元件作为像素的光源来显示图像。发光二极管即使在恶劣的环境条件下也表现出相对优异的耐久性，并且在寿命和亮度方面也表现出优异的性能。已经进行了通过使用具有高可靠性的无机晶体结构的材料来制造发光二极管以及通过将发光二极管设置在显示装置的显示面板上来使用发光二极管作为像素光源的研究。
例如，在包括多个显示面板的拼接显示装置的情况下，显示面板之间的接缝区域(或非显示区域)会被用户识别。因此，显示面板会被识别为彼此分离的屏幕，并且会干扰用户对图像的沉浸程度。因此，可能需要具有减小或最小化的接缝区域的显示装置。
发明内容
本公开的一个或更多个方面在于提供一种具有减小或最小化的非显示区域的显示装置。
本公开的另一方面在于提供一种具有显示面板之间的减小或最小化的接缝区域的能够提供沉浸式的图像的拼接显示装置。
本公开的一个或更多个方面不限于上述方面，并且本领域技术人员通过下面的描述将清楚地理解未描述的其他技术问题。
根据本公开的一个或更多个实施例的显示装置包括：基底，包括包含多个像素的显示单元和从显示单元的边缘突出的突起，所述多个像素包括位于显示单元的最外侧区域上的第一像素和与第一像素相邻的第二像素；驱动器，位于突起上；以及扇出线，将第一像素和驱动器电连接，其中，在平面图中，扇出线的至少一部分在第一像素与第二像素之间位于显示单元上。
扇出线可以包括：第一线部分，连接到第一像素；第二线部分，连接到第一线部分，并且位于第一像素与第二像素之间；以及第三线部分，连接到第二线部分和驱动器。
驱动器可以被配置为通过扇出线向第一像素提供第一信号，第一像素可以通过第一信号线连接到第二像素，并且第二像素可以被配置为通过第一信号线接收第一信号。
第一线部分和第三线部分可以与第一信号线在同一方向上延伸。
驱动器可以是扫描驱动器或数据驱动器，并且第一像素可以根据来自驱动器的第一信号发光。
第一线部分和第三线部分可以位于同一层处，并且第二线部分可以位于与第一线部分和第三线部分的层不同的层处。
显示装置还可以包括位于第一线部分和第三线部分上的绝缘层，并且第二线部分可以位于绝缘层上。
绝缘层可以包括使第一线部分的至少一部分暴露的第一接触孔和使第三线部分的至少一部分暴露的第二接触孔，第二线部分可以通过第一接触孔连接到第一线部分，并且可以通过第二接触孔连接到第三线部分。
所述多个像素中的每个可以包括：第一电极和第二电极，位于同一层处并且彼此间隔开；以及发光元件，位于第一电极与第二电极之间。
所述多个像素还可以包括：波长转换层，位于发光元件上；以及滤色器层，位于波长转换层上，其中，波长转换层可以包括波长转换颗粒和散射颗粒。
根据一个或更多个示例实施例的拼接显示装置包括：第一显示面板和第二显示面板，在第一方向和与第一方向交叉的第二方向上彼此交替地布置。第一显示面板中的每个包括：第一基底，包括第一显示单元和从第一显示单元的边缘突出的多个第一突起，所述多个第一突起彼此间隔开第一距离；第一像素，位于第一显示单元上；第一面板驱动器，位于所述多个第一突起上；以及第一扇出线，位于第一显示单元上，以将第一像素与第一面板驱动器中的一个第一面板驱动器电连接，第二显示面板中的每个包括：第二基底，包括第二显示单元和从第二显示单元的边缘突出的多个第二突起，所述多个第二突起彼此间隔开第二距离；第二像素，位于第二显示单元上；第二面板驱动器，位于所述多个第二突起上；以及第二扇出线，位于第二显示单元上，以将第二像素和第二面板驱动器中的一个第二面板驱动器电连接。所述多个第一突起之中的从与第二显示面板相邻的侧表面突出的第一突起包括位于第二显示单元下面的弯曲部分。所述多个第二突起之中的从与第一显示面板相邻的侧表面突出的第二突起包括位于第一显示单元下面的弯曲部分。
第一显示面板中的每个还可以包括位于第一显示单元上的第三像素，第一扇出线可以包括：第一线部分，连接到第一像素；第二线部分，连接到第一线部分，并且位于第一像素与第三像素之间；以及第三线部分，连接到第二线部分和第一面板驱动器中的所述一个第一面板驱动器。
第一面板驱动器中的所述一个第一面板驱动器可以被配置为通过第一扇出线向第一像素提供第一信号，第一像素可以通过第一信号线连接到第三像素，并且可以被配置为通过第一信号线将第一信号传输到第三像素。
第一线部分和第三线部分可以位于同一层处，并且第二线部分可以位于与第一线部分和第三线部分的层不同的层处。
第一像素和第二像素中的每个可以包括：第一电极和第二电极，位于同一层处并且彼此间隔开；以及发光元件，位于第一电极与第二电极之间。
拼接显示装置还可以包括位于第一显示面板和第二显示面板中的每个上的黑矩阵面板，黑矩阵面板可以包括在与第一方向和第二方向交叉的第三方向上与第一显示单元和第二显示单元之间的接缝区域叠置的黑矩阵，并且黑矩阵的宽度可以大于接缝区域的宽度。
第一基底可以包括在第一方向上彼此相对的第一侧表面和第二侧表面，从第一侧表面突出的第一突起可以在第一方向上与从第二侧表面突出的第一突起不叠置，第二基底可以包括与第一基底的第一侧表面相邻并且在第一方向上与第一侧表面相对的第三侧表面，并且从第三侧表面突出的第二突起可以在第一方向上与从第一侧表面突出的第一突起不叠置。
第二显示面板中的每个的第二基底的形状可以与第一显示面板中的每个的第一基底的形状相同。
第一基底可以包括在第一方向上彼此相对的第一侧表面和第二侧表面，从第一侧表面突出的第一突起可以在第一方向上与从第二侧表面突出的第一突起叠置，第二基底可以包括与第一侧表面相邻并且在第一方向上与第一侧表面相对的第三侧表面，并且从第三侧表面突出的第二突起可以在第一方向上与从第一侧表面突出的第一突起不叠置。
所述多个第一突起之间的间隙可以大于所述多个第二突起中的每个的宽度，并且所述多个第二突起之间的间隙可以大于所述多个第一突起中的每个的宽度。
其他实施例的具体细节包括在具体实施方式和附图中。
根据本公开的一个或更多个实施例，在显示装置中，用于将像素和驱动器连接的扇出线可以位于显示单元的像素之间。因此，可以不需要用于形成在显示单元周围的扇出线的单独空间，并且可以使非显示区域的面积减小或最小化。显示装置可以确保宽的显示区域并且向用户提供更加沉浸式的图像。
根据本公开的拼接显示装置的一个或更多个实施例，在第一显示面板和第二显示面板彼此相邻的区域中，第一显示面板的第一突起弯曲并且设置在第二显示面板的第二显示单元下面，第二显示面板的第二突起弯曲并且设置在第一显示面板的第一显示单元下面。因此，用于第一面板驱动器和第二面板驱动器的空间可以对用户不可见，并且可以使第一显示面板与第二显示面板之间的接缝区域的宽度减小或最小化。由于接缝区域的宽度减小或最小化，其中布置有多个第一显示面板和第二显示面板的拼接显示装置可以被识别为一个面板而不是分离的显示面板，并且可以向用户提供更加沉浸式的图像。
根据本公开的实施例的效果不受前述内容的限制，并且其他各种效果可以包括在根据本公开的一个或更多个实施例中或者由根据本公开的一个或更多个实施例实现。
附图说明
通过参照附图进一步详细描述公开的实施例，公开的以上和其他特征将变得更加明显，在附图中：
图1和图2是示出根据一个或更多个示例实施例的发光元件的透视图和剖视图；
图3和图4是示出根据另一示例实施例的发光元件的透视图和剖视图；
图5是示出根据又一示例实施例的发光元件的透视图；
图6是示出根据本公开的又一示例实施例的发光元件的剖视图。
图7是示出根据又一示例实施例的发光元件的示意性透视图；
图8是示意性地示出根据本公开的一个或更多个示例实施例的显示装置的平面图；
图9A至图9C分别是示出根据一个或更多个示例实施例的像素的电路图；
图10是示出根据另一示例实施例的像素的电路图；
图11是示出包括在图8的显示装置中的像素的示例的平面图；
图12是沿着图11的线A-A’截取的像素的剖视图；
图13是用于描述其中包括在图8的显示装置中的像素和驱动器通过扇出线连接的结构的示意性平面图；
图14是图8的Z1区域的放大图；
图15是图8的Z2区域的放大图；
图16是图14的Z3区域的放大图；
图17是沿着图16的线B-B’截取的扇出线的剖视图；
图18是根据本公开的一个或更多个示例实施例的拼接显示装置的分解平面图；
图19是组合的图18的拼接显示装置的平面图；
图20是沿着图19的线C-C’截取的拼接显示装置的侧视图；并且
图21是根据本公开的另一示例实施例的拼接显示装置的分解平面图。
具体实施方式
参照下面详细描述的示例实施例以及附图，本公开的特征和方面以及实现本公开的特征和方面的方法将变得明显。然而，公开不限于下面公开的实施例，并且可以以各种不同的形式实现。提供示例实施例使得公开将是彻底和完整的，并且公开所属领域的技术人员可以充分理解公开的范围。公开仅由权利要求的范围限定。
其中元件或层被称为“在”另一元件或层“上”的情况包括其中所述元件或层直接设置在所述另一元件或层上或者可以存在中间元件或层的情况。在用于描述实施例的附图中公开的形状、尺寸、比率(或比例)、角度、数量等是示例，因此，公开不限于此。在整个说明书中，相同的附图标记表示相同的组件。另外，为了使公开的描述清楚，可以省略或简单地表述附图中与公开无关的部分。
虽然使用第一、第二等来描述各种组件，但是这些组件不受这些术语的限制。这些术语仅用于将一个组件与另一组件区分开。因此，在公开的技术精神内，下面提到的第一组件可以是第二组件。除非上下文另外明确指出，否则单数表达包括复数表达。
公开的各种实施例的每个特征可以部分地或全部地彼此结合或组合，并且技术上各种互锁和驱动是可能的。每个实施例可以彼此独立地实现，并且其关联可以一起实现。
在下文中，将参照附图详细描述公开的实施例。
图1和图2是示出根据一个或更多个实施例的发光元件的透视图和剖视图。尽管在图1和图2中示出了具有圆柱形形状的棒状发光元件LD，但是根据公开的发光元件LD的类型和/或形状不限于此。
参照图1和图2，发光元件LD可以包括第一半导体层11、第二半导体层13和介于第一半导体层11与第二半导体层13之间的活性层12。例如，发光元件LD可以形成为其中第一半导体层11、活性层12和第二半导体层13沿着一个方向顺序堆叠的堆叠结构。
根据一个或更多个示例实施例，发光元件LD可以设置为沿着一个方向延伸的棒形状。发光元件LD可以具有沿着所述一个方向的一个端部和另一端部。
根据一个或更多个示例实施例，第一半导体层11和第二半导体层13中的一个可以设置在发光元件LD的一个端部处，并且第一半导体层11和第二半导体层13中的另一个可以设置在发光元件LD的另一端部处。
根据一个或更多个示例实施例，发光元件LD可以是制造为棒形状的棒状发光二极管。这里，棒形状包括在纵向方向上比在宽度方向上长(例如，棒状发光二极管的纵横比大于1)的棒状形状或条状形状(诸如圆柱或多边形柱)，并且其剖面的形状没有特别限制。例如，发光元件LD的长度L可以大于其直径D(或剖面的宽度)。
根据一个或更多个示例实施例，发光元件LD可以具有小至纳米级至微米级的尺寸，例如，约100nm至约10μm的范围的直径D和/或长度L。然而，发光元件LD的尺寸不限于此。例如，发光元件LD的尺寸可以根据使用发光元件LD作为光源的各种装置(例如，显示装置等)的设计条件而进行各种改变。
第一半导体层11可以包括至少一种n型半导体材料。例如，第一半导体层11可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的一种半导体材料，并且可以包括掺杂有第一导电掺杂剂(诸如Si、Ge或Sn)的n型半导体材料。然而，构成第一半导体层11的材料不限于此，并且除了上述材料之外的各种材料也可以构成第一半导体层11。
活性层12可以形成在第一半导体层11上，并且可以由单量子阱结构或多量子阱结构形成。当活性层12包括多量子阱结构的材料时，活性层12可以是其中量子层和阱层彼此交替地堆叠的结构。
当在发光元件LD的端部之间施加合适的电压(例如，设定电压或预定电压)或更高的电压的电场时，发光元件LD在电子-空穴对在活性层12中结合的同时发光。通过使用这种原理来控制发光元件LD的光发射，发光元件LD可以用作包括显示装置的像素的各种发光器件的光源。
活性层12可以发射具有400nm至900nm的波长的光。例如，当活性层12发射蓝色或绿色波段的光时，活性层12可以包括包含氮的无机材料，诸如AlGaN或AlGaInN。例如，当活性层12是其中量子层和阱层在多量子阱结构中交替地堆叠的结构时，量子层可以包括诸如AlGaN或AlGaInN的无机材料，并且阱层可以包括诸如GaN或AlInN的无机材料。在一个或更多个示例实施例中，活性层12可以包括AlGaInN作为量子层和AlInN作为阱层。
然而，公开不限于此，并且活性层12可以是其带隙能量大的类型的半导体材料和其带隙能量小的半导体材料彼此交替地堆叠的结构，或者可以包括根据发射光的波段而不同的III族至V族半导体材料。由活性层12发射的光不限于蓝色或绿色波段的光，并且根据所包括的材料可以是红色波段的光。
例如，从活性层12发射的光可以发射到发光元件LD的长度方向的两侧以及外表面。从活性层12发射的光的方向性不限于一个方向。
第二半导体层13可以设置在活性层12上，并且可以包括与第一半导体层11的类型不同的类型的半导体材料。例如，第二半导体层13可以包括至少一种p型半导体材料。例如，第二半导体层13可以包括InAlGaN、GaN、AlGaN、InGaN、AlN和InN之中的至少一种半导体材料，并且可以包括掺杂有第二导电掺杂剂(诸如Mg、Zn、Ca或Ba)的p型半导体材料。然而，构成第二半导体层13的材料不限于此，并且除了上述材料之外的各种材料可以构成第二半导体层13。
例如，在附图中，第一半导体层11和第二半导体层13被构造为一层，但不限于此。例如，根据活性层12的材料，第一半导体层11和第二半导体层13可以包括更多数量的层。例如，第一半导体层11和第二半导体层13还可以包括包覆层或拉伸应变势垒减小(TSBR)层。
根据一个或更多个示例实施例，第一半导体层11的第一长度L1可以长于第二半导体层13的第二长度L2。
根据一个或更多个示例实施例，发光元件LD还可以包括设置在表面上的绝缘膜INF。绝缘膜INF可以形成在发光元件LD的表面上以围绕活性层12的外表面(例如，外围表面或外周表面)，并且还可以围绕第一半导体层11和第二半导体层13。
根据一个或更多个示例实施例，绝缘膜INF可以使发光元件LD的具有不同极性的两个端部暴露。例如，绝缘膜INF可以不覆盖并且可以使位于发光元件LD的纵向方向上的相应端部(例如，圆柱体的两个平面(例如，上表面和下表面))处的第一半导体层11的一个端部和第二半导体层13的一个端部暴露。
根据一个或更多个示例实施例，绝缘膜INF可以包括透明绝缘材料。例如，绝缘膜INF可以包括SiO2、Si3N4、Al2O3和TiO2之中的至少一种绝缘材料，但不限于此。绝缘膜INF的构成材料没有特别限制，并且可以由当前已知的各种绝缘材料构成。
绝缘膜INF可以防止或基本防止当活性层12接触除第一半导体层11和第二半导体层13之外的导电材料时可能发生的电短路。在一个或更多个示例实施例中，通过形成绝缘膜INF，可以使发光元件LD的表面缺陷减少或最小化，以提高寿命和效率。在一个或更多个示例实施例中，当多个发光元件LD紧密设置时，绝缘膜INF可以防止或基本防止发光元件LD之间可能发生的不希望的短路。
在一个或更多个示例实施例中，除了第一半导体层11、活性层12、第二半导体层13和/或绝缘膜INF之外，发光元件LD还可以包括设置在每个层上方和/或下面的附加组件。例如，发光元件LD还可以包括设置在第一半导体层11、活性层12和/或第二半导体层13的一侧上的一个或更多个磷光体层、活性层、半导体材料层和/或电极层。
图3和图4是示出根据另一示例实施例的发光元件的透视图和剖视图。
参照图3和图4，根据一个或更多个示例实施例的发光元件LD可以包括第一半导体层11、第二半导体层13和介于第一半导体层11与第二半导体层13之间的活性层12。根据一个或更多个示例实施例，第一半导体层11可以设置在发光元件LD的中心区域中，并且活性层12可以设置在第一半导体层11的表面上以围绕第一半导体层11的至少一个区域。例如，活性层12可以沿着第一半导体层11的外围设置，以围绕第一半导体层11的至少一个区域。例如，第二半导体层13可以设置在活性层12的表面上，以围绕活性层12的至少一个区域。例如，第二半导体层13可以沿着活性层12的外围设置，以围绕活性层12的至少一个区域。
在一个或更多个示例实施例中，发光元件LD还可以包括围绕第二半导体层13的至少一个区域的电极层14和/或绝缘膜INF。例如，发光元件LD可以包括设置在第二半导体层13的表面上以围绕第二半导体层13的一个区域的电极层14以及设置在电极层14的表面上以围绕电极层14的至少一个区域的绝缘膜INF。例如，电极层14可以沿着第二半导体层13的外围设置以围绕第二半导体层13的一个区域，并且绝缘膜INF可以沿着电极层14的外围设置以围绕电极层14的至少一个区域。例如，根据上述实施例的发光元件LD可以实现为核-壳结构，核-壳结构包括沿从发光元件LD的中心区域向外的方向顺序地设置的第一半导体层11、活性层12、第二半导体层13、电极层14和绝缘膜INF。根据一个或更多个示例实施例，可以省略电极层14和/或绝缘膜INF。
在一个或更多个示例实施例中，发光元件LD可以设置为沿着一个方向(例如，长度L的方向)延伸的多边形角状形状。例如，发光元件LD可以具有六边形角状形状。然而，发光元件LD的形状不限于此，并且可以进行各种改变。
在一个或更多个示例实施例中，第一半导体层11的两个端部可以具有沿着发光元件LD的长度L的方向的突出形状。第一半导体层11的两个端部的形状可以彼此不同。例如，设置在第一半导体层11的上侧上的一个端部可以具有角形状，角形状具有其中角的宽度朝向上部变窄的一个顶点。在一个或更多个示例实施例中，第一半导体层11的设置在第一半导体层11的下侧上的另一端部可以具有具备恒定的宽度的多边形柱形状。
根据一个或更多个示例实施例，第一半导体层11可以位于核处，例如，位于发光元件LD的中心(或中心区域)处。在一个或更多个示例实施例中，发光元件LD可以设置为与第一半导体层11的形状对应的形状。例如，当第一半导体层11具有六边形角状形状时，发光元件LD可以具有六边形角状形状。
图5是示出根据又一示例实施例的发光元件的透视图。在图5中，为了便于描述，省略了绝缘膜INF的一部分。
除了图1和图2之外，还参照图5，发光元件LD还可以包括设置在第二半导体层13上的电极层14。
电极层14可以是电连接到第二半导体层13的欧姆接触电极，但不限于此。例如，电极层14可以是肖特基接触电极。电极层14可以包括金属或金属氧化物。例如，可以单独或组合使用Cr、Ti、Al、Au、Ni、氧化铟锡(ITO)、氧化铟锌(IZO)、氧化铟锡锌(ITZO)以及它们的氧化物或合金。根据一个或更多个示例实施例，电极层14可以是基本透明或半透明的。因此，在发光元件LD的活性层12中产生的光可以穿过电极层14并且可以发射到发光元件LD的外部。
图6是示出根据公开的又一示例实施例的发光元件的剖视图。
除了图1和图2之外，还参照图6，绝缘膜INF’可以在与电极层14相邻的边缘区域(例如，发光元件LD的外围区域)中具有曲面形状的至少一部分。根据一个或更多个示例实施例，当制造发光元件LD时，可以通过蚀刻工艺来形成曲面形状。
在一个或更多个示例实施例中，即使不包括电极层14(诸如图1和图2中所示的发光元件LD)，绝缘膜INF'也可以在边缘区域中具有曲面形状的至少一部分。
图7是示出根据又一示例实施例的发光元件的示意性透视图。在图7中，为了便于描述，省略了绝缘膜INF的一部分。
除了图1和图2之外，还参照图7，发光元件LD还可以包括设置在第一半导体层11与活性层12之间的第三半导体层15以及设置在活性层12与第二半导体层13之间的第四半导体层16和第五半导体层17。在一个或更多个示例实施例中，发光元件LD还可以包括形成在第二半导体层13的上表面上的第一电极层14a和形成在第一半导体层11的下表面上的第二电极层14b。
图7的发光元件LD与图1的示例实施例的不同之处在于：还设置了多个半导体层15、16和17以及电极层14a和14b，并且活性层12包括另一元素。在一个或更多个示例实施例中，绝缘膜INF的设置和结构与图1的绝缘膜INF的设置和结构基本相同。
如上所述，在图1的发光元件LD中，包括包含氮(N)的无机材料的活性层12可以发射蓝光或绿光。图7的发光元件LD可以是其中活性层12和其他半导体层11、13、15、16和17中的每个至少包括磷(P)的半导体。例如，根据图7的实施例的发光元件LD可以发射具有620nm至750nm的中心波长范围的红光。然而，应当理解的是，红光的中心波段不限于上述范围，并且包括在本技术领域中可以被识别为红色的所有波长范围。
例如，在根据图7的实施例的发光元件LD中，第一半导体层11是n型半导体层，并且当发光元件LD发射红光时，第一半导体层11可以包括具有InxAlyGa1-x-yP(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，第一半导体层11可以是n型掺杂的InAlGaP、GaP、AlGaP、InGaP、AlP和InP中的任何一种或更多种。第一半导体层11可以掺杂有n型掺杂剂。例如，n型掺杂剂可以是Si、Ge、Sn等。在一个或更多个示例实施例中，第一半导体层11可以包括掺杂有n型Si的n-AlGaInP。
第二半导体层13是p型半导体层，并且当发光元件LD发射红光时，第二半导体层13可以包括具有InxAlyGa1-x-yP(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。例如，第二半导体层13可以是p型掺杂的InAlGaP、GaP、AlGaNP、InGaP、AlP和InP中的任何一种或更多种。第二半导体层13可以掺杂有p型掺杂剂。例如，p型掺杂剂可以是Mg、Zn、Ca、Ba等。在一个或更多个示例实施例中，第二半导体层13可以包括掺杂有p型Mg的p-GaP。
活性层12可以设置在第一半导体层11与第二半导体层13之间。与图1的活性层12相同，图7的活性层12也可以通过包括单个或多个量子阱结构材料来发射特定波段的光。例如，当活性层12发射红色波段的光时，活性层12可以包括诸如AlGaP和AlInGaP的材料。在一个或更多个示例实施例中，当活性层12具有其中量子层和阱层在多个量子阱结构中交替地堆叠的结构时，量子层可以包括诸如AlGaP或AlInGaP的材料，并且阱层可以包括诸如GaP或AlInP的材料。在一个或更多个示例实施例中，通过包括AlGaInP作为量子层和AlInP作为阱层，活性层12可以发射具有620nm至750nm的中心波段的红光。
图7的发光元件LD可以包括与活性层12相邻设置的包覆层。如附图(例如，图7)中所示，在活性层12的上部和下部中设置在第一半导体层11与第二半导体层13之间的第三半导体层15和第四半导体层16可以是包覆层。
第三半导体层15可以设置在第一半导体层11与活性层12之间。第三半导体层15可以是类似于第一半导体层11的n型半导体层。例如，第三半导体层15可以包括具有InxAlyGa1-x-yP(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。在一个或更多个示例实施例中，第一半导体层11可以包括n-AlGaInP，并且第三半导体层15可以包括n-AlInP。然而，公开不限于此。
第四半导体层16可以设置在活性层12与第二半导体层13之间。第四半导体层16可以是类似于第二半导体层13的p型半导体。例如，第四半导体层16可以包括具有InxAlyGa1-x-yP(0≤x≤1，0≤y≤1，0≤x+y≤1)的化学式的半导体材料。在一个或更多个示例实施例中，第二半导体层13可以是p-GaP，并且第四半导体层16可以是p-AlInP。
第五半导体层17可以设置在第四半导体层16与第二半导体层13之间。第五半导体层17可以是类似于第二半导体层13和第四半导体层16的p型(即p掺杂)半导体层。在一些实施例中，第五半导体层17可以具有减小第四半导体层16与第二半导体层13之间的晶格常数差的功能。例如，第五半导体层17可以是拉伸应变势垒减小(TSBR)层。例如，第五半导体层17可以包括p-GaInP、p-AlInP、p-AlGaInP等，但不限于此。
第一电极层14a和第二电极层14b可以分别设置在第二半导体层13和第一半导体层11上。第一电极层14a可以设置在第二半导体层13的上表面上，并且第二电极层14b可以设置在第一半导体层11的下表面上。根据一个或更多个示例实施例，可以省略第一电极层14a和第二电极层14b中的至少一个。第一电极层14a和第二电极层14b中的每个可以包括关于图5的电极层14讨论的材料中的至少一种。
下面的实施例被描述为应用有图1和图2中所示的发光元件LD的一个或更多个示例。然而，本领域技术人员可以将包括图3至图7中所示的发光元件LD的各种形状的发光元件应用于各种不同的实施例。
图8是示意性地示出根据公开的一个或更多个示例实施例的显示装置的平面图。
参照图1、图2和图8，显示装置10(或显示面板)可以包括基底100和设置在基底100上的像素PXL。在一个或更多个示例实施例中，显示装置10可以包括设置在基底100上的驱动器200。显示装置10可以通过响应于从外部输入的图像数据驱动像素PXL来显示图像。
基底100(或显示装置10)可以包括显示单元110和多个突起120，在显示单元110上设置有多个像素PXL并且显示图像，在多个突起120上设置有驱动器200。
显示单元110可以具有多个像素PXL所位于的区域。在一个或更多个示例实施例中，显示单元110可以包括分别向像素PXL提供扫描信号和数据信号的扫描线和数据线以及将扫描线和数据线连接到驱动器200的各种类型的线。
显示单元110可以具有各种形状。例如，显示单元110可以具有诸如包括由直线形成的边的闭合多边形、包括曲线的边的圆形和椭圆形等、包括由直线和曲线形成的边的半圆形和半椭圆形等的各种形状。在下文中，显示单元110被设置为包括在平面上彼此相对的两对侧表面的矩形形状。
突起120可以是从显示单元110的边缘至少部分地突出的区域。突起120可以从显示单元110的侧表面以规则的距离设置。突起120中的每个的面积可以小于显示单元110的面积。在一个或更多个示例实施例中，显示单元110和突起120可以一体地形成，但不限于此。在另一示例实施例中，显示单元110和突起120可以单独地形成并且彼此附着。
图8示出了三个至六个突起120设置在显示单元110的每个侧表面上，但这是示例，并且多于六个的突起120可以形成在一个侧表面上，或者少于三个的突起120可以形成在一个侧表面上。
设置在相对侧表面上的突起120的数量可以彼此不同。在一个或更多个示例实施例中，如图8中所示，六个突起120可以设置在显示单元110的平行于第一方向DR1的两个侧表面之中的一个侧表面上，并且五个突起120可以设置在显示单元110的平行于第一方向DR1的两个侧表面之中的另一侧表面上。这里，从平行于第一方向DR1的侧表面突出的突起120可以沿着第二方向DR2彼此不叠置。
在一个或更多个示例实施例中，四个突起120可以设置在平行于第二方向DR2的两个侧表面之中的一个侧表面上，并且三个突起120可以设置在平行于第二方向DR2的两个侧表面之中的另一侧表面上。这里，从平行于第二方向DR2的侧表面突出的突起120可以沿着第一方向DR1彼此不叠置。
然而，设置在显示单元110的每个侧表面上的突起120的设置位置、数量等不限于上述设置位置和数量。例如，相同数量的突起120可以设置在相对的侧表面上，并且设置在侧表面中的每个上的突起120可以沿着第一方向DR1或第二方向DR2彼此叠置。
基底100可以是刚性基底或柔性基底，并且基底100的材料或物理性质没有特别限制。例如，基底100可以是由玻璃或钢化玻璃形成的刚性基底，或者是由塑料或金属材料的薄膜形成的柔性基底。在一个或更多个示例实施例中，基底100可以是透明基底，但不限于此。例如，基底100可以是半透明基底、不透明基底或反射基底。
例如，基底100可以由聚酰亚胺(PI)、聚醚砜(PES)、聚丙烯酸酯(PAC)、聚芳酯(PAR)、聚醚酰亚胺(PEI)、聚萘二甲酸乙二醇酯(PEN)、聚对苯二甲酸乙二醇酯(PET)、聚苯硫醚(PPS)、聚碳酸酯(PC)、三乙酸纤维素(CTA)、乙酸丙酸纤维素(CAP)或其组合形成。
像素PXL中的每个可以包括连接到扫描线和数据线并且由相应的扫描信号和数据信号驱动的至少一个发光元件。例如，像素PXL中的每个可以包括其中发光层由无机材料形成的无机发光元件，但不限于此。在另一示例中，像素PXL可以包括其中发光层由有机材料形成的有机发光元件(例如，有机发光二极管(OLED))。在下文中，像素PXL将被描述为包括参照图1至图7描述的发光元件LD中的一种。
显示单元110可以包括以矩阵形式沿着第一方向DR1和第二方向DR2布置的多个像素PXL。然而，像素PXL的布置形式没有特别限制，并且像素PXL可以以各种合适的形式布置。
像素PXL中的每个可以发射红光、绿光和蓝光中的一种，但不限于此。例如，像素PXL中的每个可以发射青色光、品红色光、黄色光和白色光中的一种。
在一个或更多个示例实施例中，像素PXL可以包括发射第一颜色的光的第一子像素SPX1、发射与第一颜色不同的第二颜色的光的第二子像素SPX2以及发射与第一颜色和第二颜色不同的第三颜色的光的第三子像素SPX3。至少一个第一子像素SPX1、第二子像素SPX2和第三子像素SPX3可以彼此相邻，并且可以构成能够发射各种颜色的光的一个像素单元PXU。
在一个或更多个示例实施例中，第一子像素SPX1可以是发射红光的红色像素，第二子像素SPX2可以是发射绿光的绿色像素，并且第三子像素SPX3可以是发射蓝光的蓝色像素。
根据一个或更多个示例实施例，像素PXL可以包括发射相同颜色的光的发光元件LD，并且像素PXL可以通过包括设置在各自的发光元件LD上的不同颜色的颜色转换层(或波长转换层)来发射不同颜色的光。这里，包括在像素PXL中的发光元件LD可以是蓝色发光元件，但不限于此。在另一示例实施例中，像素PXL可以包括发射不同颜色的光的发光元件。例如，第一子像素SPX1可以包括红色发光元件，第二子像素SPX2可以包括绿色发光元件，并且第三子像素SPX3可以包括蓝色发光元件。
驱动器200可以包括通过扫描线向像素PXL提供扫描信号的第一驱动器210(或扫描驱动器)和通过数据线向像素PXL提供数据信号的第二驱动器220(或数据驱动器)。根据一个或更多个示例实施例，驱动器200还可以包括通过发射控制线向像素PXL提供发射控制信号的发射控制驱动器。
尽管在附图中未示出，但是驱动器200还可以包括连接到第一驱动器210、第二驱动器220和发射控制驱动器的时序控制器。时序控制器可以控制第一驱动器210、第二驱动器220和发射控制驱动器的操作。
第一驱动器210可以设置在基底100的突起120上。例如，如图8中所示，第一驱动器210可以设置在从显示单元110的定位在第一方向DR1上的侧表面和定位在与第一方向DR1相反的方向上的侧表面突出的突起120上。例如，如图8中所示，第一驱动器210可以设置在从显示单元110的被定位成在第一方向DR1上彼此间隔开的侧表面突出的突起120上。例如，第一驱动器210可以设置在从显示单元110的侧表面之中的平行于第二方向DR2的侧表面突出的突起120上。
第一驱动器210可以包括集成电路芯片(IC芯片)，并且可以设置在突起120中的每个上，但不限于此。例如，第一驱动器210可以直接形成在突起120上。例如，构成第一驱动器210的电路元件可以直接形成在突起120上。在另一示例实施例中，第一驱动器210可以设置在单独的连接构件(或连接膜)上，并且连接构件可以附着到突起120。
第一驱动器210可以电连接到像素PXL，以将第一信号提供到像素PXL。在一个或更多个示例实施例中，第一驱动器210可以是扫描驱动器，并且可以将扫描信号提供到像素PXL。在一个或更多个示例实施例中，一个像素PXL可以电连接到两个或更多个第一驱动器210。例如，像素PXL可以电连接到设置在相对侧表面之中的一个侧表面上的第一驱动器210和设置在另一侧表面上的第一驱动器210，以接收相同的扫描信号。在另一示例实施例中，像素PXL可以电连接到设置在相对侧表面上的第一驱动器210中的一个，以接收扫描信号。
第二驱动器220可以设置在基底100的突起120上。在一个或更多个示例实施例中，如图8中所示，第二驱动器220可以设置在从显示单元110的定位在第二方向DR2上的侧表面和定位在与第二方向DR2相反的方向上的侧表面突出的突起120上。例如，如图8中所示，第二驱动器220可以设置在从被定位为在第二方向DR2上彼此间隔开的侧表面突出的突起120上。例如，第二驱动器220可以设置在从显示单元110的侧表面之中的平行于第一方向DR1的侧表面突出的突起120上。
第二驱动器220可以包括集成电路芯片(IC芯片)，并且可以设置在突起120中的每个上，但不限于此。例如，第二驱动器220可以设置在单独的连接构件(或连接膜)上，并且连接构件可以附着到突起120。
第二驱动器220可以电连接到像素PXL，以将第二信号提供到像素PXL。在一个或更多个示例实施例中，第二驱动器220可以是数据驱动器，并且可以将数据信号提供到像素PXL。在一个或更多个示例实施例中，一个像素PXL可以电连接到两个或更多个数据驱动器220。例如，像素PXL可以电连接到设置在相对侧表面之中的一个侧表面上的第二驱动器220和设置在另一侧表面上的第二驱动器220，以接收相同的数据信号。在另一示例实施例中，像素PXL可以电连接到设置在相对侧表面上的第二驱动器220中的一个，以接收数据信号。
如上所述，像素PXL可以电连接到第一驱动器210和第二驱动器220，并且可以响应于来自第一驱动器210的第一信号(或扫描信号)和来自第二驱动器220的第二信号(或数据信号)而发光。
图9A至图9C是示出根据本公开的一个或更多个示例实施例的像素的电路图。例如，图9A至图9C示出了构成有源发光显示面板的像素的示例。
参照图1至图9A，像素PXL可以包括至少一个发光元件LD和连接到发光元件LD以驱动发光元件LD的驱动电路DC。
发光元件LD的第一电极(例如，阳极)可以通过驱动电路DC连接到第一驱动电源VDD，并且发光元件LD的第二电极(例如，阴极)可以连接到第二驱动电源VSS。发光元件LD可以以与由驱动电路DC控制的驱动电流量对应的亮度发光。
尽管在图9A中仅示出了一个发光元件LD，但是图9A仅示出了示例构造，并且根据一个或更多个示例实施例，像素PXL可以包括多个发光元件LD。多个发光元件LD可以彼此并联和/或串联连接。
第一驱动电源VDD和第二驱动电源VSS可以具有不同的电位。例如，第一驱动电源VDD可以具有与第二驱动电源VSS的电位相等或者比第二驱动电源VSS的电位高发光元件LD的阈值电压或更多的电位。例如，通过第一驱动电源VDD施加的电压可以大于通过第二驱动电源VSS施加的电压。
根据公开的一个或更多个示例实施例，驱动电路DC可以包括第一晶体管M1、第二晶体管M2和存储电容器Cst。
第一晶体管M1(例如，驱动晶体管)的第一电极可以连接到第一驱动电源VDD，并且第一晶体管M1的第二电极可以电连接到发光元件LD的第一电极(例如，阳极)。第一晶体管M1的栅电极可以连接到第一节点N1。第一晶体管M1可以响应于(或根据)第一节点N1的电压来控制供应到发光元件LD的驱动电流量。
第二晶体管M2(例如，开关晶体管)的第一电极可以连接到数据线DL，并且第二晶体管M2的第二电极可以连接到第一节点N1。这里，第二晶体管M2的第一电极和第二电极可以是不同的电极，例如，当第一电极是源电极时，第二电极可以是漏电极。第二晶体管M2的栅电极可以连接到扫描线SL。
当从扫描线SL供应可以使第二晶体管M2导通的电压(例如，栅极导通电压，例如，低电平电压)的扫描信号时，第二晶体管M2可以导通，以将数据线DL与第一节点N1彼此电连接。此时，可以将对应帧的数据信号供应到数据线DL，因此数据信号可以被传输到第一节点N1。传输到第一节点N1的数据信号可以存储在存储电容器Cst中。
存储电容器Cst的一个电极可以连接到第一驱动电源VDD，并且存储电容器Cst的另一电极可以连接到第一节点N1。存储电容器Cst可以充有与供应到第一节点N1的数据信号对应的电压，并且可以保持所充的电压直到供应下一帧的数据信号。
为了便于描述，图9A示出了相对简单结构的驱动电路DC，其包括用于将数据信号传输到每个像素PXL中的第二晶体管M2、用于存储数据信号的存储电容器Cst以及用于将与数据信号对应的驱动电流供应到发光元件LD的第一晶体管M1。
然而，公开不限于此，并且驱动电路DC的结构可以各种地改变和实现。例如，驱动电路DC还可以包括诸如各种晶体管(诸如补偿第一晶体管M1的阈值电压的补偿晶体管、用于使第一节点N1初始化的初始化晶体管和/或用于控制发光元件LD的发光时间的发射控制晶体管)的其他电路元件。
例如，在图9A中，包括在驱动电路DC中的晶体管(例如，第一晶体管M1和第二晶体管M2)中的全部晶体管是p型晶体管，但公开不限于此。例如，包括在驱动电路DC中的第一晶体管M1和第二晶体管M2中的至少一个可以改变为n型晶体管。
例如，如图9B中所示，驱动电路DC的第一晶体管M1和第二晶体管M2可以被实现为n型晶体管。除了由于晶体管类型改变而引起的一些组件的连接位置改变之外，图9B中所示的驱动电路DC可以具有与图9A的驱动电路DC的构造或操作类似的构造或操作。
在另一示例中，参照图9C，像素PXL还可以包括第三晶体管M3(例如，感测晶体管)。
第三晶体管M3的栅电极可以连接到感测信号线SSL。第三晶体管M3的一个电极可以连接到感测线SENL，并且第三晶体管M3的另一电极可以连接到发光元件LD的阳极。在图9C的示例实施例中，存储电容器连接在第一节点N1与第三晶体管M3的连接到发光元件LD的阳极的电极之间。第三晶体管M3可以在感测时段期间根据供应到感测信号线SSL的感测信号将发光元件LD的阳极处的电压值传输到感测线SENL。通过感测线SENL传输的电压值可以被提供到外部电路(例如，时序控制器)，并且外部电路可以基于所提供的电压值提取像素PXL的特性信息(例如，第一晶体管M1的阈值电压等)。所提取的特性信息可以用于转换图像数据，使得可以补偿像素PXL的特性偏差。
图10是示出根据本公开的另一示例实施例的像素的电路图。
参照图10，根据公开的另一示例实施例的像素PXL可以包括发光元件LD、第一晶体管至第七晶体管T1、T2、T3、T4、T5、T6和T7以及存储电容器Cst。
发光元件LD的第一电极(例如，阳极)可以通过第六晶体管T6连接到第一晶体管T1，并且发光元件LD的第二电极(例如，阴极)可以连接到第二驱动电源VSS。发光元件LD可以以与从第一晶体管T1供应的驱动电流量对应的亮度(例如，设定亮度或预定亮度)发光。
第一晶体管T1(例如，驱动晶体管)的一个电极可以通过第五晶体管T5连接到第一驱动电源VDD，并且第一晶体管T1的另一电极可以通过第六晶体管T6连接到发光元件LD的第一电极。第一晶体管T1可以响应于连接到第一晶体管M1的栅电极的第一节点N1的电压来控制从第一驱动电源VDD通过发光元件LD流向第二驱动电源VSS的电流的量。
第二晶体管T2(例如，开关晶体管)可以连接在数据线DL与第一晶体管T1的一个电极之间。在一个或更多个示例实施例中，第二晶体管T2的栅电极可以连接到扫描线SL。第二晶体管T2可以在栅极导通电压(例如，低电平电压)的扫描信号被供应到扫描线SL时导通，以将数据线DL和第一晶体管T1的一个电极彼此电连接。
第三晶体管T3可以连接在第一晶体管T1的另一电极与第一节点N1之间。在一个或更多个示例实施例中，第三晶体管T3的栅电极可以连接到扫描线SL。第三晶体管T3可以在栅极导通电压(例如，低电平电压)的扫描信号被供应到扫描线SL时导通，以将第一晶体管T1的另一电极和第一节点N1彼此电连接。
第四晶体管T4可以连接在第一节点N1与初始化电源Vint之间。在一个或更多个示例实施例中，第四晶体管T4的栅电极可以连接到扫描线SL-1(例如，前一扫描线)。第四晶体管T4可以在栅极导通电压(例如，低电平电压)的扫描信号被供应到扫描线SL-1时导通，以将初始化电源Vint的电压供应到第一节点N1。这里，初始化电源Vint可以被设定为比数据信号的电压低的电压。供应到扫描线SL-1的扫描信号可以具有与供应到前一级像素的扫描线的扫描信号相同的波形。
第五晶体管T5可以连接在第一驱动电源VDD与第一晶体管T1的一个电极之间。第五晶体管T5的栅电极可以连接到发射控制线EL。第五晶体管T5可以在栅极导通电压(例如，低电平电压)的发射控制信号被供应到发射控制线EL时导通，并且可以在其他情况下截止。
第六晶体管T6可以连接在第一晶体管T1的另一电极与发光元件LD的第一电极之间。第六晶体管T6的栅电极可以连接到发射控制线EL。第六晶体管T6可以在栅极导通电压(例如，低电平电压)的发光控制信号被供应到发射控制线EL时导通，并且可以在其他情况下截止。
第七晶体管T7可以连接在初始化电源Vint与发光元件LD的第一电极(例如，阳极)之间。在一个或更多个示例实施例中，第七晶体管T7的栅电极可以连接到扫描线SL+1(例如，随后的扫描线)。第七晶体管T7可以在栅极导通电压(例如，低电平电压)的扫描信号被供应到扫描线SL+1时导通，以将初始化电源Vint的电压供应到发光元件LD的第一电极。供应到扫描线SL+1的扫描信号可以具有与供应到随后的级像素的扫描线的扫描信号相同的波形。
图10示出了第七晶体管T7的栅电极连接到扫描线SL+1的情况。然而，公开的技术精神不限于此。例如，在公开的另一示例实施例中，第七晶体管T7的栅电极可以连接到扫描线SL或扫描线SL-1。在这种情况下，当栅极导通电压(例如，低电平电压)的扫描信号被供应到扫描线SL或扫描线SL-1时，初始化电源Vint的电压可以通过第七晶体管T7被供应到发光元件LD的阳极。
存储电容器Cst可以连接在第一驱动电源VDD与第一节点N1之间。存储电容器Cst可以存储与数据信号和第一晶体管T1的阈值电压对应的电压。
在图10中，包括在驱动电路DC中的晶体管(例如，第一晶体管至第七晶体管T1、T2、T3、T4、T5、T6和T7)中的全部晶体管是p型晶体管，然而，公开不限于此。例如，第一晶体管至第七晶体管T1、T2、T3、T4、T5、T6和T7中的至少一个可以变为n型晶体管。
图11是示出包括在图8的显示装置中的像素的示例的平面图。图12是沿着图11的线A-A’截取的像素的剖视图。
参照图11和图12，根据公开的一个或更多个示例实施例的像素PXL可以包括第一电极RFE1、第二电极RFE2、第一绝缘层INS1和发光元件LD。像素PXL还可以包括第一堤BNK1、第二堤BNK2、固定层INSA、第三电极CTE1、第四电极CTE2、第二绝缘层INS2、第三绝缘层INS3、波长转换层WCL、第一盖层CPL1、滤色器层CFL和第二盖层CPL2。
其上设置有像素PXL的第一基体层BSL1可以是定位在基底100上的层中的一个。例如，当用于驱动像素PXL的像素电路层形成在基底100上时，第一基体层BSL1可以是设置在像素电路层中的最上层上的绝缘层。
第一堤BNK1和第二堤BNK2可以设置在第一基体层BLS1上。其中设置有发光元件LD的空间可以设置在第一堤BNK1与第二堤BNK2之间。在一个或更多个示例实施例中，第一堤BNK1和第二堤BNK2可以在第一基体层BLS1上沿着第一方向DR1以等于或大于发光元件LD的长度的距离间隔开。第一堤BNK1和第二堤BNK2可以设置在同一层处，并且可以具有基本相同的高度，但不限于此。在一个或更多个示例实施例中，第一堤BNK1和第二堤BNK2可以沿着与第一方向DR1交叉的第二方向DR2延伸。
第一堤BNK1和第二堤BNK2可以包括包含有机材料或无机材料的绝缘材料，但是第一堤BNK1和第二堤BNK2的材料不限于此。在一个或更多个示例实施例中，第一堤BNK1和第二堤BNK2可以由单层形成，但不限于此，并且可以由多层形成。在一些实施例中，第一堤BNK1和第二堤BNK2可以是其中堆叠有至少一个有机绝缘膜和至少一个无机绝缘膜的结构。
在一个或更多个示例实施例中，第一堤BNK1和第二堤BNK2中的每个的剖面可以具有其中侧表面以一定角度(例如，设定角度或预定角度)倾斜的梯形形状，但是第一堤BNK1和第二堤BNK2的剖面的形状不限于此，并且可以具有诸如半椭圆形形状、圆形形状和四边形形状的各种形状。
根据一个或更多个示例实施例，可以省略第一堤BNK1和/或第二堤BNK2。
第一电极RFE1和第二电极RFE2可以分别设置在第一堤BNK1和第二堤BNK2上。例如，第一电极RFE1可以位于第一堤BNK1上，并且第二电极RFE2可以位于第二堤BNK2上。根据一个或更多个示例实施例，当像素PXL不包括第一堤BNK1和第二堤BNK2时，第一电极RFE1和第二电极RFE2可以直接位于第一基体层BSL1上。
第一电极RFE1和第二电极RFE2可以彼此间隔开。第一电极RFE1和第二电极RFE2可以沿着第一方向DR1以一定距离(例如，设定距离或预定距离)彼此间隔开。这里，第一电极RFE1和第二电极RFE2彼此间隔开的距离可以小于发光元件LD的长度。因此，当发光元件LD设置在第一电极RFE1与第二电极RFE2之间的中心部分时，第一电极RFE1的至少一部分和第二电极RFE2的至少一部分可以在第三方向DR3上与发光元件LD叠置。第一电极RFE1和第二电极RFE2可以在平面上沿着第二方向DR2延伸。
第一电极RFE1可以连接到第一连接线CNL1，并且第二电极RFE2可以连接到第二连接线CNL2。根据一个或更多个示例实施例，第一连接线CNL1可以与第一电极RFE1一体地设置，并且第二连接线CNL2可以与第二电极RFE2一体地设置。
第一电极RFE1和第二电极RFE2可以沿着第一堤BNK1和第二堤BNK2的表面具有基本均匀的厚度。第一电极RFE1和第二电极RFE2可以对应于第一堤BNK1和第二堤BNK2的形状。例如，第一电极RFE1可以具有与第一堤BNK1的倾斜度对应的形状，并且第二电极RFE2可以具有与第二堤BNK2的倾斜度对应的形状。
第一电极RFE1和第二电极RFE2可以由导电材料形成。例如，第一电极RFE1和第二电极RFE2中的每个可以包括诸如Al、Mg、Ag、Pt、Pd、Au、Ni、Nd、Ir、Cr、Ti及其合金的金属。在另一示例中，第一电极RFE1和第二电极RFE2中的每个可以包括透明导电材料，诸如氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锌(ZnO)和氧化铟锡锌(ITZO)。
这里，第一电极RFE1和第二电极RFE2的材料不限于上述材料。例如，第一电极RFE1和第二电极RFE2可以包括具有恒定反射率的导电材料。当第一电极RFE1和第二电极RFE2由具有恒定反射率的导电材料形成时，从发光元件LD的第一端部EP1和第二端部EP2发射的光可以被第一电极RFE1和第二电极RFE2反射，并且可以在显示方向(例如，第三方向DR3)上行进。
在一个或更多个示例实施例中，第一电极RFE1和第二电极RFE2可以具有与第一堤BNK1和第二堤BNK2的形状对应的形状，并且可以具有相对于第一基体层BSL1的恒定角度。从发光元件LD中的每个的第一端部EP1和第二端部EP2发射的光可以被第一电极RFE1和第二电极RFE2反射，并且可以在第三方向DR3上进一步行进。因此，可以改善显示装置10的光输出效率。
第一电极RFE1和第二电极RFE2中的一个可以是阳极，并且第一电极RFE1和第二电极RFE2中的另一个可以是阴极。例如，第一电极RFE1可以是阳极，并且第二电极RFE2可以是阴极。然而，公开不限于此，反之亦然。
第一电极RFE1和第二电极RFE2可以响应于扫描信号和数据信号将驱动信号提供到发光元件LD，并且发光元件LD可以响应于所提供的驱动信号而发光。
第一电极RFE1和第二电极RFE2可以设置在同一平面处，并且可以具有基本相同的厚度。在一个或更多个示例实施例中，第一电极RFE1和第二电极RFE2可以在同一工艺中并发地(例如，基本同时地)形成。
第一连接线CNL1和第二连接线CNL2可以通过接触孔或单独的连接构件电连接到电力线和驱动电路。因此，第一连接线CNL1和第二连接线CNL2可以将驱动信号分别传输到第一电极RFE1和第二电极RFE2。发光元件LD可以响应于通过第一连接线CNL1和第二连接线CNL2施加到第一电极RFE1和第二电极RFE2的驱动信号发光。
参照图9A和图12，第一电极RFE1和第二电极RFE2中的每个可以通过单独的连接线或连接构件电连接到驱动电路DC和第二驱动电源VSS中的任意一个。例如，第一电极RFE1可以电连接到驱动电路DC，并且第二电极RFE2可以电连接到第二驱动电源VSS。
第一电极RFE1和第二电极RFE2可以向发光元件LD提供驱动信号，并且发光元件LD可以发射与来自驱动电路DC的驱动电流对应的亮度(例如，设定亮度或预定亮度)的光。
第一绝缘层INS1可以设置在第一电极RFE1和第二电极RFE2上。第一绝缘层INS1可以完全设置在第一基体层BSL1上，以覆盖上述第一堤BNK1、第二堤BNK2、第一电极RFE1和第二电极RFE2。在一个或更多个示例实施例中，第一绝缘层INS1可以沿着第一基体层BSL1的未设置第一堤BNK1、第二堤BNK2、第一电极RFE1和第二电极RFE2的表面设置。
在一个或更多个示例实施例中，第一绝缘层INS1可以是由无机材料形成的无机绝缘层。在这种情况下，第一绝缘层INS1可以沿着第一基体层BSL1以及第一电极RFE1和第二电极RFE2的表面具有大致均匀的厚度。
在一个或更多个示例实施例中，第一绝缘层INS1可以包括第一开口OP1和第二开口OP2。第一开口OP1和第二开口OP2可以使第一电极RFE1和第二电极RFE2的至少一部分暴露。
第一开口OP1和第二开口OP2可以形成为分别与第一电极RFE1和第二电极RFE2叠置。例如，第一开口OP1可以形成为与第一电极RFE1叠置，并且第二开口OP2可以形成为与第二电极RFE2叠置。
第一开口OP1和第二开口OP2可以具有与第一绝缘层INS1的厚度对应的厚度和/或深度。例如，第一开口OP1和第二开口OP2可以在第一电极RFE1和第二电极RFE2的对应区域中完全穿过第一绝缘层INS1。因此，第一电极RFE1和第二电极RFE2的一部分可以暴露于外部，以与稍后将描述的第三电极CTE1和第四电极CTE2接触。
发光元件LD可以设置在第一绝缘层INS1上。发光元件LD可以设置在由第一堤BNK1和第二堤BNK2提供的空间中。当在平面图上观看时，发光元件LD可以设置在第一电极RFE1与第二电极RFE2之间。
用于稳定地支撑和固定发光元件LD的固定层INSA可以设置在发光元件LD上。固定层INSA可以是包括无机材料的无机绝缘膜或包括有机材料的有机绝缘膜。固定层INSA可以覆盖发光元件LD中的每个的外表面(例如，外围表面或外周表面)的至少一部分，并且可以形成为使发光元件LD的第一端部EP1和第二端部EP2暴露。因此，固定层INSA可以防止或基本防止发光元件LD与基底100分离。根据一个或更多个示例实施例，固定层INSA可以设置为填充发光元件LD与第一绝缘层INS1之间的空间。根据显示装置10的工艺条件等，可以省略固定层INSA。
第三电极CTE1(或第一接触电极)和第四电极CTE2(或第二接触电极)可以设置在第一绝缘层INS1、发光元件LD和固定层INSA上。在一个或更多个示例实施例中，第二绝缘层INS2可以设置在第三电极CTE1与第四电极CTE2之间。
第三电极CTE1和第四电极CTE2可以与每个发光元件LD的端部EP1和EP2中的一个接触。例如，第三电极CTE1可以与每个发光元件LD的第一端部EP1接触，并且第四电极CTE2可以与每个发光元件LD的第二端部EP2接触。
当在平面图上观看时，第三电极CTE1可以覆盖第一电极RFE1的至少一部分。第三电极CTE1可以通过第一绝缘层INS1的第一开口OP1电连接到第一电极RFE1。例如，第三电极CTE1可以与发光元件LD的第一端部EP1和第一电极RFE1接触。
当在平面图上观看时，第四电极CTE2可以覆盖第二电极RFE2的至少一部分。第四电极CTE2可以通过第一绝缘层INS1的第二开口OP2电连接到第二电极RFE2。例如，第四电极CTE2可以与发光元件LD的第二端部EP2和第二电极RFE2接触。
第三电极CTE1和第四电极CTE2中的每个可以包括透明导电材料。例如，透明导电材料可以包括ITO、IZO、ITZO等。当第三电极CTE1和第四电极CTE2包括透明导电材料时，可以在从发光元件LD发射的光沿第三方向DR3行进时减少光损失。然而，第三电极CTE1和第四电极CTE2的材料不限于上述材料。
第二绝缘层INS2可以设置在第三电极CTE1与第四电极CTE2之间。例如，第二绝缘层INS2可以包括由无机材料形成的无机绝缘膜。第二绝缘层INS2可以覆盖第三电极CTE1和第四电极CTE2中的一个，并且另一电极可以设置在第二绝缘层INS2上。例如，第二绝缘层INS2可以设置在第三电极CTE1上以覆盖第三电极CTE1，并且第四电极CTE2可以设置在第二绝缘层INS2上。例如，第三电极CTE1和第四电极CTE2可以通过第二绝缘层INS2电分离。
然而，第三电极CTE1和第四电极CTE2的设置不限于此。例如，第三电极CTE1和第四电极CTE2可以设置在同一层处。在这种情况下，第三电极CTE1和第四电极CTE2可以并发地形成(例如，基本同时地形成)，并且可以省略第二绝缘层INS2的形成。因此，可以简化显示装置10的制造工艺，并且可以降低显示装置10的制造成本。
第三绝缘层INS3可以设置在第三电极CTE1、第四电极CTE2和第二绝缘层INS2上。第三绝缘层INS3可以用作封装层，封装层可以防止或基本防止第三电极CTE1、第四电极CTE2和发光元件LD在显示装置10的制造工艺中被损坏，并且可以防止或基本防止氧和/或湿气渗透。
第三绝缘层INS3可以由包括无机材料的无机绝缘膜形成。第三绝缘层INS3可以形成为单层，但不限于此，并且可以包括多层结构。当第三绝缘层INS3包括多层结构时，第三绝缘层INS3还可以包括包含有机材料的有机绝缘膜，并且可以包括其中有机绝缘膜和无机绝缘膜交替地设置的多层结构。
波长转换层WCL可以设置在第三绝缘层INS3上。波长转换层WCL可以包括波长转换颗粒QD和散射颗粒SCT。波长转换层WCL没有特别限制，只要波长转换层WCL对于波长转换颗粒QD和散射颗粒SCT具有具备高透光率和优异色散性质的材料即可。例如，波长转换层WCL可以包括有机材料，诸如环氧类树脂、丙烯酸类树脂、卡多类树脂或酰亚胺类树脂。
波长转换颗粒QD可以将入射光的峰值波长转换成另一特定峰值波长。例如，波长转换颗粒QD可以将入射光的颜色转换成另一颜色。
例如，当发光元件LD发射蓝光时，波长转换颗粒QD可以将来自发光元件LD的蓝光转换成不同颜色的光并且发射所述光。例如，波长转换颗粒QD可以将来自发光元件LD的蓝光转换成红光或绿光并且发射红光或绿光。
波长转换颗粒QD的一个或更多个示例可以包括量子点、量子棒、磷光体等。量子点可以是当电子从导带跃迁到价带时发射特定波长的光的颗粒材料。在下文中，波长转换颗粒QD被描述为是量子点，但不限于此。
量子点可以是半导体纳米晶体材料。量子点可以根据组成和尺寸具有特定带隙，并且可以吸收入射光，然后发射唯一波长的光。量子点的半导体纳米晶体的一个或更多个示例可以包括IV族纳米晶体、II-VI族化合物纳米晶体、III-V族化合物纳米晶体、IV-VI族化合物纳米晶体或其组合。
例如，IV族纳米晶体的示例可以包括硅(Si)、锗(Ge)、诸如碳化硅(SiC)或硅锗(SiGe)的二元化合物等，但本公开不限于此。
在一个或更多个示例实施例中，II-VI族化合物纳米晶体的示例可以包括：二元化合物，诸如CdSe、CdTe、ZnS、ZnSe、ZnTe、ZnO、HgS、HgSe、HgTe、MgSe、MgS及其混合物；三元化合物，诸如CdSeS、CdSeTe、CdSTe、ZnSeS、ZnSeTe、ZnSTe、HgSeS、HgSeTe、HgSTe、CdZnS、CdZnSe、CdZnTe、CdHgS、CdHgSe、CdHgTe、HgZnS、HgZnSe、HgZnTe、MgZnSe、MgZnS及其混合物；或四元化合物，诸如HgZnTeS、CdZnSeS、CdZnSeTe、CdZnSTe、CdHgSeS、CdHgSeTe、CdHgSTe、HgZnSeS、HgZnSeTe、HgZnSTe及其混合物，但本公开不限于此。
在一个或更多个示例实施例中，III-V族化合物纳米晶体的示例可以包括：二元化合物，诸如GaN、GaP、GaAs、GaSb、AlN、AlP、AlAs、AlSb、InN、InP、InAs、InSb及其混合物；三元化合物，诸如GaNP、GaNAs、GaNSb、GaPAs、GaPSb、AlNP、AlNAs、AlNSb、AlPAs、AlPSb、InGaP、InNP、InNAs、InNSb、InPAs、InPSb及其混合物；或四元化合物，诸如GaAlNP、GaAlNAs、GaAlNSb、GaAlPAs、GaAlPSb、GaInNP、GaInNAs、GaInNSb、GaInPAs、GaInPSb、InAlNP、InAlNAs、InAlNSb、InAlPAs、InAlPSb及其混合物，但本公开不限于此。
IV-VI族化合物纳米晶体的示例可以包括：二元化合物，诸如SnS、SnSe、SnTe、PbS、PbSe、PbTe及其混合物；三元化合物，诸如SnSeS、SnSeTe、SnSTe、PbSeS、PbSeTe、PbSTe、SnPbS、SnPbSe、SnPbTe及其混合物；或四元化合物，诸如SnPbSSe、SnPbSeTe、SnPbSTe及其混合物，但本公开不限于此。
量子点的形状是本领域中通常使用的形状，并且没有特别限制。然而，例如，量子点可以是球形、金字塔形、多臂或立方体纳米颗粒、纳米管、纳米线、纳米纤维、纳米片状颗粒等。上述二元化合物、三元化合物或四元化合物可以以均匀的浓度存在于颗粒中，或者可以通过被划分成其中浓度分布部分不同的状态而存在于同一颗粒中。
量子点可以具有核-壳结构，核-壳结构包括包含上述纳米晶体的核和围绕核的壳。核与壳之间的界面可以具有其中存在于壳中的元素的浓度朝向中心减小的浓度梯度。量子点的壳可以用作用于通过防止或基本防止核的化学改性来维持半导体性质的保护层和/或用于对量子点赋予电泳性质的荷电层。壳可以是单层或多层。量子点的壳的示例可以包括金属或非金属的氧化物、半导体化合物或其组合。
例如，金属或非金属的氧化物的示例可以包括：二元化合物，诸如SiO2、Al2O3、TiO2、ZnO、MnO、Mn2O3、Mn3O4、CuO、FeO、Fe2O3、Fe3O4、CoO、Co3O4和NiO；或三元化合物，诸如MgAl2O4、CoFe2O4、NiFe2O4或CoMn2O4，但本公开不限于此。
在一个或更多个示例实施例中，半导体化合物的示例可以包括CdS、CdSe、CdTe、ZnS、ZnSe、ZnTe、ZnSeS、GaAs、GaP、GaSb、HgS、HgSe、HgTe、InAs、InP、InSb、AlAs、AlP、AlSb等，但本公开不限于此。
由上述量子点发射的光可以具有约45nm或更小的发光波长光谱半高全宽(FWHM)，从而改善由显示装置10显示的颜色的色纯度和颜色再现性。在一个或更多个示例实施例中，由量子点发射的光可以朝向不同方向发射，而不管入射光的入射方向如何。因此，可以改善显示装置10的侧面可见性。
散射颗粒SCT可以具有与波长转换层WCL的折射率不同的折射率，并且可以与波长转换层WCL形成光学界面。散射颗粒SCT没有特别限制，只要散射颗粒SCT具有能够散射透射光中的至少一些的材料即可。例如，散射颗粒SCT可以是由诸如氧化钛(TiO2)、氧化铝(Al2O3)、氧化铟(In2O3)、氧化锌(ZnO)、氧化锡(SnO2)或二氧化硅的材料形成的颗粒。
散射颗粒SCT可以在不考虑入射光的入射方向的情况下使光在随机方向上散射，而基本不转换穿过波长转换层WCL的光的波长。因此，可以改善显示装置10的侧面可见性。
第一盖层CPL1可以设置在波长转换层WCL上。第一盖层CPL1可以是由无机材料形成的无机绝缘层。第一盖层CPL1可以完全地覆盖波长转换层WCL，并且可以用作防止或基本防止氧和/或湿气从外部渗透到波长转换层WCL中的封装层。因此，波长转换层WCL可以被第三绝缘层INS3和第一盖层CPL1封装。
滤色器层CFL可以设置在第一盖层CPL1上。滤色器层CFL可以是能够选择性地透射特定颜色的光并且吸收另一颜色的光以阻挡行进的吸收型滤光器。
第二盖层CPL2可以设置在滤色器层CFL上。第二盖层CPL2可以是由无机材料形成的无机绝缘层。第二盖层CPL2可以完全地覆盖滤色器层CFL以用作防止或基本防止氧和/或湿气从外部渗透到滤色器层CFL中的封装层。因此，滤色器层CFL可以被第一盖层CPL1和第二盖层CPL2封装。
根据一个或更多个示例实施例，可以省略波长转换层WCL、第一盖层CPL1、滤色器层CFL和第二盖层CPL2中的至少一个。
保护层PSL可以设置在像素PXL上。保护层PSL可以是由无机材料形成的无机绝缘层。保护层PSL可以完全地覆盖像素PXL，以防止或基本防止像素PXL由于外部异物等而损坏。保护层PSL可以仅覆盖其中设置有像素PXL的显示单元110，但不限于此，并且可以覆盖突起120的至少一部分。
尽管在附图中未示出，但是像素PXL还可以包括围绕像素PXL中的每个的分隔壁。分隔壁可以是限定像素PXL的发光区域的像素限定膜。分隔壁可以被构造为包括反射材料和/或至少一种光阻挡材料，以防止或基本防止其中光在相邻像素之间泄漏的漏光缺陷的发生。
在一个或更多个示例实施例中，在使发光元件LD对准的工艺中，分隔壁可以防止或基本防止包括发光元件LD的溶液泄漏到相邻像素。在一个或更多个示例实施例中，在形成波长转换层WCL的工艺中，分隔壁可以防止或基本防止包括波长转换颗粒QD的溶液泄漏到相邻像素。可以根据显示装置10的工艺条件等省略分隔壁。
图13是用于描述其中包括在图8的显示装置中的像素和驱动器通过扇出线连接的结构的示意性平面图。
参照图8和图13，像素PXL可以设置在基底100的显示单元110上，并且第一驱动器210可以设置在基底100的突起120上。为了便于描述，图13仅示出了在第一方向DR1上从显示单元110突出(或延伸)的一个突起120和设置在突起120上的一个第一驱动器210。
像素PXL可以包括第一像素PXLa、第二像素PXLb、第三像素PXLc和第四像素PXLd。这里，第一像素PXLa和第三像素PXLc可以是最靠近显示单元110的边缘的像素PXL。第二像素PXLb可以是从第一像素PXLa沿与第一方向DR1相反的方向定位的像素PXL。第四像素PXLd可以是从第三像素PXLc沿与第一方向DR1相反的方向定位的像素PXL。
第一像素PXLa和第三像素PXLc中的每个可以通过扇出线OL连接到第一驱动器210。为了便于描述，图13仅示出了第一像素PXLa与第一驱动器210之间的连接关系，并且省略了第三像素PXLc与第一驱动器210之间的连接关系。
扇出线OL可以设置在显示单元110上，并且扇出线OL的至少一部分可以朝向突起120延伸。扇出线OL可以包括彼此电连接的第一线部分OL1、第二线部分OL2和第三线部分OL3。
第一线部分OL1可以是直接连接到第一像素PXLa的线。第一线部分OL1可以连接到第一像素PXLa，并且可以在与第一方向DR1相反的方向上从第一像素PXLa延伸。第一线部分OL1可以通过单独的接触孔或连接构件电连接到第一像素PXLa。
第二线部分OL2可以是连接到第一线部分OL1的线。第二线部分OL2可以在第二方向DR2上从第一线部分OL1的一个端部延伸。第二线部分OL2可以设置在与第一线部分OL1的层不同的层上，并且可以通过形成在与第一线部分OL1和第二线部分OL2叠置的区域中的第一接触孔CNT1电连接到第一线部分OL1。
第一线部分OL1和第二线部分OL2可以形成在显示单元110上。例如，第二线部分OL2可以设置在第一像素PXLa和与第一像素PXLa相邻的第二像素PXLb之间，所述第一像素PXLa设置在显示单元110上设置的像素PXL之中的最外侧区域处，并且可以设置第三像素PXLc和与第三像素PXLc相邻的第四像素PXLd之间，所述第三像素PXLc设置在显示单元110上设置的像素PXL之中的最外侧区域处。
第三线部分OL3可以是连接到第二线部分OL2和第一驱动器210的线。第三线部分OL3可以在第一方向DR1上从第二线部分OL2的一个端部延伸。第三线部分OL3可以设置在与第二线部分OL2的层不同的层上，并且可以通过形成在与第二线部分OL2和第三线部分OL3叠置的区域中的第二接触孔CNT2电连接到第二线部分OL2。第三线部分OL3的至少一部分可以从显示单元110朝向突起120延伸，并且用于电接触的垫(pad，或称为“焊盘”或“焊垫”)或引线可以设置在第三线部分OL3的定位在突起120上的端部处。
如上所述，第一线部分OL1和第三线部分OL3两者可以是在平行于第一方向DR1的方向上延伸的线，并且第二线部分OL2可以是在平行于与第一方向DR1交叉的第二方向DR2的方向上延伸的线。
在一个或更多个示例实施例中，如上所述，第二线部分OL2可以设置在与第一线部分OL1和第三线部分OL3的层不同的层上。例如，第一线部分OL1和第三线部分OL3可以设置在同一层处，但不限于此。作为另一示例，第一线部分OL1和第三线部分OL3可以设置在不同的层上。在这种情况下，第一线部分OL1、第二线部分OL2和第三线部分OL3中的全部可以设置在不同的层上。在下文中，“形成和/或设置在同一层处”可以表示在同一工艺中形成并且由相同的材料形成。
第一驱动器210可以通过扇出线OL连接到第一像素PXLa。第一驱动器210可以生成用于驱动第一像素PXLa的第一信号，并且可以通过扇出线OL将所生成的第一信号提供到第一像素PXLa。
第一像素PXLa和第二像素PXLb可以通过第一信号线SL(或扫描线)电连接。第一信号线SL可以是电连接到扇出线OL的线，并且可以与扇出线OL的第一线部分OL1在同一方向上延伸。第二像素PXLb可以通过第一信号线SL接收第一信号。第一信号线SL可以与扇出线OL的至少一部分形成在同一层处。例如，第一信号线SL可以与第一线部分OL1形成在同一层处，但不限于此。第一信号线SL可以在第一像素PXLa中电连接到扇出线OL。
第一信号线SL可以在与第一方向DR1相反的方向上进一步延伸，并且还可以连接到其他像素PXL，以将第一信号提供到所连接的像素PXL。例如，第一信号线SL可以将相同的第一信号提供到其中设置有第一像素PXLa和第二像素PXLb的像素行的像素PXL。
如上所述，当将设置在显示单元110的最外侧部分处的第一像素PXLa和设置在突起120上的第一驱动器210连接的扇出线OL形成在显示单元110上并且设置在像素PXL之间时，可以使用于在显示单元110周围形成扇出线OL的空间减小或最小化。因此，显示单元110的区域可以被确保为较宽，并且可以使显示单元110的边框区域减小或最小化。
在下文中，将基于图13的内容参照图14至图17更详细地描述像素PXL与扇出线OL之间的连接关系。
图14是图8的Z1区域的放大图。图15是图8的Z2区域的放大图。图16是图14的Z3区域的放大图。图17是沿着图16的线B-B’截取的扇出线的剖视图。
参照图14和图15，多个像素PXL可以设置在显示单元110上。像素PXL中的每个可以连接到第一信号线SL(或扫描线)和第二信号线DL(或数据线)，以接收第一信号(或扫描信号)和第二信号(或数据信号)。
设置在像素PXL之中的最外侧部分的像素PXLm可以通过扇出线OLm电连接到第一驱动器210。图14和图15是图8的Z1区域和Z2区域的放大图，并且具体示出了像素PXLm和第一驱动器210之间的连接关系。可选地，与第二驱动器220相邻的最外侧的像素PXL可以电连接到第二驱动器220，并且它们的连接关系可以与参照图14和图15描述的基本相同。
连接在像素PXLm与第一驱动器210之间的扇出线OLm可以包括第一线部分OL1m、第二线部分OL2m和第三线部分OL3m。
另外，参照图13、图16和图17，第一线部分OL1m可以是连接到像素PXLm并且沿着第一方向DR1延伸的线。第一线部分OL1m可以设置在第二基体层BSL2上。第二基体层BSL2可以是定位在基底100上的层中的一个。
例如，第二基体层BSL2可以是设置在基底100与图12的第一基体层BSL1之间的绝缘层，但不限于此。
第二线部分OL2m可以是连接到第一线部分OL1m并且沿着第二方向DR2延伸的线。第二线部分OL2m可以定位在显示单元110上，并且可以在显示单元110上设置在像素PXL之间。
第二线部分OL2m可以设置在与第一线部分OL1m的层不同的层上。如图17中所示，第一电路绝缘层CINS1可以设置在第一线部分OL1m上。第一电路绝缘层CINS1可以是由无机材料形成的无机绝缘层。第一电路绝缘层CINS1可以覆盖整个第一线部分OL1m，并且在第一线部分OL1m和第二线部分OL2m叠置的区域中具有第一接触孔CNT1。第二线部分OL2m可以通过第一接触孔CNT1电连接到第一线部分OL1m。
这里，电连接到除了像素PXLm以外的像素PXL的第二线部分OL2可以通过第一电路绝缘层CINS1与第一线部分OL1m绝缘。在一个或更多个示例实施例中，尽管在附图中未示出，但是电连接到其他像素PXL的第二线部分OL2可以设置在与连接到像素PXLm和其他像素PXL的第一信号线SL的层不同的层上。例如，第一信号线SL可以与第一线部分OL1m设置在同一层处，并且第一电路绝缘层CINS1可以设置在第一信号线SL上。因此，第一信号线SL可以通过第一电路绝缘层CINS1与第二线部分OL2绝缘。根据一个或更多个示例实施例，第一信号线SL可以设置在与第一线部分OL1m的层不同的层上，但是同样在这种情况下，第一信号线SL可以设置在与第二线部分OL2的层不同的层上，并且第一信号线SL和第二线部分OL2可以彼此绝缘。
第三线部分OL3m可以是连接到第二线部分OL2m并且沿着第一方向DR1延伸的线。第三线部分OL3m可以从显示单元110延伸到突起120，并且可以连接到第一驱动器210。如参照图13所描述的，第三线部分OL3m可以设置在与第二线部分OL2m的层不同的层上，并且可以与第一线部分OL1m设置在同一层处。因此，第一电路绝缘层CINS1可以在其中第二线部分OL2m和第三线部分OL3m叠置的区域中包括接触孔(例如，图13的第二接触孔CNT2)，并且第二线部分OL2m可以通过该接触孔电连接到第三线部分OL3m。
第二电路绝缘层CINS2可以设置在扇出线OLm上。第二电路绝缘层CINS2可以是由无机材料形成的无机绝缘层。如图17中所示，第二电路绝缘层CINS2可以覆盖扇出线OLm的第二线部分OL2m和其他第二线部分OL2，并且可以防止或基本防止扇出线OLm由于湿气和/或氧而损坏。
如上所述，当扇出线OLm设置在显示单元110的像素PXL之间时，可以不在显示单元110周围提供用于扇出线OLm的单独空间，并且可以使非显示区域的面积减小或最小化。因此，显示装置10可以确保宽的显示区域，并且可以向用户提供更加沉浸式的图像。换言之，显示装置10可以为用户改善沉浸到图像中的程度。
图18是根据公开的实施例的拼接显示装置的分解平面图。图19是组合的图18的拼接显示装置的平面图。图20是沿着图19的线C-C’截取的拼接显示装置的侧视图。
参照图18，根据公开的一个或更多个示例实施例的拼接显示装置1可以包括第一显示面板10A和第二显示面板10B。第一显示面板10A和第二显示面板10B可以沿着第一方向DR1和第二方向DR2交替地布置。为了便于描述，图18示出了两个第一显示面板10A和两个第二显示面板10B沿着第一方向DR1和第二方向DR2交替地设置。然而，更大数量的第一显示面板10A和第二显示面板10B可以交替地设置。
因为第一显示面板10A和第二显示面板10B可以是与上面参照图8至图17描述的显示装置10对应的组件，所以相同或相似的附图标记用于重复的组件，并且将省略其详细描述。
在公开的一个或更多个示例实施例中，包括在拼接显示装置1中的第一显示面板10A和第二显示面板10B可以彼此紧密接触并且安装在机架中，或者可以通过单独的结合装置连接。
第一显示面板10A和第二显示面板10B可以分别独立地输出不同的图像。可选地，第一显示面板10A和第二显示面板10B可以彼此共享一个图像，并且可以输出被划分成多个图像的一个或更多个图像。
第一显示面板10A可以包括设置在第一基底101的第一显示单元111上的多个第一像素PXL1。在一个或更多个示例实施例中，第一显示面板10A可以包括设置在第一基底101的第一突起121上的多个第一面板驱动器201。
第二显示面板10B可以包括设置在第二基底102的第二显示单元112上的多个第二像素PXL2。在一个或更多个示例实施例中，第二显示面板10B可以包括设置在第二基底102的第二突起122上的多个第二面板驱动器202。
第一显示面板10A的第一突起121中的每个可以沿着与突起方向交叉的方向具有第一宽度WP1。在一个或更多个示例实施例中，第一突起121可以以第一间隙GP1彼此间隔开。第二显示面板10B的第二突起122中的每个可以沿着与突起方向交叉的方向具有第二宽度WP2。在一个或更多个示例实施例中，第二突起122可以以第二间隙GP2彼此间隔开。这里，第一突起121的第一宽度WP1可以小于第二突起122之间的第二间隙GP2，并且第二突起122的第二宽度WP2可以小于第一突起121之间的第一间隙GP1。
根据一个或更多个示例实施例，从第一显示单元111的与第二显示面板10B相邻的第一侧表面S1突出的第一突起121a可以在第一方向DR1上与从第一显示单元111的与第一侧表面S1相对的第二侧表面S2突出的第一突起121b和121c不叠置。
在一个或更多个示例实施例中，在第一显示面板10A和第二显示面板10B彼此相邻的区域中，第一显示面板10A的第一突起121和第二显示面板10B的第二突起122可以交替地定位。例如，在第一显示面板10A和沿第一方向DR1与第一显示面板10A并排布置的第二显示面板10B中，从第一显示面板10A的第一显示单元111的第一侧表面S1突出的第一突起121a可以在第一方向DR1上与从相邻的第二显示面板10B的第二显示单元112的第一侧表面S3突出的第二突起122a和122b不叠置。在一个或更多个示例实施例中，第一突起121a以及第二突起122a和122b可以沿着第二方向DR2交替地设置。如上所述，第一突起121的第一宽度WP1可以小于第二突起122之间的第二间隙GP2，并且第一突起121a可以在第二突起122a和122b之间的未形成第二突起122的区域中定位(或叠置)。
与上述类似，在第一显示面板10A和沿第二方向DR2(或与第二方向DR2相反的方向)与第一显示面板10A相邻的第二显示面板10B中，彼此相邻的第一突起121和第二突起122可以在第二方向DR2上彼此不叠置，并且可以沿着第一方向DR1交替地设置。
根据一个或更多个示例实施例，第一显示面板10A的第一基底101的形状可以与第二显示面板10B的第二基底102的形状相同。因此，从第一显示单元111的第二侧表面S2突出的第一突起121b和121c可以在第一方向DR1上与第二突起122a和122b叠置，所述第二突起122a和122b从与第一显示面板10A相邻的第二显示单元112的第一侧表面S3突出。
另外，参照图19和图20，在第一方向DR1和第二方向DR2上交替地布置的第一显示面板10A和第二显示面板10B可以以拼接形式组合以形成一个拼接显示装置1。
这里，定位在第一显示面板10A与第二显示面板10B之间的多个第一突起121和第二突起122的至少一部分可以弯曲，因此可以分别设置在第二显示单元112和第一显示单元111下面。例如，多个第一突起121之中的从与第二显示面板10B相邻的侧表面突出的第一突起121可以包括位于第二显示单元112下面的弯曲部分，并且多个第二突起122之中的从与第一显示面板10A相邻的侧表面突出的第二突起122包括位于第一显示单元111下面的弯曲部分。
第一显示单元111的第一侧表面S1可以在第一方向DR1上面对第二显示单元112的第一侧表面S3。从第一显示单元111的第一侧表面S1突出的第一突起121可以弯曲并且设置在第二显示单元112下面，并且从第二显示单元112的第一侧表面S3突出的第二突起122可以弯曲并且设置在第一显示单元111下面。
因此，设置在第一突起121上的第一面板驱动器201可以设置在第二显示单元112下面，并且设置在第二突起122上的第二面板驱动器202可以设置在第一显示单元111下面。
第一显示单元111的第一侧表面S1和第二显示单元112的第一侧表面S3之间的区域可以是接缝区域。接缝区域是没有设置第一像素PXL1和第二像素PXL2的区域，并且可以是不显示图像的区域。
如上所述，由于从第一显示单元111和第二显示单元112突出的第一突起121和第二突起122弯曲并且设置在相邻的显示单元111和112下面，所以用于设置第一面板驱动器201和第二面板驱动器202的空间可以对用户不可见，并且可以使接缝区域的宽度WS减小或最小化。
例如，接缝区域的宽度WS可以等于或小于第一像素PXL1或第二像素PXL2之间的距离。例如，接缝区域在第一方向DR1上的宽度WS等于或小于第一显示面板10A的第一像素PXL1之间的像素距离WPX。由于接缝区域的宽度WS减小或最小化，所以其中布置有多个第一显示面板10A和第二显示面板10B的拼接显示装置1可以被识别为一个面板而不是分离的显示面板，并且可以向用户提供更加沉浸式的图像。
根据一个或更多个示例实施例，拼接显示装置1还可以包括设置在第一显示面板10A和第二显示面板10B上的黑矩阵面板BMP。
黑矩阵面板BMP可以包括在平面上沿着第一方向DR1或第二方向DR2延伸的黑矩阵BM。黑矩阵BM可以沿着分别设置在第一显示单元111和第二显示单元112上的第一像素PXL1与第二像素PXL2之间的边界设置。在一个或更多个示例实施例中，黑矩阵BM可以设置为与第一显示单元111和第二显示单元112之间的接缝区域叠置。
黑矩阵BM的宽度WB可以大于第一像素PXL1或第二像素PXL2之间的像素距离WPX。在一个或更多个示例实施例中，黑矩阵BM的宽度WB可以大于接缝区域的宽度WS，但不限于此。
黑矩阵BM可以以规则的距离设置，并且从像素PXL1和PXL2发射的光可以以规则的间隔发射。黑矩阵BM可以吸收从像素PXL1和PXL2发射的光之中的朝向相邻像素行进的光，以阻挡光发射。因此，可以改善在相邻像素之间发生的漏光缺陷。
在一个或更多个示例实施例中，由于黑矩阵BM形成为与第一显示面板10A和第二显示面板10B之间的接缝区域叠置，因此可以防止或基本防止被接缝区域反射的光被用户看到。例如，黑矩阵BM可以防止或基本防止接缝区域被用户看到。因此，拼接显示装置1可以向用户提供更加沉浸式的图像。
图21是根据公开的另一示例实施例的拼接显示装置的分解平面图。图21的实施例与图18和图19的实施例的不同之处在于：图21的实施例包括其形状彼此不同的第一显示面板10C和第二显示面板10D。在图21的示例实施例中，第一显示面板10C和第二显示面板10D可以包括分别沿着第一方向DR1和第二方向DR2彼此叠置的突起。然而，同样在这种情况下，第一显示面板10C的第一突起121可以与第二显示面板10D的第二突起122不叠置。在下文中，将主要描述与图18和图19的实施例的不同之处，并且将省略重复描述。
例如，参照图21，根据公开的另一示例实施例的拼接显示装置2可以包括第一显示面板10C和第二显示面板10D。第一显示面板10C和第二显示面板10D可以沿着第一方向DR1和第二方向DR2交替地布置。
第一显示面板10C可以包括设置在第一基底101的第一显示单元111上的多个第一像素PXL1。在一个或更多个示例实施例中，第一显示面板10C可以包括设置在第一基底101的第一突起121上的多个第一面板驱动器201。
第二显示面板10D可以包括设置在第二基底102的第二显示单元112上的多个第二像素PXL2。在一个或更多个示例实施例中，第二显示面板10D可以包括设置在第二基底102的第二突起122上的多个第二面板驱动器202。
第一突起121可以以第一间隙GP1彼此间隔开。第二突起122中的每个的第二宽度WP2可以小于第一突起121之间的第一间隙GP1。
根据一个或更多个示例实施例，从第一显示单元111的与第二显示面板10D相邻的一个侧表面(例如，第一侧表面)突出的第一突起121d可以在第一方向DR1上与从第一显示单元111的面对第一显示单元111的所述一个侧表面的另一侧表面突出的第一突起121e叠置。
在一个或更多个示例实施例中，在第一显示面板10C和第二显示面板10D彼此相邻的区域中，第一显示面板10C的第一突起121和第二显示面板10D的第二突起122可以交替地定位。例如，在第一显示面板10C和沿第一方向DR1与第一显示面板10C并排布置的第二显示面板10D中，从第一显示单元111的第一侧表面突出的第一突起121d可以在第一方向DR1上与从相邻的第二显示单元112的一个侧表面突出的第二突起122c和122d不叠置。在一个或更多个示例实施例中，第一突起121d以及第二突起122c和122d可以沿着第二方向DR2交替地设置。第一突起121d可以在第二突起122c和122d之间的未形成第二突起122的区域中定位(或叠置)。
与上述类似，在第一显示面板10C和沿第二方向DR2(或与第二方向DR2相反的方向)与第一显示面板10C相邻的第二显示面板10D中，彼此相邻的第一突起121和第二突起122可以在第二方向DR2上彼此不叠置，并且可以沿着第一方向DR1交替地设置。
与图19和图20的实施例中所描述的类似，拼接显示装置2的第一显示面板10C和第二显示面板10D可以彼此紧密接触地组装。因此，第一显示面板10C的第一突起121可以弯曲并且设置在第二显示面板10D的第二显示单元112下面。在一个或更多个示例实施例中，第二显示面板10D的第二突起122可以弯曲并且设置在第一显示面板10C的第一显示单元111下面。因此，拼接显示装置2可以使第一显示面板10C与第二显示面板10D之间的接缝区域减小或最小化，并且可以向用户提供更加沉浸式的图像。换言之，拼接显示装置2可以向用户提供改善的图像沉浸程度。
尽管已经参照附图描述了公开的实施例，但是公开所属领域的技术人员将理解的是，在不改变公开的技术精神和必要特征的情况下，可以以其他特定形式来实现实施例。因此，应当理解的是，上述实施例是说明性的，并且在任何方面都不是限制性的。

Claims (20)

1.一种显示装置，所述显示装置包括：
基底，包括包含多个像素的显示单元和从所述显示单元的边缘突出的突起，所述多个像素包括位于所述显示单元的最外侧区域上的第一像素和与所述第一像素相邻的第二像素；
驱动器，位于所述突起上；以及
扇出线，将所述第一像素和所述驱动器电连接，
其中，在平面图中，所述扇出线的至少一部分在所述第一像素与所述第二像素之间位于所述显示单元上。
2.根据权利要求1所述的显示装置，其中，所述扇出线包括：
第一线部分，连接到所述第一像素；
第二线部分，连接到所述第一线部分，并且位于所述第一像素与所述第二像素之间；以及
第三线部分，连接到所述第二线部分和所述驱动器。
3.根据权利要求2所述的显示装置，其中，所述驱动器被配置为通过所述扇出线向所述第一像素提供第一信号，并且
其中，所述第一像素通过第一信号线连接到所述第二像素，并且所述第二像素被配置为通过所述第一信号线接收所述第一信号。
4.根据权利要求3所述的显示装置，其中，所述第一线部分和所述第三线部分与所述第一信号线在同一方向上延伸。
5.根据权利要求3所述的显示装置，其中，所述驱动器包括扫描驱动器或数据驱动器，并且
所述第一像素被配置为根据来自所述驱动器的所述第一信号发光。
6.根据权利要求2所述的显示装置，其中，所述第一线部分与所述第三线部分位于同一层处，并且
所述第二线部分位于与所述第一线部分和所述第三线部分的层不同的层处。
7.根据权利要求6所述的显示装置，所述显示装置还包括：
绝缘层，位于所述第一线部分和所述第三线部分上，
其中，所述第二线部分位于所述绝缘层上。
8.根据权利要求7所述的显示装置，其中，所述绝缘层包括使所述第一线部分的至少一部分暴露的第一接触孔和使所述第三线部分的至少一部分暴露的第二接触孔，并且
其中，所述第二线部分通过所述第一接触孔连接到所述第一线部分，并且通过所述第二接触孔连接到所述第三线部分。
9.根据权利要求1所述的显示装置，其中，所述多个像素中的每个包括：
第一电极和第二电极，位于同一层处并且彼此间隔开；以及
发光元件，位于所述第一电极与所述第二电极之间。
10.根据权利要求9所述的显示装置，其中，所述多个像素还包括：
波长转换层，位于所述发光元件上；以及
滤色器层，位于所述波长转换层上，
其中，所述波长转换层包括波长转换颗粒和散射颗粒。
11.一种拼接显示装置，所述拼接显示装置包括：
第一显示面板和第二显示面板，在第一方向和与所述第一方向交叉的第二方向上彼此交替地布置，
其中，所述第一显示面板中的每个包括：
第一基底，包括第一显示单元和从所述第一显示单元的边缘突出的多个第一突起，所述多个第一突起彼此间隔开第一距离；
第一像素，位于所述第一显示单元上；
第一面板驱动器，位于所述多个第一突起上；以及
第一扇出线，位于所述第一显示单元上，以将所述第一像素与所述第一面板驱动器中的一个第一面板驱动器电连接，
其中，所述第二显示面板中的每个包括：
第二基底，包括第二显示单元和从所述第二显示单元的边缘突出的多个第二突起，所述多个第二突起彼此间隔开第二距离；
第二像素，位于所述第二显示单元上；
第二面板驱动器，位于所述多个第二突起上；以及
第二扇出线，位于所述第二显示单元上，以将所述第二像素和所述第二面板驱动器中的一个第二面板驱动器电连接，
其中，所述多个第一突起之中的从与所述第二显示面板相邻的侧表面突出的第一突起包括位于所述第二显示单元下面的弯曲部分；并且
所述多个第二突起之中的从与所述第一显示面板相邻的侧表面突出的第二突起包括位于所述第一显示单元下面的弯曲部分。
12.根据权利要求11所述的拼接显示装置，其中，所述第一显示面板中的每个还包括位于所述第一显示单元上的第三像素，
其中，所述第一扇出线包括：
第一线部分，连接到所述第一像素；
第二线部分，连接到所述第一线部分，并且位于所述第一像素与所述第三像素之间；以及
第三线部分，连接到所述第二线部分和所述第一面板驱动器中的所述一个第一面板驱动器。
13.根据权利要求12所述的拼接显示装置，其中，所述第一面板驱动器中的所述一个第一面板驱动器被配置为通过所述第一扇出线向所述第一像素提供第一信号，并且
其中，所述第一像素通过第一信号线连接到所述第三像素，并且被配置为通过所述第一信号线将所述第一信号传输到所述第三像素。
14.根据权利要求12所述的拼接显示装置，其中，所述第一线部分和所述第三线部分位于同一层处，并且
所述第二线部分位于与所述第一线部分和所述第三线部分的层不同的层处。
15.根据权利要求11所述的拼接显示装置，其中，所述第一像素和所述第二像素中的每个包括：
第一电极和第二电极，位于同一层处并且彼此间隔开；以及
发光元件，位于所述第一电极与所述第二电极之间。
16.根据权利要求11所述的拼接显示装置，所述拼接显示装置还包括：
黑矩阵面板，位于所述第一显示面板和所述第二显示面板中的每个上，
其中，所述黑矩阵面板包括在第三方向上与所述第一显示单元和所述第二显示单元之间的接缝区域叠置的黑矩阵，所述第三方向与所述第一方向和所述第二方向交叉，并且
其中，所述黑矩阵的宽度大于所述接缝区域的宽度。
17.根据权利要求11所述的拼接显示装置，其中，所述第一基底包括在所述第一方向上彼此相对的第一侧表面和第二侧表面，
其中，从所述第一侧表面突出的第一突起在所述第一方向上与从所述第二侧表面突出的第一突起不叠置，
其中，所述第二基底包括与所述第一基底的所述第一侧表面相邻并且在所述第一方向上与所述第一侧表面相对的第三侧表面，并且
其中，从所述第三侧表面突出的第二突起在所述第一方向上与从所述第一侧表面突出的所述第一突起不叠置。
18.根据权利要求17所述的拼接显示装置，其中，所述第二显示面板中的每个的所述第二基底的形状与所述第一显示面板中的每个的所述第一基底的形状相同。
19.根据权利要求11所述的拼接显示装置，其中，所述第一基底包括在所述第一方向上彼此相对的第一侧表面和第二侧表面，
其中，从所述第一侧表面突出的第一突起在所述第一方向上与从所述第二侧表面突出的第一突起叠置，
其中，所述第二基底包括与所述第一侧表面相邻并且在所述第一方向上与所述第一侧表面相对的第三侧表面，并且
其中，从所述第三侧表面突出的第二突起在所述第一方向上与从所述第一侧表面突出的所述第一突起不叠置。
20.根据权利要求11所述的拼接显示装置，其中，所述多个第一突起之间的间隙大于所述多个第二突起中的每个的宽度，并且
其中，所述多个第二突起之间的间隙大于所述多个第一突起中的每个的宽度。
CN202110430134.7A 2020-04-21 2021-04-21 显示装置和具有显示装置的拼接显示装置 Pending CN113540181A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2020-0048139 2020-04-21
KR1020200048139A KR20210130310A (ko) 2020-04-21 2020-04-21 표시 장치 및 이를 포함하는 타일드 표시 장치

Publications (1)

Publication Number Publication Date
CN113540181A true CN113540181A (zh) 2021-10-22

Family

ID=78080944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110430134.7A Pending CN113540181A (zh) 2020-04-21 2021-04-21 显示装置和具有显示装置的拼接显示装置

Country Status (3)

Country Link
US (1) US11610869B2 (zh)
KR (1) KR20210130310A (zh)
CN (1) CN113540181A (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11444120B2 (en) * 2020-01-14 2022-09-13 Au Optronics Corporation Display apparatus and method of fabricating the same

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5805117A (en) 1994-05-12 1998-09-08 Samsung Electronics Co., Ltd. Large area tiled modular display system
KR100537021B1 (ko) 1998-07-20 2006-02-28 삼성전자주식회사 타일드 액정표시장치
KR100628435B1 (ko) 1998-09-15 2006-12-04 삼성전자주식회사 타일드 액정표시장치 및 타일드 액정표시장치의 조립 방법
KR100568014B1 (ko) 1998-09-30 2006-06-28 삼성전자주식회사 타일드 액정표시장치의 엘씨디 패널
KR100666137B1 (ko) 1998-10-20 2007-06-04 삼성전자주식회사 타일드 액정표시장치 및 그의 히트씰 실장방법
KR100570507B1 (ko) 1998-11-28 2006-09-14 삼성전자주식회사 타일드 액정표시장치
KR100576118B1 (ko) 1998-12-04 2006-09-20 삼성전자주식회사 타일드 액정표시장치
KR100623944B1 (ko) 1999-01-30 2006-09-13 삼성전자주식회사 타일드 액정표시장치의 엘씨디 패널
JP2002297066A (ja) 2001-03-30 2002-10-09 Sanyo Electric Co Ltd エレクトロルミネッセンス表示装置およびその製造方法
KR101015275B1 (ko) 2004-06-22 2011-02-15 엘지디스플레이 주식회사 타일드방식의 대면적 표시장치
KR101157425B1 (ko) 2004-12-23 2012-06-22 엘지디스플레이 주식회사 타일드방식의 대면적 표시장치
KR100902013B1 (ko) 2007-06-14 2009-06-15 서강대학교산학협력단 타일드 디스플레이 시스템 및 상기 시스템에서의 동기화방법
JP4914929B2 (ja) 2009-10-15 2012-04-11 シャープ株式会社 発光装置およびその製造方法
KR20110041401A (ko) 2009-10-15 2011-04-21 샤프 가부시키가이샤 발광 장치 및 그 제조 방법
US8872214B2 (en) 2009-10-19 2014-10-28 Sharp Kabushiki Kaisha Rod-like light-emitting device, method of manufacturing rod-like light-emitting device, backlight, illuminating device, and display device
JP4814394B2 (ja) 2010-03-05 2011-11-16 シャープ株式会社 発光装置の製造方法
KR101436123B1 (ko) 2013-07-09 2014-11-03 피에스아이 주식회사 초소형 led를 포함하는 디스플레이 및 이의 제조방법
CN105453284B (zh) 2013-07-09 2018-03-20 Psi株式会社 超小型发光二极管电极组件及其制造方法
KR20180007025A (ko) 2016-07-11 2018-01-22 삼성디스플레이 주식회사 초소형 발광 소자를 포함하는 픽셀 구조체, 표시장치 및 그 제조방법
CN108122497B (zh) 2018-02-02 2023-11-14 京东方科技集团股份有限公司 一种柔性阵列基板、柔性显示装置及组装方法
KR20210086908A (ko) * 2019-12-31 2021-07-09 삼성디스플레이 주식회사 디스플레이 장치
KR20210147142A (ko) * 2020-05-27 2021-12-07 삼성디스플레이 주식회사 표시 장치

Also Published As

Publication number Publication date
KR20210130310A (ko) 2021-11-01
US20210327857A1 (en) 2021-10-21
US11610869B2 (en) 2023-03-21

Similar Documents

Publication Publication Date Title
US11791323B2 (en) Light emitting display device and method of fabricating the same
KR102652645B1 (ko) 발광 장치 및 이를 구비하는 표시 장치
KR102520554B1 (ko) 발광 장치 및 이를 구비한 표시 장치
US11610938B2 (en) Display panel and display device including the same
US11769787B2 (en) Display device
US11903270B2 (en) Display device, method of manufacturing the same, and tiled display device having the same
US20210408108A1 (en) Pixel, display device comprising same, and manufacturing method thereof
US11723241B2 (en) Display device with reduced parasitic capacitances between pixel electrodes and data lines
EP3913658A1 (en) Display device and method of manufacturing thereof
US11818931B2 (en) Display device
US11610869B2 (en) Display device and tiled display device having the same
KR102675589B1 (ko) 표시 장치
US11984537B2 (en) Display device
US20230269986A1 (en) Display apparatus
KR20210136213A (ko) 표시 장치

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination