KR20210136213A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20210136213A
KR20210136213A KR1020200054015A KR20200054015A KR20210136213A KR 20210136213 A KR20210136213 A KR 20210136213A KR 1020200054015 A KR1020200054015 A KR 1020200054015A KR 20200054015 A KR20200054015 A KR 20200054015A KR 20210136213 A KR20210136213 A KR 20210136213A
Authority
KR
South Korea
Prior art keywords
electrode
light emitting
disposed
layer
display device
Prior art date
Application number
KR1020200054015A
Other languages
English (en)
Inventor
이현욱
송명훈
이정현
이종찬
이태희
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020200054015A priority Critical patent/KR20210136213A/ko
Priority to US17/202,943 priority patent/US20210351322A1/en
Priority to CN202110441523.XA priority patent/CN113629093A/zh
Publication of KR20210136213A publication Critical patent/KR20210136213A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Abstract

본 발명의 표시 장치는, 기판 및 표시 소자부를 포함한다. 표시 소자부는, 기판 상에 배치되는 제1 전극, 기판 상에 배치되고 제1 방향을 따라 제1 전극과 이격되는 제2 전극, 및 평면 상에서 볼 때 제1 전극 및 제2 전극 사이에 배치되는 복수의 발광 소자들을 포함한다. 제1 및 제2 전극들 각각은 개구를 포함한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
표시 장치는 발광 다이오드(Light Emitting Diode)와 같은 발광 소자를 화소의 광원으로 이용하여 영상을 표시할 수 있다. 발광 다이오드는 열악한 환경 조건에서도 비교적 양호한 내구성을 나타내며, 수명 및 휘도 측면에서도 우수한 성능을 나타낸다.
신뢰성이 높은 무기 결정 구조의 재료를 이용하여 발광 다이오드를 제조하고, 이를 표시 장치의 표시 패널에 배치하여 화소 광원으로 이용하기 위한 연구가 진행되고 있다. 이러한 연구의 일환으로서, 마이크로 스케일 또는 나노 스케일 정도의 발광 다이오드를 제조하고, 이를 각 화소의 광원으로 이용하는 표시 장치에 대한 개발이 진행되고 있다.
본 발명의 일 목적은 출광 효율을 향상시킬 수 있는 표시 장치를 제공하는 데 있다.
본 발명의 실시예들에 의한 표시 장치는, 기판 및 표시 소자부를 포함할 수 있다. 상기 표시 소자부는, 상기 기판 상에 배치되는 제1 전극, 상기 기판 상에 배치되고, 제1 방향을 따라 상기 제1 전극과 이격되는 제2 전극, 및 평면 상에서 볼 때, 상기 제1 전극 및 상기 제2 전극 사이에 배치되는 복수의 발광 소자들을 포함하며, 상기 제1 및 제2 전극들 각각은 개구를 포함할 수 있다.
일 실시예에서, 상기 개구는 상기 제1 방향과 교차하는 제2 방향을 따라 형성되는 복수의 개구들을 포함할 수 있다.
일 실시예에서, 상기 개구들 각각은 상기 발광 소자들 각각으로부터 상기 제1 방향을 따라 일정한 거리로 이격되어 형성될 수 있다.
일 실시예에서, 상기 개구는 상기 제1 방향과 교차하는 제2 방향을 따라 연장되며, 상기 개구는 상기 발광 소자들로부터 이격되어 배치될 수 있다.
일 실시예에서, 상기 개구는 다각형, 원, 및 타원 중 적어도 하나의 형상을 가질 수 있다.
일 실시예에서, 상기 제1 전극 및 상기 제2 전극은 각각 투명 도전성 물질을 포함할 수 있다.
일 실시예에서, 상기 표시 장치는, 상기 발광 소자들 상에 배치되는 절연 패턴, 및 상기 절연 패턴 상에 배치되는 반사층을 더 포함할 수 있다.
일 실시예에서, 상기 절연 패턴 및 상기 반사층은 상기 제1 전극, 상기 제2 전극, 상기 개구, 및 상기 발광 소자들을 커버할 수 있다.
일 실시예에서, 상기 반사층의 상면은 곡면을 포함할 수 있다.
일 실시예에서, 상기 반사층은 돔(dome) 형태로 형성될 수 있다.
일 실시예에서, 상기 발광 소자들은 상기 제1 전극 및 상기 제2 전극 사이에서 상기 제1 방향과 교차하는 제2 방향을 따라 배치되며, 상기 절연 패턴 및 상기 반사층은 상기 발광 소자들 중 적어도 일부를 커버할 수 있다.
일 실시예에서, 상기 반사층은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti 및 Cu 중 적어도 하나를 포함할 수 있다.
일 실시예에서, 상기 절연 패턴은 투광성 물질을 포함할 수 있다.
일 실시예에서, 상기 표시 장치는, 상기 제1 전극 및 상기 제2 전극 상에 배치되는 제1 절연층을 더 포함하며, 상기 발광 소자들은 상기 제1 절연층 상에 배치될 수 있다.
일 실시예에서, 상기 표시 장치는, 상기 제1 전극과 상기 발광 소자의 제1 단부에 접촉하는 제3 전극, 및 상기 제2 전극과 상기 발광 소자의 제2 단부에 접촉하는 제4 전극을 더 포함할 수 있다.
일 실시예에서, 상기 제3 전극과 상기 제4 전극은 상기 제1 절연층 상에 배치되며, 상기 제1 절연층은 상기 제1 전극의 적어도 일부를 노출하는 제1 컨택홀 및 상기 제2 전극의 적어도 일부를 노출하는 제2 컨택홀을 포함할 수 있다. 상기 제3 전극은 상기 제1 컨택홀을 통해 상기 제1 전극과 접촉하며, 상기 제4 전극은 상기 제2 컨택홀을 통해 상기 제2 전극과 접촉할 수 있다.
일 실시예에서, 상기 표시 장치는, 상기 발광 소자 상에 배치되는 고정층을 더 포함할 수 있다. 상기 고정층은, 상기 제3 전극 및 상기 제4 전극 사이에 배치되고, 상기 발광 소자의 외주면의 적어도 일부에 접촉되며, 상기 발광 소자의 상기 제1 단부 및 상기 제2 단부를 노출할 수 있다.
일 실시예에서, 상기 표시 장치는, 상기 기판과 상기 표시 소자부 사이에 배치되며, 상기 발광 소자들로 구동 전류를 제공하는 화소 회로부를 더 포함할 수 있다.
일 실시예에서, 상기 표시 장치는, 상기 표시 소자부와 상기 화소 회로부 사이에 배치되는 컬러 필터층을 더 포함할 수 있다.
일 실시예에서, 상기 컬러 필터층은 파장 변환 입자를 포함할 수 있다.
본 발명의 실시예들에 의한 표시 장치는, 돔(dome) 형태의 반사층과 개구를 포함하는 전극들을 포함함으로써, 표시 장치의 배면으로 방출되는 광의 출광 효율을 향상시킬 수 있다.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1a 및 도 1b는 일 실시예에 따른 발광 소자의 사시도들이다.
도 2는 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 3a 내지 도 3c는 각각 일 실시예에 따른 화소를 나타내는 회로도들이다.
도 4는 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 5는 일 실시예에 따른 화소를 개략적으로 나타내는 평면도이다.
도 6은 도 5의 Ⅰ-Ⅰ' 선을 따라 자른 단면도의 일 예이다.
도 7은 도 5의 Ⅱ-Ⅱ' 선을 따라 자른 단면도의 일 예이다.
도 8은 도 5의 Ⅲ-Ⅲ' 선을 따라 자른 단면도의 일 예이다.
도 9는 도 5의 Ⅲ-Ⅲ' 선을 따라 자른 단면도의 다른 일 예이다.
도 10은 도 5의 Ⅲ-Ⅲ' 선을 따라 자른 단면도의 또 다른 일 예이다.
도 11은 다른 실시예에 따른 화소를 개략적으로 나타내는 평면도이다.
도 12는 또 다른 실시예에 따른 화소를 개략적으로 나타내는 평면도이다.
도 13은 또 다른 실시예에 따른 화소를 개략적으로 나타내는 평면도이다.
도 14는 도 2의 Ⅳ-Ⅳ' 선을 따라 자른 단면도의 일 예이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다. 첨부된 도면에 있어서, 구조물들의 치수는 본 발명의 명확성을 위하여 실제보다 확대하여 도시한 것이다. 제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 출원에서, "포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
또한, 어떤 부분이 다른 부분과 "연결된다"고 할 때, 이는 직접적으로 연결되어 있는 경우뿐 아니라 그 중간에 다른 소자를 사이에 두고 연결되어 있는 경우도 포함한다.
또한, 층, 막, 영역, 판 등의 부분이 다른 부분 "상에" 있다고 할 경우, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 또한, 본 명세서에 있어서, 어느 층, 막, 영역, 판 등의 부분이 다른 부분 상(on)에 형성되었다고 할 경우, 상기 형성된 방향은 상부 방향만 한정되지 않으며 측면이나 하부 방향으로 형성된 것을 포함한다. 반대로 층, 막, 영역, 판 등의 부분이 다른 부분 "아래에" 있다고 할 경우, 이는 다른 부분 "바로 아래에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
도면상의 동일한 구성 요소에 대해서는 동일하거나 유사한 참조 부호를 사용한다.
이하, 첨부한 도면들을 참조하여 본 발명의 실시예들을 보다 상세하게 설명한다.
도 1a 및 도 1b는 일 실시예에 따른 발광 소자의 사시도들이다.
도 1a 및 도 1b를 참조하면, 본 발명의 일 실시예에 따른 발광 소자(LD)는 제1 반도체층(11)과, 제2 반도체층(13)과, 제1 및 제2 반도체층들(11, 13) 사이에 개재된 활성층(12)을 포함할 수 있다. 일 예로, 발광 소자(LD)는 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13)이 순차적으로 적층된 적층체로 구현될 수 있다.
본 발명의 일 실시예에 따르면, 발광 소자(LD)는 일 방향을 따라 연장된 막대 형상으로 제공될 수 있다. 발광 소자(LD)의 연장 방향을 길이 방향이라고 하면, 발광 소자(LD)는 길이 방향을 따라 일 단부와 타 단부를 가질 수 있다.
본 발명의 일 실시예에 있어서, 일 단부에는 제1 및 제2 반도체층들(11, 13) 중 하나, 타 단부에는 제1 및 제2 반도체층들(11, 13) 중 나머지 하나가 배치될 수 있다.
본 발명의 일 실시예에 있어서, 발광 소자(LD)는 막대형으로 제공될 수 있다. 여기서 “막대형”이라고 함은 원기둥, 다각 기둥 등과 같이, 길이 방향으로 긴(즉, 종횡비가 1 보다 큰) 로드 형상(rod-like shape), 혹은 바 형상(bar-like shape)을 포함할 수 있다. 예컨대, 발광 소자(LD)의 길이는 그 직경보다 클 수 있다. 다만, 본 발명이 이에 한정되지는 않는다. 또한, 발광 소자(LD)는 코어-쉘(core-shell) 구조의 발광 소자일 수도 있다.
발광 소자(LD)는 일 예로 마이크로 스케일 혹은 나노 스케일 정도의 직경 및/또는 길이를 가질 정도로 제작될 수 있다. 예를 들어, 발광 소자(LD)의 직경은 600nm 이하이고, 발광 소자(LD)의 길이는 4μm 이하일 수 있으나, 발광 소자(LD)의 크기가 이에 한정되는 것은 아니며, 발광 소자(LD)가 적용되는 표시 장치의 요구 조건에 부합되도록 발광 소자(LD)의 크기가 변경될 수도 있다.
제1 반도체층(11)은 일 예로 적어도 하나의 n형 반도체층을 포함할 수 있다. 예컨대, 제1 반도체층(11)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 어느 하나의 반도체 재료를 포함하며, Si, Ge, Sn 등과 같은 제1 도펀트가 도핑된 반도체층을 포함할 수 있다. 제1 반도체층(11)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질로 제1 반도체층(11)을 구성할 수 있다.
활성층(12)은 제1 반도체층(11) 상에 형성되며, 단일 또는 다중 양자 우물 구조로 형성될 수 있다. 활성층(12)이 다중 양자 우물 구조의 물질을 포함하는 경우, 양자층(quantum layer)과 우물층(well layer)이 서로 교번적으로 복수 개 적층된 구조일 수도 있다.
발광 소자(LD)의 양 단부에 소정 전압 이상의 전계를 인가하게 되면, 활성층(12)에서 전자-정공 쌍이 결합하면서 발광 소자(LD)가 발광하게 된다. 이러한 원리를 이용하여 발광 소자(LD)의 발광을 제어함으로써, 발광 소자(LD)를 표시 장치의 화소를 비롯한 다양한 발광 장치의 광원으로 이용할 수 있다.
활성층(12)은 400nm 내지 900nm의 파장을 갖는 광을 방출할 수 있다. 일 예로, 활성층(12)이 청색 파장대의 광을 방출하는 경우, AlGaN, AlGaInN 등의 물질을 포함할 수 있다. 특히, 활성층(12)이 다중 양자 우물 구조로 양자층과 우물층이 교번적으로 적층된 구조인 경우, 양자층은 AlGaN 또는 AlGaInN, 우물층은 GaN 또는 AlInN 등과 같은 물질을 포함할 수 있다. 예시적인 실시예에서, 활성층(12)은 양자층으로 AlGaInN를, 우물층으로 AlInN를 포함할 수 있고, 상술한 바와 같이, 활성층(12)은 중심 파장대역이 450nm 내지 495nm의 범위를 갖는 청색광을 방출할 수 있다.
다만, 이에 제한되는 것은 아니며, 활성층(12)은 밴드갭(band gap) 에너지가 큰 종류의 반도체 물질과 밴드갭 에너지가 작은 반도체 물질들이 서로 교번적으로 적층된 구조일 수도 있고, 발광하는 광의 파장대에 따라 다른 3족 내지 5족 반도체 물질들을 포함할 수도 있다. 활성층(12)이 방출하는 광은 청색 파장대의 광으로 제한되지 않고, 경우에 따라 적색, 녹색 파장대의 광일 수도 있다.
한편, 활성층(12)에서 방출되는 광은 발광 소자(LD)의 길이 방향의 외부면 뿐만 아니라, 양 측면으로 방출될 수 있다. 활성층(12)에서 방출되는 광의 방향성은 하나의 방향으로 제한되지 않는다.
제2 반도체층(13)은 활성층(12) 상에 제공되며, 제1 반도체층(11)과 상이한 타입의 반도체층을 포함할 수 있다. 일 예로, 제2 반도체층(13)은 적어도 하나의 p형 반도체층을 포함할 수 있다. 예컨대, 제2 반도체층(13)은 InAlGaN, GaN, AlGaN, InGaN, AlN, InN 중 적어도 하나의 반도체 재료를 포함하며, Mg, Zn, Ca, Se, Ba 등과 같은 제2 도펀트가 도핑된 반도체층을 포함할 수 있다. 제2 반도체층(13)을 구성하는 물질이 이에 한정되는 것은 아니며, 이 외에도 다양한 물질이 제2 반도체층(13)을 구성할 수 있다.
한편, 도면에서는 제1 반도체층(11)과 제2 반도체층(13)이 하나의 층으로 구성된 것을 도시하고 있으나, 이에 한정되는 것은 아니다. 예를 들어, 제1 반도체층(11) 및 제2 반도체층(13)은 활성층(12)의 물질에 따라 더 많은 수의 층을 포함할 수 있다. 일 예로, 제1 반도체층(11) 및 제2 반도체층(13)은 클래드층(clad layer) 또는 TSBR(tensile strain barrier reducing)층을 더 포함할 수도 있다.
본 발명의 일 실시예에 따르면, 발광 소자(LD)는 상술한 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 외에도 각 층의 상부 및/또는 하부에 다른 형광체층, 활성층, 반도체층 및/또는 전극층을 더 포함할 수 있다.
일 실시예로, 발광 소자(LD)는 제2 반도체층(13)의 일단(일 예로, 발광 소자(LD)의 상부면) 측 또는 제1 반도체층(11)의 일단(일 예로, 발광 소자(LD)의 하부면) 측에 배치되는 적어도 하나의 전극층을 더 포함할 수 있다. 예를 들어, 발광 소자(LD)는 도 1b에 도시된 바와 같이, 제2 반도체층(13)의 일단 측에 배치된 전극층(15)을 더 포함할 수 있다. 전극층(15)은 오믹(Ohmic) 전극일 수 있으나, 이에 한정되지 않는다. 예컨대, 전극층(15)은 쇼트키(schottky) 접촉 전극일 수도 있다. 전극층(15)은 금속 또는 금속 산화물을 포함할 수 있으며, 일 예로, Cr, Ti, Al, Au, Ni, ITO(indium tin oxide), IZO(indium zinc oxide), ZnO(zinc oxide) 및 ITZO(indium tin zinc oxide) 및 이들의 산화물 또는 합금 등을 단독 또는 혼합하여 사용할 수 있으나, 이에 한정되지 않는다. 또한, 실시예에 따라, 전극층(15)은 실질적으로 투명 또는 반투명할 수 있다. 이에 따라, 발광 소자(LD)에서 생성되는 빛이 전극층(15)을 투과하여 발광 소자(LD)의 외부로 방출될 수 있다.
또한, 발광 소자(LD)는 절연 피막(14)을 더 포함할 수 있다. 다만, 본 발명의 일 실시예에 따르면 절연 피막(14)은 생략될 수도 있으며, 제1 반도체층(11), 활성층(12), 및 제2 반도체층(13) 중 일부만을 덮도록 제공될 수도 있다. 예를 들어, 절연 피막(14)은 발광 소자(LD)의 양 단부를 제외한 부분에 제공됨으로써 발광 소자(LD)의 양 단부가 노출될 수도 있다.
설명의 편의를 위해, 도 1a 및 도 1b에서는 절연 피막(14)의 일부를 삭제한 모습을 도시한 것으로서, 실제 발광 소자(LD)의 측면이 모두 절연 피막(14)으로 둘러싸일 수 있다.
본 발명의 일 실시예에 따르면, 절연 피막(14)은 투명한 절연 물질을 포함할 수 있다. 예를 들어, 절연 피막(14)은 SiO2, Si3N4, Al2O3 및 TiO2 중 적어도 하나 이상의 절연 물질을 포함할 수 있으나, 이에 한정되지는 않으며, 절연성을 갖는 다양한 재료를 포함할 수 있다.
절연 피막(14)은 활성층(12)이 제1 반도체층(11) 및 제2 반도체층(13) 외의 전도성 물질과 접촉하여 발생할 수 있는 전기적 단락을 방지할 수 있다. 또한, 절연 피막(14)을 형성함에 의해 발광 소자(LD)의 표면 결함을 최소화하여 수명과 효율을 향상시킬 수 있다. 또한, 복수의 발광 소자(LD)들이 밀접하게 배치되는 경우, 절연 피막(14)은 각 발광 소자(LD)의 사이에서 발생할 수 있는 원치 않은 단락을 방지할 수도 있다.
본 발명의 실시예에 의한 발광 소자(LD)의 종류, 구조 및 형상 등은 다양하게 변경될 수 있다.
도 2는 일 실시예에 따른 표시 장치를 나타내는 평면도이다.
도 1a 내지 도 2를 참조하면, 표시 장치(1000)는, 기판(SUB)과, 기판(SUB) 상에 제공된 복수의 화소(PXL)들을 포함할 수 있다. 또한, 표시 장치(1000)(또는, 기판(SUB))는 복수의 화소(PXL)들이 배치되어 영상이 표시되는 표시 영역(DA)과, 표시 영역(DA)을 제외한 비표시 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 화소(PXL)들이 제공되는 영역일 수 있다. 비표시 영역(NDA)은 화소(PXL)들을 구동하기 위한 구동부들(SDV, DDV, EDV), 및 화소(PXL)들과 구동부들을 연결하는 각종 배선들이 제공되는 영역일 수 있다.
표시 영역(DA)은 다양한 형상을 가질 수 있다. 예를 들어, 표시 영역(DA)은 직선으로 이루어진 변을 포함하는 닫힌 형태의 다각형, 곡선으로 이루어진 변을 포함하는 원, 타원 등, 직선과 곡선으로 이루어진 변을 포함하는 반원, 반타원 등 다양한 형상으로 제공될 수 있다.
표시 영역(DA)이 복수 개의 영역을 포함하는 경우, 각 영역 또한 직선의 변을 포함하는 닫힌 형태의 다각형, 곡선의 변을 포함하는 반원, 반타원 등 다양한 형상으로 제공될 수 있다. 또한, 복수의 영역들의 면적은 서로 동일하거나 서로 다를 수 있다. 본 발명의 일 실시예에서는, 표시 영역(DA)이 직선의 변을 포함하는 사각 형상을 가지는 하나의 영역으로 제공된 경우를 예로서 설명한다.
비표시 영역(NDA)은 표시 영역(DA)의 적어도 일 측에 제공될 수 있다. 본 발명의 일 실시예에 있어서, 비표시 영역(NDA)은 표시 영역(DA)을 둘러쌀 수 있다.
화소(PXL)들은 기판(SUB) 상의 표시 영역(DA) 내에 제공될 수 있다. 화소(PXL)들 각각은 스캔 라인 및 데이터 라인과 연결되어 스캔 신호 및 데이터 신호에 의해 구동되는 적어도 하나의 발광 소자(LD)를 포함할 수 있다.
화소(PXL)들 각각은 적색, 녹색, 및 청색 중 어느 하나의 색을 출사할 수 있으나, 이에 한정되는 것은 아니다. 예를 들면, 화소(PXL)들 각각은 시안, 마젠타, 옐로우, 및 백색 중 하나의 색을 출사할 수도 있다.
구체적으로, 화소(PXL)들은 제1 색의 광을 출사하는 제1 화소(PXL1)(또는, 제1 서브 화소), 제1 색과 상이한 제2 색의 광을 출사하는 제2 화소(PXL2)(또는, 제2 서브 화소), 및 제1 색 및 제2 색과 상이한 제3 색의 광을 출사하는 제3 화소(PXL3)(또는, 제3 서브 화소)를 포함할 수 있다. 서로 인접하도록 배치된 적어도 하나의 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)는 다양한 색상의 빛을 방출할 수 있는 하나의 화소 유닛(PXU)을 구성할 수 있다.
실시예에 따라, 제1 화소(PXL1)는 적색의 빛을 방출하는 적색 화소일 수 있고, 제2 화소(PXL2)는 녹색의 빛을 방출하는 녹색 화소일 수 있으며, 제3 화소(PXL3)는 청색의 빛을 방출하는 청색 화소일 수 있다.
일 실시예에서, 각 화소(PXL)들은 서로 동일한 색의 광을 방출하는 발광 소자를 구비하되, 각 발광 소자들 상에 배치된 서로 다른 색상의 광 변환층(예를 들어, 컬러 필터층 등)을 포함하여 서로 다른 색의 광을 방출할 수 있다. 다른 실시예에서, 각 화소(PXL)들은 서로 다른 색의 광을 방출하는 발광 소자를 구비할 수도 있다. 다만, 각 화소(PXL)들의 색상, 종류 및/또는 개수 등이 특별히 한정되지는 않는다.
화소(PXL)들은 복수 개로 제공되어 제1 방향(DR1) 및 제1 방향(DR1)에 교차하는 제2 방향(DR2)을 따라 배열될 수 있다. 다만, 화소(PXL)들의 배열 형태는 특별히 한정된 것은 아니며, 다양한 형태로 배열될 수 있다.
구동부들(SDV, DDV, EDV)은 각각의 배선부(미도시)를 통해 각 화소(PXL)들에 신호를 제공하며, 이에 따라 각 화소(PXL)들의 구동을 제어할 수 있다. 도 2에는 설명의 편의를 위해 배선부가 생략되었다.
구동부들(SDV, DDV, EDV)은 스캔 라인을 통해 화소(PXL)들에 스캔 신호를 제공하는 스캔 구동부(SDV), 데이터 라인을 통해 화소(PXL)들에 데이터 신호를 제공하는 데이터 구동부(DDV), 발광 제어 라인을 통해 화소(PXL)들에 발광 제어 신호를 제공하는 발광 제어 구동부(EDV), 및 타이밍 제어부(미도시)를 포함할 수 있다. 타이밍 제어부는 스캔 구동부(SDV), 데이터 구동부(DDV), 및 발광 제어 구동부(EDV)를 제어할 수 있다. 실시예에 따라, 발광 제어 구동부(EDV)는 생략될 수도 있다.
스캔 구동부(SDV)는 기판(SUB)의 일 측에 배치될 수 있고, 일 방향(예컨대, 제2 방향(DR2))을 따라 배치될 수 있다. 스캔 구동부(SDV)는 별도의 부품으로 기판(SUB) 상에 장착될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 스캔 구동부(SDV)는 기판(SUB) 상에 직접 형성될 수도 있다. 또한, 스캔 구동부(SDV)는 기판(SUB)의 외부에 위치하고, 별도의 연결 부재를 통해 각 화소(PXL)들에 연결될 수도 있다.
데이터 구동부(DDV)는 기판(SUB)의 일 측에 배치될 수 있고, 상술한 스캔 구동부(SDV)와 교차하는 방향(예컨대, 제1 방향(DR1))을 따라 배치될 수 있다. 데이터 구동부(DDV)는 별도의 부품으로 기판(SUB) 상에 장착되거나, 기판(SUB)의 외부에 위치하고, 별도의 연결 부재를 통해 각 화소(PXL)들에 연결될 수도 있다.
발광 제어 구동부(EDV)는 기판(SUB)의 일 측에 배치될 수 있고, 일 방향(예컨대, 제2 방향(DR2))을 따라 배치될 수 있다. 도 2에 도시된 바와 같이, 발광 제어 구동부(EDV)는 스캔 구동부(SDV)와 동일한 측에 배치될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 발광 제어 구동부(EDV)는 스캔 구동부(SDV)와 다른 측에 배치될 수도 있다. 발광 제어 구동부(EDV)는 별도의 부품으로 기판(SUB) 상에 장착될 수 있으나, 이에 한정되는 것은 아니다. 예를 들어, 발광 제어 구동부(EDV)는 기판(SUB) 상에 직접 형성될 수도 있다. 또한, 발광 제어 구동부(EDV)는 기판(SUB)의 외부에 위치하고, 별도의 연결 부재를 통해 각 화소(PXL)들에 연결될 수도 있다.
일 실시예에서, 화소(PXL)들 각각은 능동형 화소로 구성될 수 있다. 다만, 본 발명에 적용될 수 있는 화소(PXL)들의 종류, 구조 및/또는 구동 방식이 특별히 한정되지는 않는다.
도 3a 내지 도 3c는 각각 일 실시예에 따른 화소를 나타내는 회로도들이다. 특히, 도 3a 내지 도 3c는 능동형 발광 표시 패널을 구성하는 화소의 일 예를 도시하였다.
도 1a 내지 도 3a를 참조하면, 화소(PXL)는 적어도 하나의 발광 소자(LD)와, 이에 연결되어 발광 소자(LD)를 구동하는 구동 회로(DC)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)은 구동 회로(DC)를 경유하여 제1 전원(VDD)에 연결될 수 있고, 발광 소자(LD)의 제2 전극(예컨대, 캐소드 전극)은 제2 전원(VSS)에 연결될 수 있다. 발광 소자(LD)는 구동 회로(DC)에 의해 제어되는 구동 전류량에 상응하는 휘도로 발광할 수 있다.
도 3a에서는 하나의 발광 소자(LD)만을 도시하고 있으나 이는 예시적인 구성을 나타내는 것이며, 실제 화소(PXL)는 복수의 발광 소자(LD)들을 포함할 수 있다. 복수의 발광 소자(LD)들은 서로 병렬 및/또는 직렬 연결될 수 있다.
제1 전원(VDD) 및 제2 전원(VSS)은 서로 다른 전위를 가질 수 있다. 일 예로, 제1 전원(VDD)은 제2 전원(VSS)의 전위보다 발광 소자(LD)의 문턱전압 이상 높은 전위를 가질 수 있다. 즉, 제1 전원(VDD)을 통해 인가되는 전압은 제2 전원(VSS)을 통해 인가되는 전압보다 클 수 있다.
본 발명의 일 실시예에 따르면, 구동 회로(DC)는 제1 트랜지스터(T1), 제2 트랜지스터(T2) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제1 트랜지스터(T1, 구동 트랜지스터)의 제1 전극은 제1 전원(VDD)에 연결될 수 있고, 제2 전극은 발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)에 전기적으로 연결될 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 제1 노드(N1)에 연결될 수 있다. 제1 트랜지스터(T1)는 제1 노드(N1)의 전압에 대응하여 발광 소자(LD)들로 공급되는 구동 전류량을 제어할 수 있다.
제2 트랜지스터(T2, 스위칭 트랜지스터)의 제1 전극은 데이터 라인(DL)에 연결되고, 제2 전극은 제1 노드(N1)에 연결될 수 있다. 여기서, 제2 트랜지스터(T2)의 제1 전극과 제2 전극은 서로 다른 전극으로, 예컨대 제1 전극이 소스 전극이면 제2 전극은 드레인 전극일 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 스캔 라인(SL)에 연결될 수 있다.
제2 트랜지스터(T2)는 스캔 라인(SL)으로부터 제1 트랜지스터(T1)가 턴-온될 수 있는 전압(예컨대, 게이트 온 전압)의 스캔 신호가 공급될 때 턴-온되어, 데이터 라인(DL)과 제1 노드(N1)를 전기적으로 연결할 수 있다. 이때, 데이터 라인(DL)으로는 해당 프레임의 데이터 신호가 공급되고, 이에 따라 제1 노드(N1)로 데이터 신호가 전달될 수 있다. 제1 노드(N1)로 전달된 데이터 신호는 스토리지 커패시터(Cst)에 저장될 수 있다.
스토리지 커패시터(Cst)의 일 전극은 제1 전원(VDD)에 연결될 수 있고, 다른 전극은 제1 노드(N1)에 연결될 수 있다. 이와 같은 스토리지 커패시터(Cst)는 제1 노드(N1)로 공급되는 데이터 신호에 대응하는 전압으로 충전될 수 있고, 다음 프레임의 데이터 신호가 공급될 때까지 충전된 전압을 유지할 수 있다.
설명의 편의상, 도 3a에서는 데이터 신호를 각 화소(PXL)들의 내부로 전달하기 위한 제2 트랜지스터(T2), 데이터 신호의 저장을 위한 스토리지 커패시터(Cst), 및 데이터 신호에 대응하는 구동 전류를 발광 소자(LD)로 공급하기 위한 제1 트랜지스터(T1)를 포함하는 비교적 단순한 구조의 구동 회로(DC)를 도시하였다.
하지만, 본 발명이 이에 한정되는 것은 아니며 구동 회로(DC)의 구조는 다양하게 변경 실시될 수 있다. 일 예로, 구동 회로(DC)는 제1 트랜지스터(T1)의 문턱전압을 보상하기 위한 보상 트랜지스터, 제1 노드(N1)를 초기화하기 위한 초기화 트랜지스터, 및/또는 발광 소자(LD)의 발광 시간을 제어하기 위한 발광 제어 트랜지스터 등과 같은 각종 트랜지스터나, 제1 노드(N1)의 전압을 부스팅하기 위한 부스팅 커패시터 등과 같은 다른 회로 소자들을 추가적으로 더 포함할 수도 있다.
또한, 도 3a에서는 구동 회로(DC)에 포함되는 트랜지스터들, 예컨대 제1 및 제2 트랜지스터들(T1, T2)이 모두 P타입의 트랜지스터들인 것으로 도시되었으나, 본 발명이 이에 한정되지는 않는다. 즉, 구동 회로(DC)에 포함되는 제1 및 제2 트랜지스터들(T1, T2) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
예를 들어, 도 3b에 도시된 바와 같이, 구동 회로(DC)의 제1 및 제2 트랜지스터들(T1, T2)은 N타입의 트랜지스터로 구현될 수 있다. 도 3b에 도시된 구동 회로(DC)는 트랜지스터 타입 변경으로 인한 일부 구성요소들의 연결 위치 변경을 제외하고는 그 구성이나 동작이 도 3a의 구동 회로(DC)와 유사할 수 있다. 따라서, 이에 대한 상세한 설명은 생략하기로 한다.
또한, 다른 예로, 도 3c를 참조하면, 화소(PXL)는 제3 트랜지스터(T3, 센싱 트랜지스터)를 더 포함할 수 있다.
제3 트랜지스터(T3)의 게이트 전극은 센싱 스캔 라인(SSL)에 연결될 수 있다. 제3 트랜지스터(T3)의 제1 전극은 센싱 라인(SENL)에 연결되고, 제3 트랜지스터(T3)의 제2 전극은 발광 소자(LD)의 애노드 전극과 연결될 수 있다. 제3 트랜지스터(T3)는 센싱 기간에 센싱 스캔 라인(SSL)에 공급되는 센싱 신호에 따라 발광 소자(LD)의 애노드 전극에서의 전압 값을 센싱 라인(SENL)으로 전달할 수 있다. 센싱 라인(SENL)을 통해 전달된 전압 값은 외부 회로(예컨대, 타이밍 제어부)에 제공될 수 있고, 외부 회로는 제공된 전압 값을 기초로 화소(PXL)의 특성 정보(예컨대, 제1 트랜지스터(T1)의 문턱 전압 등)를 추출할 수 있다. 추출된 특성 정보는 화소(PXL)의 특성 편차가 보상되도록 영상 데이터를 변환하는 데에 이용될 수 있다.
도 4는 다른 실시예에 따른 화소를 나타내는 회로도이다.
도 4를 참조하면, 본 발명의 다른 실시예에 따른 화소(PXL)는 발광 소자(LD), 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
발광 소자(LD)의 제1 전극(예컨대, 애노드 전극)은 제6 트랜지스터(T6)를 경유하여 제1 트랜지스터(T1)에 연결되고, 발광 소자(LD)의 제2 전극(예컨대, 캐소드 전극)은 제2 전원(VSS)에 연결될 수 있다. 발광 소자(LD)는 제1 트랜지스터(T1)로부터 공급되는 구동 전류 량에 대응하여 소정의 휘도로 발광할 수 있다.
제1 트랜지스터(T1, 구동 트랜지스터)의 제1 전극은 제5 트랜지스터(T5)를 경유하여 제1 전원(VDD)에 연결될 수 있고, 제1 트랜지스터(T1)의 제2 전극은 제6 트랜지스터(T6)를 경유하여 발광 소자(LD)의 제1 전극에 연결될 수 있다. 이와 같은 제1 트랜지스터(T1)는 게이트 전극인 제1 노드(N1)의 전압에 대응하여 제1 전원(VDD)으로부터 발광 소자(LD)를 경유하여 제2 전원(VSS)으로 흐르는 전류량을 제어할 수 있다.
제2 트랜지스터(T2, 스위칭 트랜지스터)는 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극 사이에 연결될 수 있다. 그리고, 제2 트랜지스터(T2)의 게이트 전극은 제1 스캔 라인(SL)에 연결될 수 있다. 이와 같은 제2 트랜지스터(T2)는 제1 스캔 라인(SL)으로 게이트 온 전압의 스캔 신호가 공급될 때 턴-온되어 데이터 라인(DL)과 제1 트랜지스터(T1)의 제1 전극을 전기적으로 연결시킬 수 있다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1) 사이에 연결될 수 있다. 그리고, 제3 트랜지스터(T3)의 게이트 전극은 제1 스캔 라인(SL)에 연결될 수 있다. 이와 같은 제3 트랜지스터(T3)는 제1 스캔 라인(SL)으로 게이트 온 전압의 스캔 신호가 공급될 때 턴-온되어 제1 트랜지스터(T1)의 제2 전극과 제1 노드(N1)를 전기적으로 연결시킬 수 있다.
제4 트랜지스터(T4)는 제1 노드(N1)와 초기화 전원(Vint) 사이에 연결될 수 있다. 그리고, 제4 트랜지스터(T4)의 게이트 전극은 제2 스캔 라인(SL-1)에 연결될 수 있다. 이와 같은 제4 트랜지스터(T4)는 제2 스캔 라인(SL-1)으로 게이트 온 전압의 스캔 신호가 공급될 때 턴-온되어 제1 노드(N1)로 초기화 전원(Vint)의 전압을 공급할 수 있다. 여기서, 초기화 전원(Vint)은 데이터 신호보다 낮은 전압으로 설정될 수 있다. 제2 스캔 라인(SL-1)에 공급되는 스캔 신호는 이전단 화소의 제1 스캔 라인에 공급되는 스캔 신호와 동일한 파형을 가질 수 있다.
제5 트랜지스터(T5)는 제1 전원(VDD)과 제1 트랜지스터(T1)의 제1 전극 사이에 연결될 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 발광 제어 라인(EL)에 연결될 수 있다. 이와 같은 제5 트랜지스터(T5)는 발광 제어 라인(EL)으로 게이트 온 전압의 발광 제어 신호가 공급될 때 턴-온될 수 있고, 그 외의 경우에 턴-오프될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 제2 전극과 발광 소자(LD)의 제1 전극 사이에 연결될 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 발광 제어 라인(EL)에 연결될 수 있다. 이와 같은 제6 트랜지스터(T6)는 발광 제어 라인(EL)으로 게이트 온 전압의 발광 제어 신호가 공급될 때 턴-온될 수 있고, 그 외의 경우에 턴-오프될 수 있다.
제7 트랜지스터(T7)는 초기화 전원(Vint)과 발광 소자(LD)의 제1 전극(예컨대, 애노드 전극) 사이에 연결될 수 있다. 그리고, 제7 트랜지스터(T7)의 게이트 전극은 제3 스캔 라인(SL+1)에 연결될 수 있다. 이와 같은 제7 트랜지스터(T7)는 제3 스캔 라인(SL+1)으로 게이트 온 전압의 스캔 신호가 공급될 때 턴-온되어 초기화 전원(Vint)의 전압을 발광 소자(LD)의 제1 전극으로 공급할 수 있다. 제3 스캔 라인(SL+1)에 공급되는 스캔 신호는 이후단 화소의 제1 스캔 라인에 공급되는 스캔 신호와 동일한 파형을 가질 수 있다.
도 4에는 제7 트랜지스터(T7)의 게이트 전극이 제3 스캔 라인(SL+1)에 연결된 경우가 도시된다. 그러나 본 발명의 기술적 사상은 이에 한정되지 않는다. 예를 들어, 본 발명의 다른 실시예에서, 제7 트랜지스터(T7)의 게이트 전극은 제1 스캔 라인(SL) 또는 제2 스캔 라인(SL-1)에 연결될 수도 있다. 이 경우, 초기화 전원(Vint)의 전압은 제1 스캔 라인(SL) 또는 제2 스캔 라인(SL-1)으로 게이트-온 전압의 스캔 신호가 공급될 때, 제7 트랜지스터(T7)를 경유하여 발광 소자(LD)의 애노드 전극으로 공급될 수 있다.
스토리지 커패시터(Cst)는 제1 전원(VDD)과 제1 노드(N1) 사이에 연결될 수 있다. 이와 같은 스토리지 커패시터(Cst)에는 데이터 신호 및 제1 트랜지스터(T1)의 문턱전압에 대응하는 전압이 저장될 수 있다.
한편, 도 4에서는 구동 회로(DC)에 포함되는 트랜지스터들, 일 예로, 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7)을 모두 P타입의 트랜지스터들로 도시하였으나, 본 발명이 이에 한정되지는 않는다. 예를 들어, 제1 내지 제7 트랜지스터들(T1, T2, T3, T4, T5, T6, T7) 중 적어도 하나는 N타입의 트랜지스터로 변경될 수도 있다.
도 5는 일 실시예에 따른 화소를 개략적으로 나타내는 평면도이고, 도 6은 도 5의 Ⅰ-Ⅰ' 선을 따라 자른 단면도의 일 예이며, 도 7은 도 5의 Ⅱ-Ⅱ' 선을 따라 자른 단면도의 일 예이고, 도 8은 도 5의 Ⅲ-Ⅲ' 선을 따라 자른 단면도의 일 예이며, 도 9는 도 5의 Ⅲ-Ⅲ' 선을 따라 자른 단면도의 다른 일 예이고, 도 10은 도 5의 Ⅲ-Ⅲ' 선을 따라 자른 단면도의 또 다른 일 예이다.
여기서, 도 5에 도시된 화소(PXL)는, 도 3a 내지 도 4 각각에 도시된 화소(PXL)들 중 어느 하나일 수 있다. 일 예로, 도 5에 도시된 화소(PXL)는 도 3a에 도시된 화소(PXL)일 수 있다.
설명의 편의를 위하여, 도 5에서 발광 소자(LD)에 연결되는 트랜지스터 및 트랜지스터에 연결되는 신호 배선들의 도시를 생략하였다.
한편, "동일한 층에 형성, 제공, 또는 배치된다"함은 동일한 공정에서 형성되며 동일한 물질을 포함하는 것을 의미할 수 있다.
또한, 도 5에 있어서, 발광 소자(LD)들이 제1 방향(DR1)으로 정렬된 것으로 도시하였으나, 발광 소자(LD)의 배열이 이에 한정되지는 않는다. 예를 들어, 발광 소자(LD)는 제1 방향(DR1)에 대한 사선 방향으로 정렬되어 있을 수도 있다.
도 1 내지 도 3a, 및 도 5 내지 도 8을 참조하면, 본 발명의 일 실시예에 따른 표시 장치(1000)는 기판(SUB), 화소 회로부(PCL), 표시 소자부(DPL), 및 봉지층(ECP)을 포함할 수 있다.
기판(SUB)은 투명 절연 물질을 포함하여 광의 투과가 가능할 수 있다. 기판(SUB)은 경성(rigid) 기판 또는 연성(flexible) 기판일 수 있다.
경성 기판은, 예를 들어, 유리 기판, 석영 기판, 유리 세라믹 기판, 및 결정질 유리 기판 중 하나일 수 있다. 가요성 기판은, 고분자 유기물을 포함하는 필름 기판 및 플라스틱 기판 중 하나일 수 있다. 예를 들면, 가요성 기판은 폴리스티렌(polystyrene), 폴리비닐알코올(polyvinyl alcohol), 폴리메틸메타크릴레이트(polymethyl methacrylate), 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 트리아세테이트 셀룰로오스(triacetate cellulose), 셀룰로오스아세테이트 프로피오네이트(cellulose acetate propionate) 중 적어도 어느 하나를 포함할 수 있다.
다만, 기판(SUB)을 구성하는 재료는 다양하게 변화될 수 있으며, 섬유 강화플라스틱(FRP, fiber reinforced plastic) 등을 포함할 수도 있다. 기판(SUB)에 적용되는 물질은 표시 장치(1000)의 제조 공정 시, 높은 처리 온도에 대해 저항성(또는, 내열성)을 갖는 것이 바람직할 수 있다.
기판(SUB) 상에 구동 회로(DC)를 포함하는 화소 회로부(PCL)가 배치될 수 있다. 화소 회로부(PCL)는 적어도 하나의 트랜지스터(T)(예를 들어, 제1 트랜지스터(T1), 제2 트랜지스터(T2)) 및 스토리지 커패시터(Cst)를 포함할 수 있다. 또한, 스캔 라인(SL)들, 데이터 라인(DL)들, 및 전원 라인(PL)도 화소 회로부(PCL)에 배치될 수 있다. 발광 소자(LD)는 화소 회로부(PCL)로부터 제공받는 신호에 기초하여 광을 방출하여 화상을 표시할 수 있다.
구체적으로, 기판(SUB) 상에 버퍼층(BFL)이 배치될 수 있다. 버퍼층(BFL)은 트랜지스터(T)에 불순물이 확산되는 것을 방지할 수 있으며, 표면을 평탄화하는 역할을 할 수 있다. 버퍼층(BFL)은 단일막으로 제공될 수 있으나, 적어도 이중층 이상의 다중막으로 제공될 수도 있다. 버퍼층(BFL)이 다중막으로 제공되는 경우, 각 레이어는 동일한 재료로 형성되거나 또는 서로 다른 재료로 형성될 수 있다. 버퍼층(BFL)은 기판(SUB)의 재료 및 공정 조건 등에 따라 생략될 수도 있다.
버퍼층(BFL) 상에 트랜지스터(T)(예를 들어, 제1 트랜지스터(T1))가 배치될 수 있다. 트랜지스터(T)는 반도체 패턴(SCL), 게이트 전극(GE), 제1 단자(SE), 및 제2 단자(DE)를 포함할 수 있다. 제1 단자(SE)는 소스 전극 및 드레인 전극 중 어느 하나의 전극일 수 있으며, 제2 단자(DE)는 나머지 하나의 전극일 수 있다. 일 예로, 제1 단자(SE)가 소스 전극인 경우, 제2 단자(DE)는 드레인 전극일 수 있다.
반도체 패턴(SCL)은 버퍼층(BFL) 상에 배치될 수 있다. 반도체 패턴(SCL)은 제1 단자(SE)에 접촉하는 제1 접촉 영역과 제2 단자(DE)에 접촉하는 제2 접촉 영역을 포함할 수 있다. 제1 접촉 영역과 제2 접촉 영역 사이의 영역은 채널 영역일 수 있다. 반도체 패턴(SCL)은 폴리 실리콘, 아몰퍼스 실리콘, 산화물 반도체 등으로 이루어진 반도체 패턴일 수 있다. 채널 영역은 불순물이 도핑되지 않는 반도체 패턴으로서, 진성 반도체일 수 있다. 제1 접촉 영역과 제2 접촉 영역은 불순물이 도핑된 반도체 패턴일 수 있다.
반도체 패턴(SCL) 상에 게이트 절연막(GI)이 배치될 수 있다. 게이트 절연막(GI)은 질화 규소(SiNx), 산화 규소(SiO2), 산질화 규소(SiOxNy) 중 어느 하나로 이루어질 수 있다.
게이트 전극(GE)은 게이트 절연막(GI)을 사이에 두고 반도체 패턴(SCL) 상에 배치될 수 있다. 게이트 전극(GE)은 반도체 패턴(SCL)과 중첩하여 배치될 수 있다.
제1 단자(SE)와 제2 단자(DE) 각각은 제1 및 제2 층간 절연막들(ILD1, ILD2)과 게이트 절연막(GI)을 관통하는 컨택홀을 통해 반도체 패턴(SCL)의 제1 접촉 영역 및 제2 접촉 영역에 접촉할 수 있다.
상술한 실시예에 있어서, 트랜지스터(T)의 제1 및 제2 단자들(SE, DE)이 게이트 절연막(GI), 제1 및 제2 층간 절연막들(ILD1, ILD2)을 관통하는 컨택홀을 통해 반도체 패턴(SCL)과 전기적으로 연결된 별개의 전극으로 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 트랜지스터(T)의 제1 단자(SE)는 대응하는 반도체 패턴(SCL)의 채널 영역에 인접한 제1 및 제2 접촉 영역들 중 하나의 접촉 영역일 수 있으며, 트랜지스터(T)의 제2 단자(DE)는 상기 대응하는 반도체 패턴(SCL)의 채널 영역에 인접한 제1 및 제2 접촉 영역들 중 나머지 접촉 영역일 수 있다. 이 경우, 트랜지스터(T)의 제2 단자(DE)는 브릿지 전극 또는 컨택 전극 등을 통해 대응하는 화소(PXL)의 발광 소자(LD)들에 전기적으로 연결될 수 있다.
또한, 트랜지스터(T)가 탑 게이트(top gate) 구조의 박막 트랜지스터인 경우를 예로서 설명하였으나, 본 발명이 이에 한정되는 것은 아니다. 실시예에 따라, 트랜지스터(T)는 바텀 게이트(bottom gate) 구조의 박막 트랜지스터일 수도 있다.
한편, 트랜지스터(T)로서 제1 트랜지스터(T1)를 기준으로 설명하였으나, 화소 회로부(PCL)는 도 3a를 참조하여 설명한 제2 트랜지스터(T2)를 더 포함할 수 있다.
제2 층간 절연막(ILD2) 상에는 전원 라인(PL)이 제공될 수 있다. 전원 라인(PL)은 도 3a를 참조하여 설명한 제2 전원(VSS)이 인가되는 배선일 수 있다.
트랜지스터(T)와 전원 라인(PL) 상에 보호막(PSV)이 배치될 수 있다. 보호막(PSV)은 유기 절연막, 무기 절연막, 또는 상기 무기 절연막 상에 배치된 상기 유기 절연막을 포함하는 형태로 제공될 수 있다. 여기서, 무기 절연막은 실리콘 산화물(SiOx), 실리콘 질화물(SiNx), 실리콘산질화물(SiON), AlOx와 같은 금속 산화물 중 적어도 하나를 포함할 수 있다. 유기 절연막은 광을 투과시킬 수 있는 유기 절연 물질을 포함할 수 있다. 유기 절연막은 예를 들어, 아크릴계 수지(polyacrylates resin), 에폭시계 수지(epoxy resin), 페놀 수지(phenolic resin), 폴리아미드계 수지(polyamides resin), 폴리이미드계 수지(polyimides rein), 불포화 폴리에스테르계 수지(unsaturated polyesters resin), 폴리페닐렌 에테르계 수지(poly-phenylen ethers resin), 폴리페닐렌 설파이드계 수지(poly-phenylene sulfides resin), 및 벤조사이클로부텐 수지(benzocyclobutene resin) 중 적어도 하나를 포함할 수 있다.
화소 회로부(PCL)(또는, 보호막(PSV)) 상에 표시 소자부(DPL)가 배치될 수 있다. 표시 소자부(DPL)는 제1 연결 배선(CNL1), 제2 연결 배선(CNL2), 제1 전극(EL1), 제2 전극(EL2), 제1 컨택 전극(CNE1)(또는, 제3 전극), 제2 컨택 전극(CNE2)(또는, 제4 전극), 발광 소자(LD)들, 고정층(ILA), 절연 패턴(ILP), 및 반사층(REL)을 포함할 수 있다.
구체적으로, 화소 회로부(PCL)(또는, 보호막(PSV)) 상에 제1 연결 배선(CNL1), 제2 연결 배선(CNL2), 제1 전극(EL1), 및 제2 전극(EL2)이 배치될 수 있다.
제1 연결 배선(CNL1)은 제1 방향(DR1)으로 연장될 수 있다. 제1 연결 배선(CNL1)은 각각의 화소(PXL)를 인접한 화소(PXL)들로부터 독립적으로 또는 개별적으로 구동하기 위해 각각의 화소(PXL) 내에만 제공 및/또는 형성되며, 인접한 화소(PXL)들 각각에 제공 및/또는 형성된 제1 연결 배선(CNL1)과 전기적 및/또는 물리적으로 분리될 수 있다. 각각의 화소(PXL)에 제공된 제1 연결 배선(CNL1)은 보호막(PSV)을 관통하는 제1 비아홀(CH1)을 통해 해당 화소(PXL)의 화소 회로부(PCL)에 포함된 일부 구성, 일 예로, 제1 트랜지스터(T1)와 전기적으로 연결될 수 있다.
제2 연결 배선(CNL2)은 제1 연결 배선(CNL1)의 연장 방향과 평행한 방향으로 연장될 수 있다. 일 예로, 제2 연결 배선(CNL2)은 제1 방향(DR1)으로 연장될 수 있다. 제2 연결 배선(CNL2)은 각각의 화소(PXL) 및 그에 인접한 화소(PXL)들에 공통으로 제공될 수 있다. 이에 따라, 제1 방향(DR1)을 따라 동일한 화소 행에 배치된 화소(PXL)들은 제2 연결 배선(CNL2)에 공통으로 연결될 수 있다. 각각의 화소(PXL)에 제공된 제2 연결 배선(CNL2)은 보호막(PSV)을 관통하는 제2 비아홀(CH2)을 통해 해당 화소(PXL)의 화소 회로부(PCL)에 포함된 일부 구성, 일 예로, 전원 라인(PL)에 전기적으로 연결될 수 있다. 이에 따라, 전원 라인(PL)에 인가된 제2 전원(VSS)이 제2 연결 배선(CNL2)으로 전달될 수 있다.
제1 및 제2 연결 배선들(CNL1, CNL2)은 도전성 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 연결 배선들(CNL1, CNL2)은 각각 ITO, IZO, ZnO 및 ITZO와 같은 도전성 산화물 또는 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, Ti 및 Cu 중 적어도 하나를 포함하는 금속 물질로 이루어질 수 있다. 또한, 제1 및 제2 연결 배선들(CNL1, CNL2)은 각각 복수의 층이 적층된 다층 구조를 가질 수도 있다.
제1 및 제2 전극들(EL1, EL2) 각각은 일 방향, 일 예로, 제1 방향(DR1)과 교차하는 제2 방향(DR2)으로 연장될 수 있다. 제1 전극(EL1)과 제2 전극(EL2)은 동일한 면 상에 제공되며 서로 이격될 수 있다.
제1 전극(EL1)들은 각각 제1 연결 배선(CNL1)으로부터 제2 방향(DR2)으로 분기될 수 있다. 제1 전극(EL1)들과 제1 연결 배선(CNL1)은 일체로 제공되어 전기적 및/또는 물리적으로 서로 연결될 수 있다. 제1 전극(EL1)들과 제1 연결 배선(CNL1)이 일체로 제공되는 경우, 제1 연결 배선(CNL1)이 제1 전극(EL1)들 각각의 일 영역이거나 제1 전극(EL1)들이 각각 제1 연결 배선(CNL1)의 일 영역일 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 제1 전극(EL1)들과 제1 연결 배선(CNL1)이 서로 개별적으로 형성되어, 도시되지 않은 컨택홀 및 연결 수단 등을 통해 서로 전기적으로 연결될 수도 있다.
제2 전극(EL2)은 제2 연결 배선(CNL2)으로부터 제2 방향(DR2)으로 분기될 수 있다. 제2 전극(EL2)은 제2 연결 배선(CNL2)과 일체로 제공되어, 전기적 및/또는 물리적으로 서로 연결될 수 있다. 제2 전극(EL2)과 제2 연결 배선(CNL2)이 일체로 제공되는 경우, 제2 연결 배선(CNL2)이 제2 전극(EL2)의 일 영역이거나 제2 전극(EL2)이 제2 연결 배선(CNL2)의 일 영역일 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 제2 전극(EL2)과 제2 연결 배선(CNL2)이 서로 개별적으로 형성되어, 도시되지 않은 컨택홀 및 연결 수단 등을 통해 서로 전기적으로 연결될 수도 있다.
한편, 도 5에서는 제1 연결 배선(CNL1)으로부터 2개의 제1 전극(EL1)들이 분기되고, 제2 연결 배선(CNL2)으로부터 1개의 제2 전극(EL2)이 분기되는 것으로 도시되었으나, 이는 예시적인 것으로, 이에 한정되는 것은 아니다.
제1 전극(EL1)들 사이에 제2 전극(EL2)이 배치될 수 있다. 제1 전극(EL1)들은 각각 제2 전극(EL2)과 일정 간격을 두고 제1 방향(DR1)을 따라 서로 이격될 수 있다. 여기서, 제1 전극(EL1)들 각각과 제2 전극(EL2)은 동일한 간격으로 이격될 수 있다. 이에 따라, 발광 소자(LD)들이 보다 균일하게 정렬될 수 있다. 다만, 본 발명이 이에 한정되는 것은 아니며, 실시예에 따라, 제1 전극(EL1)들 각각과 제2 전극(EL2) 사이는 서로 상이한 간격으로 이격될 수도 있다.
일 실시예에서, 제1 및 제2 전극들(EL1, EL2)은 각각 발광 소자(LD)들 각각에서 방출되는 광을 표시 장치(1000)의 화상 표시 방향(예를 들어, 배면 방향)으로 진행되게 하기 위하여 투명한 도전성 물질로 이루어질 수 있다. 예를 들어, 제1 및 제2 전극들(EL1, EL2)은 각각 ITO, IZO, ZnO 및 ITZO와 같은 도전성 산화물로 이루어질 수 있다. 제1 및 제2 전극들(EL1, EL2)이 투명한 도전성 물질로 이루어짐으로써, 도 8에 도시된 바와 같이 발광 소자(LD)로부터 방출된 광(예를 들어, 제1 광(L1))은 제1 및 제2 전극들(EL1, EL2)을 투과하여 화상 표시 방향으로 진행할 수 있다. 이에 따라, 표시 장치(1000)의 배면으로 방출되는 광의 출광 효율이 향상될 수 있다.
일 실시예에서, 제1 및 제2 전극들(EL1, EL2) 각각은 적어도 하나의 개구(OP)를 포함할 수 있다. 예를 들어, 개구(OP)들은 제2 방향(DR2)을 따라 형성될 수 있다. 여기서, 개구(OP)들 각각은 발광 소자(LD)들 각각으로부터 제1 방향(DR1)을 따라 일정한 거리로 이격되어 형성될 수 있다. 제1 및 제2 전극들(EL1, EL2)이 개구(OP)들을 포함함으로써, 도 8에 도시된 바와 같이 발광 소자(LD)로부터 방출된 광(예를 들어, 제2 광(L2))이 개구(OP)들을 통해 화상 표시 방향으로 진행할 수 있다. 이에 따라, 표시 장치(1000)의 배면으로 방출되는 광의 출광 효율이 향상될 수 있다.
한편, 도 5에서는 개구(OP)들의 형태가 사각형인 것으로 도시되었으나, 이는 예시적인 것으로 개구(OP)들의 형태가 이에 한정되는 것은 아니다. 예를 들어, 개구(OP)들의 형태는 사각형 외의 다각형, 원, 및 타원 중 어느 하나일 수 있다. 이에 대해서는, 도 11을 참조하여 후술하기로 한다.
또한, 제1 및 제2 전극들(EL1, EL2)이 개구(OP)들을 포함함으로써, 제1 및 제2 전극들(EL1, EL2)은 전기 전도도가 상대적으로 낮은(즉, 비저항(resistivity)이 상대적으로 높은) ITO, IZO, ZnO 및 ITZO와 같은 투명한 도전성 산화물이 아닌, 전기 전도도가 상대적으로 높은(즉, 비저항이 상대적으로 낮은) Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti 및 Cu 중 적어도 하나를 포함하는 불투명한 금속으로 이루어질 수도 있다. 이 경우, 표시 장치(1000)가 높은 전기 전도도의 불투명한 금속으로 이루어지는 제1 및 제2 전극들(EL1, EL2)을 포함함으로써, 제1 및 제2 전극들(EL1, EL2)을 통해 전달되는 신호의 지연이 개선될 수 있다.
제1 전극(EL1)과 제2 전극(EL2) 중 어느 하나의 전극은 애노드 전극일 수 있으며, 나머지 하나의 전극은 캐소드 전극일 수 있다. 본 발명의 일 실시예에서는, 제1 전극(EL1)이 애노드 전극이고, 제2 전극(EL2)이 캐소드 전극일 수 있다.
제1 전극(EL1) 및 제2 전극(EL2)은 발광 소자(LD)의 제1 단부(EP1) 및 제2 단부(EP2)에 각각 연결되어 발광 소자(LD)에 구동 신호를 제공할 수 있고, 발광 소자(LD)는 구동 회로(DC)로부터 제공된 구동 전류에 대응하여 소정 휘도의 빛을 방출할 수 있다.
제1 전극(EL1) 및 제2 전극(EL2) 상에는 제3 층간 절연막(ILD3)(또는, 제1 절연층)이 제공될 수 있다. 제3 층간 절연막(ILD3)은 제1 및 제2 전극들(EL1, EL2)을 커버할 수 있다.
일 실시예로, 제3 층간 절연막(ILD3)은 무기 재료로 이루어진 무기 절연막일 수 있다. 다만, 이에 한정되는 것은 아니며, 제3 층간 절연막(ILD3)은 유기 재료로 이루어진 유기 절연막일 수도 있다. 또한, 제3 층간 절연막(ILD3)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다중막 구조를 가질 수 있다.
한편, 제3 층간 절연막(ILD3)은 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2)을 포함할 수 있다. 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2)은 제1 전극(EL1) 및 제2 전극(EL2)의 적어도 일부를 노출할 수 있다.
제1 및 제2 컨택홀들(CNT1, CNT2)은 대응하는 각각의 제1 및 제2 전극들(EL1, EL2)과 중첩하여 형성될 수 있다. 예를 들어, 제1 컨택홀(CNT1)은 제1 전극(EL1)과 중첩하여 형성될 수 있고, 제2 컨택홀(CNT2)은 제2 전극(EL2)과 중첩하여 형성될 수 있다.
제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2)은 제3 층간 절연막(ILD3)의 두께에 상응하는 두께 및/또는 깊이를 가질 수 있다. 즉, 제1 컨택홀(CNT1) 및 제2 컨택홀(CNT2)은 해당 영역에서 제3 층간 절연막(ILD3)을 완전히 관통할 수 있다. 이에 따라, 제1 및 제2 전극들(EL1, EL2)의 일부는 외부로 노출되어 후술할 제1 및 제2 컨택 전극들(CNE1, CNE2)과 접촉할 수 있다.
한편, 제1 전극(EL1)과 제2 전극(EL2)은 개구(OP)들을 포함하므로, 제3 층간 절연막(ILD3)을 형성하는 공정 단계에서, 개구(OP)들 내에 제3 층간 절연막(ILD3)이 형성될 수 있다. 다만, 이에 한정되는 것은 아니며, 표시 장치의 공정 조건에 따라, 도 9에 도시된 바와 같이, 개구(OP)들 내에 제3 층간 절연막(ILD3)이 형성되지 않을 수 있다. 개구(OP)들 내에 제3 층간 절연막(ILD3)이 채워지지 않은 빈 공간이 형성됨에 따라, 개구(OP)들을 통해 화상 표시 방향으로 진행하는 광(예를 들어, 제2 광(L2))의 투과율이 높아지므로, 표시 장치(1000)의 출광 효율이 더 향상될 수 있다.
제3 층간 절연막(ILD3) 상에는 발광 소자(LD)들이 배치될 수 있다. 평면 상에서 볼 때, 발광 소자(LD)들은 제1 전극(EL1) 및 제2 전극(EL2)의 사이에 배치되며, 발광 소자(LD)들의 일부가 제1 전극(EL1) 및 제2 전극(EL2)의 일부와 중첩되어 배치될 수 있다. 예를 들어, 평면 상에서 볼 때, 발광 소자(LD)들 각각의 제1 단부(EP1)는 제1 전극(EL1)의 일부와 중첩하고, 제2 단부(EP2)는 제2 전극(EL2)의 일부와 중첩하여 배치될 수 있다.
발광 소자(LD) 상에는 발광 소자(LD)를 안정적으로 지지하며 고정하기 위한 고정층(INSA)이 배치될 수 있다. 고정층(INSA)은 무기 재료를 포함하는 무기 절연막 또는 유기 재료를 포함하는 유기 절연막일 수 있다. 고정층(INSA)은 발광 소자(LD)들 각각의 외주면의 적어도 일부를 덮을 수 있고, 발광 소자(LD)의 제1 단부(EP1) 및 제2 단부(EP2)를 노출하도록 형성될 수 있다. 이에 따라, 고정층(INSA)은 발광 소자(LD)를 안정적으로 지지하고 고정하여, 발광 소자(LD)가 이탈되는 것을 방지할 수 있다. 실시예에 따라, 고정층(INSA)은 발광 소자(LD)와 제3 층간 절연막(ILD3) 사이의 공간을 메우도록 배치될 수도 있다. 고정층(INSA)은 표시 장치의 공정 조건 등에 따라 생략될 수도 있다.
제1 및 제2 전극들(EL1, EL2), 제3 층간 절연막(ILD3), 발광 소자(LD)들, 및 고정층(INSA) 상에는 제1 컨택 전극(CNE1)(또는, 제3 전극) 및 제2 컨택 전극(CNE2)(또는, 제4 전극)이 배치될 수 있다.
제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2)은 각 발광 소자(LD)의 양 단부들(EP1, EP2) 중 하나의 단부에 접촉할 수 있다. 예를 들어, 제1 컨택 전극(CNE1)은 각 발광 소자(LD)의 제1 단부(EP1)에 접촉할 수 있고, 제2 컨택 전극(CNE2)은 각 발광 소자(LD)의 제2 단부(EP2)에 접촉할 수 있다.
제1 컨택 전극(CNE1)은, 평면 상에서 볼 때, 제1 전극(EL1)을 커버할 수 있다. 제1 컨택 전극(CNE1)은 제3 층간 절연막(ILD3)의 제1 컨택홀(CNT1)을 통해 제1 전극(EL1)에 전기적으로 연결될 수 있다. 즉, 제1 컨택 전극(CNE1)은 발광 소자(LD)의 제1 단부(EP1) 및 제1 전극(EL1)에 접촉할 수 있다.
제2 컨택 전극(CNE2)은, 평면 상에서 볼 때, 제2 전극(EL2)을 커버할 수 있다. 제2 컨택 전극(CNE2)은 제3 층간 절연막(ILD3)의 제2 컨택홀(CNT2)을 통해 제2 전극(EL2)에 전기적으로 연결될 수 있다. 즉, 제2 컨택 전극(CNE2)은 발광 소자(LD)의 제2 단부(EP2) 및 제2 전극(EL2)에 접촉할 수 있다.
제1 및 제2 컨택 전극들(CNE1, CNE2) 각각은 투명한 도전성 물질로 이루어질 수 있다. 예를 들어, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 각각 ITO, IZO, ZnO 및 ITZO와 같은 도전성 산화물로 이루어질 수 있다. 제1 및 제2 컨택 전극들(CTE1, CTE2)이 투명한 도전성 물질로 이루어짐으로써, 발광 소자(LD)로부터 출사된 광(예를 들어, 제1 내지 제3 광들(L1, L2, L3))이 진행 경로에 따라 진행하는 동안, 광 손실이 저감될 수 있다. 다만, 이는 예시적인 것으로, 제1 및 제2 컨택 전극들(CNE1, CNE2)의 재료는 이에 한정되는 것은 아니다.
한편, 평면 상에서 볼 때, 개구(OP)들에 중첩하여 제1 및 제2 컨택 전극들(CNE1, CNE2)이 형성될 수 있다. 다만, 이에 한정되는 것은 아니며, 표시 장치의 공정 조건에 따라, 도 9에 도시된 바와 같이, 평면 상에서 볼 때, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 개구(OP)들과 중첩하지 않을 수 있다. 이에 따라, 개구(OP)들을 통해 화상 표시 방향으로 진행하는 광(예를 들어, 제2 광(L2))의 투과율이 높아지므로, 표시 장치(1000)의 출광 효율이 더 향상될 수 있다.
한편, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 서로 동일한 층에 배치될 수 있다. 이 경우, 제1 및 제2 컨택 전극들(CNE1, CNE2)은 동시에 형성될 수 있으며, 이에 따라, 표시 장치(1000)의 제조 공정이 단순화되고 표시 장치(1000)의 제조 비용이 절감될 수 있다.
다만, 제1 및 제2 컨택 전극들(CNE1, CNE2)의 배치가 이에 한정되는 것은 아니다. 예를 들어, 도 10에 도시된 바와 같이, 제1 및 제2 컨택 전극들(CNE1, CNE2_1)은 서로 다른 층에 배치될 수 있다. 이 경우, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2_1) 사이에는 제4 층간 절연막(ILD4)이 배치될 수 있다.
일 실시예로, 제4 층간 절연막(ILD4)은 무기 재료로 이루어진 무기 절연막일 수 있다. 다만, 이에 한정되는 것은 아니며, 제4 층간 절연막(ILD4)은 유기 재료로 이루어진 유기 절연막일 수도 있다. 또한, 제4 층간 절연막(ILD4)은 물리적 성질이 다른 적어도 두 개의 절연층을 포함하는 다중막 구조를 가질 수 있다.
구체적으로, 제4 층간 절연막(ILD4)은 제1 및 제2 컨택 전극들(CNE1, CNE2_1) 중 하나를 커버하도록 배치되고, 제4 층간 절연막(ILD4) 상에 제1 및 제2 컨택 전극들(CNE1, CNE2_1) 중 나머지 하나가 배치될 수 있다. 예컨대, 제4 층간 절연막(ILD4)은 제1 컨택 전극(CNE1) 상에 배치되어 제1 컨택 전극(CNE1)을 커버할 수 있고, 제4 층간 절연막(ILD4) 상에는 제2 컨택 전극(CNE2_1)이 배치될 수 있다. 즉, 제1 컨택 전극(CNE1) 및 제2 컨택 전극(CNE2_1)은 제4 층간 절연막(ILD4)에 의해 전기적으로 분리될 수 있다.
제1 및 제2 컨택 전극들(CNE1, CNE2), 및 발광 소자(LD)들 상에 절연 패턴(ILP)이 배치될 수 있다. 이때, 절연 패턴(ILP)은 제2 방향(DR2)을 따라 일렬로 배치된 복수의 발광 소자(LD)들을 커버하도록 배치될 수 있다. 예를 들어, 절연 패턴(ILP)은 발광 소자(LD)의 장축과 수직한 제2 방향(DR2)을 따라 연장되어 배치되는 라인 형태를 가질 수 있다.
한편, 절연 패턴(ILP)는 화소(PXL)들 각각마다 형성되어, 각각의 화소(PXL)에 포함되는 발광 소자(LD)들을 덮도록 형성될 수 있으나, 이에 한정되는 것은 아니며, 절연 패턴(ILP)는 복수의 화소(PXL)들에 공통으로 형성되어, 복수의 화소(PXL)들에 포함되는 발광 소자(LD)들을 덮도록 형성될 수도 있다.
절연 패턴(ILP)은 광을 효율적으로 가이드할 수 있도록 투광성을 갖는 물질로 이루어진다. 예를 들어, 절연 패턴(ILP)은 고분자 유기물로 이루어질 수 있다. 고분자 유기물은 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 중 적어도 어느 하나를 포함할 수 있다. 다만, 이는 예시적인 것으로, 절연 패턴(ILP)의 물질이 이에 한정되는 것은 아니다.
절연 패턴(ILP) 상에 반사층(REL)이 배치될 수 있다. 반사층(REL)은 제1 및 제2 전극들(EL1, EL2), 발광 소자(LD)들, 고정층(ILA), 제1 및 제2 컨택 전극들(CNE1, CNE2), 제3 층간 절연막(ILD3), 및 절연 패턴(ILP)과 중첩하여 배치될 수 있다.
이때, 반사층(REL)은 제2 방향(DR2)을 따라 일렬로 배치된 복수의 발광 소자(LD)들을 커버하도록 배치될 수 있다. 예를 들어, 반사층(REL)은 발광 소자(LD)의 장축과 수직한 제2 방향(DR2)을 따라 연장되어 배치되는 라인 형태를 가질 수 있다. 이때, 반사층(REL)은 반사층(REL)과 접촉하는 절연 패턴(ILP)의 표면과 실질적으로 동일한 형상을 가질 수 있다. 다시 말하면, 반사층(REL)은 평면 상에서 절연 패턴(ILP)과 실질적으로 동일한 형상을 가질 수 있다.
본 발명의 일 실시예에 따른 표시 장치(1000)는 배면 발광형으로, 발광 소자(LD)로부터 방출된 광(예를 들어, 제1 내지 제3 광들(L1, L2, L3))은 반사층(REL)에서 반사되어 표시 장치(1000)의 배면으로 방출될 수 있다.
반사층(REL)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti 및 Cu 중 적어도 하나를 포함할 수 있다. 예를 들어, 반사층(REL)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti 및 Cu 중 적어도 하나를 포함하는 합금, 질화물 또는 산화물 등으로 구성될 수 있다. 이들은 단독으로 또는 서로 조합되어 사용될 수 있다. 또한, 반사층(REL)은 다층 구조를 가질 수도 있다.
일 실시예에서, 반사층(REL)의 상면은 곡면을 포함할 수 있다. 예를 들어, 도 8에 도시된 바와 같이 반사층(REL)은 돔(dome) 형태로 형성될 수 있다. 즉, 본 발명의 일 실시예에 따른 반사층(REL)의 양 단부는 기판(SUB)에 대하여 일정한 경사를 갖도록 형성될 수 있다. 또한, 반사층(REL)은 절연 패턴(ILP)의 상면으로부터 절연 패턴(ILP)과 보호막(PSV)이 접촉하는 경계까지 연장되어 배치될 수 있다. 이에 따라, 절연 패턴(ILP) 및 반사층(REL)은 각각 보호막(PSV)과 직접 접촉할 수 있으며, 보호막(PSV) 상에 배치된 제1 및 제2 전극들(EL1, EL2), 발광 소자(LD)들, 고정층(ILA), 제1 및 제2 컨택 전극들(CNE1, CNE2)을 완전히 덮을 수 있다. 이에 따라, 발광 소자(LD)로부터 방출된 광은 누설 없이 반사층(REL)으로부터 반사되어, 표시 장치(1000)의 배면으로 방출되는 광의 출광 효율이 향상될 수 있다.
반사층(REL) 상에 봉지층(ECP)이 배치될 수 있다. 봉지층(ECP)은 기판(SUB) 상의 전면에 배치될 수 있다. 봉지층(ECP)은 표시 장치(1000)의 내부로의 수분 또는 산소의 침투를 억제하고, 표시 장치(1000)의 최상부면을 평탄화하는 역할을 할 수 있다.
봉지층(ECP)은 봉지 필름 또는 박막 봉지층일 수 있다. 예를 들어, 봉지층(ECP)이 봉지 필름인 경우, 봉지층(ECP)은 폴리에틸렌(PET) 필름, 폴리프로필렌(PP) 필름, 폴리아미드(PA) 필름, 폴리아세탈(POM) 필름, 폴리메틸메타크릴레이트(PMMA) 필름, 폴리부틸렌테레프탈레이트(PBT) 필름, 폴리카보네이트(PC) 필름, 셀룰로오스 필름, 및 방습 셀로판 중 어느 하나로 이루어질 수 있다. 또한, 봉지층(ECP)이 박막 봉지층인 경우, 봉지층(ECP)은 교호적으로 배치된 적어도 하나의 무기막 및 적어도 하나의 유기막을 포함할 수 있다. 다만, 이에 한정되는 것은 아니며, 봉지층(ECP)은 봉지 기판일 수도 있다.
이 때, 봉지층(ECP)은 10μm 이하의 두께로 형성될 수 있다. 따라서, 표시 장치(1000)의 전체적인 두께가 얇게 형성될 수 있다. 다만, 이는 예시적인 것으로, 봉지층(ECP)의 두께가 이에 한정되는 것은 아니다.
도 5 내지 도 10을 참조하여 설명한 바와 같이, 본 발명의 실시예들에 의한 표시 장치(1000)는, 돔 형태의 반사층(REL)과 개구(OP)들을 포함하는 제1 및 제2 전극들(EL1, EL2)을 포함함으로써, 표시 장치(1000)의 배면으로 방출되는 광의 출광 효율을 향상시킬 수 있다.
도 11은 다른 실시예에 따른 화소를 개략적으로 나타내는 평면도이고, 도 12는 또 다른 실시예에 따른 화소를 개략적으로 나타내는 평면도이다.
도 5, 도 11, 및 도 12를 참조하면, 도 11 및 도 12의 개구(OP_1 또는 OP_2)들의 형태를 제외하고, 도 11의 화소(PXL_1) 및 도 12의 화소(PXL_2)는 도 5의 화소(PXL)와 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
도 11을 참조하면, 개구(OP_1)들은 원형으로 형성될 수 있다. 개구(OP_1)들의 면적이 동일하더라도, 개구(OP_1)들이 원형으로 형성되는 경우, 발광 소자(LD)로부터 방출된 광이 개구(OP_1)들을 통과할 때, 빛의 회절 현상이 최소화될 수 있으므로 표시 장치(1000)의 표시 품질이 향상될 수 있다.
도 12를 참조하면, 개구(OP_2)들은 발광 소자(LD)들과 제1 방향(DR1)을 따라 일정한 거리로 이격되어 형성되며, 제2 방향(DR2)을 따라 연장되어 형성될 수 있다. 이 경우, 개구(OP_2)들의 면적이 상대적으로 증가하므로, 발광 소자(LD)로부터 방출되어 개구(OP_2)들을 통과하는 광(예를 들어, 도 8의 제2 광(L2))의 투과율이 증가하여 표시 장치(1000)의 출광 효율이 더 향상될 수 있다. 또한, 개구(OP_2)들의 면적이 증가함에 따라, 빛의 회절 현상이 감소할 수 있으므로, 표시 장치(1000)의 표시 품질이 향상될 수 있다.
도 13은 또 다른 실시예에 따른 화소를 개략적으로 나타내는 평면도이다.
도 5 및 도 13을 참조하면, 도 13의 반사층(REL_1)의 형태를 제외하고, 도 13의 화소(PXL_3)는 도 5의 화소(PXL)와 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
도 13을 참조하면, 화소(PXL_3)는 복수의 반사층(REL_1)들(또는, 서브 반사층들)을 포함할 수 있다. 즉, 반사층(REL_1)들은 제2 방향(DR2)을 따라 일렬로 배치된 복수의 발광 소자(LD)들을 각각 커버하도록 배치될 수 있다. 예를 들어, 도 13에 도시된 바와 같이, 제1 전극(EL1) 및 제2 전극(EL2) 사이에 배치되는 2개의 발광 소자(LD)들이 일렬로 6개의 라인씩 배치되는 경우, 6개의 반사층(REL_1)들이 제2 방향(DR2)을 따라 일렬로 배치되어 발광 소자(LD)들을 커버하도록 배치될 수 있다. 다만, 반사층(REL_1)들의 형태가 이에 한정되는 것은 아니며, 예를 들어, 화소(PXL_3)는 3개의 반사층(REL_1)들을 포함하며, 반사층(REL_1)들 각각은 2개의 발광 소자(LD)들이 일렬로 배치된 6개의 라인 중 2개의 라인씩 발광 소자(LD)들을 커버하도록 배치될 수도 있다.
도 14는 도 2의 Ⅳ-Ⅳ' 선을 따라 자른 단면도의 일 예이다.
도 2, 도 6, 도 7, 도 8, 및 도 14를 참조하면, 표시 장치(1000)는 기판(SUB), 화소 회로부(PCL), 컬러 필터층들(CF1, CF2, CF3), 캡핑층(CPL), 표시 소자부(DPL), 및 봉지층(ECP)을 포함할 수 있다. 여기서, 기판(SUB), 화소 회로부(PCL), 표시 소자부(DPL), 및 봉지층(ECP)은 도 5 내지 도 8을 참조하여 설명한 기판(SUB), 화소 회로부(PCL), 표시 소자부(DPL), 및 봉지층(ECP)과 실질적으로 동일하거나 유사하므로, 중복되는 설명은 반복하지 않기로 한다.
화소 회로부(PCL)와 표시 소자부(DPL) 사이에 컬러 필터층들(CF1, CF2, CF3)이 배치될 수 있다. 다만, 컬러 필터층들(CF1, CF2, CF3)의 배치 관계가 이에 한정되는 것은 아니며, 컬러 필터층들(CF1, CF2, CF3)은 기판(SUB)과 화소 회로부(PCL) 사이에 배치될 수도 있다. 컬러 필터층들(CF1, CF2, CF3)은 특정 색의 광을 선택적으로 투과할 수 있다.
화소들(PXL1, PXL2, PXL3) 각각이 출사하는 광에 따라, 컬러 필터층들(CF1, CF2, CF3)이 배치될 수 있다. 즉, 화소들(PXL1, PXL2, PXL3) 각각이 출사하는 광에 따라, 화소들(PXL1, PXL2, PXL3) 각각은 서로 다른 컬러 필터층들(CF1, CF2, CF3)을 포함할 수 있다. 예를 들어, 제1 색의 광을 출사하는 제1 화소(PXL1)는 제1 색의 광을 선택적으로 투과하는 제1 컬러 필터층(CF1)을 포함하고, 제2 색의 광을 출사하는 제2 화소(PXL2)는 제2 색의 광을 선택적으로 투과하는 제2 컬러 필터층(CF2)을 포함하며, 제3 색의 광을 출사하는 제3 화소(PXL3)는 제3 색의 광을 선택적으로 투과하는 제3 컬러 필터층(CF3)을 포함할 수 있다. 이에 따라, 서로 인접하도록 배치된 적어도 하나의 제1 화소(PXL1), 제2 화소(PXL2), 및 제3 화소(PXL3)는 다양한 색상의 빛을 방출할 수 있는 하나의 화소 유닛(PXU)을 구성할 수 있다. 다만, 이는 예시적인 것으로, 화소들(PXL1, PXL2, PXL3) 중 적어도 하나는 컬러 필터층을 포함하지 않을 수도 있다. 예를 들어, 발광 소자(LD)들이 제3 색의 광(예를 들어, 청색광)을 방출하는 발광 소자로 구성되는 경우, 제3 색의 광을 출사하는 제3 화소(PXL3)는 컬러 필터층을 포함하지 않을 수 있다.
일 실시예에서, 컬러 필터층들(CF1, CF2, CF3)은 파장 변환 입자를 포함하는 컬러 필터층일 수 있다. 파장 변환 입자는 입사광의 피크 파장을 다른 특정 피크 파장으로 변환할 수 있다. 즉, 파장 변환 입자는 입사광의 색을 다른 색으로 변환할 수 있다.
예를 들어, 발광 소자(LD)가 청색광을 방출하는 경우, 파장 변환 입자는 발광 소자(LD)로부터 제공된 청색광을 다른 색의 광으로 변환하여 방출할 수 있다. 예를 들어, 파장 변환 입자는 발광 소자(LD)로부터 제공된 청색광을 적색광 또는 녹색광으로 변환하여 방출할 수 있다.
파장 변환 입자의 예로는 양자점(quantum dot), 양자 막대(quantum rod) 또는 형광체 등을 들 수 있다. 양자점은 전자가 전도대에서 가전자대로 전이하면서 특정 파장의 광을 방출하는 입자상 물질일 수 있다. 이하, 파장 변환 입자는 양자점인 것으로 설명한다.
양자점은 반도체 나노 결정 물질일 수 있다. 양자점은 조성 및 크기에 따라 특정 밴드갭을 가지며 입사 광을 흡수한 후 고유의 파장을 갖는 광을 방출할 수 있다. 양자점의 반도체 나노 결정의 예로는 IV족계 나노 결정, II-VI족계 화합물 나노 결정, III-V족계 화합물 나노 결정, IV-VI족계 나노 결정 또는 이들의 조합 등을 들 수 있다.
예를 들어, IV족계 나노 결정은 실리콘(Si), 게르마늄(Ge), 또는 탄화규소(silicon carbide, SiC), 규소-게르마늄(SiGe) 등의 이원소 화합물 등을 예시할 수 있으나 본 발명이 이에 한정되는 것은 아니다.
또, II-VI족계 화합물 나노 결정은 CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물 등의 이원소 화합물, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물 등의 삼원소 화합물, 또는 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물 등의 사원소 화합물을 예시할 수 있으나 본 발명이 이에 한정되는 것은 아니다.
또한, III-V족계 화합물 나노 결정은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물 등의 이원소 화합물, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InNP, InNAs, InNSb, InPAs, InPSb 및 이들의 혼합물 등의 삼원소 화합물, 또는 GaAlNP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물 등의 사원소 화합물을 예시할 수 있으나 본 발명이 이에 한정되는 것은 아니다.
IV-VI족계 나노 결정은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물 등의 이원소 화합물, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물 등의 삼원소 화합물, 또는 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물 등의 사원소 화합물을 예시할 수 있으나 본 발명이 이에 한정되는 것은 아니다.
양자점의 형태는 당 분야에서 일반적으로 사용하는 형태의 것으로 특별히 한정되지 않으나, 예를 들어 구형, 피라미드형, 다중 가지형(multi-arm) 또는 큐빅 형태의 나노 입자, 나노 튜브, 나노 와이어, 나노 섬유, 나노 판상 입자 등을 들 수 있다. 전술한 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재할 수 있다.
양자점은 상술한 나노 결정을 포함하는 코어 및 코어를 둘러싸는 쉘을 포함하는 코어-쉘(core-shell) 구조를 가질 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다. 양자점의 쉘은 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층의 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 챠징층(charging layer)의 역할을 수행할 수 있다. 쉘은 단일층 또는 다중층일 수 있다. 양자점의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다.
예를 들어, 금속 또는 비금속의 산화물은 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4, NiO 등의 이원소 화합물, 또는 MgAl2O4, CoFe2O4, NiFe2O4, CoMn2O4 등의 삼원소 화합물을 예시할 수 있으나 본 발명이 이에 한정되는 것은 아니다.
또, 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InSb, AlAs, AlP, AlSb 등을 예시할 수 있으나 본 발명이 이에 한정되는 것은 아니다.
상술한 양자점이 방출하는 광은 약 45nm 이하의 발광 파장 스펙트럼 반치폭(full width of half maximum, FWHM)을 가질 수 있으며 이를 통해 표시 장치가 표시하는 색의 색 순도와 색 재현성을 개선할 수 있다. 또한, 양자점에 의해 방출되는 광은 입사광의 입사 방향과 무관하게 여러 방향을 향하여 방출될 수 있다. 이를 통해 표시 장치의 측면 시인성이 개선될 수 있다.
다만, 컬러 필터층들(CF1, CF2, CF3)은 특정 색의 광을 선택적으로 투과하되, 다른 색의 광들을 흡수하는 흡수형 컬러 필터층일 수도 있다.
컬러 필터층들(CF1, CF2, CF3) 상에는 캡핑층(CPL)이 배치될 수 있다. 캡핑층(CPL)은 무기 재료로 이루어진 무기 절연층일 수 있다. 캡핑층(CPL)은 컬러 필터층들(CF1, CF2, CF3)을 전체적으로 커버하여 외부로부터 산소 및/또는 수분이 침투하는 것을 방지하는 봉지층의 역할을 수행할 수 있다.
한편, 화소들(PXL1, PXL2, PXL3) 각각에 제공된 제1 연결 배선(CNL1) 및 제2 연결 배선(CNL2)은 캡핑층(CPL)을 관통하는 비아홀들(CH_1, CH_2, CH_3) 각각을 통해 화소 회로부(PCL)에 포함된 트랜지스터(T) 및 전원 라인(PL)에 전기적으로 연결될 수 있다. 여기서, 비아홀들(CH_1, CH_2, CH_3) 각각은 도 5 내지 도 8을 참조하여 설명한 제1 비아홀(CH1) 및 제2 비아홀(CH2)을 포함할 수 있다.
이상의 상세한 설명은 본 발명을 예시하고 설명하는 것이다. 또한, 전술한 내용은 본 발명의 바람직한 실시 형태를 나타내고 설명하는 것에 불과하며, 전술한 바와 같이 본 발명은 다양한 다른 조합, 변경 및 환경에서 사용할 수 있으며, 본 명세서에 개시된 발명의 개념의 범위, 저술한 개시 내용과 균등한 범위 및/또는 당업계의 기술 또는 지식의 범위 내에서 변경 또는 수정이 가능하다. 따라서, 이상의 발명의 상세한 설명은 개시된 실시 상태로 본 발명을 제한하려는 의도가 아니다. 또한, 첨부된 청구범위는 다른 실시 상태도 포함하는 것으로 해석되어야 한다.
11: 제1 반도체층 12: 활성층
13: 제2 반도체층 14: 절연 피막
15: 전극층 1000: 표시 장치
BFL: 버퍼층 CF1, CF2, CF3: 컬러 필터층들
CH1: 제1 비아홀 CH2: 제2 비아홀
CNE1: 제1 컨택 전극 CNE2: 제2 컨택 전극
CNL1: 제1 연결 배선 CNL2: 제2 연결 배선
CPL: 캡핑층 Cst: 스토리지 커패시터
DDV: 데이터 구동부 DPL: 표시 소자부
ECP: 봉지층 EDV: 발광 제어 구동부
EL1: 제1 전극 EL2: 제2 전극
EP1: 제1 단부 EP2: 제2 단부
GI: 게이트 절연막 ILA: 고정층
ILD1~ILD4: 층간 절연막들 ILP: 절연 패턴
LD: 발광 소자 OP: 개구
PCL: 화소 회로부 PL: 전원 라인
PSV: 보호막 PXL, PXL1, PXL2, PXL3: 화소
PXU: 화소 유닛 REL: 반사층
SDV: 스캔 구동부 SUB: 기판
T1: 제1 트랜지스터 T2: 제2 트랜지스터

Claims (20)

  1. 기판; 및
    표시 소자부를 포함하며,
    상기 표시 소자부는,
    상기 기판 상에 배치되는 제1 전극;
    상기 기판 상에 배치되고, 제1 방향을 따라 상기 제1 전극과 이격되는 제2 전극; 및
    평면 상에서 볼 때, 상기 제1 전극 및 상기 제2 전극 사이에 배치되는 복수의 발광 소자들을 포함하며,
    상기 제1 및 제2 전극들 각각은 개구를 포함하는, 표시 장치.
  2. 제1 항에 있어서, 상기 개구는 상기 제1 방향과 교차하는 제2 방향을 따라 형성되는 복수의 개구들을 포함하는, 표시 장치.
  3. 제2 항에 있어서, 상기 개구들 각각은 상기 발광 소자들 각각으로부터 상기 제1 방향을 따라 일정한 거리로 이격되어 형성되는, 표시 장치.
  4. 제1 항에 있어서, 상기 개구는 상기 제1 방향과 교차하는 제2 방향을 따라 연장되며,
    상기 개구는 상기 발광 소자들로부터 이격되어 배치되는, 표시 장치.
  5. 제1 항에 있어서, 상기 개구는 다각형, 원, 및 타원 중 적어도 하나의 형상을 갖는, 표시 장치.
  6. 제1 항에 있어서, 상기 제1 전극 및 상기 제2 전극은 각각 투명 도전성 물질을 포함하는, 표시 장치.
  7. 제1 항에 있어서,
    상기 발광 소자들 상에 배치되는 절연 패턴; 및
    상기 절연 패턴 상에 배치되는 반사층을 더 포함하는, 표시 장치.
  8. 제7 항에 있어서, 상기 절연 패턴 및 상기 반사층은 상기 제1 전극, 상기 제2 전극, 상기 개구, 및 상기 발광 소자들을 커버하는, 표시 장치.
  9. 제7 항에 있어서, 상기 반사층의 상면은 곡면을 포함하는, 표시 장치.
  10. 제9 항에 있어서, 상기 반사층은 돔(dome) 형태로 형성되는, 표시 장치.
  11. 제7 항에 있어서, 상기 발광 소자들은 상기 제1 전극 및 상기 제2 전극 사이에서 상기 제1 방향과 교차하는 제2 방향을 따라 배치되며,
    상기 절연 패턴 및 상기 반사층은 상기 발광 소자들 중 적어도 일부를 커버하는, 표시 장치.
  12. 제7 항에 있어서, 상기 반사층은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr, Li, Ca, LiF/Ca, LiF/Al, Mo, Ti 및 Cu 중 적어도 하나를 포함하는, 표시 장치.
  13. 제7 항에 있어서, 상기 절연 패턴은 투광성 물질을 포함하는, 표시 장치.
  14. 제1 항에 있어서,
    상기 제1 전극 및 상기 제2 전극 상에 배치되는 제1 절연층을 더 포함하며,
    상기 발광 소자들은 상기 제1 절연층 상에 배치되는, 표시 장치.
  15. 제14 항에 있어서,
    상기 제1 전극과 상기 발광 소자의 제1 단부에 접촉하는 제3 전극; 및
    상기 제2 전극과 상기 발광 소자의 제2 단부에 접촉하는 제4 전극을 더 포함하는, 표시 장치.
  16. 제15 항에 있어서, 상기 제3 전극과 상기 제4 전극은 상기 제1 절연층 상에 배치되며,
    상기 제1 절연층은 상기 제1 전극의 적어도 일부를 노출하는 제1 컨택홀 및 상기 제2 전극의 적어도 일부를 노출하는 제2 컨택홀을 포함하고,
    상기 제3 전극은 상기 제1 컨택홀을 통해 상기 제1 전극과 접촉하며,
    상기 제4 전극은 상기 제2 컨택홀을 통해 상기 제2 전극과 접촉하는, 표시 장치.
  17. 제15 항에 있어서,
    상기 발광 소자 상에 배치되는 고정층을 더 포함하며,
    상기 고정층은, 상기 제3 전극 및 상기 제4 전극 사이에 배치되고, 상기 발광 소자의 외주면의 적어도 일부에 접촉되며, 상기 발광 소자의 상기 제1 단부 및 상기 제2 단부를 노출하는, 표시 장치.
  18. 제1 항에 있어서,
    상기 기판과 상기 표시 소자부 사이에 배치되며, 상기 발광 소자들로 구동 전류를 제공하는 화소 회로부를 더 포함하는, 표시 장치.
  19. 제18 항에 있어서,
    상기 표시 소자부와 상기 화소 회로부 사이에 배치되는 컬러 필터층을 더 포함하는, 표시 장치.
  20. 제19 항에 있어서, 상기 컬러 필터층은 파장 변환 입자를 포함하는, 표시 장치.
KR1020200054015A 2020-05-06 2020-05-06 표시 장치 KR20210136213A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020200054015A KR20210136213A (ko) 2020-05-06 2020-05-06 표시 장치
US17/202,943 US20210351322A1 (en) 2020-05-06 2021-03-16 Display device
CN202110441523.XA CN113629093A (zh) 2020-05-06 2021-04-23 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200054015A KR20210136213A (ko) 2020-05-06 2020-05-06 표시 장치

Publications (1)

Publication Number Publication Date
KR20210136213A true KR20210136213A (ko) 2021-11-17

Family

ID=78377915

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200054015A KR20210136213A (ko) 2020-05-06 2020-05-06 표시 장치

Country Status (3)

Country Link
US (1) US20210351322A1 (ko)
KR (1) KR20210136213A (ko)
CN (1) CN113629093A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI607548B (zh) * 2016-02-05 2017-12-01 Au Optronics Corp 自發光型顯示器
KR102608419B1 (ko) * 2016-07-12 2023-12-01 삼성디스플레이 주식회사 표시장치 및 표시장치의 제조방법
KR102592276B1 (ko) * 2016-07-15 2023-10-24 삼성디스플레이 주식회사 발광장치 및 그의 제조방법

Also Published As

Publication number Publication date
CN113629093A (zh) 2021-11-09
US20210351322A1 (en) 2021-11-11

Similar Documents

Publication Publication Date Title
US11791323B2 (en) Light emitting display device and method of fabricating the same
EP3848969A1 (en) Light-emitting device and display device including same
KR102559514B1 (ko) 표시 장치
KR102520554B1 (ko) 발광 장치 및 이를 구비한 표시 장치
US11769787B2 (en) Display device
US11610938B2 (en) Display panel and display device including the same
US11903270B2 (en) Display device, method of manufacturing the same, and tiled display device having the same
KR20190115160A (ko) 표시 장치
US11871598B2 (en) Display device and method of manufacturing thereof
US20230197909A1 (en) Display device
US11610869B2 (en) Display device and tiled display device having the same
EP3989285A1 (en) Display device and manufacturing method therefor
KR20210136213A (ko) 표시 장치
US11984537B2 (en) Display device
US20210399177A1 (en) Display device
CN117881240A (zh) 显示装置