CN113540106A - 半导体结构的形成方法 - Google Patents

半导体结构的形成方法 Download PDF

Info

Publication number
CN113540106A
CN113540106A CN202010288709.1A CN202010288709A CN113540106A CN 113540106 A CN113540106 A CN 113540106A CN 202010288709 A CN202010288709 A CN 202010288709A CN 113540106 A CN113540106 A CN 113540106A
Authority
CN
China
Prior art keywords
mask
layer
wide
patterned
hard
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202010288709.1A
Other languages
English (en)
Inventor
吴庭玮
杨政达
周信宏
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Priority to CN202010288709.1A priority Critical patent/CN113540106A/zh
Publication of CN113540106A publication Critical patent/CN113540106A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/40—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region
    • H10B41/41—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the peripheral circuit region of a memory region comprising a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32135—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only
    • H01L21/32136—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by vapour etching only using plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Semiconductor Memories (AREA)

Abstract

本发明为半导体结构的形成方法，包含：形成目标层于基板上；将第一硬遮罩层以及第二硬遮罩层形成目标层上；图案化第二硬遮罩层以形成多个图案化第二硬遮罩，并且此些图案化第二硬遮罩包括第二宽遮罩及第二窄遮罩；形成多个间隙物于第二宽遮罩及第二窄遮罩的侧壁；形成光阻层以覆盖第二宽遮罩的顶面，且光阻层覆盖位于第二宽遮罩的侧壁的一对间隙物的侧表面，并执行刻蚀工艺来移除位于此些间隙物之间的第二窄遮罩；以及移除光阻层，接着通过此些间隙物与第二宽遮罩作为刻蚀遮罩来刻蚀第一硬遮罩层，以形成多个图案化第一硬遮罩于目标层上，其中此些间隙物用以定义第一线宽，第二宽遮罩与形成在第二宽遮罩的侧壁的一对间隙物共同用以定义第二线宽。

Description

半导体结构的形成方法
技术领域
本发明是有关于一种半导体结构的形成方法，特别是有关于快闪存储器装置的半导体结构的形成方法。
背景技术
为了增加快闪存储器装置内的元件密度以及改善其整体表现，目前存储器装置的制造技术持续朝向元件尺寸的微缩化而努力。
然而，当元件尺寸持续缩小时，许多挑战随之而生。举例而言，在半导体制造工艺中，经常通过微影和刻蚀工艺形成用来在目标层中定义部件的图案化遮罩层。然而，在形成小尺寸的半导体结构时，容易发生微影工艺的迭对偏移(overlay shift)以及离子束刻蚀受到多层光阻层的散射的问题，导致所定义的部件的结构不如预期。
发明内容
本发明的一些实施例提供一种半导体结构的形成方法，包含：形成目标层于基板上；形成硬遮罩堆叠于目标层上，其中硬遮罩堆叠包括依序形成于目标层上的第一硬遮罩层以及第二硬遮罩层；图案化第二硬遮罩层以形成多个图案化第二硬遮罩，其中此些图案化第二硬遮罩包括第二宽遮罩及第二窄遮罩；形成多个间隙物于第二宽遮罩及第二窄遮罩的侧壁；形成光阻层以覆盖第二宽遮罩的顶面，且光阻层覆盖位于第二宽遮罩的侧壁的一对间隙物的侧表面，并执行刻蚀工艺来移除位于此些间隙物之间的第二窄遮罩；以及移除光阻层，接着通过此些间隙物与第二宽遮罩作为刻蚀遮罩来刻蚀第一硬遮罩层，以形成多个图案化第一硬遮罩于目标层上，其中此些间隙物用以定义第一线宽，第二宽遮罩与形成在第二宽遮罩的侧壁的一对间隙物共同用以定义第二线宽。
附图说明
图1至图13是根据本发明的一些实施例，绘示形成半导体结构在各个阶段的剖面示意图。
图14是根据本发明的一些实施例，绘示出半导体结构的剖面示意图。
符号说明：
10:基板
100:目标层
100A,100B:图案化目标层
101:栅极层
101A,101B:图案化栅极层
102:导电材料层
102A,102B:图案化导电材料层
103:盖层
103A,103B:图案化盖层
200:硬遮罩堆叠
210:第一硬遮罩层
210P:图案化第一硬遮罩层
210A:第一窄遮罩
210B:第一宽遮罩
211:氧化物层
211A,211B:图案化氧化物层
212:氮化物层
212A,212B:图案化氮化物层
220:第二硬遮罩层
220P:图案化第二硬遮罩
220P’:窄化图案化第二硬遮罩
220A:第二窄遮罩
220A’:窄化第二窄遮罩
220B:第二宽遮罩
220B’:窄化第二宽遮罩
230:第三硬遮罩层
230P:图案化第三硬遮罩
230A:第三窄遮罩
230B:第三宽遮罩
300:图案化光阻层
300A:窄光阻图案
300B:宽光阻图案
301:抗反射层
301A,301B:图案化抗反射层
700:间隙物材料层
700A,700B:间隙物
900:光阻层
1000:半导体结构
BD:边界
OP:开口
W1,W2,W3,W4,W5,W6,W7,W8:宽度
S1:第一间距
S2:第二间距
SW1,SW2:侧壁
具体实施方式
图1至图13是根据本发明的一些实施例，说明形成图14所示的半导体结构1000在各个阶段的剖面示意图。参照图1，将目标层100形成于基板10上，将硬遮罩堆叠200形成于目标层100上，并于硬遮罩堆叠200上依序形成抗反射层301与图案化光阻层300。目标层100包含栅极层101、形成于栅极层101上的导电材料层102、以及形成于导电材料层102上的盖层103。硬遮罩堆叠200包含依序形成于目标层100上的第一硬遮罩层210、第二硬遮罩层220、以及第三硬遮罩层230。形成于第三硬遮罩层230上的图案化光阻层300包含具有宽度W1的窄光阻图案300A以及具有宽度W2的宽光阻图案300B。
根据本发明的一些实施例，目标层100可形成于包含穿隧氧化层(tunnelingoxide layer)与浮动栅极结构(floating gate structure)的半导体基板10上。可理解的是，为了清楚简洁地描述本发明的一些实施例并突显本发明的技术特征，此处并未绘示出位于半导体基板中的部件。
在一些实施例中，基板10可为元素半导体(elemental semiconductor)，包含：硅(silicon)或锗(germanium)；化合物半导体(compound semiconductor)，包含：氮化镓(gallium nitride，GaN)、碳化硅(silicon carbide)、砷化镓(gallium arsenide)、磷化镓(gallium phosphide)、磷化铟(indium phosphide)、砷化铟(indium arsenide)及/或锑化铟(indium antimonide)。在其他实施例中，基板10也可以是绝缘层上覆半导体(semiconductor on insulator)基板，上述绝缘层覆半导体基板可包含底板、设置于底板上的埋置氧化层、及设置于埋置氧化层上的半导体层。
在一些实施例中，目标层100所包含的栅极层101可由导电材料形成，例如，多晶硅、金属、或金属氮化物。位于栅极层101上的导电材料层102可包含例如钨(W)、氮化钨(WN)、其他适合的导电材料、或前述的组合。在一些实施例中，位于导电材料层102上的盖层103的材料可包含氮化物，例如氮化硅(SiN)。
继续参照图1，第一硬遮罩层210包含形成于目标层100上的氧化物层211以及形成于氧化物层211上的氮化物层212。在一些实施例中，氧化物层211可由例如四乙氧基硅烷(tetraethyl orthosilicate，TEOS)氧化物或其他适合的氧化物所形成。氮化物层212的材料包含氮化硅(SiN)、氮氧化硅(SiON)、氮化钛(TiN)、氮化钽(TaN)、或其他适合的氮化物。在一些实施例中，第二硬遮罩层220可由四乙氧基硅烷(TEOS)氧化物所形成。第三硬遮罩层230可由多晶硅(polysilicon)所形成。在一些实施例中，形成于第三硬遮罩层230上的抗反射层301可包含例如旋涂碳(spin-on carbon)、氮氧化硅(SiON)、其他适合的抗反射材料、或前述的组合。
可理解的是，本发明的一些实施例是利用第一硬遮罩层210、第二硬遮罩层220、以及第三硬遮罩层230之间的刻蚀选择性差异，以在后续的各道刻蚀工艺中对特定膜层进行刻蚀(细节将在下文讨论)。因此，此处所提及的硬遮罩堆叠200中的各个膜层的材料仅为例示性的，其可依据工艺条件搭配适合的遮罩材料，本发明的实施例并不以此为限制。
根据本发明的一些实施例，图案化光阻层300的形成可通过旋转涂布工艺来涂布光阻剂于抗反射层301上，并使用适合的光罩以曝光光阻剂来形成包含窄光阻图案300A与宽光阻图案300B的图案化光阻层300。在一些实施例中，窄光阻图案300A的宽度W1可在0.045微米(micrometers，um)至0.055微米的范围，而宽光阻图案300B的宽度W2可在0.1微米至5微米的范围。
参照图2，通过刻蚀工艺将图案化光阻层300的图案(即窄光阻图案300A与宽光阻图案300B)转移至其下的抗反射层301与第三硬遮罩层230，以形成图案化抗反射层301A、301B与包含多个第三窄遮罩230A及第三宽遮罩230B的图案化第三硬遮罩230P。所形成的第三窄遮罩230A与第三宽遮罩230B的宽度分别与窄光阻图案300A的宽度W1与宽光阻图案300B的宽度W2大抵相同。在一些实施例中，图案化第三硬遮罩230P之间(即多个第三窄遮罩230A之间及/或第三窄遮罩230A与第三宽遮罩230B之间)具有第一间距S1在0.045微米至0.055微米的范围。
参照图3，可使用例如灰化(ashing)及/或湿式去除(wet strip)工艺来移除图案化光阻层300与图案化抗反射层301A、301B，并保留多个第三窄遮罩230A及第三宽遮罩230B于第二硬遮罩层220上。
参照图4，通过包含第三窄遮罩230A及第三宽遮罩230B的图案化第三硬遮罩230P作为刻蚀遮罩来刻蚀第二硬遮罩层220，以形成位于图案化第三硬遮罩230P之下的图案化第二硬遮罩220P。如图4所示，图案化第二硬遮罩220P包含多个第二窄遮罩220A及第二宽遮罩220B，其中第二窄遮罩220A是由第三窄遮罩230A所定义，而第二宽遮罩220B是由第三宽遮罩230B所定义。在一些实施例中，多个图案化第二硬遮罩220P之间(即多个第二窄遮罩220A之间及/或第二窄遮罩220A与第二宽遮罩220B之间)的间距大抵相同于第一间距S1。
参照图5，侧向刻蚀图案化第二硬遮罩220P以形成窄化图案化第二硬遮罩220P’，并使得多个图案化第二硬遮罩220P之间的第一间距S1增加为第二间距S2。在一些实施例中，窄化图案化第二硬遮罩220P’包含窄化第二窄遮罩220A’与窄化第二宽遮罩220B’，其中窄化第二窄遮罩220A’的宽度W3可在0.02微米至0.05微米的范围，而窄化第二宽遮罩220B’的宽度W4可在0.075微米至4.995微米的范围，并且第二间距S2可在0.05微米至0.07微米的范围。根据本发明的一些实施例，可通过将图案化第二硬遮罩220P窄化，来调整后续所形成的快闪存储器装置中的字线结构的间距。具体而言，当窄化图案化第二硬遮罩220P’的宽度越窄，则后续所形成的字线结构的间距也越窄。
根据本发明的一些实施例，上述侧向刻蚀图案化第二硬遮罩220P的步骤可为湿式刻蚀工艺。
参照图6，对包含第三窄遮罩230A及第三宽遮罩230B的图案化第三硬遮罩230P执行刻蚀工艺以将其从窄化图案化第二硬遮罩220P’的顶面移除。
参照图7，沉积间隙物材料层700于窄化第二窄遮罩220A’与窄化第二宽遮罩220B’上。具体而言，间隙物材料层700覆盖第一硬遮罩层210的顶面以及窄化第二窄遮罩220A’与窄化第二宽遮罩220B’的侧壁及顶面。在一些实施例中，间隙物材料层700包含多晶硅。
参照图8，刻蚀一部分的间隙物材料层700，以形成覆盖窄化第二窄遮罩220A’的侧壁的多个间隙物700A，以及覆盖窄化第二宽遮罩220B’的侧壁的多个间隙物700B，并露出窄化第二窄遮罩220A’及窄化第二宽遮罩220B’的顶面。根据本发明的一些实施例，间隙物700A与间隙物700B的宽度大抵相同，其可在0.012微米至0.027微米的范围。在一些实施例中，可通过调整间隙物700A、700B的宽度，来调整后续所形成的字线结构的宽度以符合产品需求，其细节将在下文讨论。
参照图9，形成光阻层900覆盖窄化第二宽遮罩220B’。根据本发明的一些实施例，光阻层900的边界BD(或侧壁)可位于窄化第二宽遮罩220B’的侧壁SW1与紧邻的窄化第二窄遮罩220A’的侧壁SW2之间。换句话说，在一些实施例中，覆盖窄化第二宽遮罩220B’及间隙物700B的光阻层900并不会覆盖窄化第二窄遮罩220A’，以利于在后续的刻蚀工艺移除窄化第二窄遮罩220A’。举例来说，图9是根据本发明的一些实施例，绘示出光阻层900覆盖窄化第二宽遮罩220B’的顶面，并覆盖形成在窄化第二宽遮罩220B’的侧壁的一对间隙物700B的侧表面。据此，相较于直接在间隙物之间形成光阻层而不具有遮罩(即不具有第二宽遮罩220B’)在其之间，并仅以光阻层与间隙物作为后续刻蚀工艺的刻蚀遮罩的情况，本发明所提供的实施例可有效提升光阻层900的形成的工艺容许度。
参照图10，通过所形成的光阻层900遮蔽窄化第二宽遮罩220B’，并执行刻蚀工艺来移除位于间隙物700A之间的窄化第二窄遮罩220A’。在一些实施例中，在移除窄化第二窄遮罩220A’之后，形成开口OP于间隙物700A之间，其中位于间隙物700A之间的第一硬遮罩层210(例如氮化物层212)的顶面部分从开口OP露出。
参照图11，通过例如灰化(ashing)及/或湿式去除(wet strip)工艺来移除光阻层900，并保留多个间隙物700A、窄化第二宽遮罩220B’、以及覆盖窄化第二宽遮罩220B’的侧壁的此对间隙物700B，以在后续的刻蚀工艺中作为刻蚀遮罩。
参照图12，通过间隙物700A、窄化第二宽遮罩220B’、以及覆盖窄化第二宽遮罩220B’的侧壁的间隙物700B作为刻蚀遮罩来刻蚀(例如执行反应式离子刻蚀(RIE)的干式刻蚀)第一硬遮罩层210，以形成多个图案化第一硬遮罩层210P于目标层100上。根据本发明的一些实施例，间隙物700A可用以定义第一线宽(例如字线结构的宽度(如图14所示的宽度W7))，而窄化第二宽遮罩220B’以及覆盖其侧壁的此对间隙物700B可共同用以定义第二线宽(例如选择栅极结构的宽度(如图14所示的宽度W8))。
根据本发明的一些实施例，相较于将厚度大于间隙物的遮罩(例如在形成间隙物之后才形成的光阻层)形成在间隙物之间而与间隙物共同作为刻蚀遮罩的情况，由于本案的实施例中的窄化第二宽遮罩220B’及覆盖在其侧壁的间隙物700B的顶面不具有高度落差，因而与间隙物700A所共同形成的刻蚀遮罩可有效避免在刻蚀工艺中(例如反应式离子刻蚀(RIE)的干式刻蚀)造成离子束的散射，进而避免下方的图案化第一硬遮罩层210P发生结构歪斜的问题。
继续参照图12，图案化第一硬遮罩层210P包含由间隙物700A所定义的第一窄遮罩210A以及由窄化第二宽遮罩220B’与覆盖其侧壁的此对间隙物700B所定义的第一宽遮罩210B。第一窄遮罩210A包含形成在目标层100的顶面(例如盖层103的顶面)上的图案化氧化物层211A以及形成在其上的图案化氮化物层212A。第一宽遮罩210B包含形成在目标层100的顶面(例如盖层103的顶面)上的图案化氧化物层211B以及形成在其上的图案化氮化物层212B。
根据本发明的一些实施例，第一窄遮罩210A的宽度W5大抵相等于间隙物700A的宽度，以及第一宽遮罩210B的宽度W6大抵相等于窄化第二宽遮罩220B’的宽度与覆盖在其侧壁的该对间隙物700B的宽度的总和。具体而言，宽度W5可在0.012微米至0.027微米的范围，而宽度W6可在0.09微米至5.045微米的范围。
参照图13，执行刻蚀工艺以移除间隙物700A、窄化第二宽遮罩220B’及覆盖其侧壁的间隙物700B，并保留形成在目标层100的顶面上的图案化第一硬遮罩层210P以在后续刻蚀工艺中作为刻蚀遮罩。
参照图14，将形成于目标层100上的图案化第一硬遮罩层210P的图案(即多个第一窄遮罩210A及第一宽遮罩210B)转移至目标层100。根据本发明的一些实施例，第一窄遮罩210A是用以在目标层100中定义图案化目标层100A，以及第一宽遮罩210B是用以在目标层100中定义图案化目标层100B。根据本发明的一些实施例，半导体结构1000所包含的目标层100A可用于形成快闪存储器装置(未绘示)中的字线结构，其包含依序堆叠的图案化栅极层101A、图案化导电材料层102A、以及图案化盖层103A。目标层100B可用于形成快闪存储器装置(未绘示)中的选择栅极结构，其包含依序堆叠的图案化栅极层101B、图案化导电材料层102B、以及图案化盖层103B。
继续参照图14，在一些实施例中，可形成为快闪存储器装置的半导体结构1000所包含的目标层100A(或称为字线结构100A)的宽度W7与第一窄遮罩210A的宽度W5大抵相同，而目标层100B(或称为选择栅极结构100B)的宽度W8与第一宽遮罩210B的宽度W6大抵相同。根据本发明的一些实施例，在形成目标层(字线结构)100A与目标层(选择栅极结构)100B之后，可通过刻蚀工艺将图案化第一硬遮罩层210P移除(未绘示)。
综上所述，本发明实施例所提供的半导体结构的形成方法，包含将多个间隙物形成在图案化硬遮罩的侧壁后移除在其之间的窄硬遮罩，并通过所形成的间隙物(例如间隙物700A、700B)与保留下来的宽硬遮罩(例如窄化第二宽遮罩220B’)共同作为刻蚀遮罩。上述间隙物可用以在位于图案化硬遮罩下方的目标层中定义宽度较小的元件结构(例如字线结构100A)，以及上述保留下来的宽硬遮罩与形成在其侧壁的一对间隙物可共同用以在目标层中定义宽度较大的元件结构(例如快闪存储器装置中的选择栅极结构100B)，而不需要形成额外的具有小尺寸线宽的光罩。因此，本发明实施例所提供的半导体结构的形成方法可有效降低工艺困难度与工艺成本。
根据本发明的一些实施例，通过上述的半导体结构的形成方法来形成字线结构与选择栅极结构后，字线结构可与在下方的半导体基板中的浮动栅极结构与穿隧氧化层组成存储器单元(memory cell)，而选择栅极结构可与后续形成于半导体基板的两侧的源极/汲极组成选择栅极电晶体(select gate transistor)，并可接续其他半导体工艺来形成快闪存储器装置。
以上概述数个实施例，以便在本发明所属技术领域中具有通常知识者可以更理解本发明实施例的观点。在本发明所属技术领域中具有通常知识者应该理解，他们能以本发明实施例为基础，设计或修改其他工艺和结构，以达到与在此介绍的实施例相同的目的及/或优势。在本发明所属技术领域中具有通常知识者也应该理解到，此类等效的工艺和结构并无悖离本发明的精神与范围，且他们能在不违背本发明的精神和范围之下，做各式各样的改变、取代和替换。

Claims (10)

1.一种半导体结构的形成方法，其特征在于，包括：
形成一目标层于一基板上；
形成一硬遮罩堆叠于该目标层上，其中该硬遮罩堆叠包括依序形成于该目标层上的一第一硬遮罩层以及一第二硬遮罩层；
图案化该第二硬遮罩层以形成多个图案化第二硬遮罩，其中所述图案化第二硬遮罩包括一第二宽遮罩及一第二窄遮罩；
形成多个间隙物于所述第二宽遮罩及所述第二窄遮罩的侧壁；
形成一光阻层以覆盖所述第二宽遮罩的顶面，且所述光阻层覆盖位于所述第二宽遮罩的侧壁的一对间隙物的侧表面，并执行一刻蚀工艺来移除位于所述间隙物之间的所述第二窄遮罩；以及
移除所述光阻层，接着通过所述间隙物与所述第二宽遮罩作为一刻蚀遮罩来刻蚀所述第一硬遮罩层，以形成多个图案化第一硬遮罩于所述目标层上，其中所述间隙物用以定义一第一线宽，所述第二宽遮罩与形成在所述第二宽遮罩的侧壁的该对间隙物共同用以定义一第二线宽。
2.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：
形成一第三硬遮罩层于所述第二硬遮罩层上；
形成一图案化光阻层于所述第三硬遮罩层上；
将所述图案化光阻层的图案转移至所述第三硬遮罩层以形成多个图案化第三硬遮罩，并且所述图案化第三硬遮罩包括一第三宽遮罩及一第三窄遮罩，其中所述图案化第三硬遮罩之间具有一第一间距；以及
通过所述第三宽遮罩及所述第三窄遮罩作为另一刻蚀遮罩来刻蚀所述第二硬遮罩层，以形成所述第二宽遮罩及所述第二窄遮罩。
3.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：
执行一湿刻蚀工艺以侧向刻蚀所述图案化第二硬遮罩，使得所述图案化第二硬遮罩之间具有的一第一间距增加为一第二间距。
4.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述光阻层的边界位于所述第二宽遮罩的侧壁与紧邻的所述第二窄遮罩的侧壁之间。
5.根据权利要求1所述的半导体结构的形成方法，其特征在于，还包括：
将形成于所述目标层上的所述图案化第一硬遮罩的图案转移至所述目标层，其中所述图案化第一硬遮罩包括一第一宽遮罩及多个第一窄遮罩，所述第一宽遮罩的宽度大抵相等于所述第二宽遮罩的宽度与覆盖所述第二宽遮罩的侧壁的该对间隙物的宽度的总和，以及所述第一窄遮罩的宽度大抵相等于所述间隙物的宽度。
6.根据权利要求5所述的半导体结构的形成方法，其特征在于，所述第一宽遮罩是用以在所述目标层中定义一选择栅极结构，以及所述第一窄遮罩是用以在所述目标层中定义多个字线结构。
7.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述目标层包括依序堆叠的一栅极层、一导电材料层、以及一盖层。
8.根据权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一硬遮罩层的步骤包括：
形成一氧化物层于所述目标层上；以及
形成一氮化物层于所述氧化物层上，其中所述氧化物层与所述氮化物层组成所述第一硬遮罩层。
9.根据权利要求1所述的半导体结构的形成方法，其特征在于，所述第二硬遮罩层包括一氧化物层。
10.根据权利要求2所述的半导体结构的形成方法，其特征在于，所述第三硬遮罩层包括一多晶硅层。
CN202010288709.1A 2020-04-14 2020-04-14 半导体结构的形成方法 Pending CN113540106A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010288709.1A CN113540106A (zh) 2020-04-14 2020-04-14 半导体结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010288709.1A CN113540106A (zh) 2020-04-14 2020-04-14 半导体结构的形成方法

Publications (1)

Publication Number Publication Date
CN113540106A true CN113540106A (zh) 2021-10-22

Family

ID=78087829

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010288709.1A Pending CN113540106A (zh) 2020-04-14 2020-04-14 半导体结构的形成方法

Country Status (1)

Country Link
CN (1) CN113540106A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150123212A1 (en) * 2013-11-04 2015-05-07 Globalfoundries Inc. Planar metrology pad adjacent a set of fins of a fin field effect transistor device
TW201606879A (zh) * 2014-08-06 2016-02-16 聯華電子股份有限公司 鰭狀場效電晶體元件製造方法
US20160247766A1 (en) * 2015-02-25 2016-08-25 International Business Machines Corporation Registration mark formation during sidewall image transfer process
CN105977141A (zh) * 2016-05-10 2016-09-28 上海格易电子有限公司 一种自对准双重图形化的方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150123212A1 (en) * 2013-11-04 2015-05-07 Globalfoundries Inc. Planar metrology pad adjacent a set of fins of a fin field effect transistor device
TW201606879A (zh) * 2014-08-06 2016-02-16 聯華電子股份有限公司 鰭狀場效電晶體元件製造方法
US20160247766A1 (en) * 2015-02-25 2016-08-25 International Business Machines Corporation Registration mark formation during sidewall image transfer process
CN105977141A (zh) * 2016-05-10 2016-09-28 上海格易电子有限公司 一种自对准双重图形化的方法

Similar Documents

Publication Publication Date Title
CN110739210B (zh) 半导体结构及其形成方法
US10340141B2 (en) Patterning method for semiconductor device and structures resulting therefrom
US8222140B2 (en) Pitch division patterning techniques
US8802510B2 (en) Methods for controlling line dimensions in spacer alignment double patterning semiconductor processing
US8110340B2 (en) Method of forming a pattern of a semiconductor device
US9887089B2 (en) Semiconductor structures having T-shaped electrodes
US20120171867A1 (en) Method for fabricating fine pattern by using spacer patterning technology
CN110416067B (zh) 半导体装置的制造方法
CN114446769A (zh) 半导体器件的制备方法
US11335568B2 (en) Method for forming semiconductor structure
CN111640658B (zh) 半导体器件及其形成方法
US20240136184A1 (en) Method for forming and using mask
US11769691B2 (en) Semiconductor device and formation method thereof
CN109559978B (zh) 半导体结构及其形成方法
TWI724815B (zh) 半導體結構之形成方法
US11721553B2 (en) Formation method of semiconductor device using mask layer and sidewall spacer material layer to form trenches
CN116469765A (zh) 具有鳍片的半导体结构的制备方法
CN113540106A (zh) 半导体结构的形成方法
US7429527B2 (en) Method of manufacturing self-aligned contact openings
TWI794094B (zh) 具有鰭片之半導體結構的製備方法
US11805640B2 (en) Manufacturing method of a semiconductor device using a protect layer along a top sidewall of a trench to widen the bottom of the trench
US20230223297A1 (en) Semiconductor structure having fins
US10777450B2 (en) Semiconductor substrate and method of processing the same
KR100856297B1 (ko) 플래시 메모리 소자의 게이트 형성 방법
CN117116754A (zh) 用于制造半导体器件的方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination